CN104916529A - 一种用于沟槽功率mosfet晶片的沟槽制备方法 - Google Patents

一种用于沟槽功率mosfet晶片的沟槽制备方法 Download PDF

Info

Publication number
CN104916529A
CN104916529A CN201410094479.XA CN201410094479A CN104916529A CN 104916529 A CN104916529 A CN 104916529A CN 201410094479 A CN201410094479 A CN 201410094479A CN 104916529 A CN104916529 A CN 104916529A
Authority
CN
China
Prior art keywords
photoresistance
barc
edge
distance
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410094479.XA
Other languages
English (en)
Inventor
吴亚贞
搂颖颖
刘宪周
廖剑峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201410094479.XA priority Critical patent/CN104916529A/zh
Publication of CN104916529A publication Critical patent/CN104916529A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

一种用于沟槽功率MOSFET晶片的沟槽制备方法，主要改善了沟槽光刻制程，对光阻进行EBR处理的范围小于对BARC进行EBR处理的范围，使得BARC的边界线处于的光阻范围内，避免了在光刻制程中BARC的残留，而由于本发明对BARC的EBR处理的范围增大，为了防止在晶片边缘处的光阻直接涂布在硬掩膜氧化物薄膜层的表面，本发明还在硬掩膜氧化物薄膜层和光阻之间蒸镀了HMDS，从而避免了晶片边缘的光阻产生剥离。

Description

一种用于沟槽功率MOSFET晶片的沟槽制备方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种用于沟槽功率MOSFET晶片的沟槽制备方法。
背景技术
如图1所示，在目前的功率MOSFET（金属氧化物半导体场效应晶体管）晶片的制造过程中，沟槽的制备过程包含以下步骤：
步骤1、在衬底上沉积硬掩膜氧化物薄膜层；
步骤2、沟槽光刻制程；
光刻制程依次包含前处理，上光阻，软烘（Soft Bake），曝光，曝光后烘烤（PEB），显影，硬烘（Hard Bake）等步骤；
在前处理过程中，包含以下步骤：
步骤201、在硬掩膜氧化物薄膜层上深紫外线（DUV）涂布 BARC（抗反射涂层）；
步骤202、进行EBR（清边）处理，去除晶片边缘的BARC，清边处理后，剩余的BARC的边缘与晶片边缘的距离为d1，d1的范围为0.7～1.3mm；
在上光阻过程中，包含以下步骤：
步骤211、在BARC上涂布正光阻（PR）；
步骤212、进行EBR处理，去除晶片边缘的光阻，清边处理后，剩余的光阻的边缘与晶片边缘的距离为d2，d2的范围为1.4～2.0mm；
步骤3、沟槽硬掩膜氧化物刻蚀制程；
步骤4、沟槽硅刻蚀制程；
由于对光阻进行EBR处理的范围大于对BARC进行EBR处理的范围，使得光阻的边界线处于BARC的范围内，因此在光刻制程结束后，处于光阻边界线之外的BARC还有残留，而这些残留的BARC在后续的沟槽硬掩膜氧化物刻蚀制程中很难被刻蚀掉，并且会阻碍沟槽硬掩膜氧化物刻蚀制程的进行，在接下来的沟槽硅刻蚀制程中，这些BARC氧化物残渣变成微型掩膜，阻碍硅刻蚀，最终在晶片边缘形成了环形的硅草生长区域，这就降低了晶片的良率，影响了产品质量。
发明内容
本发明提供一种用于沟槽功率MOSFET晶片的沟槽制备方法，在避免晶片边缘光阻剥离的基础上，解决了晶片边缘生成硅草的问题。
为了达到上述目的，本发明提供一种用于沟槽功率MOSFET晶片的沟槽制备方法，该沟槽制备方法包含以下步骤：
步骤1、在衬底上沉积硬掩膜氧化物薄膜层；
步骤2、沟槽光刻制程；
光刻制程依次包含前处理，上光阻，软烘，曝光，曝光后烘烤，显影，硬烘步骤；
在前处理过程中，包含以下步骤：
步骤2.11、在硬掩膜氧化物薄膜层上深紫外线DUV涂布 BARC抗反射涂层；
步骤2.12、进行EBR清边处理，去除晶片边缘的BARC，清边处理后，剩余的BARC的边缘与晶片边缘的距离为d1；
步骤2.13、蒸镀HMDS六甲基二硅氮甲烷，该HMDS覆盖整个晶片表面；
在上光阻过程中，包含以下步骤：
步骤2.21、在BARC上涂布正光阻PR；
步骤2.22、进行EBR处理，去除晶片边缘的光阻，清边处理后，剩余的光阻的边缘与晶片边缘的距离为d2；
步骤3、沟槽硬掩膜氧化物刻蚀制程；
步骤4、沟槽硅刻蚀制程；
所述的距离d1大于距离d2。
所述的距离d1的范围为1.3～1.9mm，所述的距离d2的数值为1mm。
本发明还提供一种用于沟槽功率MOSFET晶片的沟槽制备方法，该沟槽制备方法包含以下步骤：
步骤1、在衬底上沉积硬掩膜氧化物薄膜层；
步骤2、沟槽光刻制程；
光刻制程依次包含前处理，上光阻，软烘，曝光，曝光后烘烤，显影，硬烘步骤；
在前处理过程中，包含以下步骤：
步骤2.11、蒸镀HMDS六甲基二硅氮甲烷，该HMDS覆盖整个晶片表面；
步骤2.12、在硬掩膜氧化物薄膜层上深紫外线DUV涂布 BARC抗反射涂层；
步骤2.13、进行EBR处理，去除晶片边缘的BARC，清边处理后，剩余的BARC的边缘与晶片边缘的距离为d1；
在上光阻过程中，包含以下步骤：
步骤2.21、在BARC上涂布正光阻PR；
步骤2.22、进行EBR处理，去除晶片边缘的光阻，清边处理后，剩余的光阻的边缘与晶片边缘的距离为d2；
步骤3、沟槽硬掩膜氧化物刻蚀制程；
步骤4、沟槽硅刻蚀制程；
所述的距离d1大于距离d2。
所述的距离d1的范围为1.3～1.9mm，所述的距离d2的数值为1mm。
本发明还提供一种用于沟槽功率MOSFET晶片的沟槽光刻制程，该沟槽光刻制程依次包含前处理，上光阻，软烘，曝光，曝光后烘烤，显影，硬烘步骤；
在前处理过程中，包含以下步骤：
步骤2.11、在硬掩膜氧化物薄膜层上深紫外线DUV涂布 BARC抗反射涂层；
步骤2.12、进行EBR清边处理，去除晶片边缘的BARC，清边处理后，剩余的BARC的边缘与晶片边缘的距离为d1；
步骤2.13、蒸镀HMDS六甲基二硅氮甲烷，该HMDS覆盖整个晶片表面；
在上光阻过程中，包含以下步骤：
步骤2.21、在BARC上涂布正光阻PR；
步骤2.22、进行EBR处理，去除晶片边缘的光阻，清边处理后，剩余的光阻的边缘与晶片边缘的距离为d2；
所述的距离d1大于距离d2。
所述的距离d1的范围为1.3～1.9mm，所述的距离d2的数值为1mm。
本发明还提供一种用于沟槽功率MOSFET晶片的沟槽光刻制程，该沟槽光刻制程依次包含前处理，上光阻，软烘，曝光，曝光后烘烤，显影，硬烘步骤；
在前处理过程中，包含以下步骤：
步骤2.11、蒸镀HMDS六甲基二硅氮甲烷，该HMDS覆盖整个晶片表面；
步骤2.12、在硬掩膜氧化物薄膜层上深紫外线DUV涂布 BARC抗反射涂层；
步骤2.13、进行EBR处理，去除晶片边缘的BARC，清边处理后，剩余的BARC的边缘与晶片边缘的距离为d1；
在上光阻过程中，包含以下步骤：
步骤2.21、在BARC上涂布正光阻PR；
步骤2.22、进行EBR处理，去除晶片边缘的光阻，清边处理后，剩余的光阻的边缘与晶片边缘的距离为d2；
所述的距离d1大于距离d2。
所述的距离d1的范围为1.3～1.9mm，所述的距离d2的数值为1mm。
本发明在避免晶片边缘光阻剥离的基础上，解决了晶片边缘生成硅草的问题。
附图说明
图1是背景技术中沟槽功率MOSFET晶片制程中的沟槽制程的结构示意图。
图2和图3是本发明提供的一种用于沟槽功率MOSFET晶片的沟槽制备方法针对沟槽光刻制程的改善结构示意图。
具体实施方式
以下根据图2和图3，具体说明本发明的较佳实施例。
本发明提供一种用于沟槽功率MOSFET晶片的沟槽制备方法，该沟槽制备方法包含以下步骤：
步骤1、在衬底上沉积硬掩膜氧化物薄膜层；
步骤2、沟槽光刻制程；
光刻制程依次包含前处理，上光阻，软烘（Soft Bake），曝光，曝光后烘烤（PEB，Post Exposure Bake），显影，硬烘（Hard Bake）等步骤；
如图2所示，在前处理过程中，较为优选地，可包含以下步骤：
步骤2.11、在硬掩膜氧化物薄膜层上深紫外线（DUV）涂布 BARC（抗反射涂层）；
步骤2.12、进行EBR（清边）处理，去除晶片边缘的BARC，清边处理后，剩余的BARC的边缘与晶片边缘的距离为d1，d1的范围为1.3～1.9mm；
步骤2.13、蒸镀HMDS（六甲基二硅氮甲烷），该HMDS覆盖整个晶片表面；
或者，如图3所示，在前处理过程中，也可包含以下步骤：
步骤2.11、蒸镀HMDS（六甲基二硅氮甲烷），该HMDS覆盖整个晶片表面；
步骤2.12、在硬掩膜氧化物薄膜层上深紫外线（DUV）涂布 BARC（抗反射涂层）；
步骤2.13、进行EBR处理，去除晶片边缘的BARC，清边处理后，剩余的BARC的边缘与晶片边缘的距离为d1，d1的范围为1.3～1.9mm；
在上光阻过程中，包含以下步骤：
步骤2.21、在BARC上涂布正光阻（PR）；
步骤2.22、进行EBR处理，去除晶片边缘的光阻，清边处理后，剩余的光阻的边缘与晶片边缘的距离为d2，d2的数值为1mm；
步骤3、沟槽硬掩膜氧化物刻蚀制程；
步骤4、沟槽硅刻蚀制程。
本发明中，EBR处理采用化学的方法（Chemical EBR），用PGMEA（ 丙二醇甲醚醋酸酯）或EGMEA（ 乙二醇一甲醚乙酸酯）去边溶剂（又叫清边剂），喷出少量去边溶剂在晶片的正反面边缘处，并小心控制不要到达光阻有效区域。
蒸镀HMDS就是利用惰性气体（例如氮气）带着HMDS的蒸汽通过晶片表面，在晶片表面形成一层薄膜，其目的在于：1、消除晶片表面的微量水分；2、防止空气中的水汽再次吸附于晶面；3、增加光阻（尤其是正光阻）对于晶面的附着能力，进而减少在显影过程中产生剥离（Peeling），或是在蚀刻时产生了过度刻蚀（Undercutting）的现象。
    本发明提供的沟槽制备方法，主要改善了沟槽光刻制程，对光阻进行EBR处理的范围小于对BARC进行EBR处理的范围，使得BARC的边界线处于的光阻范围内，避免了在光刻制程中BARC的残留，而由于本发明对BARC的EBR处理的范围增大，为了防止在晶片边缘处的光阻直接涂布在硬掩膜氧化物薄膜层的表面，本发明还在硬掩膜氧化物薄膜层和光阻之间蒸镀了HMDS，从而避免了晶片边缘的光阻产生剥离。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (8)

1.一种用于沟槽功率MOSFET晶片的沟槽制备方法，其特征在于，该沟槽制备方法包含以下步骤：
步骤1、在衬底上沉积硬掩膜氧化物薄膜层；
步骤2、沟槽光刻制程；
光刻制程依次包含前处理，上光阻，软烘，曝光，曝光后烘烤，显影，硬烘步骤；
在前处理过程中，包含以下步骤：
步骤2.11、在硬掩膜氧化物薄膜层上深紫外线DUV涂布 BARC抗反射涂层；
步骤2.12、进行EBR清边处理，去除晶片边缘的BARC，清边处理后，剩余的BARC的边缘与晶片边缘的距离为d1；
步骤2.13、蒸镀HMDS六甲基二硅氮甲烷，该HMDS覆盖整个晶片表面；
在上光阻过程中，包含以下步骤：
步骤2.21、在BARC上涂布正光阻PR；
步骤2.22、进行EBR处理，去除晶片边缘的光阻，清边处理后，剩余的光阻的边缘与晶片边缘的距离为d2；
步骤3、沟槽硬掩膜氧化物刻蚀制程；
步骤4、沟槽硅刻蚀制程；
所述的距离d1大于距离d2。
2.如权利要求1所述的用于沟槽功率MOSFET晶片的沟槽制备方法，其特征在于，所述的距离d1的范围为1.3～1.9mm，所述的距离d2的数值为1mm。
3.一种用于沟槽功率MOSFET晶片的沟槽制备方法，其特征在于，该沟槽制备方法包含以下步骤：
步骤1、在衬底上沉积硬掩膜氧化物薄膜层；
步骤2、沟槽光刻制程；
光刻制程依次包含前处理，上光阻，软烘，曝光，曝光后烘烤，显影，硬烘步骤；
在前处理过程中，包含以下步骤：
步骤2.11、蒸镀HMDS六甲基二硅氮甲烷，该HMDS覆盖整个晶片表面；
步骤2.12、在硬掩膜氧化物薄膜层上深紫外线DUV涂布 BARC抗反射涂层；
步骤2.13、进行EBR处理，去除晶片边缘的BARC，清边处理后，剩余的BARC的边缘与晶片边缘的距离为d1；
在上光阻过程中，包含以下步骤：
步骤2.21、在BARC上涂布正光阻PR；
步骤2.22、进行EBR处理，去除晶片边缘的光阻，清边处理后，剩余的光阻的边缘与晶片边缘的距离为d2；
步骤3、沟槽硬掩膜氧化物刻蚀制程；
步骤4、沟槽硅刻蚀制程；
所述的距离d1大于距离d2。
4.如权利要求1所述的用于沟槽功率MOSFET晶片的沟槽制备方法，其特征在于，所述的距离d1的范围为1.3～1.9mm，所述的距离d2的数值为1mm。
5.一种用于沟槽功率MOSFET晶片的沟槽光刻制程，该沟槽光刻制程依次包含前处理，上光阻，软烘，曝光，曝光后烘烤，显影，硬烘步骤；
其特征在于，
在前处理过程中，包含以下步骤：
步骤2.11、在硬掩膜氧化物薄膜层上深紫外线DUV涂布 BARC抗反射涂层；
步骤2.12、进行EBR清边处理，去除晶片边缘的BARC，清边处理后，剩余的BARC的边缘与晶片边缘的距离为d1；
步骤2.13、蒸镀HMDS六甲基二硅氮甲烷，该HMDS覆盖整个晶片表面；
在上光阻过程中，包含以下步骤：
步骤2.21、在BARC上涂布正光阻PR；
步骤2.22、进行EBR处理，去除晶片边缘的光阻，清边处理后，剩余的光阻的边缘与晶片边缘的距离为d2；
所述的距离d1大于距离d2。
6.如权利要求5所述的用于沟槽功率MOSFET晶片的沟槽光刻制程，其特征在于，所述的距离d1的范围为1.3～1.9mm，所述的距离d2的数值为1mm。
7.一种用于沟槽功率MOSFET晶片的沟槽光刻制程，该沟槽光刻制程依次包含前处理，上光阻，软烘，曝光，曝光后烘烤，显影，硬烘步骤；
其特征在于，
在前处理过程中，包含以下步骤：
步骤2.11、蒸镀HMDS六甲基二硅氮甲烷，该HMDS覆盖整个晶片表面；
步骤2.12、在硬掩膜氧化物薄膜层上深紫外线DUV涂布 BARC抗反射涂层；
步骤2.13、进行EBR处理，去除晶片边缘的BARC，清边处理后，剩余的BARC的边缘与晶片边缘的距离为d1；
在上光阻过程中，包含以下步骤：
步骤2.21、在BARC上涂布正光阻PR；
步骤2.22、进行EBR处理，去除晶片边缘的光阻，清边处理后，剩余的光阻的边缘与晶片边缘的距离为d2；
所述的距离d1大于距离d2。
8.如权利要求7所述的用于沟槽功率MOSFET晶片的沟槽光刻制程，其特征在于，所述的距离d1的范围为1.3～1.9mm，所述的距离d2的数值为1mm。
CN201410094479.XA 2014-03-14 2014-03-14 一种用于沟槽功率mosfet晶片的沟槽制备方法 Pending CN104916529A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410094479.XA CN104916529A (zh) 2014-03-14 2014-03-14 一种用于沟槽功率mosfet晶片的沟槽制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410094479.XA CN104916529A (zh) 2014-03-14 2014-03-14 一种用于沟槽功率mosfet晶片的沟槽制备方法

Publications (1)

Publication Number Publication Date
CN104916529A true CN104916529A (zh) 2015-09-16

Family

ID=54085514

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410094479.XA Pending CN104916529A (zh) 2014-03-14 2014-03-14 一种用于沟槽功率mosfet晶片的沟槽制备方法

Country Status (1)

Country Link
CN (1) CN104916529A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111462615A (zh) * 2020-04-27 2020-07-28 Tcl华星光电技术有限公司 显示面板及其制作方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6767692B1 (en) * 2001-11-28 2004-07-27 Lsi Logic Corporation Process for inhibiting edge peeling of coating on semiconductor substrate during formation of integrated circuit structure thereon
US20040223141A1 (en) * 2003-05-05 2004-11-11 Eliezer Rosengaus Edge bead removal inspection by reflectometry
CN101446774A (zh) * 2007-11-06 2009-06-03 Asml荷兰有限公司 衬底及其制备方法、器件制造方法、密封涂层涂敷器及其测量设备
US20090163026A1 (en) * 2007-12-24 2009-06-25 Texas Instruments Incorporated Immersion lithography wafer edge bead removal for wafer and scanner defect prevention
CN101819382A (zh) * 2009-02-26 2010-09-01 中芯国际集成电路制造(上海)有限公司 在边缘光刻胶去除过程中减少晶圆缺陷的方法及晶圆结构
CN101937865A (zh) * 2009-07-03 2011-01-05 中芯国际集成电路制造(上海)有限公司 沟槽的形成方法
CN102446805A (zh) * 2010-10-14 2012-05-09 中芯国际集成电路制造(上海)有限公司 减少晶片边缘颗粒缺陷的方法
US20130138238A1 (en) * 2011-11-28 2013-05-30 Macronix International Co., Ltd. Wafer centering hardware design and process
WO2014021235A1 (ja) * 2012-07-31 2014-02-06 Hoya株式会社 反射型マスクブランク及びその製造方法、反射型マスクの製造方法、並びに半導体装置の製造方法
CN103576466A (zh) * 2012-07-24 2014-02-12 无锡华润上华半导体有限公司 光刻方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6767692B1 (en) * 2001-11-28 2004-07-27 Lsi Logic Corporation Process for inhibiting edge peeling of coating on semiconductor substrate during formation of integrated circuit structure thereon
US20040223141A1 (en) * 2003-05-05 2004-11-11 Eliezer Rosengaus Edge bead removal inspection by reflectometry
CN101446774A (zh) * 2007-11-06 2009-06-03 Asml荷兰有限公司 衬底及其制备方法、器件制造方法、密封涂层涂敷器及其测量设备
US20090163026A1 (en) * 2007-12-24 2009-06-25 Texas Instruments Incorporated Immersion lithography wafer edge bead removal for wafer and scanner defect prevention
CN101819382A (zh) * 2009-02-26 2010-09-01 中芯国际集成电路制造(上海)有限公司 在边缘光刻胶去除过程中减少晶圆缺陷的方法及晶圆结构
CN101937865A (zh) * 2009-07-03 2011-01-05 中芯国际集成电路制造(上海)有限公司 沟槽的形成方法
CN102446805A (zh) * 2010-10-14 2012-05-09 中芯国际集成电路制造(上海)有限公司 减少晶片边缘颗粒缺陷的方法
US20130138238A1 (en) * 2011-11-28 2013-05-30 Macronix International Co., Ltd. Wafer centering hardware design and process
CN103576466A (zh) * 2012-07-24 2014-02-12 无锡华润上华半导体有限公司 光刻方法
WO2014021235A1 (ja) * 2012-07-31 2014-02-06 Hoya株式会社 反射型マスクブランク及びその製造方法、反射型マスクの製造方法、並びに半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111462615A (zh) * 2020-04-27 2020-07-28 Tcl华星光电技术有限公司 显示面板及其制作方法

Similar Documents

Publication Publication Date Title
US7432212B2 (en) Methods of processing a semiconductor substrate
US20130234294A1 (en) Semiconductor structure and fabrication method
US20130234302A1 (en) Semiconductor structure and fabrication method
CN101930179B (zh) 钝化光刻胶表面的方法以及光刻方法
CN106158595A (zh) 半导体器件的形成方法
JP2002064059A (ja) 半導体素子の微細パターンの形成方法
JP2006253207A (ja) 塗布膜形成方法，半導体装置の製造方法
WO2019041858A1 (zh) 刻蚀方法、薄膜晶体管的制造方法、工艺设备、显示装置
CN104916529A (zh) 一种用于沟槽功率mosfet晶片的沟槽制备方法
CN103092008A (zh) 一种非感光性聚酰亚胺光刻工艺方法
CN103576466A (zh) 光刻方法
CN104851788A (zh) 一种砷化镓基晶体管的t型栅的制作方法
CN106444293A (zh) 一种金属图形的制备方法
US8962494B2 (en) Method of manufacturing dual gate oxide devices
CN104900503A (zh) 一种高离子迁移率晶体管的t型栅的制作方法
CN103832968A (zh) Mems器件的制造方法
CN109712872B (zh) 增强半导体器件离子注入光刻工艺窗口的方法
CN105448839B (zh) 半导体器件的光刻方法、闪存器件的制作方法及闪存器件
CN102856168B (zh) 改善岛状光刻胶剥落的方法
US9805946B2 (en) Photoresist removal
TWI238456B (en) Composite layer method for minimizing PED effect
US20210408070A1 (en) Array substrate and method for fabricating same
CN106206284B (zh) 改进型蚀刻工艺
CN108803242A (zh) 一种提升光刻胶阻挡高能注入能力的方法
KR100668729B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150916

RJ01 Rejection of invention patent application after publication