CN101930179B - 钝化光刻胶表面的方法以及光刻方法 - Google Patents

钝化光刻胶表面的方法以及光刻方法 Download PDF

Info

Publication number
CN101930179B
CN101930179B CN2009100535015A CN200910053501A CN101930179B CN 101930179 B CN101930179 B CN 101930179B CN 2009100535015 A CN2009100535015 A CN 2009100535015A CN 200910053501 A CN200910053501 A CN 200910053501A CN 101930179 B CN101930179 B CN 101930179B
Authority
CN
China
Prior art keywords
photoresist layer
photoresist
passivation
semiconductor substrate
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009100535015A
Other languages
English (en)
Other versions
CN101930179A (zh
Inventor
王新鹏
黄怡
韩秋华
沈满华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2009100535015A priority Critical patent/CN101930179B/zh
Publication of CN101930179A publication Critical patent/CN101930179A/zh
Application granted granted Critical
Publication of CN101930179B publication Critical patent/CN101930179B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

一种钝化光刻胶表面的方法，包括如下步骤：提供半导体衬底；在半导体衬底表面形成图形化的光刻胶层；对所述图形化的光刻胶层的表面进行等离子体处理以钝化其表面，通过光刻胶层表面的气体中含有氮气和氢气。本发明的优点在于，采用氮气和氢气所组成的等离子体对光刻胶进行钝化处理，在光刻胶层表面形成一层致密的钝化层，因此能够阻挡后续刻蚀工艺对光刻胶层的影响，延长其耐受蚀刻的时间，确保图形转移的质量。

Description

钝化光刻胶表面的方法以及光刻方法
【技术领域】
本发明涉及集成电路制造领域，尤其涉及一种钝化光刻胶表面的方法。
【背景技术】
蚀刻是集成电路制造领域最为常见的一种工艺。现有技术中蚀刻工艺的基本步骤是：首先将光刻胶涂覆在衬底的表面，再通过具有特定图形的掩模版对其进行曝光，形成图形化的光刻胶层掩模。图形化的光刻胶在后续的刻蚀工艺中用来作为刻蚀的阻挡层，从而将光刻胶上的图形进一步转移到衬底表面。
以上是现有技术中光刻的基本步骤，为了获得更高的图形质量，还需要加入烘烤、固化、光学近似修正、二次曝光等多种辅助工艺和辅助曝光手段，以获得更为精确和稳定的图形。
例如美国专利US6746973中所记载的技术方案，通过蚀刻前和蚀刻后的两次等离子体处理，解决光刻胶形成图形的扭曲问题，提高了光刻工艺的质量。
现有技术中，由于图形化光刻胶的作用是在后续的刻蚀工艺中作为阻挡层使用，因此必须具有一定的抵御蚀刻冲击的能力，以免在后续蚀刻工艺中受到冲击而变形，导致刻蚀质量下降。
【发明内容】
本发明所要解决的技术问题是，提供一种钝化光刻胶表面的方法，所提供的方法能够有效地钝化光刻胶表面，避免光刻胶在后续蚀刻工艺中受到蚀刻等离子体的冲击而变薄，无法起到阻挡层的作用，导致刻蚀质量下降。
为了解决上述问题，本发明提供了一种加固光刻胶的方法，包括如下步骤：提供半导体衬底；在半导体衬底表面形成图形化的光刻胶层；对所述图形化的光刻胶层的表面进行等离子体处理以钝化其表面，通过光刻胶层表面的气体中含有氮气和氢气。
作为可选的技术方案，所述氮气与氢气的分子数目的比值范围是2至3。
作为可选的技术方案，所述氮气和氢气的总气体流量为200sccm至300sccm。
作为可选的技术方案，所述激发气体至等离子体的步骤中，激发所采用的源功率大于800W，偏置功率为0。
作为可选的技术方案，所述等离子体处理步骤的持续时间不低于20秒。
作为可选的技术方案，所述等离子体处理的过程中，环境气压的范围是5至40帕(Pa)。
本发明进一步提供了一种光刻方法，包括如下步骤：提供半导体衬底；在半导体衬底表面形成光刻胶层；图形化所述光刻胶层；对所述图形化的光刻胶层的表面进行等离子体处理以钝化其表面，通过光刻胶层暴露表面的气体中含有氮气和氢气；以经过表面处理的图形化光刻胶层为掩模，刻蚀半导体衬底。
作为可选的技术方案，所述氮气与氢气的分子数目的比值范围是2至3。
作为可选的技术方案，所述氮气和氢气的总气体流量为200sccm至300sccm。
作为可选的技术方案，所述激发气体至等离子体的步骤中，激发所采用的源功率大于800W，偏置功率为0。
作为可选的技术方案，所述等离子体处理步骤的持续时间不低于20秒。
作为可选的技术方案，所述等离子体处理的过程中，环境气压的范围是5至40帕。
本发明的优点在于，采用氮气和氢气所组成的等离子体对光刻胶进行钝化处理，在光刻胶层的表面具有一层致密的钝化层，因此能够阻挡刻蚀工艺对光刻胶层的影响，延长其耐受刻蚀的时间，确保图形转移的质量。
【附图说明】
附图1是本发明所述钝化光刻胶表面方法的具体实施步骤示意图；
附图2至附图4是本发明所述钝化光刻胶的方法的具体实施方式的实施工艺示意图；
附图5所示是本发明所述钝化光刻胶方法的具体实施方式的实施步骤示意图；
附图6与附图7是本发明所述光刻方法的具体实施方式的实施工艺示意图。
【具体实施方式】
下面结合附图对本发明提供的钝化光刻胶表面的方法以及光刻方法的具体实施方式做详细说明。
首先结合附图给出本发明所述钝化光刻胶表面方法的具体实施方式。
附图1所示是本具体实施方式的实施步骤示意图，包括如下步骤：步骤S10，提供半导体衬底；步骤S11，在半导体衬底表面形成图形化的光刻胶层；步骤S12，对所述图形化的光刻胶层的表面进行氮气和氢气的等离子体处理以钝化其表面。
附图2至附图4是本具体实施方式的实施工艺示意图。
附图2所示，参考步骤S10，提供半导体衬底100。
所述半导体衬底100可以是单晶硅衬底、锗硅衬底或者其他常见的半导体衬底，如氮化镓或砷化镓等。
附图3所示，参考步骤S11，在半导体衬底100表面形成图形化的光刻胶层110。
所述光刻胶层可以采用喷涂或者旋涂的方法，使光刻胶均匀的分布于半导体衬底表面，并采用选择性曝光并显影的方式在光刻胶层110中形成图形。在形成图形化的光刻胶层110之前，也可以采用本领域的各种常见手段对半导体衬底表面进行改性处理，以获得与光刻胶层110之间更大的附着力，保证光刻的顺利进行。
参考步骤S12，对所述光刻胶层的表面进行氮气和氢气的等离子体处理以钝化其表面。
实验证明，所述氮气的分子数目(NN2)与氢气(NH2)的分子数目的比值(NN2∶NH2)的范围是2至3，并且氮气和氢气的总气体流量为200sccm至300sccm的情况下，所形成的表面钝化层较为致密。sccm是本领域内常用的一种流量的计量单位，意为“标准状态下立方厘米/分钟”，所谓标准状态是指0℃，1标准大气压。经上述工艺处理之后，光刻胶层110表面形成了质地相对坚固的钝化层112。该钝化层112可以起到钝化光刻胶表面的作用，避免光刻胶在后续刻蚀工艺中遭到刻蚀气体的过度侵蚀，而无法起到刻蚀阻挡的作用。
本步骤中，激发所采用的源功率大于800W，偏置功率为0。等离子处理的持续时间不低于20秒，环境气压的范围是5至40帕，优选25帕。以上参数设置有利于充分发挥等离子体的加固功效。
接下来结合附图给出本发明所述光刻方法的具体实施方式。
附图5所示是本具体实施方式的实施步骤示意图，包括如下步骤：步骤S20，提供半导体衬底；步骤S21，在半导体衬底表面形成光刻胶层；步骤S22，图形化所述光刻胶层；步骤S23，对所述图形化的光刻胶层的表面进行氮气和氢气的等离子体处理以钝化其表面；步骤S24，以经过表面处理的图形化光刻胶层为掩模，刻蚀半导体衬底。
附图6与附图7是本发明所述光刻方法的具体实施方式的实施工艺示意图。
本具体实施方式所述半导体衬底可以是包括单晶硅衬底在内的本领域内任何常见的衬底。在半导体衬底表面采取旋涂或者喷涂等方法形成光刻胶层后，采用选择性曝光并显影的方式在光刻胶层中形成图形，然后执行步骤S23，对图形化的光刻胶层进行钝化处理。
以上步骤S20至步骤S23的实施方法与前一具体实施方式相同，其详细解释可以参照前一具体实施方式中的内容。其中图形化光刻胶层的步骤中，可以采用掩模版对光刻胶层进行曝光和显影处理，以图形化所述光刻胶层，也可以采用电子束曝光以及其他常见的图形化手段对光刻胶层进行图形化处理。
参考附图6，为步骤S23执行完毕后的工艺结构示意图，包括半导体衬底200、光刻胶层210以及光刻胶层表面的钝化层212。
参考附图7，步骤S23执行完毕后，继续执行步骤S24，以经过表面处理的图形化光刻胶层210为掩模，刻蚀半导体衬底200。
由于图形化光刻胶层210的阻挡作用，此步骤能够将光刻胶层210中的图形通过刻蚀转移至半导体衬底200的表面。但是刻蚀工艺也并非完全不损伤光刻胶层210。一旦光刻胶层210在长时间刻蚀的环境下发生形变，则势必影响到此步骤中图形转移的质量。本具体实施方式中，由于在光刻胶层210的表面具有一层致密的钝化层212，因此能够阻挡刻蚀工艺对光刻胶层210的影响，延长其耐受腐蚀的时间，确保图形转移的质量。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (12)

1.一种钝化光刻胶表面的方法，包括如下步骤：
提供半导体衬底；
在半导体衬底表面形成图形化的光刻胶层；
将气体通过光刻胶层的表面并激发至等离子体，对所述图形化的光刻胶层的表面进行等离子体处理以钝化其表面；
其特征在于，通过光刻胶层表面的气体中含有氮气和氢气。
2.根据权利要求1所述的钝化光刻胶表面的方法，其特征在于，所述氮气与氢气的分子数目的比值范围是2至3。
3.根据权利要求1或2所述的钝化光刻胶表面的方法，其特征在于，所述氮气和氢气的总气体流量为200sccm至300sccm。
4.根据权利要求1或2所述的钝化光刻胶表面的方法，其特征在于，所述激发气体至等离子体的步骤中，激发所采用的源功率大于800W，偏置功率为0。
5.根据权利要求1或2所述的钝化光刻胶表面的方法，其特征在于，所述等离子体处理步骤的持续时间不低于20秒。
6.根据权利要求1或2所述的钝化光刻胶表面的方法，其特征在于，所述等离子体处理的过程中，环境气压的范围是5至40帕。
7.一种光刻方法，包括如下步骤：
提供半导体衬底；
在半导体衬底表面形成光刻胶层；
图形化所述光刻胶层；
将气体通过光刻胶层的表面并形成等离子体，对所述图形化的光刻胶层的表面进行等离子体处理以钝化其表面；
以经过表面处理的图形化光刻胶层为掩模，刻蚀半导体衬底；
其特征在于，通过光刻胶层暴露表面的气体中含有氮气和氢气。
8.根据权利要求7所述的光刻方法，其特征在于，所述氮气与氢气的分子数目的比值范围是2至3。
9.根据权利要求7或8所述的光刻方法，其特征在于，所述氮气和氢气的总气体流量为200sccm至300sccm。
10.根据权利要求7或8所述的光刻方法，其特征在于，所述激发气体至等离子体的步骤中，激发所采用的源功率大于800W，偏置功率为0。
11.根据权利要求7或8所述的光刻方法，其特征在于，所述等离子体处理步骤的持续时间不低于20秒。
12.根据权利要求7或8所述的光刻方法，其特征在于，所述等离子体处理的过程中，环境气压的范围是5至40帕。
CN2009100535015A 2009-06-19 2009-06-19 钝化光刻胶表面的方法以及光刻方法 Active CN101930179B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100535015A CN101930179B (zh) 2009-06-19 2009-06-19 钝化光刻胶表面的方法以及光刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100535015A CN101930179B (zh) 2009-06-19 2009-06-19 钝化光刻胶表面的方法以及光刻方法

Publications (2)

Publication Number Publication Date
CN101930179A CN101930179A (zh) 2010-12-29
CN101930179B true CN101930179B (zh) 2012-08-22

Family

ID=43369424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100535015A Active CN101930179B (zh) 2009-06-19 2009-06-19 钝化光刻胶表面的方法以及光刻方法

Country Status (1)

Country Link
CN (1) CN101930179B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111769037B (zh) * 2020-05-29 2021-10-29 长江存储科技有限责任公司 用于半导体结构的刻蚀方法及3d存储器件的制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531460B (zh) * 2012-07-05 2016-03-30 中芯国际集成电路制造(上海)有限公司 倒梯形替代栅极的制作方法
JP6170378B2 (ja) * 2013-08-29 2017-07-26 東京エレクトロン株式会社 エッチング方法
CN103871847A (zh) * 2014-03-19 2014-06-18 武汉新芯集成电路制造有限公司 一种干法刻蚀方法
CN110112054A (zh) * 2019-03-22 2019-08-09 德淮半导体有限公司 半导体结构及其形成方法
CN114496736A (zh) * 2020-11-11 2022-05-13 长鑫存储技术有限公司 光刻胶的处理方法及自对准双图案化方法
CN112563195A (zh) * 2020-12-09 2021-03-26 广州粤芯半导体技术有限公司 半导体器件的制备方法
CN114334642B (zh) * 2022-03-10 2022-06-17 绍兴中芯集成电路制造股份有限公司 膜层的图形化方法及半导体器件的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6746973B1 (en) * 2002-08-05 2004-06-08 Advanced Micro Devices, Inc. Effect of substrate surface treatment on 193 NM resist processing
WO2007018678A2 (en) * 2005-08-03 2007-02-15 Tokyo Electron Limited Damage-free ashing process and system for post low-k etch
CN101202231A (zh) * 2006-12-15 2008-06-18 中芯国际集成电路制造(上海)有限公司 镶嵌结构的制造方法
CN101329519A (zh) * 2007-06-18 2008-12-24 中芯国际集成电路制造(上海)有限公司 光刻胶的去除方法和制造镶嵌结构的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6746973B1 (en) * 2002-08-05 2004-06-08 Advanced Micro Devices, Inc. Effect of substrate surface treatment on 193 NM resist processing
WO2007018678A2 (en) * 2005-08-03 2007-02-15 Tokyo Electron Limited Damage-free ashing process and system for post low-k etch
CN101202231A (zh) * 2006-12-15 2008-06-18 中芯国际集成电路制造(上海)有限公司 镶嵌结构的制造方法
CN101329519A (zh) * 2007-06-18 2008-12-24 中芯国际集成电路制造(上海)有限公司 光刻胶的去除方法和制造镶嵌结构的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111769037B (zh) * 2020-05-29 2021-10-29 长江存储科技有限责任公司 用于半导体结构的刻蚀方法及3d存储器件的制造方法

Also Published As

Publication number Publication date
CN101930179A (zh) 2010-12-29

Similar Documents

Publication Publication Date Title
CN101930179B (zh) 钝化光刻胶表面的方法以及光刻方法
KR100232187B1 (ko) 반사방지막 식각방법
CN101582374B (zh) 形成用于半导体装置的薄膜图案的方法和设备
JPS59163826A (ja) ドライエツチング方法
JPH01185924A (ja) 半導体装置の製造方法
US6610616B2 (en) Method for forming micro-pattern of semiconductor device
CN102737961A (zh) 减少光刻胶掩膜倒塌或移位的方法
CN105280480A (zh) 光刻返工过程中的表面处理方法
JPH09321023A (ja) 金属配線の形成方法
CN1251309C (zh) 一种光刻用无机抗反射膜SiON的表面处理方法
JPH0794467A (ja) ドライエッチング方法
US20070231746A1 (en) Treating carbon containing layers in patterning stacks
CN112768342B (zh) 一种半导体结构及其形成方法
CN104916529A (zh) 一种用于沟槽功率mosfet晶片的沟槽制备方法
CN112108348B (zh) 一种图形化材料制备方法
US20070264773A1 (en) Methods of etching stacks having metal layers and hard mask layers
KR100807521B1 (ko) 반도체 소자 제조 방법
CN101459072B (zh) 蚀刻底层抗反射层及制作布线沟槽的方法
CN102543666A (zh) 多晶硅的制程方法
TW200641517A (en) Levenson phase shifting mask and method for preparing the same and method for preparing a semiconductor device using the same
JP3988873B2 (ja) 半導体装置の製造方法
KR100532748B1 (ko) 반도체 소자의 금속 배선층 제조 방법
JP2010165821A (ja) 半導体装置の製造方法
KR100410573B1 (ko) 반사방지막을 구비한 반도체 소자의 제조방법
KR20030002323A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121120

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121120

Address after: 201210 18 Zhangjiang Road, Shanghai, Pudong New Area

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201210 18 Zhangjiang Road, Shanghai, Pudong New Area

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation