CN111769037B - 用于半导体结构的刻蚀方法及3d存储器件的制造方法 - Google Patents

用于半导体结构的刻蚀方法及3d存储器件的制造方法 Download PDF

Info

Publication number
CN111769037B
CN111769037B CN202010476739.5A CN202010476739A CN111769037B CN 111769037 B CN111769037 B CN 111769037B CN 202010476739 A CN202010476739 A CN 202010476739A CN 111769037 B CN111769037 B CN 111769037B
Authority
CN
China
Prior art keywords
photoresist
etching
barrier layer
insulating
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010476739.5A
Other languages
English (en)
Other versions
CN111769037A (zh
Inventor
张福涛
刘云飞
陈琳
周颖
胡军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202010476739.5A priority Critical patent/CN111769037B/zh
Publication of CN111769037A publication Critical patent/CN111769037A/zh
Application granted granted Critical
Publication of CN111769037B publication Critical patent/CN111769037B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Abstract

公开了一种用于半导体结构的刻蚀方法，包括：在半导体结构的表面形成光刻胶；将所述光刻胶固化；以及对所述半导体结构进行刻蚀，其中，所述半导体结构包括衬底以及形成在所述衬底上的多层堆叠结构。本申请的刻蚀方法中将光刻胶固化为第一阻挡层，降低了刻蚀过程中光刻胶在纵向上的消耗速度，节省了光刻胶的形成次数，以及降低了成本。

Description

用于半导体结构的刻蚀方法及3D存储器件的制造方法
技术领域
本发明涉及存储器件技术领域，特别涉及一种用于半导体结构的刻蚀方法及3D存储器件的制造方法。
背景技术
存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。
现有的3D存储器件在形成台阶结构时，需要先在绝缘叠层结构或栅叠层结构的表面形成光刻胶(Photoresist，PR)作为阻挡层，然后对叠层结构进行刻蚀，从而形成台阶结构。但是光刻胶在刻蚀过程中纵向和横向都会有消耗，且纵向消耗远大于横向，使得叠层结构较厚时，光刻胶需要多次形成，增加了工艺的复杂性和成本，刻蚀效果也不理想，可能伴随台阶侧壁的扭曲等缺陷，无法保证后期的器件良率。
发明内容
鉴于上述问题，本发明的目的在于提供一种用于半导体结构的刻蚀方法，通过在反应气体氛围中向光刻胶表面施加能量场，使光刻胶发生固化形成第一阻挡层，从而降低了光刻胶在纵向上的消耗，节省了光刻胶的形成次数，以及降低了成本。
根据本发明的一方面，提供一种用于半导体结构的刻蚀方法，包括：在半导体结构的表面形成光刻胶；在垂直于所述半导体结构的上表面的方向上将所述光刻胶固化；以及对所述半导体结构进行刻蚀，其中，所述半导体结构包括衬底以及形成在所述衬底上的多层堆叠结构。
优选地，将所述光刻胶固化的步骤包括：使所述光刻胶的上表面处于反应气体的氛围中；向所述光刻胶的上表面施加能量场；所述反应气体在所述能量场下发生解离，将所述光刻胶固化。
优选地，所述反应气体为氢溴酸。
优选地，所述氢溴酸反应气体解离后形成氢溴酸活性基团。
优选地，所述氢溴酸活性基团使所述光刻胶固化。
优选地，向所述光刻胶表面施加的能量场与所述光刻胶的上表面垂直。
优选地，所述刻蚀步骤在所述半导体结构中形成台阶。
优选地，在将所述光刻胶固化的步骤中，所述光刻胶的上部固化为第一阻挡层，下部保持为第二阻挡层。
优选地，在将所述光刻胶固化的步骤之前，采用光刻工艺在所述光刻胶中形成开口，使得所述第一阻挡层在所述开口的侧壁覆盖所述第二阻挡层。
根据本发明的另一方面，提供一种3D存储器件的制造方法，包括：在衬底上形成绝缘叠层结构，所述绝缘叠层结构包括交替堆叠的多个层间绝缘层和层间牺牲层；在所述绝缘叠层结构的表面形成固化的光刻胶；以及对所述绝缘叠层进行刻蚀。
优选地，在所述绝缘叠层结构的表面形成固化的光刻胶的步骤包括：在所述绝缘叠层结构的表面形成光刻胶；使所述光刻胶的上表面处于反应气体的氛围中；向所述光刻胶的上表面施加能量场；所述反应气体在所述能量场下发生解离，将所述光刻胶固化。
优选地，所述反应气体为氢溴酸。
优选地，所述氢溴酸反应气体解离后形成氢溴酸活性基团。
优选地，能量场与所述光刻胶的上表面垂直。
优选地，对所述绝缘叠层进行刻蚀的步骤包括：在所述绝缘叠层结构中形成台阶。
优选地，在将所述光刻胶固化的步骤中，所述光刻胶的上部固化为第一阻挡层，下部保持为第二阻挡层。
优选地，所述在绝缘叠层结构的表面形成光刻胶和向所述光刻胶的表面通入反应气体的步骤之间，还包括：采用光刻工艺在所述光刻胶中形成开口，使得所述第一阻挡层在所述开口的侧壁覆盖所述第二阻挡层。
优选地，还包括：对所述绝缘叠层结构进行刻蚀以形成沟道孔；在所述沟道孔中形成沟道柱。
优选地，还包括：对所述绝缘叠层结构进行刻蚀以形成栅线缝隙；通过所述栅线缝隙去除所述绝缘叠层结构中的所述牺牲层，形成空腔；在所述空腔中填充导电材料，与所述层间绝缘层形成栅叠层结构。
本发明提供的用于半导体结构的刻蚀方法，通过在反应气体氛围中向光刻胶上表面施加能量场，使光刻胶发生固化形成第一阻挡层，从而降低了光刻胶在纵向上的消耗，节省了光刻胶的形成次数，以及降低了成本。
本发明提供的用于半导体结构的刻蚀方法，在通过反应气体和能量场使光刻胶的表面固化的同时，光刻胶的侧壁也会发生固化，从而减少了光刻胶的侧壁刻蚀导致的侧壁粗糙和叠层结构的台阶形貌差的问题。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1a和图1b示出了根据现有技术的3D存储器件的台阶刻蚀步骤的截面图；
图2a至图2h示出了本发明实施例的3D存储器件的制造方法各阶段的截面图。
具体实施方式
以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一区域“下面”或“下方”。
如果为了描述直接位于另一层、另一区域上面的情形，本文将采用“直接在……上面”或“在……上面并与之邻接”的表述方式。
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
在NAND结构的3D存储器件中，采用叠层结构提供选择晶体管和存储晶体管的栅极导体。为了增加3D存储器件的存储容量，沿垂直方向堆叠的存储单元的层数不断增加，为了形成到达各存储单元的字线导电通道，需要在叠层结构的边缘部分形成台阶结构。
参考图1a和图1b，叠层结构102由至少两种材料交替堆叠形成，要对叠层结构102进行刻蚀，在叠层结构102中形成台阶结构时，需要先在叠层结构102的表面形成光刻胶104。通过光刻胶104对叠层结构102进行刻蚀以形成台阶结构时，光刻胶104在纵向和横向都会有消耗，且纵向的消耗远大于横向的消耗，图1b中虚线例如为光刻胶104刻蚀前的大小。
当叠层结构102的堆叠层数较高时，光刻胶104在纵向的消耗也更多，而由于光刻胶104的覆盖厚度已达到最大限度，因此需要多次形成光刻胶104才能完成对叠层结构102的刻蚀。因此，降低光刻胶104在纵向上的消耗，提高光刻胶104的等效厚度显得尤为重要。
图2a至图2d示出了本发明实施例的用于半导体结构的刻蚀方法各阶段的截面图。
参考图2a，在衬底101的表面形成绝缘叠层结构102。
在该实施例中，衬底101例如为单晶硅衬底，衬底101中形成有多个阱区。绝缘叠层结构102包括交替堆叠的多个层间绝缘层131和多个牺牲层132，层间绝缘层131例如由氧化硅组成，牺牲层132例如由氮化硅组成。
进一步地，在绝缘叠层结构102的表面形成光刻胶104，并将光刻胶104图案化，如图2b所示。
在该实施例中，例如采用旋涂工艺在绝缘叠层结构102的表面形成光刻胶104，并采用光刻工艺将光刻胶104图案化，在光刻胶104中形成开口。在后续步骤中对绝缘叠层结构102进行刻蚀时，开口处的绝缘叠层结构102首先被刻蚀。
进一步地，将光刻胶层104转化为第一阻挡层105，如图2c所示。
在该步骤中，将待刻蚀的半导体结构放入刻蚀腔室内，向刻蚀腔室通入反应气体103，使光刻胶104的表面处于反应气体103的氛围内，并施加能量场106，反应气体103在能量场的作用下被解离，解离后的活性分子与光刻胶104发生反应，使其固化为第一阻挡层105。
在该实施例中，反应气体103例如为氢溴酸(HBr)气体，HBr气体在能量场下被解离为HBr活性基团，HBr活性基团与光刻胶104发生反应，固化为第一阻挡层105。能量场106例如为等离子体或电压，用于将HBr气体解离。在刻蚀腔室内，还包括一些惰性气体，例如为氩气、氮气等，使反应气体103均匀的分布在刻蚀腔室内。
在该实施例中，能量场106垂直于光刻胶104的上表面，即垂直于衬底101的上表面，能量场106覆盖光刻胶104的整个上表面，因此反应气体103被解离后的活性分子也大多集中在光刻胶104的上表面进行反应，光刻胶104的上部固化为第一阻挡层105，下部保持为第二阻挡层，第二阻挡层即为光刻胶层104。可选地，在一些实施例中，在光刻胶104暴露在反应气体103氛围中的侧壁上，也有少量活性分子存在，因此光刻胶104的侧壁上也形成有第一阻挡层。
在该实施例中，光刻胶104的上部固化为第一阻挡层105，降低了光刻胶在刻蚀时的消耗速度，从而增加了光刻胶的等效厚度，节省了成本，降低了工艺的复杂性。
在该实施例中，由于光刻胶104中形成有开口，反应气体被解离后的活性分子也有一部分会到达开口中，开口侧壁的光刻胶也被固化形成第一阻挡层105，因此，从光刻胶104的侧壁被固化的厚度小于从光刻胶104的表面被固化的厚度。
在该实施例中，开口侧壁形成第一阻挡层，降低了光刻胶的开口侧壁出现表面粗糙和侧壁刻蚀的情况，同时，也改善了刻蚀后半导体结构的形貌。
进一步地，以第一阻挡层105为掩膜板，对绝缘叠层结构102进行刻蚀，如图2d所示。
在该实施例中，采用各向异性蚀刻工艺在绝缘叠层结构102中形成台阶，即，每个牺牲层132的边缘部分相对于上方的牺牲层暴露以提供电连接区，以便后续形成从栅极导体到达字线的导电通道。各向异性蚀刻工艺例如包括干法刻蚀，如离子铣刻蚀、等离子刻蚀、反应离子刻蚀、激光烧蚀等。
在该实施例中，在多个牺牲层132的图案化步骤之后，可以采用绝缘层覆盖绝缘叠层结构102。在图2d中将多个牺牲层132之间的层间绝缘层131和覆盖绝缘叠层结构102的绝缘层整体示出。然而，本发明不限于此，可以采用独立的沉积步骤形成多个牺牲层132之间的层间绝缘层131和覆盖绝缘叠层结构102的绝缘层。
在本实施例的一个优选地实施例中，对绝缘叠层结构102进行刻蚀，还包括在绝缘叠层结构中形成沟道孔103，如图2e所示。由于光刻胶104固化后形成的第一阻挡层105在刻蚀过程中的消耗少，因此在形成沟道孔的过程中，能够减少刻蚀第一阻挡层的侧壁侵蚀导致的沟道孔侧壁损伤，改善了沟道孔侧壁的扭曲和倾斜，进而提高了3D存储器件的良率和可靠性。
进一步地，还包括在沟道孔103中形成沟道柱110，如图2f所示。在该实施例中，沟道柱110包括从其上部延伸至半导体层116的沟道层，以及在沟道层上的隧穿介质层、电荷存储层和阻挡介质层。在最终的3D存储器件中，沟道柱110的下端与衬底101中的阱区相接触，沟道柱110的上端与位线相连接，从而形成有效的存储单元。
在本实施例的一个优选地实施例中，对绝缘叠层结构102进行刻蚀，还包括在绝缘叠层结构中形成栅线缝隙141，如图2g所示。
在该实施例中，图2g所示的截面方向为沿图2f中垂直于纸面方向的截面图，因此，在图2g中不能示出绝缘叠层结构中的台阶。
在该实施例中，在形成栅线缝隙141时，可以采用各向异性刻蚀，例如采用干法刻蚀，如离子铣刻蚀、等离子刻蚀、反应离子刻蚀、激光烧蚀等。在该实施例中，栅线缝隙141贯穿绝缘叠层结构102。
进一步地，还包括通过栅线缝隙141将牺牲层132置换为栅极导体120，如图2h所示。
在该步骤中，在将牺牲层132置换为栅极导体120时，利用栅线缝隙141作为刻蚀剂通道，采用各向同性刻蚀去除绝缘叠层结构102中的牺牲层132从而形成空腔。各向同性刻蚀可以采用选择性的湿法刻蚀或气相刻蚀。在湿法刻蚀中使用刻蚀溶液作为刻蚀剂，其中，将半导体结构浸没在刻蚀溶液中。在气相刻蚀中使用刻蚀气体作为刻蚀剂，其中，将半导体结构暴露于刻蚀气体中。
在刻蚀步骤中，刻蚀剂充满栅线缝隙141，绝缘叠层结构102中的牺牲层132的端部暴露于栅线缝隙141的开口中，因此，牺牲层132接触到刻蚀剂。刻蚀剂由栅线缝隙141的开口逐渐向绝缘叠层结构102的内部刻蚀牺牲层132。由于刻蚀剂的选择性，该刻蚀相对于绝缘叠层结构102中的层间绝缘层131去除牺牲层132。
在形成栅极导体120时，利用栅线缝隙141作为沉积物通道，采用原子层沉积工艺在栅线缝隙141和空腔中填充金属层，形成栅叠层结构107。在该实施例中，金属层例如由钨组成。在原子层沉积中采用的前驱源例如是六氟化钨，采用的还原气体例如是硅烷或乙硼烷。在原子层沉积的步骤中，利用六氟化钨与硅烷的反应产物的化学吸附获得钨材料实现沉积过程。
在该半导体结构中，形成了选择晶体管和存储晶体管。在沟道柱110的中间部分，栅极导体120与沟道柱110内部的沟道层、隧穿介质层、电荷存储层和阻挡介质层一起，形成存储晶体管。在沟道柱110的两端，栅极导体122与沟道柱110内部的沟道层和阻挡介质层一起，形成选择晶体管。
在最终的3D存储器件中，在半导体结构的表面还包括布线层等结构。在该实施例中，布线层例如包括字线导电通道，位线导电通道。其中，字线导电通道从台阶结构到达相应的栅极导体120的表面，位线导电通道与沟道柱110的上端连接，用于提供存储单元与外部电连接的通道。
本申请的3D存储器件的制造方法，采用光刻胶固化后形成的第一阻挡层作为掩膜将绝缘叠层结构图案化为台阶状。第一阻挡层在作为掩膜板对绝缘叠层结构进行刻蚀时，纵向的消耗远远小于固化前的消耗，因此减少了光刻胶的消耗，降低了成本。
本申请的3D存储器件的制造方法，在光刻胶中形成开口后对光刻胶进行固化，从而在半导体结构中形成沟道孔和/或栅线缝隙，使得光刻胶中的开口侧壁也固化为第一阻挡层，减少了光刻胶的开口侧壁在刻蚀时减少了侧壁侵蚀的情况，改善了光刻胶侧壁的粗糙度和台阶结构的形貌。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (19)

1.一种用于半导体结构的刻蚀方法,包括:
在半导体结构的表面形成光刻胶;
采用反应气体和垂直于所述半导体结构的上表面的能量场固化所述光刻胶，使所述光刻胶的上表面被固化的厚度大于所述光刻胶的侧壁被固化的厚度;以及
对所述半导体结构进行刻蚀形成台阶，所述半导体结构包括衬底以及形成在所述衬底上的多层堆叠结构。
2.根据权利要求1所述的刻蚀方法,其中,将所述光刻胶固化的步骤包括:
使所述光刻胶的表面处于反应气体的氛围中；
向所述光刻胶的上表面施加能量场；
所述反应气体在所述能量场下发生解离,将所述光刻胶固化。
3.根据权利要求1所述的刻蚀方法,其中,所述反应气体包括氢溴酸。
4.根据权利要求3所述的刻蚀方法,其中,所述氢溴酸反应气体解离后形成氢溴酸活性基团。
5.根据权利要求4所述的刻蚀方法,其中,所述氢溴酸活性基团使所述光刻胶固化。
6.根据权利要求2所述的刻蚀方法,其中,向所述光刻胶表面施加的能量场与所述光刻胶的上表面垂直。
7.根据权利要求1所述的刻蚀方法,其中,所述刻蚀步骤在所述半导体结构中形成台阶。
8.根据权利要求1所述的刻蚀方法,其中,在将所述光刻胶固化的步骤中,所述光刻胶的上部固化为第一阻挡层,下部保持为第二阻挡层。
9.根据权利要求8所述的刻蚀方法,还包括,在将所述光刻胶固化的步骤之前,采用光刻工艺在所述光刻胶中形成开口,使得所述第一阻挡层在所述开口的侧壁覆盖所述第二阻挡层。
10.一种3D存储器件的制造方法,包括:
在衬底上形成绝缘叠层结构,所述绝缘叠层结构包括交替堆叠的多个层间绝缘层和层间牺牲层；
在所述绝缘叠层结构的表面形成光刻胶；
采用反应气体和垂直于所述绝缘叠层结构表面的能量场固化所述光刻胶，使所述光刻胶的上表面被固化的厚度大于所述光刻胶的侧壁被固化的厚度;以及
对所述绝缘叠层进行刻蚀形成台阶。
11.根据权利要求10所述的制造方法,其中,在所述绝缘叠层结构的表面形成固化的光刻胶的步骤包括：
在所述绝缘叠层结构的上表面形成光刻胶；
使所述光刻胶的上表面处于反应气体的氛围中；
向所述光刻胶的上表面施加能量场;
所述反应气体在所述能量场下发生解离,将所述光刻胶固化。
12.根据权利要求11所述的制造方法,其中,所述反应气体为氢溴酸。
13.根据权利要求12所述的制造方法,其中,所述氢溴酸反应气体解离后形成氢溴酸活性基团。
14.根据权利要求11所述的制造方法,其中,所述能量场与所述光刻胶的上表面垂直。
15.根据权利要求10所述的制造方法,其中,对所述绝缘层进行蚀刻的步骤包括：在所述绝缘叠层结构中形成台阶。
16.根据权利要求11所述的制造方法,其中,在将所述光刻胶固化的步骤中,所述光刻胶的上部固化为第一阻挡层,下部保持为第二阻挡层。
17.根据权利要求16所述的制造方法,其中,所述在绝缘叠层结构的表面形成光刻胶和向所述光刻胶的表面通入反应气体的步骤之间,还包括:采用光刻工艺在所述光刻胶中形成开口,使得所述第一阻挡层在所述开口的侧壁覆盖所述第二阻挡层。
18.根据权利要求15所述的制造方法,其中,还包括:
对所述绝缘叠层结构进行刻蚀以形成沟道孔；
在所述沟道孔中形成沟道柱。
19.根据权利要求18所述的制造方法,其中,还包括:
对所述绝缘叠层结构进行刻蚀以形成栅线缝隙；
通过所述栅线缝隙去除所述绝缘叠层结构中的所述牺牲层,形成空腔;
在所述空腔中填充导电材料,与所述层间绝缘层形成栅叠层结构。
CN202010476739.5A 2020-05-29 2020-05-29 用于半导体结构的刻蚀方法及3d存储器件的制造方法 Active CN111769037B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010476739.5A CN111769037B (zh) 2020-05-29 2020-05-29 用于半导体结构的刻蚀方法及3d存储器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010476739.5A CN111769037B (zh) 2020-05-29 2020-05-29 用于半导体结构的刻蚀方法及3d存储器件的制造方法

Publications (2)

Publication Number Publication Date
CN111769037A CN111769037A (zh) 2020-10-13
CN111769037B true CN111769037B (zh) 2021-10-29

Family

ID=72719304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010476739.5A Active CN111769037B (zh) 2020-05-29 2020-05-29 用于半导体结构的刻蚀方法及3d存储器件的制造方法

Country Status (1)

Country Link
CN (1) CN111769037B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1494732A (zh) * 2001-03-28 2004-05-05 �Ƚ�΢װ�ù�˾ 形成次平版印刷的光阻材料图案的制作方法
CN101930179B (zh) * 2009-06-19 2012-08-22 中芯国际集成电路制造(上海)有限公司 钝化光刻胶表面的方法以及光刻方法
CN106158595A (zh) * 2015-04-20 2016-11-23 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN109524416A (zh) * 2018-11-06 2019-03-26 长江存储科技有限责任公司 制造存储器件的方法及存储器件
CN110289259A (zh) * 2019-06-27 2019-09-27 长江存储科技有限责任公司 3d存储器件及其制造方法
CN110957210A (zh) * 2018-09-26 2020-04-03 长鑫存储技术有限公司 一种半导体结构制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283012A (ja) * 1994-04-14 1995-10-27 Du Pont Kk 厚膜抵抗体エレメントの製造方法
CN101640170A (zh) * 2008-07-29 2010-02-03 中芯国际集成电路制造(上海)有限公司 减小曝光图形宽度的光刻方法
JP4686617B2 (ja) * 2009-02-26 2011-05-25 株式会社東芝 スタンパ作製用マスター原盤およびその製造方法並びにＮｉスタンパの製造方法
CN101777493A (zh) * 2010-01-28 2010-07-14 上海宏力半导体制造有限公司 硬掩膜层刻蚀方法
CN110164873B (zh) * 2019-05-30 2021-03-23 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板、显示面板及显示装置
CN110783341A (zh) * 2019-09-29 2020-02-11 长江存储科技有限责任公司 3d存储器件中台阶结构的形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1494732A (zh) * 2001-03-28 2004-05-05 �Ƚ�΢װ�ù�˾ 形成次平版印刷的光阻材料图案的制作方法
CN101930179B (zh) * 2009-06-19 2012-08-22 中芯国际集成电路制造(上海)有限公司 钝化光刻胶表面的方法以及光刻方法
CN106158595A (zh) * 2015-04-20 2016-11-23 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN110957210A (zh) * 2018-09-26 2020-04-03 长鑫存储技术有限公司 一种半导体结构制备方法
CN109524416A (zh) * 2018-11-06 2019-03-26 长江存储科技有限责任公司 制造存储器件的方法及存储器件
CN110289259A (zh) * 2019-06-27 2019-09-27 长江存储科技有限责任公司 3d存储器件及其制造方法

Also Published As

Publication number Publication date
CN111769037A (zh) 2020-10-13

Similar Documents

Publication Publication Date Title
KR102585801B1 (ko) 다중 스택 3 차원 메모리 장치 및 이의 제조 방법
EP3286784B1 (en) Method of making a multilevel memory stack structure using a cavity containing a sacrificial fill material
US10014316B2 (en) Three-dimensional memory device with leakage reducing support pillar structures and method of making thereof
KR100640639B1 (ko) 미세콘택을 포함하는 반도체소자 및 그 제조방법
US11631691B2 (en) Three-dimensional flat memory device including a dual dipole blocking dielectric layer and methods of making the same
KR102344881B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN109935596B (zh) 3d存储器件及其制造方法
KR20160135935A (ko) 수직형 메모리 장치
TW201913972A (zh) 記憶體裝置的階梯結構
CN111564445A (zh) 3d存储器件及其制造方法
CN110808254B (zh) 3d存储器件及其制造方法
CN111799273A (zh) 一种半导体器件及其制造方法
CN111403397A (zh) 一种3d nand存储器及其制造方法
CN110277407B (zh) 3d存储器件及其制造方法
CN111430361A (zh) 一种3d nand存储器件的制造方法
CN111540749B (zh) 三维存储器及其形成方法
CN112687695A (zh) 一种三维存储器的制造方法
CN111769037B (zh) 用于半导体结构的刻蚀方法及3d存储器件的制造方法
CN111415942B (zh) 三维存储器的形成方法
CN111341780B (zh) 一种3d nand存储器及其制造方法
US20230011526A1 (en) Semiconductor memory devices and methods of manufacturing thereof
KR20070001509A (ko) 반도체 소자의 플러그 형성 방법
US7129131B2 (en) Method for fabricating capacitor of semiconductor device
KR20100087810A (ko) 반도체 소자의 금속 배선 형성방법
CN109461741B (zh) 立体存储器元件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant