CN101582374B - 形成用于半导体装置的薄膜图案的方法和设备 - Google Patents
形成用于半导体装置的薄膜图案的方法和设备 Download PDFInfo
- Publication number
- CN101582374B CN101582374B CN2008101712440A CN200810171244A CN101582374B CN 101582374 B CN101582374 B CN 101582374B CN 2008101712440 A CN2008101712440 A CN 2008101712440A CN 200810171244 A CN200810171244 A CN 200810171244A CN 101582374 B CN101582374 B CN 101582374B
- Authority
- CN
- China
- Prior art keywords
- pattern
- layer
- carbon
- etching
- amorphous carbon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 239000010409 thin film Substances 0.000 title claims abstract description 59
- 239000004065 semiconductor Substances 0.000 title description 13
- 229910003481 amorphous carbon Inorganic materials 0.000 claims abstract description 62
- 238000005530 etching Methods 0.000 claims abstract description 55
- 239000010408 film Substances 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 27
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 17
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims abstract description 14
- 238000005240 physical vapour deposition Methods 0.000 claims abstract description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 49
- 238000000576 coating method Methods 0.000 claims description 43
- 239000011248 coating agent Substances 0.000 claims description 40
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 28
- 239000007789 gas Substances 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 15
- 239000001301 oxygen Substances 0.000 claims description 15
- 229910052760 oxygen Inorganic materials 0.000 claims description 15
- 229910052786 argon Inorganic materials 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 238000004528 spin coating Methods 0.000 claims description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- 239000003595 mist Chemical group 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 239000011651 chromium Substances 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 239000004568 cement Substances 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 229910004200 TaSiN Inorganic materials 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 2
- ISQINHMJILFLAQ-UHFFFAOYSA-N argon hydrofluoride Chemical compound F.[Ar] ISQINHMJILFLAQ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 238000005137 deposition process Methods 0.000 claims description 2
- 229910052731 fluorine Inorganic materials 0.000 claims description 2
- 239000011737 fluorine Substances 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 230000003760 hair shine Effects 0.000 claims 1
- 229940110728 nitrogen / oxygen Drugs 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 description 9
- RWNKSTSCBHKHTB-UHFFFAOYSA-N Hexachloro-1,3-butadiene Chemical compound ClC(Cl)=C(Cl)C(Cl)=C(Cl)Cl RWNKSTSCBHKHTB-UHFFFAOYSA-N 0.000 description 8
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 8
- 230000006866 deterioration Effects 0.000 description 7
- HWEQKSVYKBUIIK-UHFFFAOYSA-N cyclobuta-1,3-diene Chemical compound C1=CC=C1 HWEQKSVYKBUIIK-UHFFFAOYSA-N 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
- H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种形成薄膜图案的方法包括：在衬底上形成薄膜；在所述薄膜上形成包括第一和第二碳层的非晶碳层，其中通过旋涂方法和等离子体增强型化学气相沉积(PECVD)方法中的一者来形成所述第一碳层且通过物理气相沉积(PVD)方法来形成所述第二碳层；在所述非晶碳层上形成硬掩模层；在所述硬掩模层上形成PR图案；通过使用所述PR图案作为蚀刻掩模蚀刻所述硬掩模层来形成硬掩模图案；通过使用所述硬掩模图案作为蚀刻掩模蚀刻所述非晶碳层来形成包括第一和第二碳图案的非晶碳图案；以及通过使用所述非晶碳图案蚀刻所述薄膜来形成薄膜图案。
Description
本申请案主张2008年5月15日申请的第10-2008-0045193号韩国专利申请案的优先权，所述韩国专利申请案的全文以引用的方式并入本文中。
技术领域
本发明涉及一种形成薄膜图案的方法，且更明确地说，涉及一种形成用于半导体装置的微小薄膜图案的方法和用于所述方法的设备。
背景技术
一般来说，用于例如平板显示装置和太阳能电池等半导体装置的制造工艺包括重复以下步骤：薄膜沉积步骤、光致抗蚀剂(PR)图案的光刻步骤和针对薄膜图案的薄膜蚀刻步骤。光刻步骤包括以下步骤：形成PR层、暴露所述PR层和显影所述暴露的PR层以形成所述PR图案。用于波长为436nm的g光线、波长为365nm的i光线或波长为248nm的氟化氪(KrF)的PR材料已用于PR层，且通过使用光掩模图案化所述PR层来形成所述PR图案。另外，通过使用PR图案作为蚀刻掩模图案化薄膜来形成薄膜图案。
最近，已需要一种形成微小薄膜图案的方法以用于高度集成的半导体装置。然而，由于光刻步骤的限制，通过PR图案形成的薄膜图案的临界尺寸限于约60nm。因此，已提出一种使用非晶碳(a-C)和氧氮化硅(SiON)作为蚀刻掩模形成具有小于约50nm的临界尺寸的微小薄膜图案的方法。
图1A到1D是展示根据相关技术的使用非晶碳和氧氮化硅形成薄膜图案的方法的横截面图。在图1A中，在衬底10上形成薄膜20，且在薄膜20上形成非晶碳层30。另外，在非晶碳层30上循序形成氧氮化硅层40和抗反射层50。在抗反射层50上形成光致抗蚀剂(PR)层60。接下来，在PR层60上方沉积光掩模M，且通过光掩模M使所述PR层60暴露到光F。
在图1B中，通过显影PR层60(图1A)形成PR图案60a。接下来，在使用所述PR图案60a作为蚀刻掩模循序蚀刻抗反射层50和氧氮化硅层40之后，移除PR图案60a和经蚀刻的抗反射层50。
在图1C中，在非晶碳层30上形成氧氮化硅图案40a。在图1D中，在使用所述氧氮化硅图案40a作为蚀刻掩模蚀刻非晶碳层30以形成非晶碳图案30a之后，移除所述氧氮化硅图案40a。接下来，使用所述非晶碳图案30a作为蚀刻掩模蚀刻薄膜20以形成薄膜图案20a。
可通过旋涂方法或等离子体增强型化学气相沉积(PECVD)方法形成非晶碳层30。然而，由于薄膜20与非晶碳图案30a之间的蚀刻选择率相对较低，所以需要非晶碳图案30a具有类似于薄膜20的厚度的厚度。由于通过旋涂方法或PECVD方法实现的非晶碳层30的蚀刻速率类似于薄膜20的蚀刻速率，所以在使用非晶碳图案30a作为蚀刻掩模蚀刻薄膜20之后，薄膜图案20a可能具有例如条痕或波形等劣化。或者，可在形成薄膜图案20a之前除去非晶碳图案30a。
为了解决以上问题，增加非晶碳图案30a的厚度。然而，当非晶碳图案30a的厚度增加时，非晶碳图案30a的分辨率降低。图2是展示根据相关技术的薄膜图案的劣化的横截面图。在图2中，在薄膜图案20a的蚀刻步骤期间，与薄膜20(图1C)相比，可能移除更多的非晶碳图案30a。另外，薄膜图案20a可具有不良轮廓或不良的临界尺寸(CD)。此外，非晶碳图案30a的厚度增加可能造成例如纵横比相关的蚀刻速率(ARDE)现象、蚀刻速率降低和轮廓控制上的困难等劣化。
发明内容
因此，本发明针对于一种形成用于半导体装置的薄膜图案的方法和用于所述方法的设备，其大致避免由于相关技术的限制和缺点而引起的一个或一个以上问题。
本发明的目的是提供一种使用非晶碳图案形成用于半导体装置的微小薄膜图案的方法。
一种形成薄膜图案的方法包括：在衬底上形成薄膜；在所述薄膜上形成包括第一和第二碳层的非晶碳层，其中通过旋涂方法和等离子体增强型化学气相沉积(PECVD)方法中的一者来形成所述第一碳层且通过物理气相沉积(PVD)方法来形成所述第二碳层；在所述非晶碳层上形成硬掩模层；在所述硬掩模层上形成PR图案；通过使用PR图案作为蚀刻掩模蚀刻所述硬掩模层来形成硬掩模图案；通过使用所述硬掩模图案作为蚀刻掩模蚀刻所述非晶碳层来形成包括第一和第二碳图案的非晶碳图案；以及通过使用所述非晶碳图案作为蚀刻掩模蚀刻所述薄膜来形成薄膜图案。
在另一方面中，一种用于形成薄膜图案的设备包括：腔室；衬底支撑单元，其位于所述腔室中，所述衬底支撑单元在其上具有衬底；以及第一、第二和第三功率供应单元，其连接到所述腔室，所述第一、第二和第三功率供应单元分别提供第一、第二和第三功率。
附图说明
附图经包括以提供对本发明的进一步理解，且并入本说明书中并构成其一部分，附图说明本发明的实施例。
图1A到1D是展示根据相关技术的使用非晶碳和氧氮化硅形成薄膜图案的方法的横截面图；
图2是展示根据相关技术的薄膜图案的劣化的横截面图；
图3A到3G是展示根据本发明实施例的形成用于半导体装置的薄膜图案的方法的横截面图；
图4A是展示根据本发明实施例的用于形成薄膜图案的设备的视图；
图4B是展示根据本发明另一实施例的用于形成薄膜晶体管的设备的试图；及
图5A到5C是展示根据本发明其它实施例的形成薄膜图案的方法的横截面图。
具体实施方式
现将详细参看附图中所说明的实施例。只要有可能，就将使用相似参考数字来指代相同或相似部分。
图3A到3G是展示根据本发明实施例的形成用于半导体装置的薄膜图案的方法的横截面图。
在图3A中，在衬底100上形成薄膜120。举例来说，可通过沉积金属材料、半导体材料和绝缘材料中的一者来形成薄膜120。接下来，在所述薄膜120上循序形成非晶碳层130、硬掩模层140、抗反射层150和光致抗蚀剂(PR)层160。非晶碳层130包括第一碳层131和位于所述第一碳层131上的第二碳层133。通过旋涂方法(旋涂方法)和等离子体增强型化学气相沉积(PECVD)方法中的一者来形成所述第一碳层131。举例来说，第一碳层131可具有约10nm到约50nm的厚度以易于在蚀刻薄膜之后除去。通过例如不平衡磁控管(UBM)方法等物理气相沉积(PVD)方法来形成第二碳层133。举例来说，第二碳层133可具有约10nm到50nm的厚度。第二碳层133相对于薄膜120具有相对较高的蚀刻选择率。举例来说，第二碳层133与薄膜120之间的蚀刻选择率可在约7:1到约20:1的范围内。由于通过在相对较低温度下使用的PVD方法来形成第二碳层133，所以在形成第二碳层133的同时，第一碳层131和薄膜120可具有稳定状态而没有热应力。
另外，硬掩模层140包括氧氮化硅(SiON)、氧化硅(SiOx)和氮化硅(SiNx)中的一者。举例来说，硬掩模层140可具有约50nm到约200nm的厚度以用于蚀刻第一 碳层131和第二碳层133。抗反射层150用于最小化随后针对PR层160的暴露步骤中的反射。举例来说，抗反射层150可具有约10nm到约50nm的厚度。通过涂覆用于具有小于约193nm的波长的光的PR材料来在抗反射层150上形成PR层160。举例来说，PR层160可对对应于波长为193nm的氟化氩(ArF)、波长为157nm的氟气(F2)和远紫外线(EUV)中的一者的光起反应。
在抗反射层150上形成PR层160之后，在PR层160上方设置光掩模M，且穿过所述光掩模M将对应于ArF、F2和EUV中的一者的光F照射到PR层160上。
在图3B中，在将PR层160(图3)暴露到光F之后，通过显影所暴露的PR层160来形成PR图案160a。
在图3C中，通过使用所述PR图案160a作为蚀刻掩模循序蚀刻抗反射层150(图3B)和硬掩模层140(图3B)来形成抗反射图案150a和硬掩模图案140a。举例来说，可用包括四氟化碳(CF4)、氧气(O2)、六氟丁二烯(C4F6)和氩气(Ar)的混合气体的等离子体来蚀刻抗反射层150。四氟化碳(CF4)、氧气(O2)、六氟丁二烯(C4F6)和氩气(Ar)的流动速率可分别在约10sccm到约200sccm、约1sccm到约30sccm、约1sccm到约30sccm和约200sccm到约800sccm的范围内。另外，可用包括二氟甲烷(CH2F2)、八氟环丁二烯(C4F8)、氧气(O2)和氩气(Ar)的混合气体的等离子体来蚀刻氧氮化硅(SiON)的硬掩模层140。二氟甲烷(CH2F2)、八氟环丁二烯(C4F8)、氧气(O2)和氩气(Ar)的流动速率可分别在约5sccm到约100sccm、约5sccm到约100sccm、约5sccm到约100sccm和约200sccm到约800sccm的范围内。
在图3D中，在蚀刻抗反射层150(图3B)和硬掩模层140(图3B)之后，移除PR图案160a(图3C)和抗反射图案150a(图3C)。举例来说，可用丙酮移除PR图案160a。此外，在移除PR图案160a之后，可通过化学干蚀刻器移除PR残留物。
在图3E中，通过使用硬掩膜图案140a作为蚀刻掩模蚀刻包括第一碳层131和第二碳层133的非晶碳层130来形成包括第一碳图案131a和第二碳图案133a的非晶碳图案130a。举例来说，可用包括氮气(N2)、氧气(O2)和氩气(Ar)的混合气体的等离子体蚀刻包括第一碳层131和第二碳层133的非晶碳层130。氮气(N2)、氧气(O2)和氩气(Ar)的流动速率可分别在约10sccm到约200sccm、约50sccm到约600sccm和约50sccm到约500sccm的范围内。
在图3F中，在形成非晶碳图案130a之后，移除硬掩模图案140a。接下来，通过使用包括第一碳图案131a和第二碳图案133a的非晶碳图案130a蚀刻薄膜120来形成具有相对微小宽度的薄膜图案120a。由于通过PVD方法形成的第二碳图案133a相对于薄膜 120具有相对较高的蚀刻选择率，所以在没有例如条痕和波形等劣化的情况下形成薄膜图案120a。
在图3G中，在形成薄膜图案120a之后，移除包括第一碳图案131a和第二碳图案133a的非品碳图案130a。可用氧气(O2)和包括氧气(O2)的混合气体中的一者移除非晶碳图案130a。由于易于从薄膜图案120a移除通过旋涂方法和PECVD方法中的一者形成的第一碳图案131a，所以在不损害薄膜图案120a的情况下移除非晶碳图案130a。薄膜图案120a可用于例如平板显示器(FPD)和太阳能电池等半导体装置。
图4A是展示根据本发明实施例的用于形成薄膜图案的设备的视图，且图4B是展示根据本发明另一实施例的用于形成薄膜晶体管的设备的视图。
在图4A中，设备200包括腔室205以及第一、第二和第三高频率功率供应单元220、230和240。腔室205包括衬底支撑单元210，且衬底100加载在所述衬底支撑单元210上。举例来说，静电夹盘可用作衬底支撑单元210。在处理衬底100(例如，蚀刻衬底100上的薄膜)的同时，衬底支撑单元210可具有约-10℃到约80℃的温度。
最初，腔室205可具有约1毫托到约500毫托的压力。接下来，将包括四氟化碳(CF4)、六氟丁二烯(C4F6)、八氟环丁二烯(C4F8)、二氟甲烷(CH2F2)、氧气(O2)、氮气(N2)和氩气(Ar)中的至少一者的反应气体注入到设备200的腔室205中。激发所述反应气体以产生等离子体，且处理所述衬底100。
第一、第二和第三高频率功率供应单元220、230和240连接到衬底支撑单元205。第一、第二和第三高频率功率供应单元220、230和240分别提供第一、第二和第三功率。举例来说，产生用于控制等离子体的离子能量的自偏压的第一高频率功率供应单元220可提供具有约400kHz到约10MHz的频率的第一功率。另外，第二高频率功率供应单元230可提供具有约10MHz到约30MHz的频率的第二功率，且控制等离子体的密度的第三高频率功率供应单元240可提供具有约10MHz到约100MHz的频率的第三功率。
在图4B中，设备300包括腔室305、第一、第二和第三高频率功率供应单元320、330和340以及天线350。腔室305包括衬底支撑单元310和面向衬底支撑单元的相对板315。衬底100加载在衬底支撑单元310上。举例来说，静电夹盘可用作衬底支撑单元310。相对板315可接地。另外，天线350可形成在腔室305的邻近于相对板315的外部顶部表面上。在处理衬底100(例如，蚀刻衬底100上的薄膜)的同时，衬底支撑单元310可具有约-10℃到约80℃的温度。
最初，腔室305可具有约1毫托到约500毫托的压力。接下来，将包括四氟化碳(CF4)、 六氟丁二烯(C4F6)、八氟环丁二烯(C4F8)、二氟甲烷(CH2F2)、氧气(O2)、氮气(N2)和氩气(Ar)中的至少一者的反应气体注入到设备300的腔室305中。激发所述反应气体以产生等离子体，且处理所述衬底100。
第一和第二高频率功率供应单元320和330连接到衬底支撑单元310，且第三高频率功率供应单元340连接到天线350。第一、第二和第三高频率功率供应单元320、330和340分别提供第一、第二和第三功率。举例来说，产生用于控制等离子体的离子能量的白偏压的第一高频率功率供应单元320可提供具有约400kHz到约10MHz的频率的第一功率，且第二高频率功率供应单元330可提供具有约10MHz到约30MHz的频率的第二功率。另外，控制等离子体的密度的第三高频率功率供应单元340可具有约10MHz到约100MHz的频率。
在图4A和4B的设备200和300中，第一高功率供应单元220和320的第一功率可在约100W到约2000W的范围内，且第二高功率供应单元230和330的第二功率可在约300W到约600W的范围内。可使用反应气体以及设备200和300来调节例如蚀刻速率和蚀刻选择率等加工条件。
因此，通过使用非晶碳图案作为蚀刻掩模使用相对较高的蚀刻选择率和相对容易的消除来形成具有小于约50nm的宽度的薄膜图案，所述非晶碳图案包括通过旋涂方法和PECVD方法中的一者形成的第一碳图案和通过PVD方法形成的第二碳图案。另外，由于减小了非晶碳图案的厚度，所以也减小了纵横比。因而，防止了例如条痕和波形等劣化，且改进了薄膜图案的蚀刻轮廓。
图5A到5C是展示根据本发明其它实施例的形成薄膜图案的方法的横截面图。图5A到5C中的每一者展示在形成PR图案之后的横截面图。用于形成薄膜图案的其它步骤类似于图3A到3G的步骤并加以省略。
在图5A中，在薄膜420与非晶碳层430之间形成辅助薄膜425。通过使用非晶碳图案(未图示)蚀刻辅助薄膜425而形成的辅助薄膜图案(未图示)用作薄膜420的蚀刻掩模，且通过使用辅助薄膜图案作为蚀刻掩模蚀刻薄膜420来形成薄膜图案(未图示)。辅助薄膜425可包括例如氧氮化硅(SiOX)、氧化硅(SiOx)、碳氮化硅(SiCN)等绝缘材料、例如多晶硅(p-Si)等半导体材料以及例如钽(Ta)、钛(Ti)、铬(Cr)、氮化钽(TaN)、氮化钛(TiN)和氮化钽硅(TaSiN)等导电材料中的一者。为了实现相对较高的蚀刻选择率，当辅助薄膜425包括绝缘材料时，薄膜420可包括导电材料，且当辅助薄膜425包括导电材料时，薄膜420可包括绝缘材料。另外，辅助薄膜425可具有约100nm到约800nm的厚度。
在图5B中，在非晶碳层530的第二碳层533与硬掩模层540之间形成第一增粘剂层535。举例来说，第一增粘剂层535可包括通过沉积方法形成的氢化非晶碳、氧化硅(SiOx)和金属材料中的一者。另外，第一增粘剂层535可具有若干纳米的厚度。第一增粘剂层535改进了硬掩模层540与非晶碳层530之间的粘合。
在图5C中，在非晶碳层630的第二碳层633与硬掩模层640之间形成第二增粘剂层635。举例来说，可通过用氧气(O2)、氮气(N2)、氩气(Ar)和其混合气体中的一者的远程或直接等离子体处理第二碳层633的顶部表面来形成第二增粘剂层635。第二增粘剂层635改进了硬掩模层640与非晶碳层630之间的粘合。
虽然未图示，但在另一实施例中，在形成第一碳层之后，可用等离子体处理第一碳层的顶部表面以改进非晶碳层的第一与第二碳层之间的粘合。举例来说，所述等离子体可包括氮气(N2)与氧气(O2)、氧气(O2)与氩气(Ar)以及氩气(Ar)中的一者的混合气体，且可执行等离子体处理步骤持续约1秒到约10秒。由于第一碳层的顶部表面可通过等离子体稍微蚀刻进行粗糙化，所以改进了第一与第二碳层之间的粘合。
通过根据本发明实施例的方法形成的薄膜图案可包括用于半导体元件的分离图案和例如栅极电极、栅极线、源极线和漏极线等金属线中的一者。
因而，在根据本发明实施例的形成微小薄膜图案的方法中，由于使用包括通过旋涂方法和PECVD方法中的一者形成的第一碳层和通过PVD方法形成的第二碳层的非晶碳层作为蚀刻掩模来蚀刻薄膜，所以形成具有小于约50nm的宽度的薄膜图案，其第二碳层与薄膜层之间的蚀刻选择率相对较高且第一碳层相对容易消除。因此，由于纵横比减小而改进了薄膜图案的蚀刻轮廓，且减少了例如条痕和波形等劣化。
所属领域的技术人员将明白，可在不脱离本发明的精神或范围的情况下，在本发明的形成薄膜图案的方法中作出各种修改和变化。因此，希望本发明涵盖本发明的修改和变化，只要其属于所附权利要求书和其等效物的范围内。
Claims (13)
1.一种形成薄膜图案的方法，其包含：
在衬底上形成薄膜；
在所述薄膜上形成包括第一和第二碳层的非晶碳层，其中通过旋涂方法和等离子体增强型化学气相沉积(PECVD)方法中的一者来形成所述第一碳层且通过物理气相沉积(PVD)方法来形成所述第二碳层；
在所述非晶碳层上形成硬掩模层；
在所述硬掩模层上形成光致抗蚀剂图案；
通过使用所述光致抗蚀剂图案作为蚀刻掩模蚀刻所述硬掩模层来形成硬掩模图案；
通过使用所述硬掩模图案作为蚀刻掩模蚀刻所述非晶碳层来形成包括第一和第二碳图案的非晶碳图案；以及
通过使用所述非晶碳图案蚀刻所述薄膜来形成薄膜图案。
2.根据权利要求1所述的方法，其中通过使用所述非晶碳图案蚀刻所述薄膜来形成薄膜图案包含使用所述非晶碳图案作为蚀刻掩模来蚀刻所述薄膜。
3.根据权利要求1所述的方法，其中所述第一和第二碳层中的每一者具有10nm到50nm的厚度。
4.根据权利要求1所述的方法，其进一步包含在所述光致抗蚀剂图案和所述硬掩模层之间形成抗反射层。
5.根据权利要求1所述的方法，其中所述第二碳层与所述薄膜之间的蚀刻选择率在7∶1到20∶1的范围内。
6.根据权利要求1所述的方法，其中所述硬掩模层包括氧氮化硅、氧化硅(SiOx)和氮化硅(SiNx)中的一者。
7.根据权利要求1所述的方法，其进一步包含：
在所述薄膜与所述非晶碳层之间形成辅助薄膜；以及
通过使用所述非晶碳图案作为蚀刻掩模蚀刻所述辅助薄膜来形成辅助薄膜图案，
其中使用所述辅助薄膜图案作为蚀刻掩模来蚀刻所述薄膜。
8.根据权利要求7所述的方法，其中所述辅助薄膜包括氧氮化硅、氧化硅(SiOx)、碳氮化硅(SiCN)、多晶硅(p-Si)、钽(Ta)、钛(Ti)、铬(Cr)、氮化钽(TaN)、氮化钛(TiN)和氮化钽硅(TaSiN)中的一者。
9.根据权利要求1所述的方法，其进一步包含在所述硬掩模层与所述非晶碳层之间形成增粘剂层。
10.根据权利要求9所述的方法，其中通过沉积方法在所述第二碳层上形成所述增粘剂层，且所述增粘剂层包括氢化非晶碳、氧化硅(SiOx)和金属材料中的一者。
11.根据权利要求9所述的方法，其中通过用氧气(O2)、氮气(N2)、氩气(Ar)和其混合气体中的一者的等离子体处理所述第二碳层的顶部表面来形成所述增粘剂层。
12.根据权利要求1所述的方法，其中进一步包含用选自由氮气/氧气(N2/O2)、氧气/氩气(O2/Ar)和氩气(Ar)所组成的群组中的至少一种气体的等离子体来处理所述第一碳层的顶部表面。
13.根据权利要求1所述的方法，其中形成所述光致抗蚀剂图案包含：
在所述硬掩模层上形成光致抗蚀剂层，所述光致抗蚀剂层对波长为193nm的氟化氩(ArF)、波长为157nm的氟气(F2)和远紫外线(EUV)中的一者起反应；
穿过光掩模将光照射到所述光致抗蚀剂层上；以及
显影所述光致抗蚀剂层以形成所述光致抗蚀剂图案。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080045193 | 2008-05-15 | ||
| KR1020080045193A KR101055962B1 (ko) | 2008-05-15 | 2008-05-15 | 박막패턴 형성방법 |
| KR10-2008-0045193 | 2008-05-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101582374A CN101582374A (zh) | 2009-11-18 |
| CN101582374B true CN101582374B (zh) | 2012-01-11 |
Family
ID=41316589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101712440A Expired - Fee Related CN101582374B (zh) | 2008-05-15 | 2008-10-27 | 形成用于半导体装置的薄膜图案的方法和设备 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8293651B2 (zh) |
| KR (1) | KR101055962B1 (zh) |
| CN (1) | CN101582374B (zh) |
| TW (1) | TWI554848B (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201216331A (en) * | 2010-10-05 | 2012-04-16 | Applied Materials Inc | Ultra high selectivity doped amorphous carbon strippable hardmask development and integration |
| TW201304162A (zh) * | 2011-05-17 | 2013-01-16 | Intevac Inc | 製作太陽能電池背側點接觸的方法 |
| CN103021837B (zh) * | 2011-09-27 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 无定形碳层的处理与形成方法、半导体器件的制作方法 |
| KR101276262B1 (ko) * | 2011-11-21 | 2013-06-20 | 피에스케이 주식회사 | 반도체 제조 장치 및 반도체 제조 방법 |
| KR101276258B1 (ko) * | 2011-11-21 | 2013-06-20 | 피에스케이 주식회사 | 반도체 제조 장치 및 반도체 제조 방법 |
| KR20130075158A (ko) | 2011-12-27 | 2013-07-05 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| FR2993395A1 (fr) * | 2012-07-12 | 2014-01-17 | St Microelectronics Crolles 2 | Procede de traitement d'un substrat, en particulier pour la protection de couches antireflets |
| US8759225B2 (en) * | 2012-09-04 | 2014-06-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method to form a CMOS image sensor |
| CN103058127B (zh) * | 2012-12-14 | 2017-02-08 | 上海集成电路研发中心有限公司 | 一种微型条带的表面处理方法 |
| CN105226049B (zh) * | 2014-06-26 | 2019-02-26 | 中芯国际集成电路制造(上海)有限公司 | 用于互连层结构的掩膜组件及互连层的制作方法 |
| US9520295B2 (en) * | 2015-02-03 | 2016-12-13 | Lam Research Corporation | Metal doping of amorphous carbon and silicon films used as hardmasks in substrate processing systems |
| US9865459B2 (en) * | 2015-04-22 | 2018-01-09 | Applied Materials, Inc. | Plasma treatment to improve adhesion between hardmask film and silicon oxide film |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5981398A (en) * | 1998-04-10 | 1999-11-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hard mask method for forming chlorine containing plasma etched layer |
| US6812131B1 (en) * | 2000-04-11 | 2004-11-02 | Honeywell International Inc. | Use of sacrificial inorganic dielectrics for dual damascene processes utilizing organic intermetal dielectrics |
| US6939808B2 (en) * | 2002-08-02 | 2005-09-06 | Applied Materials, Inc. | Undoped and fluorinated amorphous carbon film as pattern mask for metal etch |
| US7084071B1 (en) * | 2002-09-16 | 2006-08-01 | Advanced Micro Devices, Inc. | Use of multilayer amorphous carbon ARC stack to eliminate line warpage phenomenon |
| JP4058327B2 (ja) * | 2002-10-18 | 2008-03-05 | 富士通株式会社 | 半導体装置の製造方法 |
| KR20070003336A (ko) * | 2005-07-01 | 2007-01-05 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성 방법 |
| KR100798738B1 (ko) | 2006-09-28 | 2008-01-29 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 제조 방법 |
| TW200820322A (en) | 2006-10-25 | 2008-05-01 | Macronix Int Co Ltd | Fabrication method of an electronic device |
| KR20080038986A (ko) * | 2006-10-31 | 2008-05-07 | 삼성전자주식회사 | 포토레지스트 패턴 형성 방법 |
-
2008
- 2008-05-15 KR KR1020080045193A patent/KR101055962B1/ko active IP Right Grant
- 2008-10-24 TW TW097141098A patent/TWI554848B/zh not_active IP Right Cessation
- 2008-10-27 CN CN2008101712440A patent/CN101582374B/zh not_active Expired - Fee Related
- 2008-10-28 US US12/259,298 patent/US8293651B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101582374A (zh) | 2009-11-18 |
| TWI554848B (zh) | 2016-10-21 |
| TW200947154A (en) | 2009-11-16 |
| US20090286403A1 (en) | 2009-11-19 |
| KR101055962B1 (ko) | 2011-08-11 |
| US8293651B2 (en) | 2012-10-23 |
| KR20090119266A (ko) | 2009-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101582374B (zh) | 形成用于半导体装置的薄膜图案的方法和设备 | |
| US7064078B2 (en) | Techniques for the use of amorphous carbon (APF) for various etch and litho integration scheme | |
| KR101003475B1 (ko) | 포토레지스트 접착 및 재생 일관성을 개선하기 위한 수소처리 | |
| TWI471448B (zh) | 非晶質碳層之高溫沈積的方法 | |
| CN1940717A (zh) | 通过适于光掩膜制造的碳硬掩膜等离子体蚀刻铬层的方法 | |
| US20080293248A1 (en) | Method of forming amorphous carbon film and method of manufacturing semiconductor device using the same | |
| CN100517605C (zh) | 镶嵌结构的制造方法 | |
| US7635649B2 (en) | Method for manufacturing semiconductor device | |
| TWI285919B (en) | Method and apparatus for manufacturing semiconductor | |
| CN100461350C (zh) | 具有有机抗反射涂层(arc)的半导体器件及其制造方法 | |
| KR100293975B1 (ko) | 건식 에칭 방법 및 건식 에칭 방법을 이용한 반도체 장치의 제조방법 | |
| CN101046626A (zh) | 一种在制造光掩模时蚀刻钼层的方法 | |
| KR20080019032A (ko) | 감소된 에칭률 마이크로-로딩을 갖는 텅스텐 실리사이드에칭 공정 | |
| CN102012644B (zh) | 减小光刻胶图案特征尺寸的方法 | |
| CN1959529B (zh) | 形成蚀刻掩模的方法 | |
| KR100899414B1 (ko) | 물리적 기상 증착법에 의해 형성된 비정질 카본을 이용한 다층 레지스트 구조의 제작 및 이를 이용한 박막 패턴 형성 방법 | |
| JP2006098546A (ja) | パターン形成方法および電子デバイスの製造方法 | |
| KR100532748B1 (ko) | 반도체 소자의 금속 배선층 제조 방법 | |
| JPH07106308A (ja) | ドライエッチング方法 | |
| JP2007115779A (ja) | 膜のパターン形成方法、及び、薄膜トランジスタの製造方法、並びに、薄膜トランジスタ基板の製造方法、及び薄膜トランジスタ基板 | |
| Nishimura et al. | Precise CD control techniques for double patterning and sidewall transfer | |
| KR100781445B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| US8951818B2 (en) | Method for preparing switch transistor and equipment for etching the same | |
| JP3387034B2 (ja) | 金属膜の表面処理プロセスおよび半導体メタライゼーションの製造プロセス | |
| KR20100119447A (ko) | 반도체 장치 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120111 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |