JP2006098546A - パターン形成方法および電子デバイスの製造方法 - Google Patents

パターン形成方法および電子デバイスの製造方法 Download PDF

Info

Publication number
JP2006098546A
JP2006098546A JP2004282553A JP2004282553A JP2006098546A JP 2006098546 A JP2006098546 A JP 2006098546A JP 2004282553 A JP2004282553 A JP 2004282553A JP 2004282553 A JP2004282553 A JP 2004282553A JP 2006098546 A JP2006098546 A JP 2006098546A
Authority
JP
Japan
Prior art keywords
layer
polymer layer
forming
base active
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004282553A
Other languages
English (en)
Other versions
JP4575098B2 (ja
Inventor
Naoaki Sakurai
直明 桜井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004282553A priority Critical patent/JP4575098B2/ja
Priority to TW094133322A priority patent/TWI345134B/zh
Priority to CN200510105603.9A priority patent/CN100505985C/zh
Priority to US11/236,578 priority patent/US20060076314A1/en
Priority to KR1020050090601A priority patent/KR100661421B1/ko
Publication of JP2006098546A publication Critical patent/JP2006098546A/ja
Priority to US12/400,092 priority patent/US20100047716A1/en
Application granted granted Critical
Publication of JP4575098B2 publication Critical patent/JP4575098B2/ja
Priority to US14/058,798 priority patent/US20140113451A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H01L21/02288Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating printing, e.g. ink-jet printing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312Organic layers, e.g. photoresist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Materials For Photolithography (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Drying Of Semiconductors (AREA)
  • Polymerisation Methods In General (AREA)

Abstract

【課題】 煩雑な工程で形成されるレジストパターンを用いずに微細なパターンを形成し得る方法を提供する。
【解決手段】 基材の被エッチング層表面に重合開始剤を含む下地活性層を選択的に形成する工程と、有機モノマーをリビングラジカル重合させて前記下地活性層に重合体層を形成する工程と、前記重合体層をマスクとして前記被エッチング層を選択的にエッチングする工程とを含むことを特徴とする。
【選択図】 図1

Description

本発明は、パターン形成方法および半導体装置、表示装置のような電子デバイスの製造方法に係わる。
従来、半導体装置、表示装置のような電子デバイスの配線は、基板上にスパッタリングまたは真空蒸着のような成膜手段で金属のような配線材料層を成膜し、この配線材料膜にレジストを塗布し、露光、現像する、いわゆるホトリソグラフィー技術によりレジストパターンを形成した後、このレジストパターンをマスクとして前記配線材料層をリアクティブイオンエッチング(RIE)、ケミカルドライエッチング(CDE)のようなドライエッチング、または薬品を用いるウェットエッチングにより選択的に除去する方法により形成されている。
しかしながら、従来の配線の形成はホトリソグラフィー技術を用いた煩雑なレジストパターンの形成工程が必要であるばかりか、この工程において高価な露光装置および現像装置で必要であるため、高コストのプロセスになる問題があった。
一方、特許文献1には表面グラフト重合等を利用して高分子化合物からなる配線のような導電性パターンを形成することが記載されている。
特開2003−76004
本発明は、煩雑な工程で形成されるレジストパターンを用いずに微細なパターンを形成し得る方法を提供することを目的とする。
本発明は、煩雑な工程で形成されるレジストパターンを用いずに微細な配線を形成する工程を含む電子デバイスの製造方法を提供することを目的とする。
本発明によると、基材の被エッチング層表面に重合開始剤を含む下地活性層を選択的に形成する工程と、
有機モノマーをリビングラジカル重合させて前記下地活性層に重合体層を形成する工程と、
前記重合体層をマスクとして前記被エッチング層を選択的にエッチングする工程と
を含むことを特徴とするパターン形成方法が提供される。
また本発明によると、基材の被エッチング層表面に重合開始剤を含む下地活性層を選択的に形成する工程と、
第1の有機モノマーをリビングラジカル重合させて前記下地活性層に溶剤易溶解性を有する第1重合体層を形成する工程と、
第2の有機モノマーをリビングラジカル重合させて前記第1重合体層上に耐リアクティブイオンエッチング性を有する第2重合体層を形成する工程と、
前記第2重合体層をマスクとして前記被エッチング層を選択的にリアクティブイオンエッチングする工程と
を含むことを特徴とするパターン形成方法が提供される。
さらに本発明によると、基材の配線材料層表面に重合開始剤を含む下地活性層を選択的に形成する工程と、
有機モノマーをリビングラジカル重合させて前記下地活性層に重合体層を形成する工程と、
前記重合体層をマスクとして前記配線材料層をエッチングすることにより配線を形成する工程と
を含むことを特徴とする電子デバイスの製造方法が提供される。
さらに本発明によると、基材の配線材料層表面に重合開始剤を含む下地活性層を選択的に形成する工程と、
第1の有機モノマーをリビングラジカル重合させて前記下地活性層に溶剤易溶解性を有する第1重合体層を形成する工程と、
第2の有機モノマーをリビングラジカル重合させて前記第1重合体層上に耐リアクティブイオンエッチング性を有する第2重合体層を形成する工程と、
前記第2重合体層をマスクとして前記配線材料層をリアクティブイオンエッチングすることにより配線を形成する工程と
を含むことを特徴とする電子デバイスの製造方法が提供される。
本発明は、微細なパターンを簡単かつ低コストで形成し得る方法を提供することができる。
本発明は、微細な配線を簡単かつ低コストで形成する工程を含む電子デバイスの製造方法を提供することができる。
以下、本発明を詳細に説明する。
(第1実施形態)
まず、基材の被エッチング層表面に重合開始剤を含む下地活性層を選択的に形成する。
前記基材としては、例えばシリコン基板、ガラス基板等を挙げることができる。
前記被エッチング層としては、例えば金属のような配線材料層、SiOx、SiN、TEOSまたはポーラス有機材料などからなる絶縁材料層、ITOなどからなる透明導電材料層、またはMOSトランジスタに利用される活性層を形成するための多結晶シリコン層等を用いることができる。
前記重合開始剤としては、重合すべき有機ポリマーの種類に応じて選択されるが、通常、重合開始基を持つシランカップルング剤が用いられる。例えばメチルメタクリレートを重合させる場合には、2−(4−クロロスルホニルフェニル)エチルトリクロロシラン(CTS)等が用いられる。
前記重合開始剤を含む下地活性層の選択的な形成は、例えば(1)重合開始剤を含む下地活性材料をインクジェットで前記基材の被エッチング層表面に選択的に噴射する方法、(2)重合開始剤を含む下地活性材料を前記基材の被エッチング層表面全体に被覆し、この被覆層の不要な部分の重合活性を失活させる方法、を採用することができる。特に、前記(1)の方法は下地活性層の選択的な形成を簡易かつ短時間に行うことが可能であるため、有益である。
前記(2)での部分的な重合活性の失活は、下地活性材料被覆層のその失活させるべき部分にマスク露光する方法、またはレーザ、電子ビームを選択的に照射する方法を採用することができる。
次いで、有機モノマーをリビングラジカル重合させて前記下地活性層に重合体層を形成する。この後、前記重合体層をマスクとして前記被エッチング層を選択的にエッチングすることにより前記基材上に所望のパターンを形成する。
前記有機モノマーとしては、例えばメチルメタクリレート(MMA)、スチレン等を用いることができる。これらの有機モノマーは、有機溶剤に溶解した溶液で用いられると共に、必要に応じて各種の添加剤が加えられる。
前記リビングラジカル重合は、例えば前記基材を前記有機モノマー溶液に浸漬してその基材上の下地活性層を有機モノマー溶液に接触することによりなされる。このリビングラジカル重合において、重合の反応場から酸素を遮断することが好ましい。重合の反応場から酸素を遮断することによって、リビングラジカル重合が促進されて、より厚い重合体層の形成が可能になる。
前記被エッチング層のエッチングは、例えばリアクティブイオンエッチング(RIE)、ケミカルドライエッチング(CDE)のようなドライエッチング、または薬品を用いるウェットエッチングが用いられる。
以上説明したように、本発明の第1実施形態によれば基材の被エッチング層表面への重合開始剤を含む下地活性層の選択的な形成および下地活性層への有機モノマーのリビングラジカル重合によりエッチングのマスクとして用いる重合体層を形成できるため、従来の露光、現像処理を伴うホトリソグラフィー技術によるエッチングマスクとして用いるレジストパターンの形成に比べて工程の簡素化と高価な露光装置および現像装置を省略できる。
また、リビングラジカル重合は下地活性層に対して垂直方向に規則的に重合が進行するため、下地活性層の形状に忠実で、側面が急峻な重合体層を形成できる。このため、重合体層をマスクとして被エッチング層をエッチングすることにより、そのマスクに忠実な微細形状のパターンを形成することができる。
したがって、従来のようにホトリソグラフィー技術を用いた煩雑なレジストパターンの形成を行うことなく、基材上に微細なパターンを簡単に形成することができる。
(第2実施形態)
まず、基材の被エッチング層表面に重合開始剤を含む下地活性層を選択的に形成する。
前記基材および被エッチング層は、前記第1実施形態と同様なものを用いることができる。
前記重合開始剤としては、重合すべき有機ポリマーの種類に応じて選択されるが、通常、重合開始基を持つシランカップルング剤が用いられる。
前記重合開始剤を含む下地活性層の選択的な形成は、前記第1実施形態と同様な方法を採用することができる。
次いで、第1の有機モノマーをリビングラジカル重合させて前記下地活性層に溶剤易溶解性を有する第1重合体層を形成する。この第1重合体の形成に引き続いて第2の有機モノマーをリビングラジカル重合させて前記第1重合体層上に耐リアクティブイオンエッチング性(耐RIE性)を有する第2重合体層を形成する。
前記第1の有機モノマーとしては、例えばスチレンを、前記第2の有機モノマーとしては例えばアルミニウムシリケートを用いることができる。これらの有機モノマーは、それぞれ有機溶剤に溶解した溶液で用いられると共に、必要に応じて各種の添加剤が加えられる。
前記第1重合体層を形成するためのリビングラジカル重合は、例えば前記基材を前記第1の有機モノマー溶液に浸漬してその基材上の下地活性層を第1の有機モノマー溶液に接触することによりなされる。
前記第2重合体層を形成するためのリビングラジカル重合は、例えば第1重合体層が形成された基材を前記第2の有機モノマー溶液に浸漬してその第1重合体層を第2の有機モノマー溶液に接触することによりなされる。このとき、前記第1重合体層表面は活性状態を維持されているため、第2の有機モノマー溶液との接触により容易にリビングラジカル重合が開始され、所望の第2重合体層を形成することが可能になる。
次いで、前記第2重合体層をマスクとして前記被エッチング層をリアクティブイオンエッチングにより選択的に除去することにより前記基材上に所望のパターンを形成する。
以上説明したように、本発明の第2実施形態によれば基材の被エッチング層表面への重合開始剤を含む下地活性層の選択的な形成、下地活性層への第1有機モノマーのリビングラジカル重合および第2有機モノマーのリビングラジカル重合によりエッチングのマスクとして用いる第2重合体層を形成できるため、従来の露光、現像処理を伴うホトリソグラフィー技術によるエッチングマスクとして用いるレジストパターンの形成に比べて工程の簡素化と高価な露光装置および現像装置を省略できる。
また、リビングラジカル重合は下地活性層に対して垂直方向に規則的に重合が進行するため、下地活性層の形状に忠実で、側面が急峻な第1重合体層および第2重合体層を形成できる。このため、この第2重合体層をマスクとして被エッチング層をエッチングすることにより、そのマスクに忠実な微細形状のパターンを形成することができる。
さらに、下層側の第1重合体層は溶剤易溶解性を有し、この上の上層側の第2重合体層は耐RIE性を有するため、第2重合体層をマスクとして被エッチング層をRIEにより選択的に除去する際、その第2重合体層のエッチングによる膜減りを回避して良好なマスク機能を維持できる。その結果、そのマスクとより忠実な微細形状のパターンを形成することができる。一方、パターニング後のマスクの除去においては下層側の第1重合体層が溶剤易溶解性を有するため、所定の有機溶剤により第2重合体層を第1重合体層と共に容易に溶解、除去することができる。
したがって、従来のようにホトリソグラフィー技術を用いた煩雑なレジストパターンの形成を行うことなく、基材上に微細なパターンを簡単に形成することができ、さらにパターニング後のマスクの除去も容易に行うことができため、パターン形成およびマスク除去を含む一連のプロセスの簡素化および低コスト化を図ることができる。
(第3実施形態)
この第3実施形態における電子デバイスの製造方法は、前述した第1実施形態と実質的に同様なマスクを用いて配線材料層をエッチングする工程を有する。すなわち、この電子デバイスの製造方法は基材の配線材料層表面に重合開始剤を含む下地活性層を選択的に形成する工程と、有機モノマーをリビングラジカル重合させて前記下地活性層に重合体層を形成する工程と、前記重合体層をマスクとして前記配線材料層を選択的にエッチングして配線を形成する工程とを含む。
前記配線材料としては、例えばAlもしくはAl−Cu,Al−Cu−SiなどのAl合金、多結晶シリコン、W,Mo,Tiなどの高融点金属、こられ高融点金属のシサイド、TiN等を用いることができる。
前記配線は、ゲート電極、第1層以上の配線等のいずれか1つまたはそれ以上の配線に適用される。
本発明の第3実施形態によれば、基材の配線材料層表面への重合開始剤を含む下地活性層の選択的な形成および下地活性層への有機モノマーのリビングラジカル重合によりエッチングのマスクとして用いる重合体層を形成できるため、従来の露光、現像処理を伴うホトリソグラフィー技術によるエッチングマスクとして用いるレジストパターンの形成に比べて工程の簡素化と高価な露光装置および現像装置を省略できる。
また、リビングラジカル重合は下地活性層に対して垂直方向に規則的に重合が進行するため、下地活性層の形状に忠実で、側面が急峻な重合体層を形成できる。このため、重合体層をマスクとして配線材料層をエッチングすることにより、そのマスクに忠実な微細形状の配線を形成することができる。
したがって、従来のようにホトリソグラフィー技術を用いた煩雑なレジストパターンの形成を行うことなく、基材上に微細な配線を形成された電子デバイスを簡単かつ低コストで製造することができる。
(第4実施形態)
この第4実施形態における電子デバイスの製造方法は、前述した第2実施形態と実質的に同様なマスクを用いて配線材料層をエッチングする工程を有する。すなわち、この電子デバイスの製造方法は基材の配線材料層表面に重合開始剤を含む下地活性層を選択的に形成する工程と、第1の有機モノマーをリビングラジカル重合させて前記下地活性層に溶剤易溶解性を有する第1重合体層を形成する工程と、第2の有機モノマーをリビングラジカル重合させて前記第1重合体層上に耐リアクティブイオンエッチング性を有する第2重合体層を形成する工程と、前記第2重合体層をマスクとして前記配線材料層をリアクティブイオンエッチングにより選択的に除去して配線を形成する工程とを含む。
前記配線材料は、前記第3実施形態で説明したのと同様なものが用いられる。前記配線は、ゲート電極、第1層以上の配線等のいずれか1つまたはそれ以上の配線に適用される。
本発明の第4実施形態によれば、基材の配線材料層表面への重合開始剤を含む下地活性層の選択的な形成および下地活性層への有機モノマーのリビングラジカル重合によりエッチングのマスクとして用いる重合体層を形成できるため、従来の露光、現像処理を伴うホトリソグラフィー技術によるエッチングマスクとして用いるレジストパターンの形成に比べて工程の簡素化と高価な露光装置および現像装置を省略できる。
また、リビングラジカル重合は下地活性層に対して垂直方向に規則的に重合が進行するため、下地活性層の形状に忠実で、側面が急峻な重合体層を形成できる。このため、重合体層をマスクとして配線材料層をエッチングすることにより、そのマスクに忠実な微細形状の配線を形成することができる。
さらに、下層側の第1重合体層は溶剤易溶解性を有し、この上の上層側の第2重合体層は耐RIE性を有するため、第2重合体層をマスクとして配線材料層をRIEにより選択的に除去する際、その第2重合体層のエッチングによる膜減りを回避して良好なマスク機能を維持できる。その結果、そのマスクとより忠実な微細形状の配線を形成することができる。一方、パターニング後のマスクの除去においては下層側の第1重合体層が溶剤易溶解性を有するため、所定の有機溶剤により第2重合体層を第1重合体層と共に容易に溶解、除去することができる。その結果、従来のようにレジストパターンを酸素アッシングで除去する場合に比べて配線への悪影響を著しく軽減して、信頼性の高い配線形成が可能になる。
したがって、従来のようにホトリソグラフィー技術を用いた煩雑なレジストパターンの形成を行うことなく、基材上に微細かつ、高精度の配線を簡単に形成することができ、さらにパターニング後のマスクの除去も容易に行うことができため、より一層簡素化した工程で電子デバイスを製造することができる。
[実施例]
以下,本発明の実施例を前述した図面を参照して説明する。
(実施例1)
まず、図1の(a)に示すようにシリコン基板1表面にSiOx膜2を堆積した後、被エッチング層であるAl−Si合金層3を蒸着した。
次いで、前記Al−Si合金層3を純水で洗浄し乾燥した。つづいて、2−(4−クロロスルホニルフェニル)エチルトリクロロシラン(CTS)をトルエンで溶解した溶液をインクジェットにより前記Al−Si合金層3に噴射し、乾燥することにより、図1の(b)に示すように帯状の下地活性層4をAl−Si合金層3表面に5μmのラインアンドスペースで形成した。つづいて、臭化銅(I)、スパルティン、2−ブロモイソ酪酸エチル、アニソールおよびメチルメタクリレート(MMA)からなる混合溶液中に前記シリコン基板を浸漬し、60分間撹拌させた。この時、MMAが下地活性層4で選択的にリビングラジカル重合がなされ、図1の(c)に示すようにポリメチルメタクリレート(PMMA)からなる帯状の重合体層5が選択的に形成された。この重合体層5は、約15nmの厚さを有していた。また、下地活性層4以外のAl−Si合金層3への重合体層の形成は認められなかった。
次いで、シリコン基板1を前記混合液から取り出し、純水で洗浄、乾燥した。つづいて、重合体層5をマスクとして塩素系のエッチャントを用いるケミカルドライエッチングにより前記Al−Si合金層3を選択的に除去することにより、図1の(d)に示すように重合体層4の形状に忠実なAl−Si合金パターン6が5μmのラインアンドスペースで形成された。
(実施例2)
以下に説明する下地活性層および重合体の形成を行った以外、実施例1と同様にAl−Si合金パターンを形成した。
まず、シリコン基板上のAl−Si合金層を純水で洗浄し乾燥した後、実施例1と同様なCTS溶液をスピンコータでAl−Si合金層の全面に塗布し、乾燥して下地活性層を形成した。つづいて、50mWの低圧水銀灯から紫外線を5μmのラインアンドスペースで構成されたCrマスクを通して下地活性層に照射して不要な下地活性層の重合活性を失活させた。ひきつづき、実施例1と同様な成分割合の臭化銅(I)、スパルティン、2−ブロモイソ酪酸エチル、アニソールおよびメチルメタクリレート(MMA)からなる混合溶液中に前記シリコン基板を浸漬し、60分間撹拌させた。この時、MMAが下地活性層の活性な領域で選択的にリビングラジカル重合され、ポリメチルメタクリレート(PMMA)からなる厚さ約15nmの重合体層が5μmのラインアンドスペースで選択的に形成された。
なお、前記実施例2において低圧水銀灯に代えてエキシマ紫外線ランプ(40mW)を用いても不要な下地活性層の重合活性を失活させることができた。また、リビングラジカル重合によりポリメチルメタクリレート(PMMA)からなる厚さ約15nmの重合体層が5μmのラインアンドスペースで選択的に形成できた。
(実施例3)
以下に説明する下地活性層および重合体の形成を行った以外、実施例1と同様にAl−Si合金パターンを形成した。
まず、シリコン基板上のAl−Si合金層を純水で洗浄し乾燥した後、実施例1と同様なCTS溶液をスピンコータでAl−Si合金層の全面に塗布し、乾燥して下地活性層を形成した。つづいて、電子ビームを下地活性層に5μmのラインアンドスペースで照射して不要な下地活性層の重合活性を失活させた。ひきつづき、実施例1と同様な成分割合の臭化銅(I)、スパルティン、2−ブロモイソ酪酸エチル、アニソールおよびメチルメタクリレート(MMA)からなる混合溶液中に前記シリコン基板を浸漬し、60分間撹拌させた。この時、MMAが下地活性層の活性な領域で選択的にリビングラジカル重合され、ポリメチルメタクリレート(PMMA)からなる厚さ約15nmの重合体層が5μmのラインアンドスペースで選択的に形成された。
なお、前記実施例3において電子ビームに代えてYAGレーザを下地活性層に5μmのラインアンドスペースで照射しても不要な下地活性層の重合活性を失活させることができた。また、リビングラジカル重合によりポリメチルメタクリレート(PMMA)からなる厚さ約15nmの重合体層が5μmのラインアンドスペースで選択的に形成できた。
また、前記実施例1〜3において混合溶液にシリコン基板を浸漬する際、その混合溶液およびシリコン基板を収納する反応槽の開口部に蓋を取り付けて密閉し、内部の混合液を循環させながら、中空糸モジュールおよび脱気ポンプを用いて脱気した。すなわち、酸素を遮断した状態でリビングラジカル重合を行った。その結果、重合体層の厚さを約25nmに大幅に増大させることができた。
(実施例4)
以下に説明する重合体の形成を行った以外、実施例1と同様にAl−Si合金パターンを形成した。
実施例1または実施例3と同様な方法によりポリメチルメタクリレート(PMMA)からなる厚さ約15nmの重合体層を5μmのラインアンドスペースで選択的に形成した後、シリコン基板を臭化銅(I)、スパルティン、2−ブロモイソ酪酸エチル、および官能基の一部にベンゼン環を導入したメチルメタクリレート(MMA)からなる混合溶液中に浸漬し、60分間撹拌させた。この時、ポリメチルメタクリレート(PMMA)からなる厚さ約15nmの重合体層の上にさらにベンゼン置換ポリメチルメタクリレート(PMMA)からなる厚さ約10nmの重合体層が成長された。
(実施例5)
まず、表面に汚染防止を目的としたSiO膜(図示せず)がコートされた500mm×600mmガラス基板11上に基板温度420℃の条件下で減圧CVD法により厚さ50nmの非晶質シリコン(a−Si)薄膜を堆積した。なお、SiO膜の代わりに窒化シリコン(SiNx)膜または窒化シリコンと酸化シリコンの混合物からなる膜を用いてもよい。つづいて、TFTの閾値制御を目的として前記a−Si膜に不純物(例えばボロン)をドーピングした。ひきつづき、ボロンドープa−Si膜にエキシマレーザアニールを施して結晶化させることによりボロンドープ多結晶シリコン(p−Si)薄膜とした。なお、このエキシマレーザアニールに代えてランプアニールを施してもよい。前記p−Si薄膜表面にスピンコート法によりレジストを塗布し、乾燥し、露光した後、現像することによりレジストパターン(図示せず)を形成した。レジストパターンをマスクとしてCF4およびO2ガスを用いたCDE(Chemical Dry Etching)により前記p−Si薄膜を選択的に除去することにより島状のp−Si薄膜12を形成した。前記レジストパターンを灰化して除去した後、島状のp−Si薄膜12を含むガラス基板21上にTEOSを原料ガスとして用いた減圧プラズマCVD法により厚さ20nmのゲート絶縁膜としてのSiO2薄膜13を堆積した。ひきつづき、このSiO2薄膜23上にアルミニウムを蒸着し、図示しないレジストパターンをマスクして選択的にエッチングすることによりゲート電極14を形成した(図2の(a)図示)。
次いで、図2の(b)に示すようにゲート電極14をマスクとして不純物、例えばリンを前記島状のp−Si薄膜12に選択的にドーピングして島状のp−Si薄膜12にn+型のソース、ドレイン領域15,16およびp型チャンネル領域17を形成した。
次いで、図2の(c)に示すように全面に減圧CVD法により層間絶縁膜としての窒化シリコン(SiNx)膜18を堆積した。つづいて、前記窒化シリコン膜18上にレジストパターン(図示せず)を形成し、このレジストパターンをマスクとして前記窒化シリコン膜18およびSiO2薄膜13を選択的にウェットエッチングすることにより、図2の(d)に示すように底部が前記ソース、ドレイン領域15,16にそれぞれ達するコンタクトホール19を開口した。つづいて、図3の(e)に示すように前記コンタクトホール19を含む前記窒化シリコン膜18上にスパッタリングにより配線材料層であるAl−Si−Cu合金層20を堆積した。
次いで、前記Al−Si−Cu合金層20を純水で洗浄し乾燥した。つづいて、実施例1と同様なCTS溶液をインクジェットにより前記Al−Si−Cu合金層20に噴射し、乾燥することにより、図3の(f)に示すようにAl−Si−Cu合金層20表面の配線形成予定部に下地活性層21を形成した。つづいて、ガラス基板11を実施例1と同様な臭化銅(I)、スパルティン、2−ブロモイソ酪酸エチル、アニソールおよびメチルメタクリレート(MMA)からなる混合溶液中に浸漬し、60分間撹拌させた。この時、MMAが下地活性層21で選択的にリビングラジカル重合がなされ、図3の(g)に示すようにポリメチルメタクリレート(PMMA)からなる重合体層22がAl−Si−Cu合金層20表面選択的に形成された。この重合体層22は、約15nmの厚さを有していた。また、下地活性層以外のAl−Si−Cu合金層20表面への重合体層の形成は認められなかった。
次いで、ガラス基板11を前記混合液から取り出し、純水で洗浄、乾燥した。つづいて、重合体層22をマスクとして塩素系のエッチャントを用いるケミカルドライエッチングにより前記Al−Si−Cu合金層20を選択的に除去することにより、図3の(h)に示すように前記コンタクトホール19を通して前記ソース、ドレイン領域15,16にそれぞれ接続されたソース配線23、ドレイン配線24が形成された。これらの配線23、24は、重合体層22のパターンに忠実な形状を有していた。
この後、図示しないが、前記重合体層を有機溶剤で除去し、TFTを有するアレイ基板を作製し、さらにこのアレイ基板を用いて常法により液晶表示装置を製造した。
本発明は、配線、TFTの活性層、透明電極パターン、コンタクトホールなどの形成に有用な微細なパターンを簡単かつ低コストで形成し得る方法を提供することができる。
本発明は、微細な配線を簡単かつ低コストで形成する工程を含む半導体装置、液晶表示装置などの表示装置等の電子デバイスの製造方法を提供することができる。
本発明の実施例1におけるパターン形成工程を示す断面図。 本発明の実施例5における液晶表示装置のアレイ基板の製造工程を示す断面図。 本発明の実施例5における液晶表示装置のアレイ基板の製造工程を示す断面図。
符号の説明
1…シリコン基板、2…SiOx膜、3…Al−Si合金層、4、21…下地活性層、5、22…重合体層(マスク)、6…Al−Siパターン、11…ガラス基板、12…p−Si薄膜、15…ソース領域、16…ドレイン領域、20…Al−Si−Cu合金層、23…ソース配線、24…ドレイン配線。

Claims (8)

  1. 基材の被エッチング層表面に重合開始剤を含む下地活性層を選択的に形成する工程と、
    有機モノマーをリビングラジカル重合させて前記下地活性層に重合体層を形成する工程と、
    前記重合体層をマスクとして前記被エッチング層を選択的にエッチングする工程と
    を含むことを特徴とするパターン形成方法。
  2. 基材の被エッチング層表面に重合開始剤を含む下地活性層を選択的に形成する工程と、
    第1の有機モノマーをリビングラジカル重合させて前記下地活性層に溶剤易溶解性を有する第1重合体層を形成する工程と、
    第2の有機モノマーをリビングラジカル重合させて前記第1重合体層上に耐リアクティブイオンエッチング性を有する第2重合体層を形成する工程と、
    前記第2重合体層をマスクとして前記被エッチング層を選択的リアクティブイオンエッチングする工程と
    を含むことを特徴とするパターン形成方法。
  3. 前記重合開始剤を含む下地活性層は、重合開始剤を含む下地活性材料をインクジェットで前記基材の被エッチング層表面に選択的に噴射することにより形成されることを特徴とする請求項1または2記載のパターン形成方法。
  4. 前記重合開始剤を含む下地活性層は、重合開始剤を含む下地活性材料を前記基材の被エッチング層表面全体に被覆し、この被覆層の不要な部分の重合活性を失活させることにより形成されることを特徴とする請求項1または2記載のパターン形成方法。
  5. 前記被覆層における不要な部分の重合活性の失活は、マスク露光によりなされることを特徴とする請求項4記載のパターン形成方法。
  6. 前記被覆層における不要な部分の重合活性の失活は、レーザまたは電子ビームの選択的な照射によりなされることを特徴とする請求項4記載のパターン形成方法。
  7. 基材の配線材料層表面に重合開始剤を含む下地活性層を選択的に形成する工程と、
    有機モノマーをリビングラジカル重合させて前記下地活性層に重合体層を形成する工程と、
    前記重合体層をマスクとして前記配線材料層をエッチングすることにより配線を形成する工程と
    を含むことを特徴とする電子デバイスの製造方法。
  8. 基材の配線材料層表面に重合開始剤を含む下地活性層を選択的に形成する工程と、
    第1の有機モノマーをリビングラジカル重合させて前記下地活性層に溶剤易溶解性を有する第1重合体層を形成する工程と、
    第2の有機モノマーをリビングラジカル重合させて前記第1重合体層上に耐リアクティブイオンエッチング性を有する第2重合体層を形成する工程と、
    前記第2重合体層をマスクとして前記配線材料層をリアクティブイオンエッチングすることにより配線を形成する工程と
    を含むことを特徴とする電子デバイスの製造方法。
JP2004282553A 2004-09-28 2004-09-28 パターン形成方法および電子デバイスの製造方法 Expired - Fee Related JP4575098B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004282553A JP4575098B2 (ja) 2004-09-28 2004-09-28 パターン形成方法および電子デバイスの製造方法
TW094133322A TWI345134B (en) 2004-09-28 2005-09-26 Method for forming a pattern
US11/236,578 US20060076314A1 (en) 2004-09-28 2005-09-28 Method for forming a pattern
KR1020050090601A KR100661421B1 (ko) 2004-09-28 2005-09-28 패턴 형성 방법
CN200510105603.9A CN100505985C (zh) 2004-09-28 2005-09-28 形成图案的方法
US12/400,092 US20100047716A1 (en) 2004-09-28 2009-03-09 Method for forming a pattern
US14/058,798 US20140113451A1 (en) 2004-09-28 2013-10-21 Method for forming a pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004282553A JP4575098B2 (ja) 2004-09-28 2004-09-28 パターン形成方法および電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2006098546A true JP2006098546A (ja) 2006-04-13
JP4575098B2 JP4575098B2 (ja) 2010-11-04

Family

ID=36144216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004282553A Expired - Fee Related JP4575098B2 (ja) 2004-09-28 2004-09-28 パターン形成方法および電子デバイスの製造方法

Country Status (5)

Country Link
US (3) US20060076314A1 (ja)
JP (1) JP4575098B2 (ja)
KR (1) KR100661421B1 (ja)
CN (1) CN100505985C (ja)
TW (1) TWI345134B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005116763A1 (ja) * 2004-05-31 2008-04-03 富士フイルム株式会社 グラフトパターン形成方法、グラフトパターン材料、リソグラフィ方法、導電性パターン形成方法、導電性パターン、カラーフィルタの製造方法、カラーフィルタ、及びマイクロレンズの製造方法
CN101814421A (zh) * 2008-10-09 2010-08-25 三星电子株式会社 形成半导体器件的精细图案的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010509445A (ja) * 2006-11-10 2010-03-25 ザ リージェンツ オブ ザ ユニヴァーシティー オブ カリフォルニア 大気圧プラズマ誘導グラフト重合
KR100902862B1 (ko) * 2007-11-07 2009-06-16 (주)탑나노시스 투명 전광판 및 그 제조방법
EP2245655A4 (en) * 2008-02-01 2012-11-21 Newsouth Innovations Pty Ltd METHOD FOR STRUCTURED HEATING OF CHOSEN MATERIAL
US20090311540A1 (en) * 2008-06-11 2009-12-17 Yoram Cohen Highly Sensitive and Selective Nano-Structured Grafted Polymer Layers
US11103892B1 (en) * 2018-09-25 2021-08-31 Facebook Technologies, Llc Initiated chemical vapor deposition method for forming nanovoided polymers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58186935A (ja) * 1982-04-26 1983-11-01 Nippon Telegr & Teleph Corp <Ntt> パタ−ン形成法
JPH08320574A (ja) * 1995-05-25 1996-12-03 Hitachi Ltd パタ−ン形成方法
JP2004126047A (ja) * 2002-09-30 2004-04-22 Fuji Photo Film Co Ltd 平版印刷版原版

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09304945A (ja) * 1996-05-10 1997-11-28 Hitachi Ltd パターン形成方法
KR100403324B1 (ko) * 1996-12-31 2004-02-11 주식회사 하이닉스반도체 반도체소자의 미세패턴 제조방법
US5908542A (en) * 1997-07-02 1999-06-01 Gould Electronics Inc. Metal foil with improved bonding to substrates and method for making the foil
JPH11237519A (ja) 1998-02-24 1999-08-31 Oki Electric Ind Co Ltd 高分子パターンの形成方法
US6413587B1 (en) 1999-03-02 2002-07-02 International Business Machines Corporation Method for forming polymer brush pattern on a substrate surface
JP3940546B2 (ja) * 1999-06-07 2007-07-04 株式会社東芝 パターン形成方法およびパターン形成材料
TW552475B (en) * 1999-06-09 2003-09-11 Wako Pure Chem Ind Ltd A resist composition
US6919158B2 (en) * 2001-08-03 2005-07-19 Fuji Photo Film Co., Ltd. Conductive pattern material and method for forming conductive pattern
JP2004285325A (ja) * 2002-12-17 2004-10-14 Fuji Photo Film Co Ltd パターン形成方法及び物質付着パターン材料
KR100652214B1 (ko) * 2003-04-03 2006-11-30 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58186935A (ja) * 1982-04-26 1983-11-01 Nippon Telegr & Teleph Corp <Ntt> パタ−ン形成法
JPH08320574A (ja) * 1995-05-25 1996-12-03 Hitachi Ltd パタ−ン形成方法
JP2004126047A (ja) * 2002-09-30 2004-04-22 Fuji Photo Film Co Ltd 平版印刷版原版

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005116763A1 (ja) * 2004-05-31 2008-04-03 富士フイルム株式会社 グラフトパターン形成方法、グラフトパターン材料、リソグラフィ方法、導電性パターン形成方法、導電性パターン、カラーフィルタの製造方法、カラーフィルタ、及びマイクロレンズの製造方法
CN101814421A (zh) * 2008-10-09 2010-08-25 三星电子株式会社 形成半导体器件的精细图案的方法
CN101814421B (zh) * 2008-10-09 2013-08-14 三星电子株式会社 形成半导体器件的精细图案的方法

Also Published As

Publication number Publication date
JP4575098B2 (ja) 2010-11-04
US20060076314A1 (en) 2006-04-13
TWI345134B (en) 2011-07-11
KR20060051765A (ko) 2006-05-19
CN100505985C (zh) 2009-06-24
CN1780529A (zh) 2006-05-31
US20140113451A1 (en) 2014-04-24
KR100661421B1 (ko) 2006-12-27
US20100047716A1 (en) 2010-02-25
TW200622517A (en) 2006-07-01

Similar Documents

Publication Publication Date Title
JP3616584B2 (ja) パターン形成方法及びそれを用いた表示装置の製造方法
US7482280B2 (en) Method for forming a lithography pattern
US6380006B2 (en) Pattern formation method and method of manufacturing display using it
TWI387998B (zh) 微影方法
US8222151B2 (en) Double patterning strategy for contact hole and trench in photolithography
US8940643B2 (en) Double patterning strategy for contact hole and trench in photolithography
US8173358B2 (en) Method of forming fine patterns of a semiconductor device
KR100753173B1 (ko) 에칭방법 및 이것을 사용한 컨택트홀의 형성방법
US11289332B2 (en) Directional processing to remove a layer or a material formed over a substrate
TW200820352A (en) Method of manufacturing a thin-film transistor substrate
US20140113451A1 (en) Method for forming a pattern
JP3871923B2 (ja) パターン形成方法及びそれを用いたアクティブマトリクス基板の製造方法
KR100320898B1 (ko) 포토레지스트 패턴 형성 방법
US7064075B2 (en) Method for manufacturing semiconductor electronics devices
JP4362275B2 (ja) 薄膜トランジスタの製造方法
JP4364601B2 (ja) 半導体装置の作製方法
KR100632422B1 (ko) 반도체 기판내에 구조를 형성하는 방법
KR100405451B1 (ko) 반도체 소자의 평탄화 방법
KR100248345B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100226790B1 (ko) 커패시터의 제조방법
KR100660280B1 (ko) 폴리실리콘 게이트 전극 형성 방법
KR100772699B1 (ko) 반도체 소자 제조 방법
KR20030091452A (ko) 피팅 현상을 방지하는 패턴 형성 방법
KR20010004275A (ko) 반도체 소자의 제조 방법
KR20030048242A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100727

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100819

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees