CN100505985C - 形成图案的方法 - Google Patents

形成图案的方法 Download PDF

Info

Publication number
CN100505985C
CN100505985C CN200510105603.9A CN200510105603A CN100505985C CN 100505985 C CN100505985 C CN 100505985C CN 200510105603 A CN200510105603 A CN 200510105603A CN 100505985 C CN100505985 C CN 100505985C
Authority
CN
China
Prior art keywords
layer
optionally
formation method
active layer
polymerization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200510105603.9A
Other languages
English (en)
Other versions
CN1780529A (zh
Inventor
桜井直明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1780529A publication Critical patent/CN1780529A/zh
Application granted granted Critical
Publication of CN100505985C publication Critical patent/CN100505985C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H01L21/02288—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating printing, e.g. ink-jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Materials For Photolithography (AREA)
  • Drying Of Semiconductors (AREA)
  • Polymerisation Methods In General (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本发明是有关于一种形成图案的方法，一个方面是针对于一种形成图案的方法。在基板的第二层上选择性地形成一个包含聚合引发剂的第一层，其中所述第二层为形成所需图案的膜层。藉由使用该聚合引发剂使一有机单体经历活性自由基聚合，在该第一层上选择性地形成使一个聚合物层。使用该聚合物层作为遮罩，选择性地蚀刻该第二层。

Description

形成图案的方法
技术领域
本发明涉及一种形成图案的方法和一种制造电子设备的方法，特别是涉及一种使用活性自由基聚合来形成图案的方法，以及一种包括使用活性聚合来形成图案的过程来制造电子设备的方法。
本申请案是基于在2004年9月28日申请的先前日本专利申请案第2004-282553号，并主张该先前申请案的权利。该先前申请案以全文引用的方式并入本文。
背景技术
常规藉由溅镀(spurttering)或真空蒸发方法(vacuum evaporationmethod)在基板上形成一配线材料层(wiring material layer)并且随后藉由在该配线材料层上形成一抗蚀剂图案(resist pattern)，从而形成诸如半导体设备或显示装置等电子设备的配线。藉由在基板上涂覆一种抗蚀剂、图案化该抗蚀剂并显影该抗蚀剂，从而形成抗蚀剂图案。在形成抗蚀剂图案之后，使用诸如RIE(反应性离子蚀刻)、CDE(化学干式刻蚀)等干式刻蚀技术或使用化学药品的湿式刻蚀技术来选择性地移除配线材料层，从而形成配线。
但是，这些用于形成配线的常规方式涉及使用光刻(photolithography)技术来形成抗蚀剂图案的复杂程序。该复杂程序需要昂贵的图案化装置(patterning apparatus)和显示剂(developer)，导致该程序较为昂贵。
同时，美国专利第6,919,158号公开了一种由高聚合物制成的配线的形成方法，该高聚合物是利用表面接枝聚合(surface graft polymerization)方法或其类似方法形成。但是，此方法可能较为繁琐。因此，本发明的发明人在本文中公开了一种以最小化对昂贵的遮蔽和/或光刻技术的需要而获得制造电子配线设备的效应的过程。
发明内容
本发明的一个方面是关于一种形成图案的方法。该方法包括：在基板的第二层上选择性地形成一个包含聚合引发剂的第一层，其中所述第二层为形成所需图案的膜层；藉由使用该聚合引发剂使一种有机单体经历活性聚合，在该第一层上选择性地形成一个聚合物层；以及使用该聚合物层作为遮罩，选择性地蚀刻该第二层。
上述方面强调本发明的特定方面。在下文对本发明的详细描述中可找到本发明额外的目的、方面和实施例。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种形成图案的方法，其包括以下步骤：在基板的第二层上选择性地形成一个包含聚合引发剂的第一层，其中所述第二层为形成所需图案的膜层；藉由使用所述聚合引发剂使一有机单体经历活性自由基聚合，在所述第一层上选择性地形成一个聚合物层；以及使用所述聚合物层作为遮罩，选择性地蚀刻所述第二层。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的形成图案的方法，在所述基板的第二层上选择性地形成一个第一层包括：在所述基板的第二层上选择性地形成一个底部活性层。
前述的形成图案的方法，选择性地形成所述底部活性层包括：藉由喷墨法在所述第二层上选择性地涂覆包含所述聚合引发剂的材料，从而选择性地形成所述底部活性层。
前述的形成图案的方法，选择性地形成所述底部活性层包括：以包含所述聚合引发剂的材料涂布所述基板的第二层；以及选择性地钝化所述材料的聚合活性，以便选择性地形成所述底部活性层。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种形成图案的方法，其包括以下步骤：在基板的第二层上选择性地形成一个包含聚合引发剂的第一层，其中所述第二层为形成所需图案的膜层；藉由使第一有机单体经历活性自由基聚合，在所述第一层上选择性地形成一个第一聚合物层；藉由使第二有机单体经历活性自由基聚合，在所述第一聚合物层上选择性地形成一个第二聚合物层；以及使用所述第二聚合物层作为遮罩，选择性地蚀刻所述第二层。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的形成图案的方法，在所述第二层上选择性地形成所述第一层包括：在所述第二层的部分或整个表面上形成一个底部活性层。
前述的形成图案的方法，其中所述的第一聚合物层能够溶解于一溶剂中。
前述的形成图案的方法，选择性地形成所述底部活性层包括：藉由喷墨法在所述第二层上选择性地涂覆包含所述聚合引发剂的材料，以便选择性地形成所述底部活性层。
前述的形成图案的方法，选择性地形成所述底部活性层包括：以包含所述聚合引发剂的材料涂布所述第二层的整个表面；以及选择性地钝化所述材料的聚合活性，以便选择性地形成所述底部活性层。
前述的形成图案的方法，选择性地钝化所述材料的聚合活性包括：遮蔽并照射所述材料。
前述的形成图案的方法，选择性地钝化所述材料的聚合活性包括：以激光束、电子束或UV灯选择性地照射所述材料。
前述的形成图案的方法，其中所述的第二聚合物层具有反应性离子蚀刻抗性，及选择性地蚀刻所述第二层包括：藉由反应性离子蚀刻来蚀刻所述第二层。
前述的形成图案的方法，选择性地形成一个底部活性层包括：藉由喷墨法在所述第二层上选择性地涂覆包含所述聚合引发剂的材料，以便选择性地形成所述底部活性层。
前述的形成图案的方法，选择性地形成一个底部活性层包括：以包含所述聚合引发剂的材料涂布所述第二层；以及选择性地钝化所述材料的聚合活性，以便选择性地形成所述底部活性层。
前述的形成图案的方法，选择性地钝化所述材料的聚合活性包括：遮蔽并照射所述材料。
前述的形成图案的方法，选择性地钝化所述材料的聚合活性包括：以激光束、电子束或以UV灯选择性地照射所述材料。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种制造电子设备的方法，其包括以下步骤：在基板的配线材料层上选择性地形成一个包含聚合引发剂的底部活性层，其中所述配线材料层为形成所需图案的膜层；藉由使用所述聚合引发剂使一有机单体经历活性自由基聚合，在所述底部活性层上选择性地形成一个聚合物层；以及使用所述聚合物层作为遮罩，选择性地蚀刻所述配线材料层以便形成所述电子设备的配线。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的制造电子设备的方法，进一步包括：藉由将包含所述聚合物层的所述配线材料层浸入一溶剂，从所述配线材料层移除所述聚合物层。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1A至1D展示在基板的SiOx薄膜上形成图案的示意性过程。
图2A至2D展示形成液晶显示器阵列基板配线的过程的前部分。
图3E至3H展示形成液晶显示器阵列基板配线的过程的后部分。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的形成图案的方法其具体实施方式、方法、步骤、特征及其功效，详细说明如后。
除非明确定义，否则本文所使用的所有技术和科学术语具有相同于聚合物和材料化学中熟练技术人员通常所理解的含义。
尽管本文描述了合适的方法和材料，但是与本文所描述的方法和材料类似或等价的所有方法和材料均可用于实践或测试本发明。本文所提及的美国专利是以全文引用的方式并入本文。在冲突之处，将以本说明书(包括定义)为准。此外，除非另外之处，否则所有材料、方法及实例均为说明性而非意欲为限制性。
第一实施例
在考虑下列各项时可更好地理解该第一实施例。首先，在基板的第二层的表面上选择性地形成一个包含一种聚合引发剂(polymerizationinitiator)的底部活性层(underlying active layer)，其中该第二层能够藉由常规方式来蚀刻。
可将硅基板或玻璃基板用作该基板。
可将诸如金属层或绝缘材料层(SiOx、SiN、TEOS(四乙氧基硅烷)或多孔有机材料层)等配线材料层涂覆于该第一层上以作为第二层。例如ITO(铟锡氧化物)层等透明导电材料层也可用作该第二层。也可将用于MOS(金属氧化物半导体)晶体管活性层的多晶硅层用作该第二层。
对聚合引发剂的选择取决于将被聚合的单体和聚合条件。
可用于活性聚合的单体为：乙烯、1-丙烯、1-丁烯、1-戊烯，1-己烯、苯乙烯和苯乙烯衍生物、丙烯酰胺、丙烯酸、甲基丙烯酸、丙烯酸酯以及甲基丙烯酸酯(例如甲基丙烯酸甲酯)。优选的单体为苯乙烯及甲基丙烯酸甲酯。
可藉由促进活性自由基、阳离子和阴离子聚合的引发剂来引发活性聚合。其中，优选为促进活性自由基聚合的引发剂。
通常，可将具有聚合引发基团的硅烷偶合剂用作聚合引发剂。例如，为了聚合甲基丙烯酸甲酯，可使用2-(4-氯磺酰基苯基)乙基三氯硅烷(＂CTS＂)。
可使用下文将解释的两种方法中的任一种来形成包含聚合引发剂的底部活性层。
一种方法是藉由喷墨方法在该第二层的表面上选择性地涂覆用于底部活性层的材料。另一种方法是在基板的第二层的整个表面上涂布用于底部活性层的材料，并且随后使所涂布的材料的一个必要部分的聚合活性钝化。钝化包括使用遮罩以从(例如)UV灯(紫外线灯)获得的光束暴光该必要部分，或以激光束选择性地照射该必要部分，或者可使用电子束。
由于底部活性层可在较短时期内仅形成于第二层的所选部分，因此前一种方法较为简便。但是，可使用其它方式来选择性地形成该底部活性层。
其次，藉由使一种有机单体经历活性自由基聚合，在底部活性层上形成一个聚合物层。随后使用该聚合物层作为遮罩来选择性地蚀刻该第二层，从而形成所需的图案。
如前述，甲基丙烯酸甲酯(下文称为MMA)或苯乙烯可用作单体。以有机溶液的形式使用这些有机单体，其中这些有机单体溶解于有机溶剂中。适合的溶剂包括：苯、甲苯、邻二甲苯、间二甲苯、对二甲苯、二甲苯混合物、茴香醚、氯苯、邻二氯苯或二氯苯混合物，以及这些溶剂的任意组合。可向有机溶液中添加各种添加剂。
藉由将基板浸入有机单体溶液中来执行活性自由基聚合，因为可保持底部活性层与含有该有机单体的有机溶液接触。
在执行活性自由基聚合时，较佳最小化反应场中的氧，且最佳排出反应场中的氧。最小化反应场中的氧含量可促进活性自由基聚合，结果形成较厚的聚合物层。聚合物层的厚度可从约10nm变化到约450nm，其包括约50nm、约100nm、约150nm、约200nm、约250nm、约300nm、约350nm以及约400nm。聚合物层的优选厚度是从约250nm变化到约350nm。聚合物层更为优选的厚度是约300nm。
可将反应性离子蚀刻(＂RIE＂)、化学干式刻蚀(＂CDE＂)或藉由化学材料的湿式刻蚀用于蚀刻该蚀刻层。
如前述，可藉由在基板的蚀刻层上选择性地形成一个包含聚合引发剂的底部活性层并且随后使用该聚合引发剂使有机聚合物经历活性自由基聚合以便在底部活性层上形成一个聚合物层，从而形成用作遮罩的聚合物层。因此，相对于要求昂贵的暴光装置和显示剂的常规方法，形成抗蚀剂图案的过程变得较为简单和廉价，其中这些常规方法涉及昂贵的暴光和显影过程以便使用光刻技术来形成抗蚀剂图案。
活性自由基聚合在大体上正交于底部活性层表面的方向上依次地聚合。因此，聚合物层具有紧密遵循底部活性层的形状。此外，聚合物层具有陡峭侧面。因此，藉由使用从活性自由基聚合获得的聚合物层作为遮罩来蚀刻该第二层，可形成紧密遵循聚合物层图案的精确图案。
精确图案可形成在基板上，无需采用常规形成抗蚀剂图案所必须的复杂的程序。
第二实施例
首先，在基板的蚀刻层的表面上选择性地形成一个包含聚合引发剂的底部活性层。
基板和将被蚀刻的蚀刻层可使用相同的材料。
对聚合引发剂的选择取决于将要聚合的有机聚合物的种类。通常将具有聚合引发基团的硅烷偶合剂(coupling agent)用于聚合引发剂。
可藉由大体上相同于第一实施例中所示的方法来形成底部活性层。
藉由使第一有机单体经历活性自由基聚合，在底部活性层上选择性地形成一个能够溶解于溶剂中的第一聚合物层。藉由使第二有机单体经历活性自由基聚合，在该第一聚合物层上形成一个具有反应性离子蚀刻抗性(＂RIE抗性＂)的第二聚合物层。
可分别将苯乙烯和MMA用作第一和第二有机单体。以有机溶液的形式使用这些有机单体，其中这些有机单体溶解于有机溶剂中。苯乙烯和MMA的浓度是其中将发生活性聚合的浓度。可在有机溶液中添加各种添加剂。
藉由将基板浸入第一有机单体溶液来执行形成第一聚合物层的活性自由基聚合，因为可保持底部活性层与第一有机单体溶液接触。
藉由将其上形成有该第一聚合物层的基板浸入第二有机单体来执行形成第二聚合物层的活性自由基聚合，因为可保持该第一聚合物层与第二有机单体溶液接触。因为第一聚合物层的表面归因于氧的存在而仍具有活性，因此当第一聚合物的活化表面接触第二有机单体溶液时，发生活性自由基聚合。因此，在第一聚合物层上形成所需的第二聚合物层。
随后执行反应性离子蚀刻以便使用该第二聚合物层作为遮罩来蚀刻该第二层，从而形成所需的图案。
如前述，藉由在基板的第二层上选择性地形成包含聚合引发剂的底部活性层，随后藉由使用该聚合引发剂使第一有机聚合物经历活性自由基聚合，从而形成第一聚合物层；并且藉由使第二有机单体经历活性自由基聚合，形成第二聚合物层。
因此，相对于要求昂贵的暴光装置和显示剂的常规方法，形成抗蚀剂图案的过程变得较为简单和廉价，其中这些常规方法涉及复杂的暴光和显影过程以便使用光刻技术来形成抗蚀剂图案。
活性自由基聚合在大体上正交于底部活性层表面的方向上依次地聚合。因此，第一和第二聚合物层具有紧密遵循底部活性层的形状。此外，这些聚合物层具有陡峭侧面。因此，藉由使用第二聚合物层作为遮罩来蚀刻该蚀刻层，可形成紧密遵循聚合物层的图案的精确图案。
由于第二聚合物层具有RIE抗性，因此当使用第二聚合物作为遮罩来蚀刻该蚀刻层时，可避免该第二聚合物快速损耗。同时，第一和第二聚合物层可易于从蚀刻后的基板上移除，因为对一种溶剂具有溶解性的第一聚合物层可易于从基板上移除并且溶解于该特定溶剂。二甲苯可用作移除第一和第二聚合物层的溶剂。
精确图案可形成在基板上，无需采用常规形成抗蚀剂图案所必须的复杂的程序。此外，在形成图案之后可易于从基板移除遮罩，与藉由常规方式产生的图案相比，其可使形成抗蚀剂图案的过程更为简单且更为廉价。
第三实施例
此第三实施例中所示的制造电子设备的方法包括使用大体上相同于第一实施例中所示的遮罩来蚀刻配线材料层的过程。换句话说，此方法提供：在基板的配线材料层表面上选择性地形成一个包含聚合引发剂的底部活性层的过程；藉由使有机单体经历活性自由基聚合在底部活性层上形成一个聚合物层的过程；以及藉由使用该聚合物层作为遮罩来选择性地蚀刻该配线材料层从而形成配线的过程。
可将Al、Al合金(诸如Al-Cu或Al-Cu-Si)、多晶硅、高熔点金属(诸如W、Mo或Ti)、这些高熔点金属的硅化物或TiN用于配线材料。
将制造的配线可用于门电极(gate electrode)、第一或其它层的一或多个配线等等。
如前述，藉由在基板的蚀刻层上选择性地形成一个包含聚合引发剂的底部活性层，随后藉由使用该聚合引发剂使有机聚合物经历活性自由基聚合以便形成聚合物层，从而形成用于蚀刻遮罩的该聚合物层。因此，相对于要求昂贵的暴光装置和显示剂的常规方法，形成抗蚀剂图案的过程变得较为简单和廉价，其中这些常规方法涉及使用光刻技术的复杂的暴光和显影过程。
因为活性自由基聚合大体上在正交于底部活性层表面的方向上依次地聚合，因此聚合物层具有紧密遵循底部活性层的形状。此外，聚合物层具有陡峭侧面。因此，藉由使用聚合物层作为遮罩来蚀刻该蚀刻层，可提供紧密遵循聚合物层的图案的精确图案。
因此，无需实行复杂的过程来形成精确抗蚀剂图案即可容易地且廉价地制造具有精确配线的电子设备。
第四实施例
对应于第四实施例的制造电子设备的方法包括使用大体上相同于第二实施例中所示的遮罩来蚀刻配线材料层的过程。换句话说，此方法包括：在基板的第二层上选择性地形成一个包含聚合引发剂的底部活性层；藉由使用该聚合引发剂使第一有机单体经历活性自由基聚合，在该底部活性层上选择性地形成第一聚合物层；藉由使第一有机单体经历活性自由基聚合在该第一聚合物层上选择性地形成第二聚合物层；以及使用该第二聚合物层作为遮罩来选择性地蚀刻该第二层。
用于配线层的材料可相同于或类似于上文实施例中所示的材料。将要制造的配线可用于门电极、第一或其它层的一或多个配线等等。
第四实施例实现对涉及暴光和显影过程以使用光刻技术来形成抗蚀剂图案的昂贵的暴光装置和显示剂的省略，因为可藉由在基板的蚀刻层上选择性地形成一个包含聚合引发剂的底部活性层，随后藉由使用该聚合引发剂使第一有机聚合物经历活性自由基聚合以形成第一聚合物层，且随后藉由使第二有机聚合物经历活性自由基聚合以形成第二聚合物层，从而可获得用作遮罩的聚合物层。
因为活性自由基聚合在大体上正交于底部活性层表面的方向上依次地聚合，因此第一和第二聚合物层具有紧密遵循底部活性层的形状。此外，聚合物层具有陡峭侧面。因此，藉由使用第二聚合物层作为遮罩来蚀刻该蚀刻层，可形成紧密遵循聚合物层的图案的精确图案。
由于第二聚合物层具有RIE抗性，因此在使用第二聚合物作为遮罩来蚀刻配线材料层时，可避免该第二聚合物快速损耗。因此，可获得精确配线。同时，在蚀刻过程之后可易于从基板上移除第一和第二聚合物层，因为在一种溶剂中具有溶解性的第一聚合物层可易于从基板移除并且溶解于该特定溶剂。因此，可获得相对于常规配线具有高可靠性的配线，因为藉由氧灰化可移除抗蚀剂图案，其中氧灰化对配线可产生负面影响。
因此，无需实行复杂的过程来形成精确抗蚀剂图案即可容易地且廉价地制造具有精确配线的电子设备。此外，由于可易于从基板移除遮罩，因此制造电子设备的过程变得更为简单。
现在参照附图，其中在所有的几个图式中相同的参考数字表示相同或对应部分，下文将解释实用实例。
实例1
如图1A中所示，首先在硅基板1的表面上沉积SiOx薄膜2。进一步将Al-Si合金层3蒸发到SiOx薄膜2上。
在藉由纯水清洁Al-Si合金层3并干燥之后，藉由喷墨方法将溶解于甲苯中的CTS的溶液以具有5-μm节距的线条和间隔图案(line and spacepattern)涂覆到Al-Si合金层3的表面上。在干燥涂覆的溶液之后，如图1B所示，在Al-Si合金层3的表面上形成一个带状(zonal)底部活性层4，其形成具有5-μm节距的线条和间隔图案。
随后，将该硅基板浸入处于在约60℃到约80℃之间变化的反应温度下的混合溶液中，其包含约50体积％的茴香醚、溴化铜(I)、鹰爪豆碱、2-溴基异丁酸乙酯以及MMA(溴化铜(I)∶鹰爪豆碱∶2-溴基异丁酸乙酯∶MMA的摩尔比为约10∶20∶1∶3000)。
还可能藉由每分钟预定数量向硅基板提供振动以防止在聚合物中产生任何分层。
搅动混合溶液60分钟以使MMA在选择性地形成于Al-Si合金层3上的底部活性层4上经历活性自由基聚合。因此，如图1C中所示：选择性地形成聚(甲基丙烯酸甲酯)(下文称为＂PMMA＂)的带状聚合物层5。在此实用实施例中，聚合物层的厚度为约15nm。在无底部活性层4的Al-Si合金层3之处不会形成聚合物层5。
在形成聚合物层5之后，将硅基板1从混合溶液中移除，随后以纯水清洁并干燥。使用聚合物层5作为遮罩，以氯化蚀刻剂进行化学干式刻蚀从而选择性地蚀刻Al-Si合金层3。因此，如图ID中所示，提供一个形成具有5-μm节距的线条和间隔的Al-Si合金图案6，其紧密遵循聚合物层5的线条和间隔图案。
实例2
现将解释用以形成底部活性层和聚合物层的过程。用以形成Al-Si合金图案的其它过程可相同于其它实用实例中所示的过程。
在以纯水清洁硅基板并干燥之后，藉由旋涂法在Al-Si合金层的整个表面上涂布CTS溶液。干燥旋涂的CTS溶液以便形成底部活性层。
从低压汞灯发射的紫外线(其电功率为50mW)通过具有5-μm节距的线条和间隔图案的Cr遮罩照射底部活性层，从而钝化底部活性层的不必要部分的聚合活性。将硅基板浸入处于在约60℃到约80℃之间变化的反应温度下的混合溶液中，其包含约50体积％的茴香醚、溴化铜(I)、鹰爪豆碱、2-溴基异丁酸乙酯和MMA(溴化铜(I)∶鹰爪豆碱∶2-溴基异丁酸乙酯∶MMA的摩尔比为约10∶20∶1∶3000)。还可能以每分钟预定的数量向硅基板提供振动，从而防止在聚合物中产生任何分层。
在将混合溶液搅动60分钟的同时，在底部活性层的聚合活性未被钝化的区域实现MMA的活性自由基聚合。因此，以具有5-μm节距的线条和间隔图案选择性地形成厚度约15nm的PMMA聚合物层。
此外，替代低压汞灯，具有40mW电功率的准分子紫外线灯也可钝化底部活性层的聚合活性。藉由类似方式以具有5-μm节距的线条和间隔图案选择性地形成复数个包含PMMA的厚度约为15nm的聚合物层。
实例3
下文将解释用以形成底部活性层和聚合物层的过程。用以形成Al-Si合金图案的其它过程可相同于其它实用实例中所示的过程。
首先以纯水清洁形成于硅基板上的Al-Si合金层，随后进行干燥。藉由旋涂法在Al-Si合金层的整个表面涂布CTS溶液，随后干燥以形成底部活性层。电子束以具有5-μm节距的线条和间隔图案照射底部活性层从而钝化底部活性层的不必要部分的聚合活性。
将硅基板浸入处于在约60℃到约80℃之间变化的反应温度下的混合溶液中，其包含约50体积％的茴香醚、溴化铜(I)、鹰爪豆碱、2-溴基异丁酸乙酯和MMA(溴化铜(I)∶鹰爪豆碱∶2-溴基异丁酸乙酯∶MMA的摩尔比为约10∶20∶1∶3000)。还可能以每分钟预定的数量向硅基板提供振动以防止聚合物中产生任何分层。
在将混合溶液搅动60分钟的同时，在底部活性层的聚合活性未被钝化的区域实现MMA的活性自由基聚合。因此，以具有5-μm节距的线条和间隔图案选择性地形成厚度约15nm的PMMA聚合物层。
此外，替代电子束，可将YAG激光束用于以具有5-μm节距的线条和间隔图案照射底部活性层，从而钝化底部活性层的不必要部分的聚合活性。
在这些实用实例中，可在氧浓度大体上小于空气中氧浓度的大气下执行活性自由基聚合。许多方式可在反应场中实现减小的氧浓度，且下列实例是对此过程的说明。例如，在将硅基板浸入混合溶液之后，可藉由一个覆盖反应容器开口的盖子来密封包含该混合溶液和硅基板的反应容器。随后使用空心纤维模组和脱气泵来对反应容器进行脱气，同时搅动反应容器中的混合溶液。因此，聚合物层的厚度从15nm显着地增加到25nm。或者，反应容器中可充满不会抑制活性自由基聚合的气体，例如氮、氩、氦、二氧化碳或其任意组合。
实例4
藉由相同或类似于这些三个实用实例中所示的方法以具有5-μm节距的线条和间隔图案形成厚度为约15nm的PMMA聚合物层，随后将该硅基板浸入处于在约90℃到约120℃变化的反应温度下的混合溶液中，其包含约50体积％的茴香醚、溴化铜(I)、鹰爪豆碱、2-溴基异丁酸乙酯和MMA(溴化铜(I)∶鹰爪豆碱∶2-溴基异丁酸乙酯∶MMA的摩尔比为约10∶20∶1∶3000)。还可能以每分钟预定的数量向硅基板提供振动以防止聚合物中产生任何分层。
随后将混合溶液搅动60分钟以便在所形成的PMMA层顶部进一步形成一个聚苯乙烯的第二聚合物层，其厚度为约10nm。
实例5
提供一个尺寸为500mm*600mm的玻璃基板11(图2A)以作为基板，其涂布有SiO2以防止表面污染。在420℃的基板温度下，藉由低压CVD方法在玻璃基板的表面上沉积厚度为50nm的非晶硅(＂a-Si＂)薄膜。替代SiO2薄膜，可沉积氮化硅(＂SiNx＂)或SiNx与氧化硅的组合物以形成薄膜。
可将掺杂剂(例如硼)引入a-Si薄膜以便对TFT(薄膜晶体管)进行阈值控制。藉由准分子激光退火过程来使该a-Si-硼掺杂的薄膜结晶。因此，形成一个硼-掺杂的多晶硅薄膜(＂p-Si薄膜＂)。或者，藉由灯退火可获得硼-掺杂的多晶硅薄膜，p-Si薄膜。
藉由旋涂法在p-Si薄膜上涂布抗蚀剂。随后藉由干燥、图案化和显影该抗蚀剂形成抗蚀剂图案(未图示)。
藉由CDE(化学干式刻蚀)方法使用该抗蚀剂图案作为遮罩，以CF4和O2气体选择性地蚀刻p-Si薄膜以形成岛状p-Si薄膜12。在藉由灰化过程移除抗蚀剂图案之后，藉由低压等离子体CVD方法沉积一个SiO2薄膜，以用于使用TEOS作为材料气体来形成门绝缘薄膜(gate insulating film)。SiO2薄膜13沉积在玻璃基板11上，且如图2A所示，p-Si薄膜12具有为20nm的厚度。随后藉由汽相沉积方法在SiO2薄膜13上沉积铝。随后使用抗蚀剂图案(未图示)作为遮罩来选择性地蚀刻铝，以便形成门电极14。
参照图2B，使用门电极14作为遮罩，将例如磷等杂质选择性地掺杂入岛状p-Si薄膜12。因此，在p-Si薄膜12中形成n-型源极区域15和漏极区域16、以及p-型通道区域17。
如图2C中所示，藉由低压CVD方法在整个面积上沉积氮化硅(SiNx)薄膜18，以用于形成层间绝缘薄膜。随后在SiNx薄膜18上形成抗蚀剂图案(未图示)以作为遮罩。藉由湿式刻蚀方法使用抗蚀剂图案作为遮罩，选择性地蚀刻SiNx薄膜18和SiO2薄膜13。因此，如图2D所示，打开接触孔19，其底部分别达到源极区域15和漏极区域16。
如图3E所示，藉由溅镀法将作为配线材料层的Al-Si-Cu合金层20沉积到SiNx薄膜18和接触孔19上。
以纯水清洁Al-Si-Cu合金层20，随后干燥。藉由喷墨方法将相同或类似于第一实用实例中所示的CTS溶液涂覆到Al-Si-Cu合金层20上可形成配线的部分。在干燥所涂覆的CTS溶液之后，如图3F所示，在Al-Si-Cu合金层20的表面上选择性地形成底部活性层21。
随后将玻璃基板11浸入处于在约60℃到约80℃之间变化的反应温度下的混合溶液中，其包含约50体积％的茴香醚、溴化铜(I)、鹰爪豆碱、2-溴基异丁酸乙酯以及MMA(溴化铜(I)∶鹰爪豆碱∶2-溴基异丁酸乙酯∶MMA的摩尔比为约10∶20∶1∶3000)。还可能藉由每分钟预定数量向硅基板提供振动以防止在聚合物中产生任何分层。
在将混合溶液搅动60分钟的同时，在选择性形成的底部活性层21上使混合溶液中的MMA经历活性自由基聚合。因此，如图3G中所示，在Al-Si-Cu合金层20的表面上选择性地形成厚度为约15nm的PMMA聚合物层22。在Al-Si-Cu合金层20上未形成底部活性层21之处，观察到无聚合物层22形成。
在活性自由基聚合之后，将玻璃基板11从混合溶液拉出，随后以纯水洗涤并干燥。藉由CDE方法使用聚合物层22作为遮罩，以氯化蚀刻剂选择性地蚀刻Al-Si-Cu合金层20。因此，最终形成源极配线23和漏极配线24，其经由接触孔19分别连接到源极区域15和漏极区域16。配线23和24具有紧密遵循聚合物层22的图案的形状。
随后以有机溶剂移除聚合物层22。随后藉由常规方法制造具有TFT和伴随的液晶显示器的阵列基板。
显而易见，根据上述技术可对本发明进行各种修改和变化。因此应理解，在本发明的范围和随附权利要求书的范畴内，可以通过不同于本文所具体描述的方法来实施本发明。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (18)

1、一种形成图案的方法，其特征在于其包括以下步骤：
在基板的第二层上选择性地形成一个包含聚合引发剂的第一层，其中所述第二层为形成所需图案的膜层；
藉由使用所述聚合引发剂使一有机单体经历活性自由基聚合，在所述第一层上选择性地形成一个聚合物层；以及
使用所述聚合物层作为遮罩，选择性地蚀刻所述第二层。
2、根据权利要求1所述的形成图案的方法，其特征在于在所述基板的第二层上选择性地形成一个第一层包括：
在所述基板的第二层上选择性地形成一个底部活性层。
3、根据权利要求2所述的形成图案的方法，其特征在于选择性地形成所述底部活性层包括：
藉由喷墨法在所述第二层上选择性地涂覆包含所述聚合引发剂的材料，从而选择性地形成所述底部活性层。
4、根据权利要求2所述的形成图案的方法，其特征在于选择性地形成所述底部活性层包括：
以包含所述聚合引发剂的材料涂布所述基板的第二层；以及
选择性地钝化所述材料的聚合活性，以便选择性地形成所述底部活性层。
5、一种形成图案的方法，其特征在于其包括以下步骤：
在基板的第二层上选择性地形成一个包含聚合引发剂的第一层，其中所述第二层为形成所需图案的膜层；
藉由使第一有机单体经历活性自由基聚合，在所述第一层上选择性地形成一个第一聚合物层；
藉由使第二有机单体经历活性自由基聚合，在所述第一聚合物层上选择性地形成一个第二聚合物层；以及
使用所述第二聚合物层作为遮罩，选择性地蚀刻所述第二层。
6、根据权利要求5所述的形成图案的方法，其特征在于在所述第二层上选择性地形成所述第一层包括：
在所述第二层的部分或整个表面上形成一个底部活性层。
7、根据权利要求6所述的形成图案的方法，其特征在于其中所述的第一聚合物层能够溶解于一溶剂中。
8、根据权利要求7所述的形成图案的方法，其特征在于选择性地形成所述底部活性层包括：
藉由喷墨法在所述第二层上选择性地涂覆包含所述聚合引发剂的材料，以便选择性地形成所述底部活性层。
9、根据权利要求7所述的形成图案的方法，其特征在于选择性地形成所述底部活性层包括：
以包含所述聚合引发剂的材料涂布所述第二层的整个表面；以及
选择性地钝化所述材料的聚合活性，以便选择性地形成所述底部活性层。
10、根据权利要求9所述的形成图案的方法，其特征在于选择性地钝化所述材料的聚合活性包括：
遮蔽并照射所述材料。
11、根据权利要求9所述的形成图案的方法，其特征在于选择性地钝化所述材料的聚合活性包括：
以激光束、电子束或UV灯选择性地照射所述材料。
12、根据权利要求6所述的形成图案的方法，其特征在于其中所述的第二聚合物层具有反应性离子蚀刻抗性，及
选择性地蚀刻所述第二层包括：
藉由反应性离子蚀刻来蚀刻所述第二层。
13、根据权利要求12所述的形成图案的方法，其特征在于选择性地形成一个底部活性层包括：
藉由喷墨法在所述第二层上选择性地涂覆包含所述聚合引发剂的材料，以便选择性地形成所述底部活性层。
14、根据权利要求12所述的形成图案的方法，其特征在于选择性地形成一个底部活性层包括：
以包含所述聚合引发剂的材料涂布所述第二层；以及
选择性地钝化所述材料的聚合活性，以便选择性地形成所述底部活性层。
15、根据权利要求14所述的形成图案的方法，其特征在于选择性地钝化所述材料的聚合活性包括：
遮蔽并照射所述材料。
16、根据权利要求14所述的形成图案的方法，其特征在于选择性地钝化所述材料的聚合活性包括：
以激光束、电子束或以UV灯选择性地照射所述材料。
17、一种制造电子设备的方法，其特征在于其包括以下步骤：
在基板的配线材料层上选择性地形成一个包含聚合引发剂的底部活性层，其中所述配线材料层为形成所需图案的膜层；
藉由使用所述聚合引发剂使一有机单体经历活性自由基聚合，在所述底部活性层上选择性地形成一个聚合物层；以及
使用所述聚合物层作为遮罩，选择性地蚀刻所述配线材料层以便形成所述电子设备的配线。
18、根据权利要求17所述的制造电子设备的方法，其特征在于进一步包括：
藉由将包含所述聚合物层的所述配线材料层浸入一溶剂，从所述配线材料层移除所述聚合物层。
CN200510105603.9A 2004-09-28 2005-09-28 形成图案的方法 Expired - Fee Related CN100505985C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004282553A JP4575098B2 (ja) 2004-09-28 2004-09-28 パターン形成方法および電子デバイスの製造方法
JP2004282553 2004-09-28

Publications (2)

Publication Number Publication Date
CN1780529A CN1780529A (zh) 2006-05-31
CN100505985C true CN100505985C (zh) 2009-06-24

Family

ID=36144216

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510105603.9A Expired - Fee Related CN100505985C (zh) 2004-09-28 2005-09-28 形成图案的方法

Country Status (5)

Country Link
US (3) US20060076314A1 (zh)
JP (1) JP4575098B2 (zh)
KR (1) KR100661421B1 (zh)
CN (1) CN100505985C (zh)
TW (1) TWI345134B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1767989A4 (en) * 2004-05-31 2010-05-05 Fujifilm Corp METHOD FOR FORMING A PATTERN PATTERN, PATTERN PATIENT MATERIAL, LITHOGRAPHIC PROCESS, METHOD FOR PRODUCING A CONDUCTIVE STRUCTURE, CONDUCTIVE STRUCTURE, PROCESS FOR PREPARING A COLOR FILTER, COLOR FILTER AND PROCESS FOR PRODUCING A MICROLINE
CA2668925A1 (en) * 2006-11-10 2008-05-22 The Regents Of The University Of California Atmospheric pressure plasma-induced graft polymerization
KR100902862B1 (ko) * 2007-11-07 2009-06-16 (주)탑나노시스 투명 전광판 및 그 제조방법
KR20110020760A (ko) * 2008-02-01 2011-03-03 뉴사우스 이노베이션즈 피티와이 리미티드 선택된 물질의 패턴 식각 방법
US20090311540A1 (en) * 2008-06-11 2009-12-17 Yoram Cohen Highly Sensitive and Selective Nano-Structured Grafted Polymer Layers
KR101523951B1 (ko) * 2008-10-09 2015-06-02 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
US11103892B1 (en) * 2018-09-25 2021-08-31 Facebook Technologies, Llc Initiated chemical vapor deposition method for forming nanovoided polymers

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58186935A (ja) * 1982-04-26 1983-11-01 Nippon Telegr & Teleph Corp <Ntt> パタ−ン形成法
JPH08320574A (ja) * 1995-05-25 1996-12-03 Hitachi Ltd パタ−ン形成方法
JPH09304945A (ja) * 1996-05-10 1997-11-28 Hitachi Ltd パターン形成方法
KR100403324B1 (ko) * 1996-12-31 2004-02-11 주식회사 하이닉스반도체 반도체소자의 미세패턴 제조방법
US5908542A (en) * 1997-07-02 1999-06-01 Gould Electronics Inc. Metal foil with improved bonding to substrates and method for making the foil
JPH11237519A (ja) 1998-02-24 1999-08-31 Oki Electric Ind Co Ltd 高分子パターンの形成方法
US6413587B1 (en) 1999-03-02 2002-07-02 International Business Machines Corporation Method for forming polymer brush pattern on a substrate surface
JP3940546B2 (ja) * 1999-06-07 2007-07-04 株式会社東芝 パターン形成方法およびパターン形成材料
TW552475B (en) * 1999-06-09 2003-09-11 Wako Pure Chem Ind Ltd A resist composition
US6919158B2 (en) * 2001-08-03 2005-07-19 Fuji Photo Film Co., Ltd. Conductive pattern material and method for forming conductive pattern
JP2004126047A (ja) * 2002-09-30 2004-04-22 Fuji Photo Film Co Ltd 平版印刷版原版
JP2004285325A (ja) * 2002-12-17 2004-10-14 Fuji Photo Film Co Ltd パターン形成方法及び物質付着パターン材料
KR100652214B1 (ko) * 2003-04-03 2006-11-30 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법

Also Published As

Publication number Publication date
TW200622517A (en) 2006-07-01
US20140113451A1 (en) 2014-04-24
KR20060051765A (ko) 2006-05-19
CN1780529A (zh) 2006-05-31
JP2006098546A (ja) 2006-04-13
TWI345134B (en) 2011-07-11
US20060076314A1 (en) 2006-04-13
US20100047716A1 (en) 2010-02-25
KR100661421B1 (ko) 2006-12-27
JP4575098B2 (ja) 2010-11-04

Similar Documents

Publication Publication Date Title
CN100505985C (zh) 形成图案的方法
US6380006B2 (en) Pattern formation method and method of manufacturing display using it
JP4392362B2 (ja) 薄膜デバイスを形成する方法および薄膜デバイスを形成するシステム
US5895937A (en) Tapered dielectric etch in semiconductor devices
KR20050112031A (ko) 반도체 소자 및 그 형성 방법
US20080096332A1 (en) Method of manufacturing a thin-film transistor substrate
KR100639615B1 (ko) 세정액 및 그를 이용한 반도체소자의 세정 방법
CN107706199A (zh) 一种薄膜晶体管阵列基板的制作方法
CN100483632C (zh) 用于制造半导体器件的方法
US10969623B2 (en) Display panel, method of manufacturing same, and terminal
JP2002237594A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および薄膜トランジスタを含むディスプレイ・デバイス
JP2008304830A (ja) 表示デバイスの製造方法
GB2315245A (en) Etching a hole in an organic passivation layer for an LCD
KR20010064043A (ko) 박막트랜지스터 및 액정표시장치용 어레이기판제조방법
US7358195B2 (en) Method for fabricating liquid crystal display device
KR100712472B1 (ko) 식각장치 및 식각방법
KR100603844B1 (ko) 액정표시소자의 화소전극의 제조방법.
US6398974B1 (en) Method of forming an electrode for a thin film transistor
KR100493383B1 (ko) 액정표시장치의 금속패턴 형성방법
JP2009267296A (ja) 金属配線の製造方法、ｔｆｔの製造方法、及びそれを用いて製造されたｔｆｔ
KR100660810B1 (ko) 박막트랜지스터 및 액정표시장치용 어레이기판 제조방법
KR100405451B1 (ko) 반도체 소자의 평탄화 방법
KR20080020141A (ko) 인듐 산화막의 식각액 조성물 및 그 식각방법과 이를이용한 액정표시장치용 ｔｆｔ어레이기판 제조방법
JP2005109321A (ja) アレイ基板の製造方法
JPH088238B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090624

Termination date: 20160928

CF01 Termination of patent right due to non-payment of annual fee