TWI345134B - Method for forming a pattern - Google Patents

Method for forming a pattern Download PDF

Info

Publication number
TWI345134B
TWI345134B TW094133322A TW94133322A TWI345134B TW I345134 B TWI345134 B TW I345134B TW 094133322 A TW094133322 A TW 094133322A TW 94133322 A TW94133322 A TW 94133322A TW I345134 B TWI345134 B TW I345134B
Authority
TW
Taiwan
Prior art keywords
layer
forming
pattern
polymer
polymerization
Prior art date
Application number
TW094133322A
Other languages
English (en)
Other versions
TW200622517A (en
Inventor
Naoaki Sakurai
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW200622517A publication Critical patent/TW200622517A/zh
Application granted granted Critical
Publication of TWI345134B publication Critical patent/TWI345134B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H01L21/02288—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating printing, e.g. ink-jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Materials For Photolithography (AREA)
  • Drying Of Semiconductors (AREA)
  • Polymerisation Methods In General (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

1345134 18167pif4.doc 爲第94133322號中文說明書無劃線修正本修正日期:99年4月16日 九、發明說明： 本申請案是基於在2004年9月28曰申請的先前曰本 專利申請案第2004-282553號，並主張該先前申請案的權 利。該先前申請案以全文引用的方式併入本文。 【發明所屬之技術領域】 本發明是關於一種形成圖案的方法和一種製造電子設 備的方法，特別是，本發明是關於一種使用活性自由基聚 合來形成圖案的方法，以及一種包括使用活性聚合來形成 圖案的過程來製造電子設備的方法。 【先前技術】 習知藉由濺鍍（spurttering )或真空蒸發方法（vacuum evaporation method)在基板上形成一配線材料層 (wiring material layer)並且隨後藉由在該配線材料層上形成一抗 蝕劑圖案（resist pattern)，從而形成諸如半導體設備或顯 示裝置等電子設備的配線。藉由在基板上塗覆一種抗蝕 劑、圖案化該抗蝕劑並顯影該抗蝕劑，從而形成抗蝕劑圖 案。在形成抗蝕劑圖案之後，使用諸如RJE (反應性離子 敍刻）、CDE (化學乾式刻蝕）等乾式刻蝕技術或使用化學 藥品的濕式刻蝕技術來選擇性地移除配線材料層，從而形 成配線。 但是’這些用於形成配線的習知方式涉及使用光微影 (photolithography )技術來形成抗蝕劑圖案的複雜程式。該 複雜程式需要昂貴的圖案化裝置（patterning apparatuS )和 顯影劑（developer)’導致該程式較為昂貴。 5 1345134 18167pif4.doc 爲第94133322號中文說明書無劃線修正本修正日期:的年斗月π曰 同時，美國專利第6,919，158號公開了 一種由高聚人 物製成的配線的形成方法，該高聚合物是利用表面接枝^ 合（surface graft polymerization )方法或其類似方法开彡成。 但是，此方法可能較為繁項。因此，本發明的發明人在本 文中公開了一種以最小化對昂貴的遮蔽和/或光微影技術 的需要而獲得製造電子配線設備的效應的過程。 【發明内容】 本發明的一個方面是關於一種形成圖案的方法。該方 法包括：在基板的第二層上選擇性地形成一個包含聚合引 發劑的第一層；藉由使用該聚合引發劑使一種有機單^經 歷活性聚合，在該第一層上選擇性地形成一個聚合物層^ 以及使用該聚合物層作為遮罩，選擇性地蝕刻該第二層。 上述強調本發明的特定方面。在下文對本發明的詳細 描述中可找到本發明額外的目的、方面和實施例。/ ^為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂’下文特舉較佳實關，並配合所_式，作 明如下。 β 【實施方式】 除非明確定義’侧本謂㈣的所有技術和科學術 語具有相同於聚合物和㈣化學中鱗技術 解的含義。 =管本文贿了合適財法和_，但是與本文所描 述的方法和材_似或等價的财方 踐或測試本糾。本文顺相專锻於文引用:
6 1345134 18167pif4.doc 修正日期:99年4月16日 爲第94133322號中文說明書無劃線修正本 方式併人本文。在魅之處，㈣本說财（包括定義） 為準。此外’除非另外之處，否則所有材料、方法及實例 均為說明性而非意欲為限制性。 第一實施例
在考慮下列各項時可更好地理解該第一實施例。首 先，在基板的第二層的表面上選擇性地形成一個包含一種 聚合引發劑（polymerization initiator )的底部活性層 (underlying active layer )’其中該第二層能夠藉由習知方式 來姓刻。 可將破基板或玻璃基板用作該基板。
可將諸如金屬層或絕緣材料層（Si〇x、SiN、TEOS (四 乙氧基石夕烧）或多孔有機材料層）等配線材料層塗覆於該 第一層上以作為第二層。例如ITO (銦錫氧化物）層等透 明導電材料層也可用作該第二層。也可將用於MOS (金屬 氧化物半導體）電晶體活性層的多晶石夕層用作該第二層。 對聚合引發劑的選擇取決於將被聚合的單體和聚合條 件。 可用於活性聚合的單體為：乙烯、1-丙烯、1-丁烯、 1-戊烯，1-己烯、苯乙婦和苯乙烯衍生物、丙嫦醯胺 '丙埽 酸、曱基丙烯酸、丙烯酸酯以及曱基丙烯酸酯（例如曱基 丙烯酸甲酯）。優選的單體為笨乙烯及曱基丙烯酸曱酯。 可藉由促進活性自由基、陽離子和陰離子聚合的引發 劑來引發活性聚合。其中’優選為促進活性自由基聚合的 引發劑。 7 18167pif4.doc 爲第94133322號中文說明書無劃線修正本 修正日期:99年4月16日 通常，可將具有聚合引發基團的石夕燒偶合劑用作聚人 ^發劑。例如，為了聚合甲基丙稀酸甲自旨，可使用州_ 亂續酿基苯基）乙基三氯石夕烧("cts”）。 可使用下文將解釋的兩種方法中的任—種來形成包含 聚合引發劑的底部活性層。 m種方法疋藉由噴墨方法在該第二層的表面上選擇性 地塗覆用於底部活性層的材料。另一種方法是在基板的第 -層的整個表面上塗佈驗底部活性層的 ，佈的材料的一個必要部分的聚合活性純化= 括使用遮罩峨（例如）uv燈（料 的 曝光該必要部分，或以雷射敍 的先束 分，或者可使用電子束 束4性地照射該必要部 由於底部活性層可在較短時期内僅 =分，因此前-種方法較為簡便。但是== 式來選擇性地形·底部活性層。 ㈣其他方 其次，藉由使-種有機單體經歷活性自 底部活性層上形成-個聚合物層。隨後 ^口，在 為遮罩來選擇性地關 物層作 如前述，甲基丙物酯(下==所需的圖案。 婦可用作單俨。以右撫 為MMA)或苯乙 二用作早體。以有機溶液的形式使用這 中每些有機單體溶解於有機早=、 甲笨、鄰二甲芏、門-田- 的/谷劑包括：苯、 菌麵、氣苯、鄰二;物二甲苯混合物、 的任意組合。可在有機心及這些溶劑 1345134 18167pif4.doc 修正日期:99年4月16日 爲第94133322號中文說明書無丨 一藉由將基板浸入有機單體溶液中來執行活性自由基聚 合’因為可鋪底部活性層與含有該有鮮體的有機溶液 接觸。 广在，行活性自由基聚合時，較佳最小化反應場中的 氧，且最佳排出反應場中的1。最小化反應場中的氧含量 可促進活性自由基聚合，結果形成較厚的聚合物層。聚合 物層的厚度可從約10 nm變化到約45〇 nm，其包括約50 nm、約 100 nm、約 15〇 nm、約細 nm、約 25〇 騰、約 300 nm、約350 nm以及約400 nm。聚合物層的優選厚度 是從約250 nm變化到約350 nm。聚合物層更為優選的厚 度是約300 nm。 可將反應性離子蝕刻（”rIE”）、化學乾式刻蝕("CDE”) 或藉由化學材料的濕式刻敍用於钱刻該餘刻層。 如前述，可藉由在基板的蝕刻層上選擇性地形成一個 包含聚合引發劑的底部活性層並且隨後使用該聚合引發劑 使有機聚合物經歷活性自由基聚合以便在底部活性層上形 成一個聚合物層，從而形成用作遮罩的聚合物層。因此， 相對於要求昂貴的曝光裝置和顯影劑的習知方法，形成抗 餘劑圖案的過楫變得較為簡單和廉價，其中這些習知方法 涉及昂貴的曝光和顯影過程以便使用光微影技術來形成抗 钱劑圖案。 活性自由基聚合在大體上正交於底部活性層表面的方 向上依次地聚合。因此，聚合物層具有緊密遵循底部活性 層的形狀。此外，聚合物層具有陡峭侧面。因此，藉由使 9 1345134 18167pif4.doc 修正曰期:99年4月16日 爲第94133322號中文說明書無劃線修正本 用從活性自由絲合獲得的聚合物層作為鮮祕刻該第 二層’可形成緊密遵循聚合物層圖案的精確圖案。 精讀圖案可形成在基板上，無需採用習知形成抗餘劑 圖案所必須的複雜的程式。 第二實施例 首先’在基板的钮刻層的表面上選擇性地形成一個包 含聚合引發劑的底部活性層。 基板和將被蝕刻的蝕刻層可使用相同的材料。 對聚合引發劑的選擇取決於將要聚合的有機聚合物的 種類。通常將具有聚合引發基團的魏偶合劑（c〇upHng agent)用於聚合引發劑。 可藉由大體上相同於第一實施例中所示的方 底部活性層。 藉由使第-有機單體經歷活性自由基聚合，在底部活 性層上選擇性地形成-倾夠轉於關巾的第—聚合物 層。藉由使第二有機單體經歷活性自由基聚合，在該J一 聚合物層上形成-個具有反應性離子糊抗性(，,rie抗性 ")的第二聚合物層。 可分別將苯乙烯和MMA用作第—和第二有機單體。 以有機溶液的形式使料些有機單體，其中這些有機單體 溶解於有機溶财。紅烯和MMA㈣ 活性聚合的濃度。可在有機溶液中添加各種添加劑。 藉由將基板沈入第一有機單體溶液來執行形成第一聚 合物層的雜自由絲合，目為可保龍料性層與第一 10 1345134 18167pif4.doc 修正日期:99年4月16日 爲第94133322號中文說明書無劃線修正本 有機單體溶液接觸。 藉由將其上形成有該第一聚合物層的基板浸入第二有 機單體來執行形成第二聚合物層的活性自由基聚合，因為 可保持該第一聚合物層與第二有機單體溶液接觸。因為第 一聚合物層的表面歸因於氧的存在而仍具有活性，因此當 第一聚合物的活化表面接觸第二有機單體溶液時，發生活 性自由基聚合。因此，在第一聚合物層上形成所需的第二 聚合物層。 隨後執行反應性離子蝕刻以便使用該第二聚合物層作 為遮罩來蝕刻該第二層，從而形成所需的圖案。 如前述，藉由在基板的第二層上選擇性地形成包含聚 合引發劑的底部活性層’隨後藉由使用該聚合引發劑使第 一有機聚合物經歷活性自由基聚合，從而形成第一聚合物 層’並且藉由使第二有機單體經歷活性自由基聚合’形成 第二聚合物層。 因此’相對於要求昂貴的曝光裝置和顯影劑的習知方 法’形成抗蝕劑圖案的過程變得較為簡單和廉價，其中這 些習知方法涉及複雜的曝光和顯影過程以便使用光微影技 術來形成抗蝕劑圖案。 活性自由基聚合在大體上正交於底部活性層表面的方 向上依次地聚合。因此’第一和第二聚合物層具有緊密遵 循底部活性層的形狀。此外，這些聚合物層具有陡惰侧面。 因此’藉由使用第二聚合物層作為遮罩來餘刻該餘刻層， 可形成緊密遵循聚合物層的圖案的精確圖案。 11 1345134 18167pif4.doc 修正曰期:99年4月16日 爲第94133322號巾織胃»ΜΐϋΕ# 人^於第二聚合物層具有肌抗性，因此當使用第二聚 °，作為遮罩祕刻紐刻層時，可避免該第二聚合物快 速她。同時，第-和第二聚合物層可易於從糊後的基 板上移除，因為對一種溶劑具有溶解性的第一聚合物層可 易於從基板上移除並且溶解於該特定溶劑。二甲苯可用作 移除第一和第二聚合物層的溶劑。 精確圖案可形成在基板上，無需採用習知形成抗蝕劑 圖案所必須的複雜的程式。此外，在形成圖案之後可易於 從基板移除遮罩，與藉由習知方式產生的圖案相比，其可 使形成抗蝕劑圖案的過程更為簡單且更為廉價。 第二實施例 此第三實施例中所示的製造電子設備的方法包括使用 大體上相同於第一實施例中所示的遮罩來餘刻配線材料層 的過程。換句話說，此方法提供：在基板的配線材料層表 面上選擇性地形成一個包含聚合引發劑的底部活性層的過 程；藉由使有機單體經歷活性自由基聚合在底部活性層上 形成一個聚合物層的過程；以及藉由使用該聚合物層作為 遮罩來選擇性地蝕刻該配線材料層從而形成配線的過程。 可將A卜A1合金（諸如Al-Cu或Al-Cu-Si)、多晶矽、 鬲炫點金屬（諸如W、Mo或Ti)、這些高溶點金屬的石夕化 物或TiN用於配線材料。 將製造的配線可用於閘電極（gate electrode )、第一或 其他層的一或多個配線等等。 如前述，藉由在基板的蝕刻層上選擇性地形成一個包 12 1345134 18167pif4.doc 爲第94133322號中文說明書無劃線修正本修正日期:99年4月ι6日 含聚合引發劑的底部活性層，隨後藉由使用該聚合引發劑 使有機聚合物經歷活性自由基聚合以便形成聚合物層，從 而形成用於蝕刻遮罩的該聚合物層。因此’相對於要求昂 貴的曝光裝置和顯影劑的習知方法，形成抗蝕劑圖案的過 程變得較為簡單和廉價，其中這些習知方法涉及使用光微 影技術的複雜的曝光和顯影過程。 因為活性自由基聚合大體上在正交於底部活性層表面 的方向上依次地聚合’因此聚合物層具有緊密遵循底部活 性層的形狀。此外，聚合物層具有陡峭側面。因此，藉由 使用聚合物層作為遮罩來餘刻該餘刻層，可提供緊密遵循 聚合物層的圖案的精確圖案。 因此，無需實行複雜的過程來形成精確抗蝕劑圖案即 可容易地且廉價地製造具有精確配線的電子設備。 第四實施例 對應於第四實施例的製造電子設備的方法包括使用大 體上相同於第二實施例巾所示的遮罩來㈣配線材料層的 過私。換句話說，此方法包括：在基板的第二層上選擇性 地形成一個包含聚合引發劑的底部活性層；藉由使用該聚 合引發劑使第-有機單體經歷活性自由基聚合，在該底部 活性層上選擇性地形成第一聚合物層；藉由使第一有機單 ，經歷活性自由基聚合在該第—聚合物層上選擇性地形成 第二聚合物層；以及使用該第二聚合物層作為遮罩來選擇 性地触刻該第二層。 用於配線層的材料可相同於或類似於上文實施例中所 13 18167pif4.doc 修正日期:99年4月16日 爲第94133322號中文說明書無劃線修正本 示的材料。將要製造的配線可用於閘電極、第一或其他層 的一或多個配線等等。 9 第四實施例實現對涉及曝光和顯影過程以使用光微影 技術來形成抗蝕劑圖案的昂貴的曝光裝置和顯影劑的省 略，因為可藉由在基板的钱刻層上選擇性地形成一個包含 聚合引發劑的底部活性層，隨後藉由使用該聚合引發劑使 第一有機聚合物經歷活性自由基聚合以形成第一聚合物 層，且隨後藉由使第二有機聚合物經歷活性自由基聚合以 形成第二聚合物層，從而可獲得用作遮罩的聚合物層。 因為活性自由基聚合在大體上正交於底部活性層表面 的方向上依次地聚合，因此第一和第二聚合物層具有緊密 遵循底部活性層的形狀。此外，聚合物層具有陡峭侧面。 因此，藉由使用第二聚合物層作為遮罩來蝕刻該蝕刻層， 可形成緊密遵循聚合物層的圖案的精確圖案。 由於第一聚合物層具有RIE抗性，因此在使用第二聚 合物作為遮罩來银刻配線材料層時，可避免該第二聚合物 快速損耗。因此，可獲得精確配線。同時，在蝕刻過程之 後可易於從基板上移除第一和第二聚合物層，因為在一種 浴劑中具有溶解性的第一聚合物層可易於從基板移除並且 溶解於該特定溶劑。因此，可獲得相對於習知配線具有高 可罪性的配線，因為藉由氧灰化可移除抗钱劑圖案，其中 氧灰化對配線可產生負面影響。 因此，無需實行複雜的過程來形或精確抗蝕劑圖案即 可容易地且廉價地製造具有精確配線的電子設備。此外， 1345134 18167pif4.doc 修正曰期:99年4月16日 爲第94Π3322號中文說明書無劃線修正本 由於可易於從基板移除遮罩，因此製造電子設備的過程變 得更為簡單。 現在參照附圖，其中在所有的幾個圖式中相同的參考 數位表示相同或對應部分，下文將解釋實用實例。 實例1 如圖1 A中所示，首先在矽基板i的表面上沉積Si〇x 薄膜2。進一步將Al-Si合金層3蒸發到Si〇x薄膜2上。 在藉由純水清潔Al-Si合金層3並乾燥之後，藉由喷 • 墨方法將溶解於甲苯中的CTS的溶液以具有5_μιη節距的 線條和間隔圖案（line and space pattern)塗覆到Al-Si合 金層3的表面上。在乾燥塗覆的溶液之後，如圖1B所示， 在AlSi σ金層3的表面上形成一個帶狀（z〇nai)底部活 - 性層4，其形成具有5-μιη節距的線條和間隔圖案。 隨後，將該矽基板浸入處於在約6〇C3C到約8〇<3(：之間 變化的反應溫度下的混合溶液中，其包含約5〇體積％的茴 香醚、溴化銅⑴、鷹爪豆域、2-溴基異丁酸乙酯以及ΜΜΑ # (溴化銅⑴.鷹爪豆域：2-溴基異丁酸乙酯：ΜΜΑ的摩爾 比為約 10 : 20 : 1 : 3〇〇〇)。 還可能藉由每分鐘預定數量向矽基板提供振動以防止 在聚合物中產生任何分層。 攪動混合溶液60分鐘以使ΜΜΑ在選擇性地形成於 Al-Si合金層3上的底部活性層4上經歷活性自由基聚合。 因此’如圖1C令所示，選擇性地形成聚曱基丙烯酸甲酯 (下文稱為’’ΡΜΜΑ”）的帶狀聚合物層5。在此實用實施例 15 1345134 18167pif4.doc 修正日期:99年4月16日 爲第94133322號中文說明書無劃線修正本 中’聚合物層的厚度為約15 nm。在無底部活性層斗的…別 合金層3之處不會形成聚合物層5。 在形成聚合物層5之後，將矽基板丨從混合溶液中移 除，隨後以純水清潔並乾燥。使用聚合物層5作為遮罩， 以氯化蝕刻劑進行化學乾式刻蝕從而選擇性地蝕刻Al si ^金層3。因此，如圖1D中所示，提供一個形成具有5 μιη 節距的線條和間隔的Al-Si合金圖案6,其緊密遵循聚合物 層5的線條和間隔圖案。 實例2 現將解釋用以形成底部活性層和聚合物層的過程。用 以形成Al_Si合金圖案的其他過程可相同於其他實用實例 中所示的過程。 在以純水清潔矽基板並乾燥之後，藉由旋塗法在Al si 合金層的整個表面上塗佈CTS溶液。乾燥旋塗的CTS溶 液以便形成底部活性層。 從低壓汞燈發射的紫外線（其電功率為5〇mW)通過 具有5-μιη節距的線條和間隔圖案的Cr遮罩照射底部活性 層’從而純化底部活性層的不必要部分的聚合活性。將矽 基板浸入處於在約60°C到約80°C之間變化的反應溫度下 的混合溶液中，其包含約50體積％的茴香醚、溴化銅⑴、 鷹爪豆域、2-溴基異丁酸乙酯和MMA (溴化銅⑴：鷹爪 豆域：2-溴基異丁酸乙酯：MMA的摩爾比為約1〇 : 20 : 1 : 3000)。還可能以每分鐘預定的數量向矽基板提供振動，從 而防止在聚合物中產生任何分層。 1345134 . 18167pif4.doc 修正日期:99年4月16日 爲第94133322號中文說明書無劃線修正本 在將混合溶液_ 60分鐘的同時，在底部活性層的聚 合活性未魏化的_實現MMA的活性自由基聚合。因 此，以具有5娜節距的線條和間隔圖案選擇性地形成厚 度約15 nm的PMMA聚合物層。
此外，替代低壓汞燈，具有4〇 mW電功率的準分子紫 外線燈也可鈍化底部活性層的聚合活性。藉由類似方式以 具有5·μιη節㈣線條㈣關案轉㈣顧複數個包 含ΡΜΜΑ的厚度約為15nm的聚合物層。 實例3 " 、下文將解_以形成底部活性層和聚合物層的過程。 用以I成Al_Si合金圖案的其他過程可相同於其他實用實 例中所示的過程。 …首先賴水清_成树基板上的A1_Si合金層，隨 後進打乾燥。藉由旋塗法在A1_Si合金層的整個表面塗佈 CTS ;谷液，&後乾燥以形成底部活性層。電子束以具有 5-μπι節距的線條和間關案照射底部活性層從而純ς底 部活性層的不必要部分的聚合活性。 _ 將矽基板浸入處於在約60。〇到約8〇。〇之間變化的反 應溫度下的混合溶液中，其包含約5G體積％的料趟、演 化銅(I)、鷹爪豆域、2 -溴基異丁酸乙酯和MMA (溴化銅(I) i 鹰爪豆域：2-溴基異丁酸乙酯：MMA的摩爾比為約ι〇: 20: 1 : 3000)。還可能以每分鐘預定的數量向矽基板提供 振動以防止聚合物中產生任何分層。 在將混合溶液攪動6 0分鐘的同時，在底部活性層的聚 17 1345134 18167pif4.doc 修正日期:99年4月16日 爲第94133322號中文說明書無劃線修正本 合活性未被純化的區域實現的活性自由基聚合。因 此，以具有5-μιη節距的線條和間隔圖案選擇性地形成厚 度約15nm的ΡΜΜΑ聚合物層。 此外’替代電子束，可將YAG雷射光束用於以具有 5-μιη節距的線條和間隔圖案照射底部活性層，從而純化底 部活性層的不必要部分的聚合活性。 ^在這些實用實例中，可在氧濃度大體上小於空氣中氧 濃2的大氣下執行活性自由基聚合。許多方式可在反應場 中實現減小的氧濃度，且下列實例是對此過程的說明。例 ^在將絲紐人混合溶液之後，可㈣—個覆蓋反應 :1^口的蓋子來密封包含該混合溶液㈣基板的反應容 奴後使用空心纖維模組和脫氣泵來對反應容器進行脫 ，，同時攪動反應容器中的混合溶液。因此，聚合物層的 厚度從I5 nm顯著地增加到25 nm。或者，反應 ; 充滿不會抑制活性自由基聚合的氣體，例如氮應=了 二氧化碳或其任意組合^ & 實例4 藉由相同或類似於這些三個實用實例中所示之方法以 具有5-μιη節距的線條和間隔圖案形成厚度為約15 nm的 PMMA聚合物層，隨後將該雜板浸入處於在約90°C到 約120°c變化的反應溫度下的混合溶液中，其包含約5〇 ^積°/。的@㈣、漠化鋼(1)、鷹爪豆域、2·祕異丁酸乙 醋和MMA (演化銅⑴：鷹爪豆域：2_漠基異丁酸乙醋： A的摩爾比為約1〇 : 2〇 : 1 : 3〇〇〇)。還可能以每分鐘 18 1345134 . 18167pif4.doc 修正日期:99年4月16日 爲第94133322號中文說明書無劃線修正本 預定的數量向矽基板提供振動以防止聚合物中產生任何分 層。
Ik後將混合溶液擾動60分鐘以便在所形成的pmma 層頂部進一步形成一個聚苯乙烯的第二聚合物層，其厚度 為約10 nm。 實例5 提供一個尺寸為500 mm * 600 mm的玻璃基板11 (圖 2A)以作為基板’其塗佈有&〇2以防止 的基板溫度下，藉由健CVD綠在賴‘I面上 >儿積厚，為50 nm的非晶矽(”a_Si”）薄膜^替代&〇2薄膜， 可沉積氮化石夕("SiNx”)或SiNx與氧化石夕的組合物以形成薄 膜。 可將摻雜劑（例如棚）引入a_Si薄膜以便對TF丁（薄 膜電晶體）進行閾值控制。藉由準分子雷射退火過程來使 該a-Si-删摻雜的薄膜結晶。目此，形成一個♦換雜的多 晶石夕薄膜(，，P_Si薄膜”）。或者，藉由燈退火可獲得聲摻雜 的多晶石夕薄膜，p-Si薄膜。 藉由旋塗法在p_Si薄膜上塗佈抗鋪。隨後藉由乾 ，案化和顯影該抗餘劑形成抗触劑圖案（未圖示 藉由CDE (化學乾式刻银）方法使用該抗钱劑圖案作 :遮罩=CF4和〇2氣體選擇性地韻刻p_si薄膜以形成 4膜12。在藉由灰化過程移除抗_圖案之後， :田低壓等離子體CVD方法沉積—個SiC>2賴，以用於 TE〇S作為材料氣體來形成閘絕緣薄膜（gate 19 1345134 18167pif4.doc 修正日期:99年4月16日 爲第94133322號中文說明書無劃線 insulating film)。Si〇2薄膜13沉積在玻璃基板u以及 薄膜U上’且如圖2 A所示，Si〇2薄膜1S具有為Μ啲 的厚度。P遺後藉由汽相沉積方法在Si〇2薄膜13上沉積銘。 P遺後使用抗編圖案（未圖示）作為遮罩來選擇性地 鋁，以便形成閘電極14。 人 參照圖2B，使用閘電極14作為遮罩，將例如磷等雜 質選擇性地摻雜入島狀p_Si薄膜…因此，在p Si薄膜 12中开>成η-型源極區域15和漏極區域16、以及p_型通道 區域17。 如圖2C中所示，藉由低壓CVD方法在整個面積上沉 積氮化矽(SiNx)薄膜18 ’以用於形成層間絕緣薄膜。隨後 在SiNx薄膜18上形成抗钱劑圖案（未圖示）以作為遮罩。 藉由濕式刻蝕方法使用抗蝕劑圖案作為遮罩，選擇性地蝕 刻SiNx薄膜18和Si〇2薄膜13。因此，如圖2D所示，打 開接觸孔19’其底部分別達到源極區域15和漏極區域16。 如圖3E所示，藉由濺鍍法將作為配線材料層的 Al-Si-Cu合金層2〇沉積到SiNx薄膜1S和接觸孔19丄。 以純水清潔Al-Si-Cu合金層20，隨後乾燥。藉由噴墨 方法將相同或類似於第一實用實例中所示的CTS溶液蜜 覆到Al-Si-Cu合金層20上可形成配線的部分。在乾燥所 塗覆的CTS溶液之後，如圖3F所示，在A1_si_Cu合金廣 20的表面上選擇性地形成底部活性層21。 隨後將玻璃基板11浸入處於在約6〇°C到約80°C之 間變化的反應温度下的混合溶液中，其包含約體積％的 1345134 . 18167pif4.doc 爲第94133322號中文說明書無劃線修正本修正日期:99年4月16日 茴香醚、溴化銅⑴、鷹爪豆域、2-溴基異丁酸乙酯以及MMA (溴化銅⑴：鷹爪豆域：2-溴基異丁酸乙酯：MMA的摩爾 比為約10 : 20 : 1 : 3000)。還可能藉由每分鐘預定數量向 石夕基板提供振動以防止在聚合物中產生任何分層。 在將混合溶液檀動60分鐘的同時’在選擇性形成的底 部活性層21上使混合溶液中的MMA經歷活性自由基聚 合。因此，如圖3G中所示，在Al_Si-Cu合金層20的表面 上選擇性地形成厚度為約15 nm的PMMA聚合物層22。 鲁 在A1_Si-Cu合金層20上未形成底部活性層21之處，觀察 到無聚合物層22形成。 _ 在活性自由基聚合之後，將玻璃基板11從混合溶液拉 出，隨後以純水洗蘇並乾燥。藉由CDE方法使用聚合物層 22作為遮罩’以氣化姓刻劑選擇性地钱刻Ai_Si_Cu合金層 20。因此’最終形成源極配線23和漏極配線24，其經由 接觸孔19分別連接到源極區域15和漏極區域16。配線23 和24具有緊密遵循聚合物詹22的圖案的形狀。 • 隨後以有機溶劑移除聚合物層22。隨後藉由習知方法 製造具有TFT和伴隨的液晶顯示器的陣列基板。 顯而易見，根據上述技術可對本發明進行各種修改和 ^化。因此應理解，在本發明的範圍和隨附權利要求書的 範嚀内，可以通過不同於本文所具體描述的方法來實施本 發明。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 21 18167pif4.doc 爲第94133322獅文_書冑__ 一 修正日期:99年4月16日 和範圍内，當可作些許 範圍當視後附之申請專利_斤;=树明之保護 【圖式簡單說明】 疋有马+ 圖1A至⑴展示在基板的驗薄膜上形成圖案的示 意性過程。 圖2 A至2 D展示形成液晶顯示器陣列基板配線的過程 的前部分。
圖3E至3H展示形成液晶顯示器陣列基板配線的過程 的後部分。 【主要元件符號說明】 1 :矽基板 2 : SiOx薄膜 3 : Al-Si合金層 4 :底部活性層 5:聚合物層 6 : Al-Si合金圖案
11 :玻璃基板 12 : p-Si 薄膜 13 : SiCV薄膜 14 :閘電極 15 :源極區威 16 :漏極區域 17 : p-型通道區域 18 : SiNx 薄腺 22 1345134 . 18167pif4.doc 修正日期:99年4月16曰 爲第94133322號中文說明書無劃線修正本 19 :接觸孔 20 : Al-Si-Cu 合金層 21 :底部活性層 22 :聚合物層 23 :源極配線 24 :漏極配線
23

Claims (1)

  1. U4MJ4 U4MJ4 18167pif4.doc ioiq /pn^t.uuc 磚.丨^正日期:"年4月16日 J 爲第94133322號中文翻書产赚蛛 十、申請專利範iH.一 1.一種形成圖案的方法，包括： 二層上形;一個=步=在 層為t所需圖案的膜層，且所述第—層為所述圖幸第一
    合二=Γ:Γ有機單體經歷活性自由基聚 基聚合中排除氧〔聚合物層’其中在所述活性自由 使用聚合物層作為遮罩，钱刻第二層；以及 t將包含所述聚合物層的所述第—層浸人一溶劑， 從所述第一層上移除所述聚合物層。 2. 如申清專利I巳圍第i項所述的形成圖案的方法，其 中形成底部活性層之步驟包括： ’、 糟由喷墨法在所述第二層上塗覆包含聚合引發劑的材 料’從而形成底部活性層。
    3. 如申請專利範15帛1項所制形成随的方法，其 中形成底部活性層包括： 一 以包含所述聚合引發劑的材料塗佈所述基板的第二 層；以及 — 鈍化材料的聚合活性，以便形成底部活性層。 4·一種形成圖案的方法，包括： 在基板的第二層上形成一個包含聚合引發劑的第— 層，其中所述在第二層上形成第一層之步驟包括在所述第 24 1345134 18167pif4.doc 修正日期:"年4月1€曰 爲第94133322號中文說明書無劃線修正本 一-「1门 二層的部分或整個表面上形成—個底部活性層，所 層為形成所需圖案的膜層，且所述第一層為所述圖案弟— 藉由使第-有機單體經歷第一活性自由基聚人^ 第一聚合物層，其中在所— 藉由使第二有機單體經歷第二活性自由基聚合 -聚合物層上形成-個第二聚合物層，其中在 性自由基聚合中排除氧； 、 ^第一活 使用第二聚合物層作為遮罩嘯刻第二声； 藉由將包含所述第二聚合物層的所:戶 劑，從所述第一層上移除所述第：聚ϋ入一溶 劑，含:ΪΓ聚合物層的所述二浸入-溶 肖J從所述第一層上移除所述第一变人 ^ 5.如申請專利範圍第4項所述的 中第一聚合物層能夠溶解於一溶劑中^ '、、去，其 6·如申請專利範圍第5項所述 中形成底部活性層之步驟包括：&成圖案的方法，其 藉由噴墨法在第二層上塗覆包含 以便形成底部活性層。 鬏合引發劑的材料， 7 ·如申請專利範圍第5項所述 中形成底部活性層之步驟包括：^成圖案的方法，其 及以包含聚合引發劑的材料塗佈第二層的整個表面；以 越化包含聚合引發劑的材料的聚合活性，以便形成底 25 1345134 18167pif4.doc 爲第94133322號中文說明書無劃線修正本 修. :正日期:99年4月】6日 部活性層。 8·如㈣專利範圍第7項所述的形成圖 中純化包含聚料發_材料的聚合活性 f - 遮蔽並照射包絲合引發_材料。 9.如申請專利範圍第7項所述的形成圖案的 盆 t她化包含聚合引發_材料的聚合活性之^驟力括.- 材料料射光束、電子束或…燈照射包含聚合弓^發劑的 中第㈣4項所述的形成圖案的方法，其 中第一物層具有反應性離子蝕刻抗性， 蝕刻第二層之步驟包括： 藉由反應性離子蝕刻來蝕刻第二層。 其中形成-個底部二的形成圖案的方法， 以：層上塗覆包含聚合引發劑的材料， 其：-=二^ 合引發劑的材料塗佈第二層；以及 部活= 引發劑的材料的聚合活性，以便形成底 其形成圖案的方法’ 遮蔽並照射包的=活性之步驟包括： 26 1345134 18167pif4.doc 爲第94133322號中文說明書無劃線修正本修正日期:99年4月16日 14. 如申請專利範圍第12項所述的形成圖案的方法， 其中鈍化包含聚合引發劑的材料的聚合活性包括： 以雷射光束、電子束或以UV燈照射包含聚合引發劑 的材料。 15. —種製造電子設備的方法，包括： 在基板的配線材料層上形成一個包含聚合引發劑的底 部活性層，其中所述配線材料層為形成所需圖案的膜層， 且所述底部活性層為所述圖案； • 藉由使用聚合引發劑使一有機單體經歷活性自由基聚 合，在底部活性層上形成一個聚合物層，其中在所述活性 自由基聚合中排除氧； 使用聚合物層作為遮罩，蝕刻配線材料層以便形成電 ' 子設備的配線；以及 藉由將包含所述聚合物層的所述配線材料層浸入一溶 劑，從所述配線材料層上移除所述聚合物層。 27 1345134 18167pif4.doc 爲第94133322號中文說明書無劃線修正本修正日期:99年4月16曰 七、 指定代表圖： (一) 本案指定代表圖為：圖1D (二) 本代表圖之元件符號簡單說明： 1 :矽基板 2 : SiOx薄膜 5:聚合物層 6 : Al-Si合金圖案 八、 本案若有化學式時，請揭示最能顯示發明特徵 的化學式： 無
TW094133322A 2004-09-28 2005-09-26 Method for forming a pattern TWI345134B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004282553A JP4575098B2 (ja) 2004-09-28 2004-09-28 パターン形成方法および電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
TW200622517A TW200622517A (en) 2006-07-01
TWI345134B true TWI345134B (en) 2011-07-11

Family

ID=36144216

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094133322A TWI345134B (en) 2004-09-28 2005-09-26 Method for forming a pattern

Country Status (5)

Country Link
US (3) US20060076314A1 (zh)
JP (1) JP4575098B2 (zh)
KR (1) KR100661421B1 (zh)
CN (1) CN100505985C (zh)
TW (1) TWI345134B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1767989A4 (en) * 2004-05-31 2010-05-05 Fujifilm Corp METHOD FOR FORMING A PATTERN PATTERN, PATTERN PATIENT MATERIAL, LITHOGRAPHIC PROCESS, METHOD FOR PRODUCING A CONDUCTIVE STRUCTURE, CONDUCTIVE STRUCTURE, PROCESS FOR PREPARING A COLOR FILTER, COLOR FILTER AND PROCESS FOR PRODUCING A MICROLINE
JP2010509445A (ja) * 2006-11-10 2010-03-25 ザ リージェンツ オブ ザ ユニヴァーシティー オブ カリフォルニア 大気圧プラズマ誘導グラフト重合
KR100902862B1 (ko) * 2007-11-07 2009-06-16 (주)탑나노시스 투명 전광판 및 그 제조방법
EP2245655A4 (en) * 2008-02-01 2012-11-21 Newsouth Innovations Pty Ltd METHOD FOR STRUCTURED HEATING OF CHOSEN MATERIAL
US20090311540A1 (en) * 2008-06-11 2009-12-17 Yoram Cohen Highly Sensitive and Selective Nano-Structured Grafted Polymer Layers
KR101523951B1 (ko) * 2008-10-09 2015-06-02 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
US11103892B1 (en) * 2018-09-25 2021-08-31 Facebook Technologies, Llc Initiated chemical vapor deposition method for forming nanovoided polymers

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58186935A (ja) * 1982-04-26 1983-11-01 Nippon Telegr & Teleph Corp <Ntt> パタ−ン形成法
JPH08320574A (ja) * 1995-05-25 1996-12-03 Hitachi Ltd パタ−ン形成方法
JPH09304945A (ja) * 1996-05-10 1997-11-28 Hitachi Ltd パターン形成方法
KR100403324B1 (ko) * 1996-12-31 2004-02-11 주식회사 하이닉스반도체 반도체소자의 미세패턴 제조방법
US5908542A (en) * 1997-07-02 1999-06-01 Gould Electronics Inc. Metal foil with improved bonding to substrates and method for making the foil
JPH11237519A (ja) 1998-02-24 1999-08-31 Oki Electric Ind Co Ltd 高分子パターンの形成方法
US6413587B1 (en) 1999-03-02 2002-07-02 International Business Machines Corporation Method for forming polymer brush pattern on a substrate surface
JP3940546B2 (ja) * 1999-06-07 2007-07-04 株式会社東芝 パターン形成方法およびパターン形成材料
TW552475B (en) * 1999-06-09 2003-09-11 Wako Pure Chem Ind Ltd A resist composition
EP1282175A3 (en) * 2001-08-03 2007-03-14 FUJIFILM Corporation Conductive pattern material and method for forming conductive pattern
JP2004126047A (ja) * 2002-09-30 2004-04-22 Fuji Photo Film Co Ltd 平版印刷版原版
JP2004285325A (ja) * 2002-12-17 2004-10-14 Fuji Photo Film Co Ltd パターン形成方法及び物質付着パターン材料
KR100652214B1 (ko) * 2003-04-03 2006-11-30 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법

Also Published As

Publication number Publication date
JP2006098546A (ja) 2006-04-13
KR100661421B1 (ko) 2006-12-27
KR20060051765A (ko) 2006-05-19
TW200622517A (en) 2006-07-01
US20140113451A1 (en) 2014-04-24
CN100505985C (zh) 2009-06-24
CN1780529A (zh) 2006-05-31
JP4575098B2 (ja) 2010-11-04
US20100047716A1 (en) 2010-02-25
US20060076314A1 (en) 2006-04-13

Similar Documents

Publication Publication Date Title
TWI345134B (en) Method for forming a pattern
JP5694109B2 (ja) パターン形成方法
CN101582374B (zh) 形成用于半导体装置的薄膜图案的方法和设备
TW201133643A (en) Methods of fabricating metal oxide or metal oxynitride TFTs using wet process for source-drain metal etch
JP2002334830A (ja) パターン形成方法及びそれを用いた表示装置の製造方法
KR101347499B1 (ko) 액정표시장치용 ｔｆｔ 어레이 기판의 제조방법
JPWO2005096684A1 (ja) 回路基板、回路基板の製造方法及び回路基板を備えた表示装置
JP2010093264A (ja) 半導体素子の微細パターンの形成方法
TW200820352A (en) Method of manufacturing a thin-film transistor substrate
JPH0259452B2 (zh)
US8961802B2 (en) Method of forming fine pattern, and developer
JP5425514B2 (ja) 微細パターン形成方法
CN1153261C (zh) 金属剥离方法
TW508691B (en) Cleaning method after etching metal layer
TWI566057B (zh) 光阻圖案之表面處理方法、使用其之光阻圖案形成方法及使用於其之被覆層形成用組成物
KR20080045854A (ko) 액정표시장치용 ｔｆｔ 어레이 기판의 제조방법
US8338556B1 (en) Patterned ferroelectric layer on a substrate
KR100320898B1 (ko) 포토레지스트 패턴 형성 방법
CN108231547A (zh) 半导体装置的形成方法
JP2012252083A (ja) 微細パターンマスクおよびその製造方法、ならびにそれを用いた微細パターンの形成方法
KR100837557B1 (ko) 금속막 패터닝 방법
JPH0869959A (ja) ドライ現像方法及び半導体装置の製造方法
JP4364601B2 (ja) 半導体装置の作製方法
TW200805003A (en) Developer composition for photosensitive organic membrane
KR20080038998A (ko) 반도체 소자의 듀얼 다마신 형성방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees