JP3387034B2 - 金属膜の表面処理プロセスおよび半導体メタライゼーションの製造プロセス - Google Patents

金属膜の表面処理プロセスおよび半導体メタライゼーションの製造プロセス

Info

Publication number
JP3387034B2
JP3387034B2 JP29997799A JP29997799A JP3387034B2 JP 3387034 B2 JP3387034 B2 JP 3387034B2 JP 29997799 A JP29997799 A JP 29997799A JP 29997799 A JP29997799 A JP 29997799A JP 3387034 B2 JP3387034 B2 JP 3387034B2
Authority
JP
Japan
Prior art keywords
film
manufacturing process
titanium
forming
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29997799A
Other languages
English (en)
Other versions
JP2001118851A (ja
Inventor
正培 陳
崇益 邱
長勲 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Mosel Vitelic Inc
Promos Technologies Inc
Original Assignee
Siemens AG
Mosel Vitelic Inc
Promos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Mosel Vitelic Inc, Promos Technologies Inc filed Critical Siemens AG
Priority to JP29997799A priority Critical patent/JP3387034B2/ja
Publication of JP2001118851A publication Critical patent/JP2001118851A/ja
Application granted granted Critical
Publication of JP3387034B2 publication Critical patent/JP3387034B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、金属膜の表面処理
プロセス、特に半導体メタライゼーション(metallizati
on)の製造プロセスに関するものである。
【0002】
【従来の技術】半導体メタライゼーションの製造プロセ
スにおいて、金属膜と誘電材料との間の付着力を向上さ
せるために、通常は金属膜上にバリヤー膜(barrier lay
er)を形成している。また、フォトリソグラフィー(phot
olithography)により金属膜をパターニングする際、金
属膜が光線を反射して、フォトマスクの焦点合わせに影
響を及ぼし、誤差を生じさせる恐れがある。これを防止
するために、バリヤー膜上に反射防止塗布膜(Anti-Refl
ective-Coating=ARC)が設けられている。
【0003】
【発明が解決しようとする課題】しかし、有機材料によ
り構成される反射防止塗布膜を使用する場合、有機反射
防止塗布膜(Organic ARC)がバリヤー膜と反応するた
め、金属配線のリソグラフィーエッチングを行なう時
に、金属膜の底部に粒子が形成されて残留することにな
り、その結果、下部の金属膜を完全にエッチングするこ
とができず、露出されるべき誘電膜上に金属が残留して
金属配線間で短絡(short)が発生するという問題があっ
た。
【0004】
【課題を解決するための手段】そこで、本発明にかかる
半導体メタライゼーションの製造プロセスは、バリヤー
膜を有する金属膜に表面処理を行って、バリヤー膜上に
酸化物膜を形成してから、この酸化物膜上に反射防止塗
布膜を形成し、次いで、金属膜をパターニングして金属
パターンを形成することを特徴とするものである。その
表面処理は、酸素プラズマの使用または化学気相堆積法
を含むものである。
【0005】
【作用】上記製造プロセスによれば、バリヤー膜に表面
処理を施して酸化物膜を形成した後に、反射防止塗布膜
が被覆形成されるので、反射防止塗布膜がバリヤー膜と
直接接触して反応し、不要な反応生成物が生じることが
なく、金属膜をパターニングする際、完全にエッチング
することができ、配線間の短絡の発生を防止することが
できる。
【0006】
【発明の実施の形態】以下、本発明にかかる好適な実施
例を図面に基づいて説明する。
【0007】メタライゼーションを行なう際に、バリヤ
ー膜が有機反射防止塗布膜と反応して不要な反応生成物
が形成され、所望のパターンに沿って金属膜を完全にエ
ッチングすることができなくなることを防止するため
に、本発明にかかる好適な実施例は、反射防止塗布膜を
形成する前に、バリヤー膜を酸素プラズマまたは化学気
相堆積法で表面処理して酸化物膜を形成するものであっ
て、この酸化物膜の存在によって、バリヤー膜が反射防
止塗布膜と直接接触するのを防止できる。つまり、バリ
ヤー膜上に酸化物膜を形成して不要な反応性生物の生成
を防止するのである。
【0008】まず、図1(a)に示すように、半導体基板
100上に第1バリヤー膜102を形成する。第1バリヤー膜
102は、例えばTi/TiN膜である。次いで、第1バリ
ヤー膜102上に金属膜104を形成する。金属膜104として
は、例えばアルミニウム−銅合金を使用できる。したが
って、第1バリヤー膜102は、金属膜104と基板100との
間に形成され、金属膜104の基板100との接触を阻止する
とともに、金属膜104と基板100との間の付着力を改善す
る。
【0009】図1(b)に示すように、金属膜104上に第
2バリヤー膜106を形成した後、第2バリヤー膜106の表
面に酸素プラズマ処理108を行って、第2バリヤー膜106
の表面に酸化物膜110を形成する。酸化物膜110の存在に
より、バリヤー膜106がその後に形成される材料と直接
接触するのを防止することができる。例えば、第2バリ
ヤー膜106がTi/TiN膜で構成される場合、酸素プラ
ズマの操作圧力を約1200mtorr(約160Pa)
とし、温度を約220℃とし、酸素流量を約2500s
ccmとし、処理時間を約120秒とし、エネルギー量
を約1000Wとする操作条件のもとで、Ti/TiN
膜を酸素プラズマ処理すると、厚さが約30〜100オ
ングストローム(Å)のTiO2膜をTi/TiN膜表面に
形成することができる。また、酸素プラズマを使用して
第2バリヤー膜106の表面に酸化物膜110を形成する代り
に、酸化物膜110を化学気相堆積法によって形成しても
良い。
【0010】その後、図1(b)に示すように、酸化物膜
110上に反射防止塗布膜112を形成するが、反射防止塗布
膜112には有機高分子からなる材料が含まれる。酸素プ
ラズマ108を使用した表面処理により第2バリヤー膜106
表面に形成された酸化物膜110が、反射防止塗布膜112と
バリヤー膜106とを隔離するため、バリヤー膜106が反射
防止塗布膜112と直接接触せず、化学反応による不要な
反応生成物が生成されない。次いで、反射防止塗布膜11
2上にフォトレジスト膜114を形成し、フォトリソグラフ
ィーエッチングの手法により所望の金属パターンにパタ
ーニングする。
【0011】図1(c)に示すように、フォトレジスト膜
114を使用して反射防止塗布膜112、第2バリヤー膜106
ならびに金属膜104などをエッチングしてパターニング
することにより、金属配線104aが得られる。図1(c)
中、各番号の後に付けられた添え字"a"は、それがエッ
チング処理された後であることを示している。反射防止
塗布膜112、第2バリヤー膜106ならびに金属膜104をエ
ッチングする時、不要な反応生成物が生成されて金属膜
104に残留することがないため、エッチング工程を順調
に行なうことができる。
【0012】本発明を好適な実施例に基づいて説明した
が、もとより本発明を限定するためのものではなく、当
業者であれば明らかであるように、本発明の技術思想の
範囲において、適当な変更ならびに修正が当然なされう
るものであるから、その特許権保護の範囲は特許請求の
範囲および、それと均等な領域を基準として定められる
べきである。
【0013】
【発明の効果】上記した構成により、本発明の好ましい
実施例は、有機反射防止塗布膜を形成する前にバリヤー
膜を形成して、バリヤー膜を表面処理するものであっ
て、酸素プラズマまたは化学気相堆積法により酸化物を
バリヤー膜表面に形成して、バリヤー膜と反射防止塗布
膜とが直接接触しないようにするので、バリヤー膜と有
機反射防止塗布膜と間の不要な化学反応により生成され
る反応生成物粒子が残留することなく、後続の金属パタ
ーンのフォトリソグラフィーエッチングを順調に行える
ので、従来の短絡(ショート)等の問題を回避することが
できる。従って、本発明は産業上の利用価値の高いもの
である。
【図面の簡単な説明】
【図1】(a)〜(c)は、本発明にかかる半導体メタライ
ゼーションの製造プロセスを示す概略断面図である。
【符号の説明】
100 基板 102 第1バリヤー膜 104 金属膜 104a 金属配線 106 第2バリヤー膜 108 酸素プラズマ 110 酸化物膜 112 反射防止塗布膜 114 フォトレジスト膜
───────────────────────────────────────────────────── フロントページの続き (73)特許権者 598113542 シーメンス アクチエンゲゼルシャフト Siemens AG ドイツ連邦共和国 ミュンヘン,ウィッ テルスッバッチャープラッズ2,D− 80333 (72)発明者 陳 正培 台灣台北市内湖區大湖山莊街219巷10號 4樓 (72)発明者 邱 崇益 台灣嘉義市過渓興村里305號 (72)発明者 李 長勲 台灣新竹縣竹東鎮學府路520巷12弄3號 (56)参考文献 特開2001−68453(JP,A) 特開 平11−74274(JP,A) 特開 平6−275618(JP,A) 特開 平6−5599(JP,A) 特開 昭52−104063(JP,A) 特開 平6−283528(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/3205 H01L 21/321 H01L 21/768 H01L 21/3213 H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/43 H01L 29/47 H01L 29/872 H01L 21/302

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板上に金属膜を形成し、前記金属膜上
    にチタン/窒化チタン膜を形成するステップと、前記チ
    タン/窒化チタン膜に対して酸素プラズマ処理を行い、
    前記チタン/窒化チタン膜表面に酸化チタン膜を形成す
    るステップと、前記酸化チタン膜上に反射防止塗布膜を
    形成するステップと、前記金属膜をパターニングして、
    金属パターンを形成するステップとを具備することを特
    徴とする半導体メタライゼーションの製造プロセス。
  2. 【請求項2】 前記酸化チタン膜の厚さは、約30〜1
    00オングストローム(Å)であることを特徴とする請求
    項1に記載の半導体メタライゼーションの製造プロセ
    ス。
  3. 【請求項3】 前記金属膜は、アルミニウム−銅合金を
    含むことを特徴とする請求項2に記載の半導体メタライ
    ゼーションの製造プロセス。
  4. 【請求項4】 前記反射防止塗布膜は、有機反射防止塗
    布膜を含むことを特徴とする請求項1に記載の半導体メ
    タライゼーションの製造プロセス。
  5. 【請求項5】 基板上にバリヤー膜を形成するステップ
    と、前記バリヤー膜上に金属膜を形成するステップと、
    前記金属膜上にチタン/窒化チタン膜を形成するステッ
    プと、前記チタン/窒化チタン膜を表面処理して、前記
    チタン/窒化チタン膜上に酸化チタン膜を形成するステ
    ップと、前記酸化チタン膜上に有機反射防止塗布膜を形
    成するステップと、前記金属膜をパターニングして金属
    配線を形成し、前記基板を露出させるステップとを具備
    することを特徴とする半導体メタライゼーションの製造
    プロセス。
  6. 【請求項6】 前記表面処理は、酸素プラズマ処理を含
    むことを特徴とする請求項5に記載の半導体メタライゼ
    ーションの製造プロセス。
  7. 【請求項7】 前記酸素プラズマ処理の操作条件とし
    て、操作圧力を約1200mtorr(約160Pa)と
    し、温度を約220℃とし、酸素流量を約2500sc
    cmとし、処理時間を約120秒とし、エネルギーを約
    1000Wとすることを特徴とする請求項6に記載の半
    導体メタライゼーションの製造プロセス。
  8. 【請求項8】 前記酸化チタン膜の厚さは、約30〜1
    00オングストロー ム(Å)であることを特徴とする請求
    項5に記載の半導体メタライゼーションの製造プロセ
    ス。
  9. 【請求項9】 前記表面処理は、化学気相堆積法により
    行われることを特徴とする請求項5に記載の半導体メタ
    ライゼーションの製造プロセス。
JP29997799A 1999-10-21 1999-10-21 金属膜の表面処理プロセスおよび半導体メタライゼーションの製造プロセス Expired - Fee Related JP3387034B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29997799A JP3387034B2 (ja) 1999-10-21 1999-10-21 金属膜の表面処理プロセスおよび半導体メタライゼーションの製造プロセス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29997799A JP3387034B2 (ja) 1999-10-21 1999-10-21 金属膜の表面処理プロセスおよび半導体メタライゼーションの製造プロセス

Publications (2)

Publication Number Publication Date
JP2001118851A JP2001118851A (ja) 2001-04-27
JP3387034B2 true JP3387034B2 (ja) 2003-03-17

Family

ID=17879271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29997799A Expired - Fee Related JP3387034B2 (ja) 1999-10-21 1999-10-21 金属膜の表面処理プロセスおよび半導体メタライゼーションの製造プロセス

Country Status (1)

Country Link
JP (1) JP3387034B2 (ja)

Also Published As

Publication number Publication date
JP2001118851A (ja) 2001-04-27

Similar Documents

Publication Publication Date Title
KR100495960B1 (ko) 반도체소자및반도체소자제조방법
JP2001526461A (ja) 酸化窒化珪素と無機反射防止皮膜をエッチングするための方法
JPH02244507A (ja) インジウムすず酸化物薄層のエッチング方法及び透明電気導電パターンの形成方法
JP3003657B2 (ja) 半導体装置の製造方法
JPH07130702A (ja) 白金又はパラジウムよりなる金属膜のパターニング方法
US5665641A (en) Method to prevent formation of defects during multilayer interconnect processing
JPH01214074A (ja) 超伝導性酸化物材料薄膜の製造方法
US6348404B1 (en) Wiring forming method
JP2000040671A (ja) チタニウムアルミニウムナイトライド反射防止膜を利用した半導体素子の金属配線の形成方法
JP3387034B2 (ja) 金属膜の表面処理プロセスおよび半導体メタライゼーションの製造プロセス
JPH03174724A (ja) パターン形成方法
JP3235549B2 (ja) 導電層形成法
US6162586A (en) Method for substantially preventing footings in chemically amplified deep ultra violet photoresist layers
JP3358547B2 (ja) 配線形成法
JP2001196377A (ja) 半導体装置の製造方法
US20230143629A1 (en) EUV Active Films for EUV Lithography
JPH05206082A (ja) 半導体装置の製造方法
JPH08153704A (ja) 半導体装置の製造方法
JPH09162161A (ja) 金属パターンの製造方法
JP3877461B2 (ja) 半導体装置の製造方法
JP2762972B2 (ja) 半導体装置の製造方法
JP2882284B2 (ja) 導電層形成法
JP2691175B2 (ja) パターン化酸化物超伝導膜形成法
JPH09181081A (ja) 半導体装置の製造方法
JPH1174252A (ja) 半導体装置および製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021203

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090110

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090110

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100110

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees