JPH07130702A - 白金又はパラジウムよりなる金属膜のパターニング方法 - Google Patents

白金又はパラジウムよりなる金属膜のパターニング方法

Info

Publication number
JPH07130702A
JPH07130702A JP5278657A JP27865793A JPH07130702A JP H07130702 A JPH07130702 A JP H07130702A JP 5278657 A JP5278657 A JP 5278657A JP 27865793 A JP27865793 A JP 27865793A JP H07130702 A JPH07130702 A JP H07130702A
Authority
JP
Japan
Prior art keywords
film
platinum
palladium
photoresist
patterning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5278657A
Other languages
English (en)
Inventor
Hideyuki Noshiro
英之 能代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5278657A priority Critical patent/JPH07130702A/ja
Priority to US08/288,182 priority patent/US5679213A/en
Publication of JPH07130702A publication Critical patent/JPH07130702A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【目的】白金又はパラジウムよりなる金属膜のパターニ
ング方法に関し、その金属膜のパターニングの際に生じ
る再付着物による汚染を防止すること。 【構成】白金又はパラジウムよりなる金属膜13を形成す
る工程と、前記金属膜13の上にマスク14を形成し、塩素
含有ガス又は臭素含有ガスのいずれかとアルゴンガスと
を用いるドライエッチングにより、該マスク14に覆われ
ない領域の前記金属膜13を除去する工程と、前記金属膜
13の上に付着した塩化物又は臭化物を有機溶剤により除
去する工程を含む。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、白金又はパラジウムよ
りなる金属膜のパターニング方法に関する。
【0002】
【従来の技術】SrTiO3、Pb(Zr,Ti)O3 などの酸化物誘電
体は、メモリー等のエレクトロニクス分野で応用が期待
されている。ところで、酸化物誘電体を例えばキャパシ
タの誘電体層として使用する場合に、誘電体層を挟む電
極としては白金(Pt)又はパラジウム(Pd) が用いられ
る。
【0003】ところで、Pt膜又はPd膜を用いてデバイス
の電極を形成する場合には、それらの膜をパターニング
する必要があり、そのパターニングは例えば図5に示す
ような工程に沿ってなされる。まず、図5(a) に示すよ
うに、基板1に堆積されたPt膜2の上にフォトレジスト
3を塗布した後に、フォトレジスト3を露光、現像して
レジストパターンを形成する。そして、図5(b),(c) に
示すように、フォトレジスト3に覆われていない領域の
Pt膜2をアルゴンスパッタエッチングにより除去する。
ここでスパッタエッチングを用いているのは、その他の
ドライエッチング法によって蒸気圧のあるPtやPdの反応
生成物を生成させる反応ガスが無いからである。
【0004】以上の工程の後に、図5(d) に示すよう
に、溶剤によりフォトレジスト3を除去して、Pt膜2の
パターニングを終える。なお、Pd膜をパターニングする
場合にも同様な工程が採用されている。
【0005】
【発明が解決しようとする課題】ところで、アルゴンス
パッタエッチングによれば、Pt膜、Pd膜をエッチングす
る際にそれらの金属を物理的に削り取るだけであって、
その金属を化学反応させてその反応物を昇華させるので
はない。このため、スパッタにより飛び出した金属は、
レジストパターンの側壁に付着することになる。
【0006】そして、レジストパターンを除去した後
に、パターニング済みのPt膜又はPd膜の表面をSEMに
より観察すると、図5(d) に示すようにエッチングされ
た領域の縁部に沿った領域に幅の狭い金属が再付着して
いることがわかる。これをこのまま放置すると再付着し
たPt又はPdが、その後の工程において飛散してデバイス
を汚染するといった問題がある。
【0007】本発明はこのような問題に鑑みてなされた
ものであって、パターニングの際に生じる再付着物によ
る汚染を防止できる白金又はパラジウムのパターニング
方法を提供することを目的とする。
【0008】
【課題を解決するための手段】上記した課題は、図1、
2に例示するように、白金又はパラジウムよりなる金属
膜13,23を形成する工程と、前記金属膜13,23の上にマ
スク14,24を形成し、塩素含有ガス又は臭素含有ガスの
いずれかとアルゴンガスとを用いるドライエッチングに
よって該マスク14,24に覆われない領域の前記金属膜1
3,23を除去する工程と、前記金属膜13,23の上に付着
した塩化物又は臭化物を有機溶剤により除去する工程と
を有することを特徴とする白金又はパラジウムよりなる
金属膜のパターニング方法により達成する。
【0009】または、前記マスク14,24はフォトレジス
トであって、前記塩化物又は前記臭化物とともに前記有
機溶剤により除去されることを特徴とする白金又はパラ
ジウムよりなる金属膜のパターニング方法によって達成
する。または、前記有機溶剤はアセトン、エチルアルコ
ール又はエチルエーテルであることを特徴とする請求項
1記載の白金又はパラジウムよりなる金属膜のパターニ
ング方法によって達成する。
【0010】または、前記塩素含有ガスは塩素ガス、四
塩化炭素又は三塩化ホウ素であり、前記臭素含有ガスは
臭化水素であることを特徴とする白金又はパラジウムよ
りなる金属膜のパターニング方法によって達成する。
【0011】
【作 用】本発明によれば、白金膜やパラジウム膜をパ
ターニングする際に、エッチング用のアルゴンガスの他
に塩素又は臭素を含むガスを使用するようにしている。
したがって、エッチングの後には白金膜の上には塩素と
白金の化合物、又は臭素と白金の化合物が形成され、ま
た、パラジウム膜の上に塩素とパラジウムの化合物、又
は臭素とパラジウムの化合物が形成される。
【0012】これらの塩化物又は臭化物は、アセトン、
エチルアルコール又はエチルエーテルなどの有機溶剤に
より容易に除去されるので、白金やパラジウムによる再
付着物が汚染源となることはない。しかも、フォトレジ
ストをマスクに使用する場合には、そのフォトレジスト
は塩化物又は臭化物とともに有機溶剤により同時に除去
されるので、再付着物除去工程が不要となり、スループ
ットが向上する。
【0013】
【実施例】そこで、以下に本発明の実施例を図面に基づ
いて説明する。 (a)本発明の第1実施例の説明 図1は、本発明の第1実施例のパターン方法を示す断面
図である。まず、図1(a) に示すように、シリコン(1
00)基板11表面のシリコン酸化膜(SiO2膜)12の
上に、スパッタ法によりPt膜13を1000Åの厚さに
形成する。
【0014】その成長の際には、白金のターゲットを用
い、基板を300℃で加熱し、成長雰囲気を5mTorr に
減圧し、成長雰囲気にアルゴン(Ar)ガスを導入する。
続いて、Pt膜3の表面にフォトレジスト14を1μmの
厚さに塗布し、これを図示しないフォトマスクと低圧水
銀ランプを用いて露光し、ついで、これを現像してレジ
ストパターンを形成する。
【0015】この後に、図1(b),(c) に示すように、パ
ターニングされたフォトレジスト14をマスクに使用し
てそのフォトレジスト14に覆われない領域のPt膜13
をスパッタエッチングする。フォトレジスト14とし
て、例えば有機系の材料を使用する。スパッタエッチン
グの際には、スパッタエッチング装置のベルジャー内で
対向する一対の電極の一方に基板11を置き、そのエッ
チング雰囲気のガス圧を6mTorr まで下げ、電極間の投
入電力を200Wに設定し、また、Arガスと塩素(Cl 2)
ガスをそれぞれ50SCCM、40SCCMずつエッチング雰囲
気に導入してなされる。これにより、Pt膜13の100
Å/minのエッチング速度が得られる。
【0016】そのエッチングは、イオン化したArがPt膜
13に衝突し、Ptの原子、分子を飛び出させることによ
って行われる。このとき、雰囲気中に飛び出したPtと塩
素が結合してPtCl4 が生成され、これがフォトレジスト
4の側壁とPt膜13の上に堆積する。これにより、その
側壁には塀状のPtCl4 層15が形成される。次に、図1
(d) に示すように、アセトン(CH3COCH3) を使用してPt
膜13の表面を洗浄するとともにフォトレジスト14を
剥離する。このとき、フォトレジスト14の側壁のPtCl
4 層15はアセトン等の有機溶剤に溶けるので、フォト
レジスト14とともにPt膜3の上から除去される。
【0017】これにより、Pt膜13のパターニング工程
において、フォトレジスト14を除去した直後の状態で
は、Pt膜13の上には再付着した金属が残らなくなる。 (b)本発明の第2実施例の説明 図2は、本発明の第2実施例のパターン方法を示す断面
図である。まず、図2(a) に示すように、シリコン(1
00)基板21表面のSiO2膜22の上に、スパッタ法に
よりPd膜23を1000Åの厚さに形成する。その成長
の際には、パラジウムターゲットを用い、基板温度を3
00℃に設定して、成長雰囲気を5mTorr に減圧し、成
長雰囲気にArガスを導入する。
【0018】次に、Pd膜23の表面にフォトレジスト2
4を1μmの厚さに塗布し、これを図示しないフォトマ
スクと低圧水銀ランプを使用して露光し、ついで、これ
を現像してレジストパターンを形成する。この後に、図
2(b),(c) に示すように、フォトレジスト24をマスク
に使用し、フォトレジスト24に覆われない領域のPd膜
23をスパッタエッチングする。そのエッチング条件と
して、エッチング雰囲気のガス圧を7mTorr 、電極間の
投入電力を300Wに設定し、また、Arガスと塩素(Cl
2)ガスをそれぞれ50SCCM、50SCCMずつエッチング雰
囲気に導入する。これにより、Pd膜23の150Å/mi
n のエッチング速度が得られるこのエッチングは、イオ
ン化したArがPd膜23に衝突し、Pdの原子、分子を飛び
出させてなされる。このとき、雰囲気中に飛び出したPd
とCl2 が結合してPdCl 2 が生成され、これがフォトレジ
スト24の側壁とPd膜23の上に堆積することになる。
これにより、その側壁には塀状のPdCl2 層25が形成さ
れる。
【0019】次に、図2(d) に示すように、アセトンを
使用してPd膜23の表面を洗浄するとともにフォトレジ
スト24を剥離する。このとき、PdCl2 層25は第1実
施例と同様に有機溶剤に溶けるので、フォトレジスト2
4とともにPd膜23から除去される。これにより、Pd膜
23の表面では、金属の再付着による突起が発生するこ
とはない。 (c)本発明の第3実施例の説明 上記した2つの実施例では、単にPt膜、Pd膜のパターニ
ング工程について説明したが、次にPt膜を電極に使用す
るキャパシタの作製工程の一例を説明する。
【0020】図3、4は、本発明の第3実施例のパター
ン方法を示す断面図である。まず、図3(a) に示すシリ
コン(100)基板30の上に、スパッタ法により第一
のPt膜31を1000Åの厚さに形成する。その成長条
件は、第1実施例と同様である。次に、第一のPt膜31
の表面にフォトレジスト32を1μmの厚さに塗布し、
これを露光、現像して下側電極形成領域に残す。
【0021】この後に、図3(b) に示すように、ArとCl
2 の混合ガスを使用し、フォトレジスト32をマスクに
してPt膜31をスパッタエッチングする。そのエッチン
グ条件は、第1実施例と同じにする。これにより得られ
たPt膜31のパターンを、キャパシタ用の下側電極31
Aとする。このエッチングにおいては、第1実施例と同
様に、Arイオンの衝突によってPt膜31からPtが飛び出
す。そして、飛び出したPtは雰囲気中の塩素と結合して
PtCl4 となり、これがフォトレジスト32の側壁とPt膜
31の上に堆積してPtCl4層33を構成する。
【0022】次に、アセトンを使用してPt膜の表面を洗
浄するとともにフォトレジスト32を剥離する。このと
き、フォトレジスト32に付着したPtCl4 層33はアセ
トンに溶けるので、図3(c) に示すように、フォトレジ
スト32とともにPt膜31の上から除去される。これに
より、Pt膜31をパターニングの後には、そのPt膜31
の表面に導電性の突起が発生することはなくなる。
【0023】フォトレジスト32を除去した後に、キャ
パシタを構成する誘電体膜として図3(e) に示すストロ
ンチウムチタン酸素(SrTiO3)膜34をスパッタ法によ
り1000Åの膜厚に成長する。その成長の際には、Sr
TiO3ターゲットを用い、基板温度を600℃に設定し、
成長雰囲気を20mTorr に減圧し、Arガスと酸素(O2
ガスを同じ割合でスパッタ雰囲気中に導入する。
【0024】さらに、キャパシタの上側電極となる第二
のPt膜35をスパッタ法により1000Åの膜厚に成長
する。その成長の際には、下側電極31Aの熱溶融を防
ぐために基板温度を室温とし、それ以外の成長条件を第
一のPt膜31の成長条件と同じにする。次に、Pt膜35
の表面にフォトレジスト36を1μmの厚さに塗布し、
これを露光、現像して下側電極31Aの上方の領域に残
す。
【0025】この後に、フォトレジスト36をマスクに
して第二のPt膜35をスパッタエッチングする。そのエ
ッチング条件は、第1実施例と同じにする。このエッチ
ングにおいても、PtCl4 がフォトレジスト36の側壁に
堆積するが、フォトレジスト36を除去するアセトンに
より第二のPt膜35の表面から除去される。これによ
り、図4(a) に示すようなキャパシタ用の上側電極35
Aが形成される。
【0026】続いて、上側電極35A及びSrTiO3膜34
の表面にフォトレジスト36を塗布してこれを露光、現
像し、図4(b) に示すようにキャパシタの誘電体膜を形
成する領域に残存させる。この後に、フォトレジスト3
7をマスクにし、スパッタエッチング法を用いるフォト
リソグラフィー法によりSrTiO3膜34をパターニングす
る。これにより、キャパシタが完成する。
【0027】次に、フォトレジスト37を剥離した後
に、保護膜としてSiO2膜38をCVDにより成長する。
この後に、フォトリソグラフィー法によりSiO2膜38を
パターニングし、図4(c) に示すように、下側電極31
Aの一部と上側電極35Aの一部を露出させる2つの開
口部39,40を形成する。さらに、全体にアルミニウ
ム膜を形成した後に、これをフォトリソグラフィー法に
よりパターニングし、図4(d) に示すように、下側電極
31A、上側電極35Aを引き出すための配線41,4
2を形成する。 (d)その他の実施例の説明 上記した実施例では、Pt膜やPd膜をスパッタエッチング
する際に、アルゴンガスに塩素を混入したが、四塩化炭
素(CCl4)、臭化水素(HBr )、三塩化ホウ素(BC
l3)、その他のハロゲン含有ガスをアルゴンガスに混入
させても同じ結果が得られる。
【0028】また、上記した実施例では、PtやPdの化合
物の除去としてアセトンを使用しているが、エチルアル
コール(C2H5OH)、エチルエーテル((C2H5)2O)その他の
有機溶剤を用いてもよい。
【0029】
【発明の効果】以上述べたように本発明によれば、白金
膜やパラジウム膜をパターニングする際に、エッチング
用のガスの他に塩素又は臭素を含むガスを使用するよう
にしているので、エッチングの後には白金膜の上には塩
素・白金化合物、又は臭素・白金化合物が形成され、ま
た、パラジウム膜の上には塩素・パラジウム化合物、又
は臭素・パラジウム化合物が形成される。
【0030】それらの塩化物又は臭化物は、アセトン、
エチルアルコールなどの有機溶剤により容易に除去でき
るので、それらの反応生成物が白金膜やパラジウム膜の
上に残存することはなく、デバイスの汚染を未然に防止
できる。しかも、フォトレジストをマスクに使用する場
合には、そのフォトレジストは塩化物又は臭化物ととも
に有機溶剤により同時に除去されるので、再付着物除去
工程が不要となりスループットを向上できる。
【図面の簡単な説明】
【図1】本発明の第1実施例に係る白金膜のパターニン
グ工程を示す断面図である。
【図2】本発明の第2実施例に係るパラジウム膜のパタ
ーニング工程を示す断面図である。
【図3】本発明の第3実施例に係るキャパシタを形成す
る工程を示す断面図(その1)である。
【図4】本発明の第3実施例に係るキャパシタを形成す
る工程を示す断面図(その2)である。
【図5】従来方法による白金膜のパターニング工程を示
す断面図である。
【符号の説明】
11 基板 12 SiO2膜 13 Pt膜 14 フォトレジスト 15 PtCl4 層 21 基板 22 SiO2膜 23 Pd膜 24 フォトレジスト 25 PdCl2 層 30 基板 31、35 Pt膜 32、36、37 フォトレジスト 33 PtCl4 層 34 SrTiO3
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/314 A 7352−4M H01L 21/302 N

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】白金又はパラジウムよりなる金属膜(13,
    23)を形成する工程と、 前記金属膜(13,23)の上にマスク(14,24)を形成
    し、塩素含有ガス又は臭素含有ガスのいずれかとアルゴ
    ンガスとを用いるドライエッチングにより、該マスク
    (14,24)に覆われない領域の前記金属膜(13,23)を
    除去する工程と、 前記金属膜(13,23)の上に付着した塩化物又は臭化物
    を有機溶剤により除去する工程とを有することを特徴と
    する白金又はパラジウムよりなる金属膜のパターニング
    方法。
  2. 【請求項2】前記マスク(14,24)はフォトレジストで
    あって、前記塩化物又は前記臭化物とともに前記有機溶
    剤により除去されることを特徴とする請求項1記載の白
    金又はパラジウムよりなる金属膜のパターニング方法。
  3. 【請求項3】前記有機溶剤はアセトン、エチルアルコー
    ル又はエチルエーテルであることを特徴とする請求項1
    記載の白金又はパラジウムよりなる金属膜のパターニン
    グ方法。
  4. 【請求項4】前記塩素含有ガスは塩素ガス、四塩化炭素
    又は三塩化ホウ素であり、前記臭素含有ガスは臭化水素
    であることを特徴とする請求項1記載の白金又はパラジ
    ウムよりなる金属膜のパターニング方法。
JP5278657A 1993-11-08 1993-11-08 白金又はパラジウムよりなる金属膜のパターニング方法 Pending JPH07130702A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5278657A JPH07130702A (ja) 1993-11-08 1993-11-08 白金又はパラジウムよりなる金属膜のパターニング方法
US08/288,182 US5679213A (en) 1993-11-08 1994-08-09 Method for patterning a metal film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5278657A JPH07130702A (ja) 1993-11-08 1993-11-08 白金又はパラジウムよりなる金属膜のパターニング方法

Publications (1)

Publication Number Publication Date
JPH07130702A true JPH07130702A (ja) 1995-05-19

Family

ID=17600343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5278657A Pending JPH07130702A (ja) 1993-11-08 1993-11-08 白金又はパラジウムよりなる金属膜のパターニング方法

Country Status (2)

Country Link
US (1) US5679213A (ja)
JP (1) JPH07130702A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0901157A2 (de) * 1997-08-01 1999-03-10 Siemens Aktiengesellschaft Strukturierungsverfahren
KR19990029609A (ko) * 1997-09-08 1999-04-26 디어터 크리스트, 베르너 뵈켈 높은 종횡비를 가진 구조물을 형성하는 방법
KR100224730B1 (ko) * 1996-12-17 1999-10-15 윤종용 반도체장치의 패턴 형성방법 및 이를 이용한 커패시터 제조방법
JP2000004010A (ja) * 1999-04-28 2000-01-07 Matsushita Electron Corp 容量素子の製造方法
US6199567B1 (en) 1996-06-03 2001-03-13 Mitsubishi Denki Kabushiki Kaisha Method and apparatus for manufacturing semiconductor device
US6245650B1 (en) 1999-01-28 2001-06-12 Nec Corporation Process for production of semiconductor device
US6432836B1 (en) * 1998-09-17 2002-08-13 Nec Corporation Cleaning method for semiconductor substrate and cleaning solution
KR100406738B1 (ko) * 2001-05-17 2003-11-20 아남반도체 주식회사 반도체 소자의 제조 방법
KR100491386B1 (ko) * 2001-09-26 2005-05-24 샤프 가부시키가이샤 산화 금속 박막 세정 방법
JP2006511088A (ja) * 2002-12-20 2006-03-30 インフィネオン テクノロジーズ アクチエンゲゼルシャフト コンデンサ構成体の製造方法およびコンデンサ構成体

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640038A (en) * 1995-11-22 1997-06-17 Vlsi Technology, Inc. Integrated circuit structure with self-planarized layers
EP0865079A3 (en) * 1997-03-13 1999-10-20 Applied Materials, Inc. A method for removing redeposited veils from etched platinum surfaces
US6323132B1 (en) 1998-01-13 2001-11-27 Applied Materials, Inc. Etching methods for anisotropic platinum profile
KR20010034127A (ko) 1998-01-13 2001-04-25 조셉 제이. 스위니 이방성 플라티늄 프로화일을 위한 에칭 방법
US6265318B1 (en) 1998-01-13 2001-07-24 Applied Materials, Inc. Iridium etchant methods for anisotropic profile
US6919168B2 (en) 1998-01-13 2005-07-19 Applied Materials, Inc. Masking methods and etching sequences for patterning electrodes of high density RAM capacitors
JP4023076B2 (ja) * 2000-07-27 2007-12-19 富士通株式会社 表裏導通基板及びその製造方法
US6949461B2 (en) * 2002-12-11 2005-09-27 International Business Machines Corporation Method for depositing a metal layer on a semiconductor interconnect structure
US20060040459A1 (en) * 2004-08-19 2006-02-23 Phan Tony T Method to produce thin film resistor with no resistor head using dry etch
US7214550B2 (en) * 2004-08-19 2007-05-08 Texas Instruments Incorporated Method to produce thin film resistor using dry etch
DE102006039915A1 (de) 2006-08-25 2008-03-20 Deutsches Zentrum für Luft- und Raumfahrt e.V. Halogenhaltige Schichten
JP5573251B2 (ja) * 2010-03-10 2014-08-20 セイコーエプソン株式会社 圧電アクチュエーターの製造方法
KR101586441B1 (ko) * 2014-09-17 2016-01-20 순천대학교 산학협력단 광전자소자용 팔라듐 금속층의 식각 방법
US10297497B2 (en) * 2017-01-19 2019-05-21 Texas Instruments Incorporated Sacrificial layer for platinum patterning
CN110970313B (zh) * 2019-11-14 2021-05-07 长江存储科技有限责任公司 焊垫结构及半导体结构的制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3923568A (en) * 1974-01-14 1975-12-02 Int Plasma Corp Dry plasma process for etching noble metal
JPS6292323A (ja) * 1985-10-17 1987-04-27 Nec Corp ドライエツチング方法
US5320709A (en) * 1993-02-24 1994-06-14 Advanced Chemical Systems International Incorporated Method for selective removal of organometallic and organosilicon residues and damaged oxides using anhydrous ammonium fluoride solution
US5384009A (en) * 1993-06-16 1995-01-24 Applied Materials, Inc. Plasma etching using xenon

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6199567B1 (en) 1996-06-03 2001-03-13 Mitsubishi Denki Kabushiki Kaisha Method and apparatus for manufacturing semiconductor device
KR100224730B1 (ko) * 1996-12-17 1999-10-15 윤종용 반도체장치의 패턴 형성방법 및 이를 이용한 커패시터 제조방법
US6387774B1 (en) * 1996-12-17 2002-05-14 Samsung Electronics Co., Ltd. Methods for forming patterned layers including notched etching masks
US6454956B1 (en) 1997-08-01 2002-09-24 Infineon Technologies Ag Structuring method
EP0901157A3 (de) * 1997-08-01 2000-09-13 Siemens Aktiengesellschaft Strukturierungsverfahren
EP0901157A2 (de) * 1997-08-01 1999-03-10 Siemens Aktiengesellschaft Strukturierungsverfahren
KR19990029609A (ko) * 1997-09-08 1999-04-26 디어터 크리스트, 베르너 뵈켈 높은 종횡비를 가진 구조물을 형성하는 방법
US6432836B1 (en) * 1998-09-17 2002-08-13 Nec Corporation Cleaning method for semiconductor substrate and cleaning solution
US6245650B1 (en) 1999-01-28 2001-06-12 Nec Corporation Process for production of semiconductor device
KR100356528B1 (ko) * 1999-01-28 2002-10-18 닛뽄덴끼 가부시끼가이샤 반도체 장치의 제조 방법
JP2000004010A (ja) * 1999-04-28 2000-01-07 Matsushita Electron Corp 容量素子の製造方法
KR100406738B1 (ko) * 2001-05-17 2003-11-20 아남반도체 주식회사 반도체 소자의 제조 방법
KR100491386B1 (ko) * 2001-09-26 2005-05-24 샤프 가부시키가이샤 산화 금속 박막 세정 방법
JP2006511088A (ja) * 2002-12-20 2006-03-30 インフィネオン テクノロジーズ アクチエンゲゼルシャフト コンデンサ構成体の製造方法およびコンデンサ構成体
US8008161B2 (en) 2002-12-20 2011-08-30 Infineon Technologies Ag Capacitor assemblies

Also Published As

Publication number Publication date
US5679213A (en) 1997-10-21

Similar Documents

Publication Publication Date Title
JPH07130702A (ja) 白金又はパラジウムよりなる金属膜のパターニング方法
US6709610B2 (en) Isotropic dry cleaning process for noble metal integrated circuit structures
US4132586A (en) Selective dry etching of substrates
JPH0245927A (ja) エッチング方法
JPH02244507A (ja) インジウムすず酸化物薄層のエッチング方法及び透明電気導電パターンの形成方法
EP1053566B1 (en) Method and composition for dry photoresist stripping in semiconductor fabrication
JP3571784B2 (ja) 半導体装置の配線形成方法
JPH0786244A (ja) ドライエッチング方法
JPH01214074A (ja) 超伝導性酸化物材料薄膜の製造方法
US6811959B2 (en) Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks
JPH0466345B2 (ja)
JPH11111695A (ja) 白金薄膜パターンの形成方法及び半導体装置の製造方法
US6613680B2 (en) Method of manufacturing a semiconductor device
JP2001196377A (ja) 半導体装置の製造方法
JPH07201856A (ja) 銅配線の形成方法
JP2746494B2 (ja) レジスト除去方法
JPH05206082A (ja) 半導体装置の製造方法
KR20010112086A (ko) 반도체 장치의 제조 방법
JPH04150026A (ja) 半導体装置の製造方法
JPH05275393A (ja) ドライエッチング方法
JP3387034B2 (ja) 金属膜の表面処理プロセスおよび半導体メタライゼーションの製造プロセス
KR950014943B1 (ko) 금속층 식각시 생성된 실리콘 잔류물 제거방법
JPH04343422A (ja) クリーン化ドライエッチング方法
JP3211312B2 (ja) ドライエッチング方法
JPH08321485A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020806