KR100491386B1 - 산화 금속 박막 세정 방법 - Google Patents

산화 금속 박막 세정 방법 Download PDF

Info

Publication number
KR100491386B1
KR100491386B1 KR10-2002-0058366A KR20020058366A KR100491386B1 KR 100491386 B1 KR100491386 B1 KR 100491386B1 KR 20020058366 A KR20020058366 A KR 20020058366A KR 100491386 B1 KR100491386 B1 KR 100491386B1
Authority
KR
South Korea
Prior art keywords
wafer
silicon wafer
photoresist
platinum
organic solvent
Prior art date
Application number
KR10-2002-0058366A
Other languages
English (en)
Other versions
KR20030027737A (ko
Inventor
주앙웨이-웨이
장펑옌
수성텅
리팅카이
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20030027737A publication Critical patent/KR20030027737A/ko
Application granted granted Critical
Publication of KR100491386B1 publication Critical patent/KR100491386B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B08CLEANING
    • B08BCLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B3/00Cleaning by methods involving the use or presence of liquid or steam
    • B08B3/04Cleaning involving contact with liquid
    • B08B3/10Cleaning involving contact with liquid with additional treatment of the liquid or of the object being cleaned, e.g. by heat, by electricity or by vibration
    • B08B3/12Cleaning involving contact with liquid with additional treatment of the liquid or of the object being cleaned, e.g. by heat, by electricity or by vibration by sonic or ultrasonic vibrations
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S134/00Cleaning and liquid contact with solids
    • Y10S134/902Semiconductor wafer

Abstract

본 발명은 실리콘 웨이퍼 상의 산화 금속 박막을 세정하는 방법에 관한 것으로서, 유기 용매내에 웨이퍼를 침지시키는 단계, 질소 분위기에서 웨이퍼를 건조시키는 단계, 및 약 200℃ 의 온도로 부분적인 진공상태의 산소 분위기에서 웨이퍼로부터 포토레지스트를 제거하는 단계를 포함한다. 또한, 극성 유기 용매내에 웨이퍼를 침지시켜 웨이퍼가 침지되어 있는 동안 초음파 처리를 받게 함으로써 이 웨이퍼를 세정할 수 있다.

Description

산화 금속 박막 세정 방법 {METHOD OF METAL OXIDE THIN FILM CLEANING}
본 발명은 백금 전극을 건식 에칭한 후 염화 백금 잔여물을 제거하기 위해 유기 용매를 이용하여 산화 금속 박막을 세정하는 방법에 관한 것이다.
산화 금속 박막은 강유전체 및 반도체 장치에서 널리 응용된다. 백금 금속 박막은 장치 전극용으로 흔히 사용되는 재료이다. 장치를 제조하는 동안, 백금 금속 박막을 에칭 처리하여 실리콘 웨이퍼상에 장치 패턴을 형성한다. 백금 에칭을 위한 최상의 기술은 염화물 함유 가스를 이용하는 건식 에칭 공정이다. 건식 에칭동안, 염화물 함유 가스는 백금 금속과 반응하여 비휘발성 염화 백금 함유 화합물을 형성하여 백금이 제거되지만, 형성된 구조의 다른 부분상에는 염화 백금 함유 화합물이 남게 되거나 포토레지스트 측벽을 따라 펜스 (fence) 가 형성된다. 이러한 염화 백금 함유 에칭 부산물은 휘발성이 아니기 때문에 동적 진공 시스템에 의해 제거될 수 없다. 따라서, 패턴화된 산화 금속 박막으로부터 염화 백금 함유 에칭 부산물을 제거하기 위한 웨이퍼 세정이 필요하다.
실리콘 웨이퍼상에 산화 금속 박막을 세정하는 방법은, 제 1 실시예에서, 테트라히드로푸란과 같은 유기 용매내에 웨이퍼를 약 12시간동안 침지시키는 단계, 질소 분위기에서 웨이퍼를 건조시키는 단계, 및 약 200℃ 의 온도로 부분적인 진공상태의 산소 분위기에서 웨이퍼로부터 포토레지스트를 제거하는 단계를 포함한다.
본 발명의 제 2 실시예는, 테트라히드로푸란 및 에테르로 구성되는 용매 그룹중에서 선택된 극성 유기 용매내에 실리콘 웨이퍼를 침지시키는 단계, 약 10분 내지 40분동안 극성 유기 용매내에 실리콘 웨이퍼가 침지되어 있는 동안 실리콘 웨이퍼에 초음파를 가하는 단계, 약 200℃ 의 온도로 부분적인 진공 상태하의 산소 분위기에서 실리콘 웨이퍼로부터 포토레지스트를 제거하는 단계, 제 2 유기 용매내에 실리콘 웨이퍼를 침지시키는 단계, 실리콘 웨이퍼에 초음파를 약 5분 내지 20분동안 가하는 단계; 및 실리콘 웨이퍼를 질소 분위기에서 건조시키는 단계를 포함한다.
본 발명의 목적은 산화 금속 패턴 웨이퍼로부터 염화 백금 함유 건식 에칭 잔여물을 세정하는 방법을 제공하는 것이다.
본 발명의 본질을 빨리 파악할 수 있도록 본 발명의 개요 및 목적을 개시하였다. 첨부된 도면과 함께 본 발명의 바람직한 실시예의 상세한 설명을 참조함으로써 본 발명을 더욱 깊게 이해할 수 있다.
본 발명의 방법에서는 웨이퍼로부터 염화 백금 함유 화합물을 세정하기 위해 유기 용매를 이용한다. 가장 효과적인 용매는 테트라히드로푸란 (C4H8O 즉, THF) 이다. 백금 에칭되어 오염된 웨이퍼를 THF 내에 12시간동안 침지시킨 후 또는 그 오염된 웨이퍼를 THF 혹은 에테르내에 침지시켜 웨이퍼를 초음파 세정 처리한 후, 웨이퍼의 주사 전자 현미경 (SEM) 사진은, 포토레지스트층이 제거된 후 깨끗한 산화 금속 박막 패턴을 나타낸다.
본 발명의 방법을 실증하기 위해, 강유전체 납-게르마늄 산화물 (Pb5Ge3O11) (PGO) 패턴화된 웨이퍼상에서 실험을 수행하였다. 테스트받는 집적된 박막은 Pt/PGO/Pt/Ti/SiO2/Si 였다. 포토레지스트를 백금 전극의 최상위면에 증착시켜 패턴화하였다. 이 백금을 염화물 함유 가스를 이용하여 에칭한다. 건식 에칭후, 웨이퍼를 세정하기 위해 도 1 의 S1 내지 S4 단계를 수행한다.
본 발명의 제 1 실시예에서, 실험에 의해 웨이퍼를 테트라히드로푸란 (THF) , 아세톤, 디에틸 에테르, 및 아세틸 아세톤을 포함하는 유기 용매내에 침지시킴으로써 세정한다 (S2). 모든 용매는 순수한 형태로서 사용된다. 12시간 후, 웨이퍼를 용매로부터 제거하고 순수한 질소 가스 흐름 하에서 건조시킨다 (S3). 약 200℃ 의 온도로 부분적인 진공상태의 산소 분위기에서 포토레지스트를 제거한다 (S4). 그 결과는 도 2 내지 도 5 에서 주사 전자 현미경 (SEM) 사진으로서 도시되어 있다. 명백하게, THF 를 세정 용매로 이용함으로써 최상의 결과를 얻게 되었다.
도 2 및 도 3 은, 각각 x4,300 및 x19,000 에서의 웨이퍼 사진이며 THF 내에서 오염된 웨이퍼를 세정한 결과를 나타낸다. 이 웨이퍼는 Pt/PGO/Pt/ 층의 깨끗한 표면 및 선명한 집적을 보여준다. 도 4 에서의 에테르 또는 도 5 에서의 아세톤은, 본 발명의 방법을 설명하는 실시예에서 깨끗한 표면을 제공하는데 있어서 THF 만큼 효과적이지 못한다. 도 5 의 아세틸 아세톤은 건식 백금 잔여물을 제거하며 또한 PGO 박막을 제거하지만, 이것은 바람직한 결과가 아니다. 본 발명의 방법인 세정 공정 이후 강유전체 성질은 전혀 열화되지 않는다. 메모리 윈도우는 유지되며 THF 세정 공정 전과 대략 같다. THF 는 산화 금속 웨이퍼의 세정 응용 분야에 있어서 뛰어난 용매이다.
본 발명의 방법의 제 1 실시예에서처럼, 본 발명의 방법의 제 2 실시예를 강유전체 PGO 패턴화된 웨이퍼 상에서의 실험을 통해 실증하였다. 테스트받는 집적 박막은 Pt/PGO/Pt/Ti/SiO2/Si 이다. 포토레지스트를 백금 전극의 최상위면에 증착시켜 패턴화한다. 이 백금을 염화물 함유 가스를 이용하여 에칭한다. 건식 에칭후, 웨이퍼를 세정하기 위해 도 6 의 S60 내지 S65 단계를 수행한다.
본 발명의 제 2 실시예에서, 실험에 의해 THF 및 디에틸 에테르와 같은 극성 유기 용매내에 웨이퍼를 침지시킴으로써 세정한다. 이 웨이퍼를 용매 내에서 약 10 분 내지 40 분 동안 초음파 세정을 수행하면서 침지시키고 (S61), 다음으로, 순수한 질소 가스 흐름에서 건조시킨다. 본 발명의 방법의 이러한 단계를 위한 장치에는, 컨테이너의 외주부 상에 장착된 초음파 트랜듀서를 갖는, 웨이퍼로 채워진 컨테이너가 있다. 제 2 용기가 수조 (water bath) 내에 배치되고, 이 용기는 용매 및 세정할 웨이퍼를 포함한다. 약 200℃ 의 온도로 부분적인 진공상태의 산소 분위기에서 포토레지스트를 제거한다 (S63). 포토레지스트로부터 발생가능한 어떠한 잔여물이라도 제거하기 위해, 약 5분 내지 20분동안 극성 유기 용매내에 웨이퍼를 침지시켜 두고 초음파로 다시 세정한다 (S64). 용매 및 초음파 세정 결과를 측정하기 위해, SEM 으로 촬영하여 도 7 내지 도 16 에 나타내었다 (S65).
도 7 은 백금 전극의 염화물 가스 에칭 이후 초기 패턴화된 표면의 SEM 사진이고, 도 8 은 포토레지스트 제거 이후 초기 패턴화된 표면의 사진이다. 염화물 가스 건식 에칭 공정은 휘발성 백금 화합물을 생성하지 않기 때문에, 에칭된 염화 백금 잔여물은 웨이퍼 표면상에 남게 된다. 이러한 형태의 잔여물은 PGO 또는 백금 표면에 대하여 부착성이 양호하지 못하며, 따라서 초음파 세정 공정과 함께 극성 유기 용매를 이용함으로써 이러한 잔여물을 제거할 수 있다.
염화 백금 가스 건식 에칭 이후, THF 또는 에테르와 같은 극성 유기 용매내에 웨이퍼를 침지시키고 이후 용매내에 웨이퍼가 위치하는 동안 10분 내지 40분 동안 초음파 세정 공정을 수행한다. 이 공정 자체는 도 9 에 도시된 바와 같이 포토레지스트를 제거하지 않는다. 포토레지스트는 약 200℃ 의 온도로 부분적인 진공상태의 산소 분위기에서 종래 기술에 의해 제거되지만, 포토레지스트 제거 단계는 염화 백금 에칭 잔여물을 제거하지 않는다. 도 10 에 도시된 바와 같이 포토레지스트가 제거된 후, 도 11 및 도 12 에 도시된 바와 같이 모든 염화 백금 에칭 잔여물이 제거된다. 도 13 및 도 14 는 초음파 세정 공정용으로 에테르 용매를 이용한 결과를 나타낸다. 도 15 및 도 16 에 도시된 바와 같이, 일부 잔여물은 포토레지스트가 제거된 후에도 패턴화된 표면상에 남아 있다. 초음파를 이용하여 THF 또는 에테르와 같은 극성 유기 용매내의 웨이퍼를 한번 더 세정한다. 제 2 세정 공정으로 인해 모든 염화 백금 에칭 잔여물이 제거된다.
다른 실시예에서, 포토레지스트를 초기 염화 백금 에칭된 웨이퍼로부터 초기에 제거하고, 이 웨이퍼를 극성 유기 용매내에 침지시키고 초음파 세정을 받게 한다. 그 결과로 이러한 공정은 백금 최상위 전극을 제거하는 한편 염화 백금 에칭 잔여물도 세정한다.
상기한 바와 같이, 산화 금속 박막을 세정하는 방법을 설명하였다. 본 발명은 첨부된 청구범위에 한정된 바와 같이 본 발명의 사상 및 범위 내에서 다양하게 변형 및 수정될 수 있다.
염화물 가스 건식 에칭 공정은 휘발성 백금 화합물을 생성하지 않기 때문에, 에칭된 염화 백금 잔여물은 웨이퍼 표면상에 남게 된다. 이러한 형태의 잔여물은 PGO 또는 백금 표면에 대하여 부착성이 양호하지 않으므로, 초음파 세정 공정과 함께 극성 유기 용매를 이용함으로써 이러한 잔여물을 제거할 수 있다.
초음파를 이용하여 THF 또는 에테르와 같은 극성 유기 용매내의 웨이퍼를 한번 더 세정한다. 제 2 세정 공정으로 인해 모든 염화 백금 에칭 잔여물이 제거된다.
도 1 은 본 발명의 제 1 실시예를 나타내는 흐름도.
도 2 내지 5 는 본 발명의 방법의 제 1 실시예에 따른 다양한 유기 용매에서 세정되는 PGO 패턴의 SEM 사진.
도 6 은 본 발명의 제 2 실시예를 나타내는 흐름도.
도 7 내지 16 은 본 발명의 방법의 제 2 실시예에 따른 다양한 유기 용매에서 세정되는 PGO 패턴의 SEM 사진.

Claims (8)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 실리콘 웨이퍼의 표면으로부터 염화 백금 에칭 잔류물을 제거하는 방법으로서,
    a) 그 상부에 증착되는 포토레지스트 및 염화 백금 에칭 잔류물을 포함하는 표면을 갖는 실리콘 웨이퍼를 제공하는 단계,
    b) 테트라히드로푸란 및 에테르로 이루어지는 그룹으로부터 선택되는 제 1 극성 유기 용매에 상기 실리콘 웨이퍼를 침지시키는 단계,
    c) 약 200 ℃ 의 온도로 진공 하의 산소 분위기에서, 상기 실리콘 웨이퍼로부터 상기 포토레지스트를 제거하는 단계,
    d) 상기 실리콘 웨이퍼의 표면 상에 잔류하는 임의의 포토레지스트 잔류물을 제거하기 위하여, 제 2 극성 유기 용매에 상기 실리콘 웨이퍼를 침지시키는 단계,
    e) 상기 실리콘 웨이퍼에 초음파를 약 5 분 내지 약 20 분 동안 인가하는 단계, 및
    f) 상기 실리콘 웨이퍼를 질소 분위기에서 건조시키는 단계를 연속적으로 포함하며,
    상기 단계 d) 및 단계 e) 는 상기 실리콘 웨이퍼의 상기 표면으로부터 상기 염화 백금 에칭 잔류물을 제거하는 염화 백금 에칭 잔류물의 제거 방법.
KR10-2002-0058366A 2001-09-26 2002-09-26 산화 금속 박막 세정 방법 KR100491386B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/965,581 2001-09-26
US09/965,581 US6457479B1 (en) 2001-09-26 2001-09-26 Method of metal oxide thin film cleaning

Publications (2)

Publication Number Publication Date
KR20030027737A KR20030027737A (ko) 2003-04-07
KR100491386B1 true KR100491386B1 (ko) 2005-05-24

Family

ID=25510171

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0058366A KR100491386B1 (ko) 2001-09-26 2002-09-26 산화 금속 박막 세정 방법

Country Status (5)

Country Link
US (1) US6457479B1 (ko)
EP (1) EP1306895A3 (ko)
JP (1) JP2003100712A (ko)
KR (1) KR100491386B1 (ko)
TW (1) TW553781B (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8103496B1 (en) 2000-10-26 2012-01-24 Cypress Semicondutor Corporation Breakpoint control in an in-circuit emulation system
US8176296B2 (en) 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
US7765095B1 (en) 2000-10-26 2010-07-27 Cypress Semiconductor Corporation Conditional branching in an in-circuit emulation system
US8149048B1 (en) 2000-10-26 2012-04-03 Cypress Semiconductor Corporation Apparatus and method for programmable power management in a programmable analog circuit block
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
US8160864B1 (en) 2000-10-26 2012-04-17 Cypress Semiconductor Corporation In-circuit emulator and pod synchronized boot
JP2003115576A (ja) * 2001-10-03 2003-04-18 Matsushita Electric Ind Co Ltd 電子デバイスの製造方法
US7406674B1 (en) 2001-10-24 2008-07-29 Cypress Semiconductor Corporation Method and apparatus for generating microcontroller configuration information
US8078970B1 (en) 2001-11-09 2011-12-13 Cypress Semiconductor Corporation Graphical user interface with user-selectable list-box
US8042093B1 (en) 2001-11-15 2011-10-18 Cypress Semiconductor Corporation System providing automatic source code generation for personalization and parameterization of user modules
US7770113B1 (en) 2001-11-19 2010-08-03 Cypress Semiconductor Corporation System and method for dynamically generating a configuration datasheet
US6971004B1 (en) 2001-11-19 2005-11-29 Cypress Semiconductor Corp. System and method of dynamically reconfiguring a programmable integrated circuit
US8069405B1 (en) 2001-11-19 2011-11-29 Cypress Semiconductor Corporation User interface for efficiently browsing an electronic document using data-driven tabs
US7844437B1 (en) 2001-11-19 2010-11-30 Cypress Semiconductor Corporation System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit
US7774190B1 (en) 2001-11-19 2010-08-10 Cypress Semiconductor Corporation Sleep and stall in an in-circuit emulation system
US8103497B1 (en) 2002-03-28 2012-01-24 Cypress Semiconductor Corporation External interface for event architecture
US7308608B1 (en) 2002-05-01 2007-12-11 Cypress Semiconductor Corporation Reconfigurable testing system and method
US7761845B1 (en) 2002-09-09 2010-07-20 Cypress Semiconductor Corporation Method for parameterizing a user module
KR100532950B1 (ko) * 2003-04-16 2005-12-02 주식회사 하이닉스반도체 웨이퍼 습식 세정 방법
US7295049B1 (en) 2004-03-25 2007-11-13 Cypress Semiconductor Corporation Method and circuit for rapid alignment of signals
US8069436B2 (en) 2004-08-13 2011-11-29 Cypress Semiconductor Corporation Providing hardware independence to automate code generation of processing device firmware
US8286125B2 (en) 2004-08-13 2012-10-09 Cypress Semiconductor Corporation Model for a hardware device-independent method of defining embedded firmware for programmable systems
US7332976B1 (en) 2005-02-04 2008-02-19 Cypress Semiconductor Corporation Poly-phase frequency synthesis oscillator
US7400183B1 (en) 2005-05-05 2008-07-15 Cypress Semiconductor Corporation Voltage controlled oscillator delay cell and method
US8089461B2 (en) 2005-06-23 2012-01-03 Cypress Semiconductor Corporation Touch wake for electronic devices
US8085067B1 (en) 2005-12-21 2011-12-27 Cypress Semiconductor Corporation Differential-to-single ended signal converter circuit and method
US8067948B2 (en) 2006-03-27 2011-11-29 Cypress Semiconductor Corporation Input/output multiplexer bus
US8092083B2 (en) 2007-04-17 2012-01-10 Cypress Semiconductor Corporation Temperature sensor with digital bandgap
US7737724B2 (en) 2007-04-17 2010-06-15 Cypress Semiconductor Corporation Universal digital block interconnection and channel routing
US8040266B2 (en) 2007-04-17 2011-10-18 Cypress Semiconductor Corporation Programmable sigma-delta analog-to-digital converter
US8130025B2 (en) 2007-04-17 2012-03-06 Cypress Semiconductor Corporation Numerical band gap
US9564902B2 (en) 2007-04-17 2017-02-07 Cypress Semiconductor Corporation Dynamically configurable and re-configurable data path
US8026739B2 (en) 2007-04-17 2011-09-27 Cypress Semiconductor Corporation System level interconnect with programmable switching
US8516025B2 (en) 2007-04-17 2013-08-20 Cypress Semiconductor Corporation Clock driven dynamic datapath chaining
US8266575B1 (en) 2007-04-25 2012-09-11 Cypress Semiconductor Corporation Systems and methods for dynamically reconfiguring a programmable system on a chip
US9720805B1 (en) 2007-04-25 2017-08-01 Cypress Semiconductor Corporation System and method for controlling a target device
US8065653B1 (en) 2007-04-25 2011-11-22 Cypress Semiconductor Corporation Configuration of programmable IC design elements
US8049569B1 (en) 2007-09-05 2011-11-01 Cypress Semiconductor Corporation Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
US9448964B2 (en) 2009-05-04 2016-09-20 Cypress Semiconductor Corporation Autonomous control in a programmable system
US8128755B2 (en) * 2010-03-03 2012-03-06 L'air Liquide Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Cleaning solvent and cleaning method for metallic compound
KR101559847B1 (ko) * 2014-01-10 2015-10-13 한국기계연구원 저온 소결법을 이용한 전극 제조방법
KR101604400B1 (ko) 2014-02-10 2016-03-18 한국기계연구원 저온 소결법을 이용한 전극 제조장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130702A (ja) * 1993-11-08 1995-05-19 Fujitsu Ltd 白金又はパラジウムよりなる金属膜のパターニング方法
KR19990059053A (ko) * 1997-12-30 1999-07-26 김영환 반도체 소자의 세정 방법
KR20010085591A (ko) * 2000-02-25 2001-09-07 마티네즈 길러모 플라즈마 에칭 잔류물 제거
KR20010112086A (ko) * 2000-06-07 2001-12-20 가네꼬 히사시 반도체 장치의 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561082A (en) * 1992-07-31 1996-10-01 Kabushiki Kaisha Toshiba Method for forming an electrode and/or wiring layer by reducing copper oxide or silver oxide
US5911837A (en) * 1993-07-16 1999-06-15 Legacy Systems, Inc. Process for treatment of semiconductor wafers in a fluid
US6030754A (en) * 1996-02-05 2000-02-29 Texas Instruments Incorporated Photoresist removal without organic solvent following ashing operation
JP2836562B2 (ja) * 1996-02-08 1998-12-14 日本電気株式会社 半導体ウェハのウェット処理方法
US6045624A (en) * 1996-09-27 2000-04-04 Tokyo Electron Limited Apparatus for and method of cleaning objects to be processed
EP0907203A3 (de) * 1997-09-03 2000-07-12 Siemens Aktiengesellschaft Strukturierungsverfahren
US6004886A (en) * 1997-10-30 1999-12-21 National Science Council Liquid phase deposition method for forming silicon dioxide film on HGCDTE or other II-VI semiconductor substrate
US6211126B1 (en) * 1997-12-23 2001-04-03 Advanced Technology Materials, Inc. Formulations including a 1, 3-dicarbonyl compound chelating agent for stripping residues from semiconductor substrates
US6105588A (en) * 1998-05-27 2000-08-22 Micron Technology, Inc. Method of resist stripping during semiconductor device fabrication
KR100464305B1 (ko) * 1998-07-07 2005-04-13 삼성전자주식회사 에챈트를이용한pzt박막의청소방법
US6107202A (en) * 1998-09-14 2000-08-22 Taiwan Semiconductor Manufacturing Company Passivation photoresist stripping method to eliminate photoresist extrusion after alloy
DE19935131B4 (de) * 1999-07-27 2006-01-26 Infineon Technologies Ag Verfahren zur Beseitigung von Redepositionen von einem Wafer
JP2001100436A (ja) * 1999-09-28 2001-04-13 Mitsubishi Gas Chem Co Inc レジスト剥離液組成物

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130702A (ja) * 1993-11-08 1995-05-19 Fujitsu Ltd 白金又はパラジウムよりなる金属膜のパターニング方法
KR19990059053A (ko) * 1997-12-30 1999-07-26 김영환 반도체 소자의 세정 방법
KR20010085591A (ko) * 2000-02-25 2001-09-07 마티네즈 길러모 플라즈마 에칭 잔류물 제거
KR20010112086A (ko) * 2000-06-07 2001-12-20 가네꼬 히사시 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
JP2003100712A (ja) 2003-04-04
EP1306895A3 (en) 2004-07-28
US6457479B1 (en) 2002-10-01
EP1306895A2 (en) 2003-05-02
KR20030027737A (ko) 2003-04-07
TW553781B (en) 2003-09-21

Similar Documents

Publication Publication Date Title
KR100491386B1 (ko) 산화 금속 박막 세정 방법
US8617993B2 (en) Method of reducing pattern collapse in high aspect ratio nanostructures
US8058181B1 (en) Method for post-etch cleans
JP2581268B2 (ja) 半導体基板の処理方法
JPH11260785A (ja) フォトレジスト材料とエッチング残留物の除去方法
US6458650B1 (en) CU second electrode process with in situ ashing and oxidation process
JPH09102483A (ja) 半導体基板上にシリコン材料の上部構造体を形成する製造方法
US5803980A (en) De-ionized water/ozone rinse post-hydrofluoric processing for the prevention of silicic acid residue
US6066572A (en) Method of removing carbon contamination on semiconductor substrate
KR20010043824A (ko) 반도체 처리장치 부품용 세정액 및 세정방법
JP3185732B2 (ja) 基板表面金属汚染除去方法
KR20010112355A (ko) 산화물의 에칭이 감소된 잔사의 제거 방법
JPH0766168A (ja) 半導体製造方法および半導体製造装置
JPH056884A (ja) シリコンウエハーの洗浄方法
JPH09190994A (ja) ケイ酸残留物の生成を防止のためのフッ酸処理後の脱イオン水/オゾン洗浄
JP3701193B2 (ja) 半導体装置の製造方法
US20220044924A1 (en) Semiconductor structure processing method and manufacturing method
JPH10116806A (ja) 半導体ウエハの洗浄方法
KR100595140B1 (ko) 화학 잔류물을 효과적으로 제거하기 위한 웨이퍼 세정 방법
JPH0451520A (ja) 半導体装置の製造方法
KR0168208B1 (ko) 다중합체 제거방법
KR20050071115A (ko) 반도체 제조 공정에서 에칭 얼룩 제거방법
KR100598287B1 (ko) 반도체 소자의 세정 방법
KR20060020825A (ko) 반도체 소자의 세정 방법
KR100213221B1 (ko) 웨이퍼 세정액 및 이를 이용한 웨이퍼 세정방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110421

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee