JP2006511088A - コンデンサ構成体の製造方法およびコンデンサ構成体 - Google Patents

Abstract

本発明は、とりわけ、少なくとも３つの電極（１１４ａ、１１８ａおよび１２２ｂ）を内蔵するコンデンサアセンブリを製造する方法に関するものである。コンデンサアセンブリ（１１０）は、電極（１１４ａ、１１８ａおよび１２２ｂ）の数より少ない数のリソグラフィプロセスを用いて製造される。また、本発明は、メタライゼーション層間にある２つ以上の中間層上にわたって形成されたコンデンサアセンブリに関する。この回路構成は、高いキャパシタンス密度を有し、より簡単に製造することができる。本発明は、さらに、ドライエッチングプロセスによってまず電極層を作り込むようにしたコンデンサアセンブリの製造方法に関する。電極層の残留物は、ウェット化学処理法によって除去する。これらの本発明の技術的手段によって、優れた電気特性を持つコンデンサの製造が可能となる。

Description

本発明は、積層構造が作製されるコンデンサ構成体の製造方法に関する。この積層構造は、下記に記載する順序で積層された構成部分よりなる：
−ベース電極用のベース電極層、
−ベース誘電体、
−カバー電極用のカバー電極層。

そのような形態のコンデンサは、集積回路構成体の分野でＭＩＭ（金属−絶縁体−金属（ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌ））コンデンサとしても知られているが、これらの電極層や電極は必ずしも金属あるいは合金で形成する必要はない。例えば、ドープトポリシリコンで形成された電極もある。これらの電極は、通常、抵抗率が１０^−３Ωｃｍ以下である。これらの電極間には、通常１０^１２Ωｃｍ以上の電気抵抗率を持つ誘電体が配設される。

多くの用途において、現在、集積回路中のコンデンサの直線性および品質に関して独特の問題が存在する。また、集積コンデンサの製造を可能な限り簡単化するべきである。

さらに、必要な単位面積当たりのキャパシタンスを可能な限り大きくするべきである。専門論文、とりわけ、Ｎ．Ｆｅｉｌｃｈｅｎｆｅｌｄによる「ワイヤレス回路用の高性能かつ低複雑性の０．１８μｍ ＳｉＧｅ ＢｉＣＭＯＳ技術」（ＩＥＥＥ ＢＣＴＭ １１．３、１９７〜２００ページ）には、単位面積当たり２倍のキャパシタンスを持ついわゆるデュアルＭＩＭコンデンサが開示されている。

本発明の目的は、コンデンサ構成体を製造する簡単な方法、特に、高品質で高い直線性および／または高い単位面積当たりキャパシタンスを有するコンデンサ構成体を製造する簡単な方法を提供することにある。また、本発明は、このような特性を持つコンデンサ構成体を提供せんとするものである。

本発明の方法に関する目的は、請求項１記載の方法によって達成される。また、さらなる態様は、従属請求項に記載される。

本発明は、技術開発の目的は可能な限り最高の単位面積当たりキャパシタンスを提供することにあるという考えに基づいたものである。これは、例えば、できるだけ高い誘電率を持つ誘電体を選択することにより達成することができる。しかしながら、最小許容厚さおよび、従って、単位面積当たり最大キャパシタンスは、実用寿命および絶縁耐力に関して製品に求められる条件によって決まる。一例として、厚さ約４５ｎｍの窒化シリコンＳｉＮ膜の場合、製品の実用寿命１５年、総表面積２．３ｍｍ^２、動作電圧３．６Ｖで約１．３０ｆＦ／μｍ^２（フェムトファラド／平方マイクロメートル）のキャパシタンスが達成される。さらに厚さを減じると、製品使用の基礎としている１５年の寿命を待たずして故障に至ることもあり、故に、膜厚をこれ以上薄くすることは不可能である。全キャパシタンスが大きくするには、それだけ製品内部の面積を大きくすることが要求され、従ってそれだけチップ価格が高くなる。

他方、本発明は、各固の電極をパターニングすることに伴う費用が、２つのメタライゼーション層間に配設する電極数を増やすことを妨げる要因になっているという考えに立つものである。この費用は、さらに何らかの対策が取られない限り、電極数に比例して増大する。

したがって、本発明の方法では、冒頭に述べた方法ステップに加えて、ベース誘電体層とカバー電極層との間に少なくとも１つの中心電極層およびカバー誘電体層を配設する。これらのカバー電極層および中心電極層は、第１のリソグラフィ処理を用いてパターニングする。次に、プレパターニングしたカバー電極層およびベース電極層を第２のリソグラフィ処理を用いてパターニングする。

したがって、本発明の方法は、３つの電極に対してリソグラフィ処理が２つしか要らない。これによって、電極数とコンデンサ構成体をパターニングするのに必要なリソグラフィ処理の数との間の正比例様関係は解消される。その結果、このプロセスに伴うリソグラフィおよびエッチングステップの数が著しく少なくなる。コンデンサ構成体で互いに重ねられる電極の数が多くなればなるほど、この効果はより明確になる。

本発明による方法の基本的考え方は、まず、必要な電極用の電極層を有する積層構造を作り出すということである。そして、積層構造の上部、例えば、２つの上部電極層、あるいは２つ以上の電極層よりなる上部積層構造を第１のリソグラフィ処理でパターニングする。次に、上部積層構造中の両方の電極層、すなわち第１のリソグラフィ処理を用いてパターニング済みの電極層と、第１のリソグラフィ処理ではパターニングされなかった電極層とを第２のリソグラフィ処理で同時にパターニングする。

本発明の方法の一実施態様においては、ベース誘電体層とカバー電極層との間に少なくとも２つの中心電極層からなる積層構造が形成される。中心電極層を形成した後、次の中心電極層を形成する前に、その都度それらの隣接する中心電極層の間に配設する形で中心誘電体層を形成する。したがって、この実施態様の最も簡単な場合では、コンデンサ構成体は少なくとも４つの電極を持つことになる。各中心電極はその上下にキャパシタンスを得るために使用される。一例として、５つの電極を使用すると、そのコンデンサ構成体のキャパシタンスは３電極のコンデンサ構成と比べて倍になり、他方３電極のコンデンサ構成体は、２電極のコンデンサ構成体と比べてキャパシタンスまたは単位面積当たりキャパシタンスが倍になる。また、例えば、５電極のコンデンサ構成体を製造するのに必要なリソグラフィ処理は３つだけである。

本発明の方法のさらに他の実施態様においては、第１のリソグラフィ処理時に、カバー電極層と中心電極層との間に配設する少なくとも１つの電極層をカバー電極層と共にパターニングする。その上、第１のリソグラフィ処理時に、中心電極層とベース電極層との間に配設する少なくとも１つの電極層、例えば中心電極層と接触する電極層を中心電極層と共にパターニングする。しかしながら、ベース電極層自体は第１のリソグラフィ処理時にはパターニングしない。

この実施態様では、第２のリソグラフィ処理時に、カバー電極層およびカバー電極層と中心電極層との間に配設する電極層をパターニングする。ベース電極層およびベース電極層と中心電極との間に配設する少なくとも１つの電極層もこの第２のリソグラフィ処理時にパターニングする。この場合、ベース電極層とは別にパターニングする電極層も第１のリソグラフィ処理ではパターニングされていない。

この実施態様では、コンデンサ構成体は少なくとも６つの電極を含む。各々他の電極とは異なる電極形状を持つ６つの電極をパターニングするのに要するリソグラフィ処理は、僅か３つである。しかしながら、同じ方法を用いて、さらに多くの電極、例えば９電極を有するコンデンサ構成体を製造することもできる。９電極の場合は、各電極の個別のパターニングに必要なリソグラフィ処理が４つで済む。

さらにもう一つの実施態様においては、積層構造の少なくとも２つの非隣接の電極層をパターニングする第３のリソグラフィ処理を、初めの２つのリソグラフィ処理の後に行う。しかしながら、第３のリソグラフィ処理でパターニングするこれらの電極層間にある電極層は、第３のリソグラフィ処理ではパターニングしない。これらの措置によって、はじめの２つのリソグラフィ処理を用いて作製された階段状構成をさらに改善することが可能である。

本発明の方法のさらにもう一つの実施態様においては、リソグラフィ処理を行っているとき、そのリソグラフィ処理で最後にエッチングした電極層の下にある少なくとも１つ誘電体層でエッチングを止める。一つの構成においては、全エッチングをドライ化学手段または化学−物理手段、例えばプラズマプロセスまたはＲＩＥ（反応性イオンエッチング）プロセスを用いて行う。この措置によって、誘電体を電極の端縁領域で過度に損傷するのを確実に防ぐことができる。誘電体の損傷、特に電極の端縁領域における損傷は、コンデンサ構成体の直線性および品質の面で著しい制約につながる。一例として、これらの領域で電圧放電が起こり得る。

別の実施態様においては、リソグラフィ処理を行っているとき、エッチングはそのリソグラフィ処理で最後にエッチングした電極で止める。この電極の残りの部分は、ウェット化学手段でエッチングする。誘電体は、ウェット化学エッチングではドライ化学エッチングほど強くは侵食されない。

本発明の方法のさらにもう一つの実施態様においては、リソグラフィ処理で最後にパターニングされた電極に近接して一部エッチングされているかまたはエッチストップとしての役割を果たす誘電体層の領域は、次に続くリソグラフィ処理でレジストにより被覆されるので、誘電体はこれらの領域ではそれ以上損傷しない。リソグラフィ処理で突っ切り状にエッチングされた（ｄｕｒｃｈａｅｔｚｔ）誘電体に近接する電極層の端縁領域は、次のリソグラフィ処理で取り除かれる。その結果、損傷した誘電体は、その後、コンデンサ構成体にとって全く電気的作用を有しない。

さらにもう一つの実施態様においては、コンデンサ構成体の積層構造は、積層方向、すなわちウェーハ表面に直角な方向に一直線をなす電極端縁がない。この措置の結果、電極の外端縁で突っ切り状にエッチングされた形の誘電体層はなくなる。

本発明の方法のもう一つの実施態様においては、１つ置きの電極の電極接続部が積層構造の片側に配設される。これに対して、他の電極の電極接続部は積層構造のもう一方側に配設される。この措置の結果、過度に分岐したインターコネクトがなくなり、メタライゼーション層におけるコンデンサ構成体の配線が非常に単純になる。

さらにもう一つの実施態様においては、積層構造の電極を同じ層厚さを用いて作製する。これによって、積層構造の高さを積層構造内に種々異なる厚さの層がある場合に比べて低くすることができる。

他方、別の実施態様においては、他の電極より前にパターニングされた電極が該他の電極より厚くなるように設計する。他より厚いこの電極は、好ましくはカバー電極である。異なる厚さの電極を使用すると、積層構造のパターニングにおけるプロセスウィンドウを大きくすることが可能になる。

さらにもう一つの実施態様においては、電極接続部を電極の少なくとも一方、少なくとも二方、少なくとも三方、あるいは少なくとも四方に整列させて設ける。これによって、接続抵抗を小さくすることが可能となり、高品質のコンデンサ構成体が達成される。

さらにもう一つの実施態様においては、電極層、好ましくはカバー電極層を複数の部分電極に分けてパターニングする。これらの部分電極は、コンデンサ構成体のキャパシタンスを増加させるために互いに接続することができるように、接続を構成する。この種のいわゆるモデルキャパシタンスは、例えば、デュアルバンドまたはトリプルバンドの移動通信回路で使用することができる。

また、本発明は、下記の構成要素を記載順に具有するコンデンサ構成体に関するものである：
−ベース電極、
−ベース誘電体、
−少なくとも２つの中心電極、
−カバー誘電体、および
−カバー電極。

一実施態様では、コンデンサ構成体は、３つの中心電極、５つの中心電極または７つの中心電極を具有する。本発明の方法に関連して説明した効果は、コンデンサ構成体およびその実施態様についても当てはまる。

コンデンサ構成体は、高周波製品におけるターゲットキャパシタンスに適応するべく使用することができる。例えば、コンデンサ構成体は、ＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎ（移動通信のためのグローバルシステム））、ＵＭＴＳ（Ｕｎｉｖｅｒｓａｌ Ｍｏｂｉｌｅ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ ｓｙｓｔｅｍ（汎用移動通信システム））関連、特に携帯電話で使用され、また、ＷＬＡＮ（Ｗｉｒｅｌｅｓｓ Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋｓ（ワイヤレス・ローカルエリア・ネットワーク））で使用される。一例として、コンデンサ構成体中に存在する別途のキャパシタンスを、コンデンサ構成体中に存在する主キャパシタンスに回路的に接続するか、あるいは主キャパシタンスから切り離す。

本発明のコンデンサ構成体に基づいてチップサイズを著しく小さくすることができる。通常高周波製品中でコンデンサ構成体が占める部分の割合は、従来例えば５０％であった。チップにおけるこれらの部分およびその直近の周辺は、フィードバックおよびノイズ導入（ｉｎｊｅｃｔｉｏｎ）が生じるため、能動素子を配設するには不適である。そのため、本発明のコンデンサ構成体によりもたらされる表面積の減少は、大幅なチップ面積の節減につながる。

本発明のコンデンサ構成体は、コンデンサ構成体を接続する、あるいは電子素子を接続するために用いられるインターコネクトを含む２つのメタライゼーション層間に配設される。しかしながら、本発明のコンデンサ構成体は、３つ以上のメタライゼーション層間に、特に互いに上下に正確に、かつ互いに電気的接続関係をもって配設することも可能である。

コンデンサ構成体を具有する集積回路構成体
第２の態様によれば、本発明は、例えば電子素子の多数の能動領域を含む半導体基板よりなる集積回路構成体に関するものである。半導体基板は、例えば、シリコンチップである。能動領域とは、例えば、電界効果トランジスのチャンネル領域またはバイポーラトランジスタの能動領域である。

多数の電子素子の故に、集積回路構成体には、絶縁中間層によって互いに分離された少なくとも３つのメタライゼーション層を設ける。メタライゼーション層は、通常平面内に広がる。メタライゼーション層は、電子素子を接続するのに用いられるインターコネクトを含む。

さらに、集積回路構成体は、メタライゼーション層に対して横断方向、すなわち半導体基板に対して直角な方向に配設された導電性コンタクト部を含む。これらのコンタクト部はビアとしても知られている。

専門論文、とりわけ、N．Ｆｅｉｌｃｈｅｎｆｅｌｄによる「ワイヤレス回路用の高性能かつ低複雑性の０．１８μｍ ＳｉＧｅ ＢｉＣＭＯＳ技術」（ＩＥＥＥ ＢＣＴＭ １１．３、１９７〜２００ページ）には、単位面積当たり２倍のキャパシタンスを持ついわゆるデュアルＭＩＭ（金属-絶縁体-金属）コンデンサが開示されている。３つの電極を持つ周知のＭＩＭコンデンサが、２つのメタライゼーション層間に配設されている。

本発明の目的は、コンデンサ構成体、特に高い単位面積当たりキャパシタンス、高品質および高い直線性を持つコンデンサ構成体を有する簡単な構造の回路構成体を提供することにある。さらに、本発明は、本発明による少なくとも１つのコンデンサ構成体を含むコンデンサ構成体を提供せんとするものである。

本発明の回路構成体に関する目的は、請求項１５記載の方法によって達成される。また、さらなる態様は、従属請求項に記載する。

本発明のこの第２の態様は、もっぱら高誘電率と最小層厚さを持つ誘電体によってしか達成されない単位面積当たりキャパシタンスの増加は、もはや限界に達しているというに考えに基づいたものである。さらに、本発明のこの第２の態様は、２つのメタライゼーション層間に２つ以上の電極を持つＭＩＭコンデンサを用いても、すぐに電極数の限界に達するという考えに基づいている。例えば、異なるメタライゼーション層間の距離は１μｍしかない。

したがって、本発明の回路構成体は、コンタクト部を介して接続されて互いに入り組んだ２枚のコンデンサプレートを形成する電極を用いたコンデンサ構成体よりなる。これらのコンデンサ構成体の電極は少なくとも２つの中間層に配設する。言い換えると、本発明のコンデンサ構成体は、複数の中間層、あるいはまた複数のメタライゼーション層にわたって広がる。

この措置の結果、従来慣用されてきた構成を用いて達成される単位面積当たりキャパシタンスを、例えば、５つの中間層を設けた場合、１中間層当たり１電極しかなくても、シングルＭＩＭコンデンサに比べて最大５倍まで大きくすることができる。３つ、さらにはそれ以上の電極を中間層に配設すると、単位面積当たりキャパシタンスは、例えば５つの中間層を設けた場合、１０倍に増加する。単位面積当たりキャパシタンスが増加すると、所定のキャパシタンスのコンデンサ構成体に必要なチップ面積が減少する。

さらに、発明のコンデンサ構成体は、任意態様として、同じレイアウトを用いて中間層当たり少なくとも１つの電極を作製することが可能である。これによって、マスクを現像するのに必要な余分の費用が低減される。

本発明の回路構成体のもう一つの長所は、コンデンサ構成体の各電極を、簡単な形でかつ高密度のコンタクトホールによりチップ面積をほとんど必要とせずに、電気的に接続できることである。これによって、高品質のキャパシタンスがもたらされる。さらに、電極の電圧または極性に対するキャパシタンスの従属度が小さくなる。これは、例えば、諸移動通信用途またはワイヤレスローカルエリアネットワークなどの高周波製品にとって極めて重要な長所である。

本発明の回路構成体の一実施態様においては、コンデンサ構成体の少なくとも１つの電極または部分電極をメタライゼーション層に配設する。これによって、コンデンサ構成体で互いに上下に配設される電極数を簡単に増やすことができる。

一つの構成では、コンデンサ構成体の少なくとも１つの電極が、メタライゼーション層にある部分電極と２つのメタライゼーション層間にある部分電極とを含む。これら２つの部分電極は、少なくとも１つのコンタクト部、好ましくは複数のコンタクト部を介して互いに電気的に接続する。この措置の結果、部分電極よりなる電極が中間層でコンデンサ構成体にとって不必要な間隙を橋絡する。これによって、中間層に中間層より高さが低い電極積層を含むコンデンサ構成体を簡単に作製することが可能になる。

もう一つの実施態様においては、コンデンサ構成体の電極を、少なくとも３つの中間層ないしは３つ以上の中間層に配設する。コンデンサ構成体に作り込まれる中間層が多いほど、単位面積当たりキャパシタンスは大きくなり、マスクレイアウトまたはマスクレイアウトのパーツを再利用できる回数も多くなる。

さらにもう一つの実施態様においては、中間層に配設する少なくとも１つの電極が別の中間層に配設する電極と同じ輪郭形状を有する。これらの措置によって、この電極用のマスクの部分レイアウトを回路構成体の製造において何回も再利用することが可能になる。

さらにもう一つの実施態様においては、同じ輪郭形状を持つ電極を互いに正確に上下に、すなわちコンデンサ構成体を支える基板表面、例えば半導体基板に直角な方向に端縁全体が互いに一直線となるように配設する。マスクのパーシャルレイアウトデータを引き継ぐならば、この措置により電極の輪郭形状のみならず、層面内における位置も維持することが可能になる。

さらにもう一つの実施態様においては、少なくとも２つの電極または少なくとも３つの電極を２つのメタライゼーション層間に配設する。本願明細書の記載において、電極という用語は、別途明記しない限り、部分電極をも意味する。

一実施態様においては、コンデンサ構成体に、少なくとも３つの相続く電極を、その相続く電極の数より少ない回数のリソグラフィ処理を用いてパターニングすることにより設ける。一例として、２つの上部電極を第１のリソグラフィ処理でパターニングし、最上部および最下部の電極を第２のリソグラフィ処理でパターニングするならば、３つの電極を２回のリソグラフィ処理だけでパターニングすることができる。この措置によって、マスクの必要数が減り、また、適切ならば、それらの少ないマスクを複数の中間層で使用することができるので、マスクの費用がさらに節減される。

さらにもう一つの実施態様においては、各電極を複数のコンタクト部によって接続する。この措置により接触抵抗が小さくなる。コンデンサの品質およびその直線性が向上する。

一つの構成においては、中間層にある少なくとも１つの部分電極のコンタクト面が、この部分電極の底表面積の３０％（パーセント）以上あるいは５０％以上をなす。これらの部分電極は、コンデンサ構成体内で、非常に大きなコンタクト面によりチップ面積をさらに増やすことなく接続することができる。

さらにもう一つの実施態様においては、部分電極ではない少なくとも１つの他の電極の接続用のコンタクト面が上記部分電極のコンタクト面と同じ大きさを持つ。好ましくは、コンデンサ構成体のすべての電極を同じコンタクトを介して接続する。これによって、直線性が向上する。電圧や極性への従属性が低くなるので、このコンデンサ構成体は、特に高周波用途、すなわち高キロヘルツ域、さらにはメガヘルツ域でコンデンサ構成体に対する電荷反転動作を伴う用途に好適である。

さらにもう一つの実施態様においては、メタライゼーション層の金属部を銅、アルミニウム、銅合金またはアルミニウム合金で形成する。メタライゼーション層の厚さは１００ｎｍ以上または１５０ｎｍ以上である。一例として、厚さ５００ｎｍのメタライゼーション層も使用する。

メタライゼーション層の金属部、特に電極または部分電極は、２つの面、すなわち上下の面で接続することができる。これに対して、中間層の電極はその上面でのみ接続を取る。

一つの構成においては、中間層の電極材料として金属または合金を使用する。特に、例えば、窒化チタン、窒化タンタルあるいは窒化タングステンのような金属窒化物を使用すると、中間層の電極を非常に薄くすることができる。一実施態様においては、中間層の電極は１００ｎｍより薄く、さらには６０ｎｍより薄く、例えば４５ｎｍである。このような薄い電極層を使用すると、コンデンサ構成体の高さ低く保つことが可能になる。このことは、特に、１中間層あたり２つ以上の電極を形成する場合に言える。
一つの構成においては、電極間の誘電体は酸化物、特に二酸化シリコンである。ただし、代わりに窒化物、例えば、窒化シリコンも使用する。誘電体材料製の二重膜層あるいは多層膜層も使用する。

さらに、本発明はコンデンサ構成体、すなわち組をなす少なくとも２つコンデンサ構成体に関するものである。これらのコンデンサ構成体は、コンタクト部の位置を画定する幾何学的設計とは別に、同じ幾何学的設計に基づいて作製されている。例えば、特に中間層の電極は両方のコンデンサ構成体共同じである。これらのコンデンサ構成体の少なくとも１つは、本発明によるコンデンサ構成体またはその実施態様と同様にして構成する。さらに、電極の接続用の少なくとも１つのコンタクト部が一方のコンデンサ構成体にあり、他方のコンデンサ構成体には存在せず、すなわち他方のコンデンサには欠けており、そのため、該他方のコンデンサ構成体中の少なくとも１つの電極は接続されない。

この措置の結果、他の点では同じ製造プロセスをしつつコンタクト部または複数のコンタクト部を導入し、あるいは省くことによって、異なるキャパシタンスを持つコンデンサ構成体を簡単な方法で製造することができる。

一実施態様においては、接続した電極は、一方のコンデンサ構成体に関して、接続しなかった電極が他方のコンデンサ構成体に関してある位置と同じ位置にある。

集積コンデンサ構成体を製造する方法およびその集積コンデンサ構成体
第３の態様によれば、本発明は下記のステップからなる方法に関するものである：
−誘電体層を作製するステップ、
−誘電体層上に電極層を作製するステップ、
−化学ドライエッチングプロセスまたは化学−物理ドライエッチングプロセスを用いて電極層をパターニングするステップ。

本発明の目的は、コンデンサ構成体を製造する簡単な方法、特に、高品質で高い直線性を有する共にキャパシタンス公差が小さくかつ実用寿命が長いコンデンサ構成体を製造する簡単な方法を提供することにある。特に、本発明は、コンデンサ構成体よりなる集積回路構成体を高歩留まりで製造することを可能ならしめようとするものである。さらに、集積コンデンサ構成体を提供せんとするものである。

本発明の方法に関する目的は、請求項２６記載の方法によって達成される。また、さらなる態様は、従属請求項に記載する。

本発明は、金属−絶縁体−金属コンデンサ、すなわちＭＩＭＣＡＰとして知られるコンデンサについて行った実用寿命試験で、コンデンサの品質は金属電極のパターニング直接影響され、特にプラズマエッチングの場合その傾向が強いことが実証されているということ基づくものである。最適に適合するプラズマエッチングプロセスによりコンデンサ構成体の実用寿命が著しく改善されるにしても、その場合、エッチングプロセスのためのプロセスウィンドウが損なわれることになろう。これは、誘電体を損傷する金属エッチングを少なくし、それに応じて誘電体の品質を向上させると、製品故障の危険度、特に電極の金属残留物によって誘起される短絡に起因する故障の危険度も高まる。言い換えると、オーバーエッチングのレベルが低いほど、コンデンサ構成体の実用寿命は長くなる。

しかしながら、他方では、実際の半導体ウェーハは理想的に平坦な訳ではなく、位相幾何学的に生じる凹凸がある。さらに、電極層の厚さは変動し、そのために、電極層の厚さをエッチング速度で割って算出される「理論上の」エッチング時間では、誘電体上に金属残留物が生じることにもなる。その結果、例えば、近接のコンデンサ構成体間またはビアとの間に短絡が生じる。その後の電極のパターニング時には、マスク効果も起こる。さらに、電極の端縁にあってドライエッチングプロセスにより既にプレパターニングされ、そのプレパターニングされた端縁の外に突出する残留物は高度に破壊的であり、特にコンデンサのキャパシタンスに関して達成できる製造公差との関係では破壊的である。

さらに、本発明は、直角な優先方向、すなわち能動領域を持つ半導体基板表面と直交する方向の優先方向による「ターゲット」エッチングを使用して金属電極をパターニングするという考えに基づいている。しかしながら、エッチングはすべて等方成分、この場合は横方向成分を持つ。電極の直角方向パターニングに加えて、誘電体と電極との間の境界層では横方向のエッチング侵食も起こる。動作時には、これらの部位に電圧ピークが生じて、永久的な製品故障に至る。しかしながら、ドライエッチングの横方向成分は、異方性のウェットエッチングの横方向成分と比較して小さい。

したがって、本発明の方法においては、電極層を、誘電体層にほんの僅かな残留物が生じるまで、強い等方性が確保されるドライエッチング法を用いてパターニングする。次に、これらの残留物をウェット化学手段、例えば、ウェット化学エッチングプロセスまたはクリーニングステップで除去する。

この措置の結果、電極層のパターニング時、特にドライエッチング時、誘電体はエッチングされないか、またはコンデンサ構成体の電気特性に対する影響に関して無視できる程度にほんの部分的にしかエッチングされない。ドライエッチング時に残留物が適切な位置に置かれ、その後ウェット化学手段によって除去されることによって、確実に製造を高歩留まりで行うことができ、しかも他方で長い実用寿命が達成される。ウェット化学エッチングステップは、残留物の厚さ薄いため、非常に短くすることができ、例えば、持続時間３０秒以内とすることが可能であるその結果、ウェット化学処理法の異方性は許容可能な範囲にとどまる。

あるいは、ドライエッチング時に侵食された領域には電極層の薄い無孔質連続層が残り、ドライエッチングプロセスで既に薄くなったこれらの電極層の領域をウェット化学エッチングで取り除く。この場合、誘電体はドライエッチングプロセスによって損傷されない。例えば、電極層は、ウェットエッチング前に２ｎｍ（ナノメートル）または３ｎｍの厚さまでエッチングする。

本発明の方法の一実施態様においては、ウェット化学法による残留物の除去を誘電体層の材料との関係で選択性をもって、好ましくは４：１以上または１０：１以上の選択性をもって行う。この措置の結果、残留物除去時に誘電体が損傷することはなくなる。特に、これによって、敏感な電極端縁の近傍における誘電体の損傷が防がれる。ウェットエッチングは、ドライエッチング、特に化学−物理ドライエッチングと比較して非常に高い選択性を持つ。例えば、ウェットエッチングまたはウェットクリーニングステップの場合、少なくとも１００：１または１５０：１の選択性が可能である。

本発明の方法のさらにもう一つの実施態様においては、電極層を時間制御によってエッチングする。したがって、誘電体の部分エッチングが必要な終点検知法は用いない。とくに、非常に薄い電極層の場合、例えば、厚さが１００ｎｍ以下または６０ｎｍ以下の電極層の場合、エッチング時間は、例えば、プロセスエンジニアリング手段によって非常に正確に設定できる層厚を、エッチング速度で割ることでこの場合も有効に用いられる直線関係基づいて容易に計算することができる。エッチング速度は、例えば経験的にあらかじめ求められ、上記の２番目の態様の場合、電極層のみをエッチングするために、このようにして算出したエッチング時間を数秒短くする。

電極層は、例えば、金属窒化物、特に窒化チタン、窒化タングステンまたは窒化タンタルよりなる。これらの材料は十分に良好な導電性を持ち、かつ妥当な水準の費用で非常に薄い層厚さに堆積することができる。

さらにもう一つの実施態様においては、電極層は窒化チタンで形成される。例えば、窒化チタンは、三フッ化窒素ＮＦ_３または六フッ化硫黄ＳＦ_６を用いてドライエッチングすることができる。一実施態様においては、例えば、過酸化水素Ｈ_２Ｏ_２、アンモニア水ＮＨ_３および水Ｈ_２Ｏを含む塩基性水溶液をウェットクリーニングまたはウェットエッチングに使用する。過酸化水素Ｈ_２Ｏ_２は、形成されるＴｉＯ_２を溶かす酸化剤として作用する。あるいは、酸、特に硝酸ＨＮＯ_３とフッ化水素酸ＨＦの溶液もウェットクリーニングに使用される。

一実施態様においては、誘電体層は窒化シリコンまたは二酸化シリコンを含む。しかしながら、その他の誘電体、例えば比誘電率が８より大きい誘電体も使用することができる。高い単位面積当たりキャパシタンスは非常に薄い誘電体によってのみ達成することができるが、厚さは、高製造歩留まりを達成するためには、最小厚さ以下に減じることはできない。

本発明のもう一つの実施態様においては、誘電体層は、ウェット化学法による除去後、特に化学エッチング法または化学−物理エッチング法を用いてパターニングする。別の態様として、または、さらに、誘電体層は、電極から距離を置いて、特に５ｎｍ以上、または５０ｎｍ以上あるいは１００ｎｍ以上の距離を置いてパターニングし、これによって電極の端縁近傍における高品質誘電体の損傷が回避されるようにする。

もう一つの実施態様においては、電極層は、オーバーエッチング時間を６秒以下または３秒以下、好ましくは０秒として、ドライエッチングプロセスによりオーバーエッチングしないか、あるいはほんの僅かだけオーバーエッチングする。オーバーエッチング時間が短いほど、コンデンサ構成体の実用寿命は長くなる。

もう一つの実施態様においては、ドライエッチング時および特にウェットエッチング時における電極の部分的横方向エッチングを、電極をパターニングするためのリソグラフィ処理で使用するマスクの予備寸法によって補償する。

一実施態様においては、本発明の方法またはその実施態様の１つを使用することによって、通常の使用条件下における実用寿命が少なくとも７年あるいは少なくとも１０年の回路構成体を製造する。回路構成体の実用寿命は、ほぼ全面的にコンデンサ構成体の実用寿命によって決まる。

さらに、本発明は、本発明の方法により製造された集積コンデンサ構成体に関するものである。コンデンサ構成体の誘電体層の電極で被覆されていない少なくとも１つの領域における厚さは、電極の下にある誘電体層の厚さに対して５ｎｍ以下または１ｎｍ以下の偏差がある。さらに、誘電体層の電極で被覆されていない領域には、電極を作製するためにパターニングした電極層の残留物がない。これらの特徴の故に、本発明の方法またはその実施態様の技術的効果は、本発明によるコンデンサ構成体も適用される。

一実施態様においては、電極に近接した断面の境界は、電極から少なくとも３ｎｍ(ナノメートル)または少なくとも１０ｎｍの距離にある。さらに、この断面は少なくとも５ｎｍの幅を有する。誘電体層の厚さは、例えば、断面内でせいぜい１ｎｍのばらつきしかない。

コンデンサ構成体のもう一つの実施態様においては、誘電体層は、これを貫通するビアとして知られる少なくとも１つのコンタクト部または多数のコンタクト部を有する。これは、特に誘電体層の直下にある電極に上から接続を取る場合である。

以下、本発明の実施例について、図面を参照しつつ詳細に説明する。

図１は、誘電体層１２上に設けられたコンデンサ構成体１０の製造における中間段階を示す。誘電体層１２は、集積回路構成体の内部におけるメタライゼーション層の種々のインターコネクト間に誘電体を形成する。一例として、誘電体層２１は、厚さが３００ｎｍの二酸化シリコン膜からなる。

誘電体層１２には、例えばスパッタリングによってベース電極層を提供する。この実施例においては、電極層はすべて窒化チタンＴｉＮからなる。これらの電極層は、各々例えば５０ｎｍの厚さを持つ。

ベース電極層１４が形成された後、その上にベース誘電体層１６が提供される。ベース誘電体層１６は、例えば窒化シリコンＳｉＮからなり、例えば気相から体積される。この実施例では、ベース誘電体層１６の厚さはやはり５０ｎｍである。

ベース誘電体層１６が体積された後、窒化チタンＴｉＮからなる中心電極層１８を体積するが、この被膜の厚さもやはり５０ｎｍである。次に、窒化シリコンからなるカバー誘電体層２０を５０ｎｍの厚さに体積する。次に、窒化チタンからなるカバー電極層２２を５０ｎｍの厚さに形成する。厚さ５０ｎｍの窒化シリコン層２３を層１４乃至２２を含む積層構造２４の最後の層として形成する。積層構造２４の各層は、誘電体層１２を支えるウェーハ（図１には示していない）の表面と平行である。

フォトレジスト層２６を積層構造２４上に提供し、フォトマスクのパターンに従って露光する。露光したフォトレジスト層２６を現像すると、積層構造２４上にフォトレジスト層の領域２６ａが残る。

次に、図２に示すように、ドライエッチングプロセスを用いて積層構造２４をエッチングするが、その場合、フォトレジスト層の領域２６ａに従ってまず窒化シリコン層２３をパターニングし、その後カバー電極層２２、カバー誘電体層２０および中心電極層１８の順にパターニングする。その結果、プレパターニングされたカバー電極２２ａ、カバー誘電体２０ａおよび中心電極１８ａが得られる。中心電極１８ａのドライエッチングはベース誘電体層１６に関して選択性を示すので、ベース誘電体層１６はエッチングによってはほとんど侵食されない。図では、エッチングによる侵食は大きく拡大して描いてある。誘電体層２３ａおよびカバー誘電体層２０は、エッチング条件を変えることなくエッチングするか、あるいはエッチング条件を変えてエッチングする。
このエッチングプロセスは、例えば下記のように分けられる：
１．誘電体層２３の時間制御エッチング
２．カバー誘電体層２０に関して高度の選択性を持つエッチング法によるカバー電極層１８のエッチング。この終点を、エッチングを終了するため、またプロセス制御のために把握する。
３．中心電極層１８に関して非選択性であるカバー誘電体層２０の非選択性時間制御エッチングを行う。
４．次に、終点検出を行いつつ、再度高度の選択性を持つエッチング法によってベース誘電体層１６のエッチングを行う。

この手順によれば、十分に広いプロセスウィンドウが確保される。

さらに図２に示すように、既にプレパターニングされた積層構造２４ａおよびベース誘電体層１６の露出した領域にフォトレジスト層５０を提供する。そして、フォトレジスト層５０を第２のフォトマスクに従って露光し、現像する。この現像ステップの後には、フォトレジスト層５０のフォトレジスト領域５２〜５８が残る。フォトレジスト領域５２は、ベース誘電体層１６上に位置すると共に積層構造２４ａの左側面に接し、この後形成されるベース電極が中心電極１８ａを超えてコンデンサ構成体１０の左側に突出する限界を定める。フォトレジスト領域５４は、既にプレパターニングされた誘電体層２３ａの中心領域上に位置する。このフォトレジスト領域５４はカバー電極の位置を定めると共に、中心電極１８ａが形成後のカバー電極より突出する限界を定める。

フォトレジスト領域５６は、積層構造２４ａの右側のベース誘電体層１６上に位置する。フォトレジスト領域５６は、ベース誘電体層１６の端部がエッチングによってそれ以上侵食されないように保護する。さらに、フォトレジスト領域５６は、この後形成されるベース電極が中心電極１８ａより積層構造の右側へ突出する限界を定める。

フォトレジスト領域５８は、凹所６２によってフォトレジスト領域５６と隔てられ、ベース電極層１６中のインターコネクトの構造を画定する役割を果たす。このインターコネクトは、コンデンサ構成体１０の一部を形成するためのものではない。

次に、プレパターニングしたカバー電極５２ａおよびベース電極層１４をドライエッチングプロセスによってエッチングする。この場合、誘電体に関する金属エッチングの選択性を利用して次の層順にターゲット方式でエッチングする：
−プレパターニングした誘電体層２３ａの時間制御エッチング、
−プレパターニングしたカバー電極２２ａのエッチング、プレパターニングしたカバー誘電体２０ａの内部で終わる。

この場合、ベース誘電体層１６およびベース電極層１４を同時にパターニングする。

適切ならば、確実に誘電体層１２に達するようにターゲットオーバーエッチングを行う。プロセスウィンドウのサイズを大きくするためのもう一つの態様を後ほど図５Ａ乃至５Cを参照してより詳細に説明する。

図１および図２を参照して上に説明した方法では、些細な差異以外は図３に示すコンデンサ構成体１１０と同等なコンデンサ構成体１０が得られる。コンデンサ構成体１０の構成部分と同じコンデンサ構成体１１０の構成部分は、図１および２の対応する参照符号の冒頭に数字１を付して示してある。例えば、ベース電極は参照符号１１４ａで示す。図３には、フォトレジスト領域５８対応するフォトレジスト領域によりパターニングされたインターコネクト１１４ｂが同様に図示されている。
ベース電極１１４ａ上には、積層構造１２４ｂを形成するのに用いたエッチングによってはほんの僅かしか侵食されていないベース誘電体層１１６ａが存在する。インターコネクト１１４ｂの上には、誘電体層１１６ａを形成するのと同じ誘電体層の残りの領域１１６ｂが存在する。

積層構造１２４ｂのパターニング時には、カバー電極１２２ｂおよび中心電極１１８ａが、左端を半導体ウェーハに直角な方向において一直線に（ｆｌｕｃｈｔｅｎｄ）形成される。これは、現像ステップ後、誘電体層１２３ａの左端まで誘電体層１２３ａのすべてを被覆するフォトレジストにより達成される（図２の破線１３０を参照）。あるいは、フォトレジスト領域を短くすることによって、カバー誘電体１２０ａの端部に損傷があっても、カバー電極１２２ｂの左側の部分を短くすることにより回路的には無害となるようなパターニングを達成することが可能である（図２の破線１３２を参照）。

次に、図３に示す断面図から明らかなように、例えば二酸化シリコンの誘電体層１４０が積層構造１２４ｂ上に形成する。誘電体層１４０は、メタライゼーション層１４２と１４４との間に誘電体を形成する。メタライゼーション層１４２は、例えば、ベース電極１１４ａおよびインターコネクト１１４ｂを含む。とりわけ、メタライゼーション層１４４は、例えばアルミニウムで形成されたインターコネクト１５０、１５２および１５４を含む。この実施例では、メタライゼーション層１４４の厚さはメタライゼーション層１４２の厚さより大きい。

インターコネクト１５０は、ベース電極１１４ａとカバー電極１２２ｂを電気的に接続するために用いられる。３つのビア充填材１６０〜１６４が、インターコネクト１５０からベース電極１１４ａへ通っている。これらのビア充填材１６０〜１６４は、ベース電極１１４ａの左側部分全体にわたる３列のビア充填材に属する。

カバー電極１２２ｂの全体にわたる３列のビア充填材の一部を成す３つのビア充填材１７０〜１７４は、インターコネクト１５０からカバー電極１２２ｂへ通じている。
中心電極１１８ａの右側部分に沿って伸びる３列のビア充填材の一部をなす３つのビア充填材１８０〜１８４は、インターコネクト１５２から中心電極１１８ａへ通じている。この右側部分はカバー電極１２２ｂで被覆されていない。

インターコネクト１５４からインターコネクト１１４ｂへはビア充填材１９０が通じている。ビア充填材１６０〜１９０用のコンタクトホールのエッチング時には、これらのビア充填材１６０〜１９０の用のコンタクトホールの底面をして積層構造１２４ｂの誘電体層または誘電体層１１６ｂを貫通させる。

その結果、コンデンサ構成体１１０ａは並列接続された２つのコンデンサＣ１およびＣ２を持つことになる（図３の概略回路図参照）。

図４Ａは切断面ＩＩ（図４Ｂ参照）で切断したコンデンサ構成体２２０の断面図を示す。コンデンサ構成体２２０は、図１乃至３を参照して上に説明した方法で作製したものである。

それゆえに、コンデンサ構成体２２０は、内部に矩形のベース電極２１４ａ、中心電極２１８ａおよびカバー電極２２２ｂを有する。とりわけ、上部メタライゼーション層２４４には、３つのインターコネクト２５０、２５２および２５４が存在する。インターコネクト２５０は、ベース電極２１４ａとカバー電極２２２ｂを接続するために用いられる。インターコネクト２５２は中心電極２１８ａとの接続のために用いられる。図４Ａにおいて、切断面ＩＩから分かるように、インターコネクト２５０とベース電極２１４ａとの間にはビア充填材２３０が配設され、インターコネクト２５０とカバー電極２２２ｂとの間には３つのビア充填材２３２〜２３６が配設され、インターコネクト２５２と中心電極２１８ａとの間にはビア充填材２３２が配設されている。インターコネクト２５８はメタライゼーション層２４２中のインターコネクトを接続するために用いられる。

図４Ｂは、図４Ａに示す位置にある切断面Ｉで切断したコンデンサ構成体２１０の断面を平面図として示す。ベース電極２１４ａは最も大きい面積を持つ。中心電極２１８ａはベース電極２１４ａより面積が小さい。カバー電極２２２ｂは中心電極２１８ａより面積が小さい。

中心電極２１８ａは、ベース電極２１４ａの左端縁より右端縁の近くに寄せて配設されている。その結果、ビア充填材２３０をベース電極２１４ａの下端縁、左端縁および上端縁に沿って配設することができる。

これに対して、カバー電極２２２ｂは中心電極２１８ａの右端縁より左端縁の近くに寄せて配設されている。その結果、ビア充填材２３８を中心電極２１８ａの下端縁、右端縁および上端縁に沿って配設することができる。

この実施例においては、カバー電極２２２ｂには、カバー電極２２２ｂの角隅部またはその長辺沿いの中心部に終端する６つのビア充填材２３４が接触している。

図４Ｃは、コンデンサ構成体２２０ａの平面図である。この図には、メタライゼーション層２４４中のインターコネクト２５０および２５２のパスがはっきりと描かれている。また、図４Ｃには、コンデンサ構成体２２０のコンデンサＣ１０およびＣ２０の接続の仕方を示す概略回路図が示してある。これら２つのコンデンサＣ１０およびＣ２０は電気的に互いに並列に接続されている。

もう一つの実施例においては、ベース電極２１４ａはメタライゼーション層２４２あるいはメタライゼーション層２４２の下方にあるメタライゼーション層を介して接続される。

コンタクトホールの形成時には、電極材料に関して、あるいは誘電体に関して高い選択性を示す酸化物エッチングをビア充填材に対して行う。この場合、コンタクトホールの深さは各電極で毎に異なるので、終点制御によるエッチング法を用いることが望ましい。

図５Ａ乃至５Cは、本発明のもう一つの実施例における第２のリソグラフィ処理の中間段階を示す。コンデンサ構成体３１０は、近接の２つのメタライゼーション面間に誘電体を形成する、例えば二酸化シリコンを含有する誘電体層３１２上に形成される。窒化チタン層３１４、窒化シリコン層３１６、窒化チタン層３１８、窒化シリコン層３２０および窒化チタン層３２２を逐次誘電体層３１２に堆積して積層構造３１３を形成する。層３１４〜３２０はすべて、５０ｎｍまたは４５ｎｍ（ナノメートル）同じ厚さを有する。他方、積層構造３１３の上部窒化チタン層３２２は、窒化チタン層３１８の２倍以上の厚さ、具体的には、この実施例の場合で約２００ｎｍの厚さを持つ。

上部窒化チタン層３２２は他の層より厚いので、積層構造３１３のパターニングを開始する前に、積層構造３１３にさらに誘電体を提供する必要がない。上部窒化チタン層３２２、誘電体層３２０および窒化チタン層３１８は、フォトレジスト層（図５Ａでは図示省略）を利用して逐次パターニングする。ここで使用する手順は、上に図１および２を参照して説明したのと同じ手順である。特に、一つの構成においては、窒化チタン層３２２および３１８は終点検知方式を用いてエッチングする。これは、エッチングガス中の誘電体層３２０または３１６の物質の痕跡またはこの物質とエッチングガスとの固有反応生成物の痕跡を例えばスペクトル分析によって記録するということを意味する。

次に、プレパターニングした積層構造３１３および窒化シリコン層３１６の露出部分にフォトレジスト層３５０を提供する。フォトレジスト領域３５２〜３５６は、この順に、フォトレジスト層の領域５２〜５８が積層構造２４ａに関して配設されているのと同じ積層構造３１３に関する位置に配設され、露光および現像操作によって形成される。ただし、フォトレジスト領域３５４は、プレパターニングされた窒化チタン層３２２上に直接位置される。フォトレジスト層３５０は、積層構造３１３の端縁がフォトレジスト領域３５２および３５６によって完全に被覆されるように、フォトレジスト層５０より厚くなるよう設計する。

フォトレジスト層３５０をパターニングの後に、下部窒化シリコン層３１６を図５Ｂに示すようにパターニングして、ベース誘電体３１６ａおよび誘電体３１６ｂを形成する。このエッチングは、例えば、時間制御方式によって行う。次に、下部窒化チタン層３１４を、ベース電極３１４ａおよびインターコネクト３１４ｂを形成するべくパターニングする。

このエッチングは、誘電体層３１２の物質またはこの物質の固有エッチング生成物をスペクトル分析によって記録する終点検知方式によって行う。フォトレジスト領域３５６と３５８との間の凹所３６２の底面が誘電体層３１２に達した時点では、窒化チタン層３２２は部分的にしかパターニングされていない（窒化チタン層３２２ａ参照）。詳しく言うと、プレパターニングされた窒化シリコン層３２０はまだ露出していない。

次に、再度選択エッチングを行って、窒化チタン層３２２ａを完全にパターニングする。これによって、図５Ｃに示すように、既にプレパターニングされている窒化チタン層３２２ａからカバー電極３２２ｂを形成する。カバー電極３２２ｂのパターニングは、エッチングガス中に誘電体層３２０の物質またはこの物質の固有エッチング生成物が把握されたならば、終点検知によって直ちに終了する。この時点で、凹所３６２の底面は既に誘電体層３１２中に深く入り込んでいる。さらに、誘電体層３１２には、フォトレジスト領域３５２の左側およびフォトレジスト領域３５６の右側にそれぞれ凹所３６４および３６６が形成される。後は、再度フォトレジスト領域３５２〜３５８を除去するだけである。

もう一つの実施例においては、窒化チタン層３１４、３１８および３２２の厚さが異なっており、カバー電極３２２ｂのエッチングのみ終点検知方式によって行う。しかしながら、どちらのプロセス態様においても、カバー電極３２２ｂの方がベース電極３１４ａより肉厚である。こうすることによって、ベース電極３１４ａは必ず、カバー電極３２２ｂが完全にパターニングされた後に完全にパターニングされることになる。特に、この場合、ベース電極３１４ａとインターコネクト３１４ｂとの間に、窒化チタン層３１４からの物質の残留物が全く残らない。

図６Ａは、２つの電極、すなわち下部の矩形ベース電極４０２およびその上方に配設された矩形カバー電極４０４しかない基準コンデンサ４００を示す。ベース電極４０２とカバー電極４０４は互いに同心状に配設されている。ベース電極４０２は、長さ１５０μｍ、幅１００μｍである。カバー電極４０４は、長さ１４５μｍ、幅９５μｍである。その結果、この基準コンデンサ４００のキャパシタンスにとっての有効表面積は１４５μｍ×９５μｍとなる。

図６Ｂに示すコンデンサ４１０は、ベース電極４１２、中心電極４１４、カバー電極４１６を有し、これらの電極の寸法は記載順に次の通りである：１５０μｍ×１００μｍ、１４５μｍ×９５μｍおよび１４０μｍ×９０μｍ。その結果、コンデンサ４１０のキャパシタンスにとって有効な表面積は、１４５μｍ×９５μｍ＋１４０μｍ×９０μｍ、すなわち合計２６，３７５μｍ^２となる。これは、コンデンサ４００と比較して９０％以上の全キャパシタンスの増加に相当する。したがって、キャパシタンスを同じ大きさにするとした場合、コンデンサ４１に必要な表面積は、コンデンサ４００で必要な表面積と比べてほぼ半分にすることができる。図６Ａ乃至６Ｃにおいては、ビアは電極と比べ拡大して描いてある。ビアの直径は、例えば、わずか０．４μmしかない。２本の隣り合うビアの端縁間の距離は、同様にわずか０．４μmである。

図６Ｃは、長さ１５０μｍ、幅１００μｍのベース電極４２２を持つコンデンサ４２０を示す。ベース電極４２２の上方に配設された中心電極４２４は、長さ１４５μｍ、幅９５μｍである。中心電極４２４の上方には、ウェーハ表面またはチップ表面と平行な平面内に３つのカバー電極４２６〜４３０が配設されている。これらのカバー電極４２６〜４３０は、各々長さ９０μｍ、幅３０μｍである。コンデンサ４２０が必要とする表面積はコンデンサ４００と同じであるが、３つのカバー電極４２６〜４３０をベース電極４２２と中心電極４２４との間の主キャパシタンスに任意に接続することができる。一例として、カバー電極を１つだけ、例えば、カバー電極４２６を接続することができる。しかしながら、４２６〜４３０の中の２つまたは３つ全部のカバー電極を主キャパシタンスに接続することもできる。

本発明の基本構想は、４つ以上の電極を持つコンデンサ構成体、例えば、９つの電極Ｓ１〜Ｓ９を持つコンデンサ構成体５００をも含むように拡大することができる。Ｓ１〜Ｓ９の各電極間には誘電体層Ｄ１〜Ｄ８がそれぞれ配設されている。誘電体層Ｄ９は電極Ｓ９上に配設されている。以下に説明する実施例においては、電極Ｓ１〜Ｓ９および誘電体層Ｄ１〜Ｄ９は、例えば、４５ｎｍの同じ厚さを有する。これから説明する図７Ａ乃至７Ｄは、パターニングする積層構造５０２の左側部分しか示していない。この積層構造の右側部分も左側部分と同様にしてパターニングする。

第１のリソグラフィ処理では、電極Ｓ４〜Ｓ９用の電極層および誘電体層Ｄ４〜Ｄ９をパターニングする。誘電体層Ｄ３は、エッチングストップとしての役割を持つ。誘電体層Ｄ３自体および電極Ｓ１〜Ｓ３用の電極層、また誘電体層Ｄ１およびＤ２は第１のリソグラフィ処理実行時にはパターニングされないまま残る。このように形成された積層構造５０２にフォトレジスト層５０４を提供する。フォトレジスト層５０４を第２のリソグラフィ処理でパターニングし、２つのフォトレジスト領域５０６および５０８を生じさせる。フォトレジスト領域５０６は誘電体層Ｄ３の露出領域の一部に位置される。左側では、フォトレジスト領域５０６は電極Ｓ１〜Ｓ３用の電極層のパターニングのための左端縁を画定する。右側では、フォトレジスト領域５０６は、電極Ｓ４およびＳ５用の電極層とこれらの電極層間の誘電体層Ｄ４に接触している。フォトレジスト領域５０８は、誘電体層Ｄ９の中心領域に位置されているので、誘電体層Ｄ９の端部は露出したままである。フォトレジスト領域５０８の左端縁は、電極Ｓ７〜Ｓ９用の電極層とこれらの電極層間の誘電体層Ｄ７およびＤ８よりなる積層構造の端縁の位置を画定する。

次に、ドライ化学エッチングプロセス、特に、高度の異方性を持つ化学−物理エッチングプロセスを行う。その結果、図７Ｂに示す３段（矢印５２２〜５２６で示す）の積層構造５２０が得られる。

図７Ｂに示すように、第３のリソグラフィ処理の一環としてフォトレジスト層５３０が提供され、露光してパターニングすることにより、４つのフォトレジスト領域５３２〜５３８を形成する。フォトレジスト領域５３２が積層構造５２０を支える誘電体５０１上に位置されているので、誘電体５０１そこからさらにパターニングされることはない。フォトレジスト領域５３４は積層構造５２０の左側部分における誘電体層Ｄ３の露出領域の右側３分の２の部分上に位置され、その右側面は電極Ｓ４およびＳ５用の電極層およびこれらの電極層間の誘電体層Ｄ４に接触している。フォトレジスト領域５３４の左側面は、次のパターニングにおける電極Ｓ２およびＳ３用の電極層の端縁位置を画定する。

フォトレジスト領域５３６は誘電体層Ｄ６上に位置されている。フォトレジスト領域５３６は、積層構造５２０の左側における誘電体層Ｄ６の露出領域の右側３分の２の部分を被覆する。フォトレジスト領域５３６の左端縁は、次のパターニング後における電極Ｓ５およびＳ６用の電極層の端縁位置を画定する。フォトレジスト領域５３６右端縁は、電極Ｓ５およびＳ８用の電極層とこれらの電極層間の誘電体層Ｄ７に接触している。

フォトレジスト領域５３８は、誘電体層Ｄ９の中心部に位置する。フォトレジスト領域５３８の左端縁は、次のパターニング後における電極Ｓ８およびＳ９用の電極層とこれらの電極層間の誘電体層Ｄ８の左端縁の位置を画定する。

フォトレジスト領域５３２〜５３８を用いる次のパターニングでは、化学−物理エッチング法によりターゲットエッチングを行う。エッチストップ層としての役割を持つ誘電体層Ｄ１、Ｄ４および／またはＤ７はすべて、実質的に同時にエッチングが到達するので、これらの層の物質によって終点検知を行う。

図７Ｃは、このエッチング後に誘電体層５０１上に現れる形の積層構造５５０を示す。第４のリソグラフィ処理では、積層構造５５０にフォトレジスト層５６０を提供し、露光および現像して、フォトレジスト領域５６２〜５６８を形成する。フォトレジスト領域５６２は、誘電体層５０１および誘電体層Ｄ１の露出領域を覆う。フォトレジスト領域５６４は、積層構造５５０の左側における誘電体層Ｄ３の露出領域のほぼ半分および誘電体層Ｄ４の露出部分を覆う。フォトレジスト領域５６６は、積層構造５５０の左側における誘電体層Ｄ６の露出領域の右半分および誘電体層Ｄ７の露出部分を覆う。フォトレジスト領域５６８は、誘電体層Ｄ９の中心部に載支される。誘電体層Ｄ９の左端縁部は無被覆のまま残る。

図７Ｄは次のエッチングステップの結果を示す。積層構造５７０はピラミッド様構造をなし、同じ高さと同じ幅の段を有する。この階段状構成のため、上方からの電極Ｓ１〜Ｓ９への接触が容易である。また、この階段状構成のために、Ｓ１〜Ｓ９の中の互いに一直線をなす２つの電極の端縁で直接誘電体層Ｄ１〜Ｄ９を貫くエッチングは行われない。そのために、コンデンサ５００の絶縁耐力は非常に高い。

図８は、やはり９個の電極を持つコンデンサ構成体６００を示す。ただし、このコンデンサ構成体６００は、左側の段部における電極Ｓ１、Ｓ３、Ｓ５、Ｓ７およびＳ９しか接続されない、すなわち一つおきの電極のみ接続されるように非対称状にパターニングされる。これに対して、コンデンサ構成体６００の右側では、電極Ｓ２、Ｓ４、Ｓ６およびＳ８と接続することができる。コンデンサ構成体６００の作製に要する方法ステップは、コンデンサ構成体５００の作製に要する方法ステップと同様である。

また、非常に大きな積層構造の異なる段のフォトレジスト露光にも、この方法が焦点深度の限度内で使用される限り何ら問題はない。例えば、焦点深度は１μｍである。

もう一つの実施例においては、コンデンサ構成体の下部電極が、その間にコンデンサ構成体が配設される２つのメタライゼーション層との関係で、その下部メタライゼーション層より上方に置かれる。

さらにもう一つの実施例においては、コンデンサ構成体の下部電極は、例えばダマシンプロセスおよびその後のポリシング（研磨）ステップによって、リソグラフィ処理などの開始前に既にメタライゼーション層中に形成済みである。その後、上に説明した方法を用いてコンデンサ構成体の他の電極を作製する。

もう一つの実施例においては、コンデンサ構成体の下部電極は、この電極より下方にある少なくとも１つのメタライゼーション層を介して接続される。

図９は、半導体基板（図示省略）の上方に４つのメタライゼーション層Ｍｅ１〜Ｍｅ４を有するコンデンサ構成体７００を示す。これらの各メタライゼーション層Ｍｅ１〜Ｍｅ４は、最大２％未満の銅を含有するアルミニウム合金で形成された多数のインターコネクトを有する。ただし、図９には、コンデンサ構成体７００に属するメタライゼーション層Ｍｅ１〜Ｍｅ４のインターコネクトしか示していない。したがって、半導体基板中の能動素子接続用のインターコネクトは示されていない。

メタライゼーション層Ｍｅ１〜Ｍｅ４は、この順に互いに、例えば二酸化シリコンで形成された中間層ＩＬＤ１〜ＩＬＤ３により電気的に絶縁されている。例えば、メタライゼーション層Ｍｅ１〜Ｍｅ４は各々５００ｎｍの厚さを有する。Ｍｅ１〜Ｍｅ４の中の隣り合うメタライゼーション層間の距離は各々８００ｎｍである。

これまでの説明では、従来の層成膜法、リソグラフィ法およびパターニング法を用いてコンデンサ構成体７００を作製し、そのために、ここではこれらの方法についての詳細な説明は省略する。メタライゼーション層Ｍｅ１には、下部電極７１０が設けられている。電極７１０とその上方の部分電極７１２との間には誘電体７１４が配設されている。部分電極７１２は、厚さ４５ｎｍの窒化チタン層で形成されている。誘電体７１４は厚さ４５ｎｍの窒化シリコン層である。この実施例においては、コンデンサ構成体７００の電極は矩形の基本域を有し、この基本域の長さは矩形の長手方向にＬの長さを持つ。部分電極７１２の長さＬは、例えば１５０μｍである。

下部電極７１０および誘電体７１４は、部分電極７１２の外側に張り出している。部分電極７１２のパターニング時には、誘電体７１４はエッチストップとしての役割を果たして、ほんの僅かしかエッチングされず、その意味で、図９の図は部分的に誇張して描かれている。下部電極７１０は、左側の方が右側よりも部分電極７１２から遠くまで張り出している。その結果、メタライゼーション層Ｍｅ２のインターコネクト７１８と電極７１０との間に位置するコンタクト部Ｖｉａ１のための接続面が形成される。コンタクト部Ｖｉａ１は、メタライゼーション層Ｍｅ２のインターコネクト７１８とベース電極７１０との間にある一列のコンタクト部の一部である。

同様に、メタライゼーション層Ｍｅ２にも、コンタクト部Ｖｉａ２およびＶｉａ３を介して部分電極７１２に接続された部分電極７２０が配設されている。コンタクト部Ｖｉａ２およびＶｉａ３は、部分電極７１２と７２０との間にある２列のビアの一部をなす。部分電極７１２および７２０はコンデンサ構成体７００の中心電極をなす。

部分電極７２０に隣接する中間層ＩＬＤ２中には、誘電体７２４によって部分電極７２０と分離された部分電極７２０が配設されている。部分電極７２２は、厚さ４５ｎｍの窒化チタン層で形成されている。一方、誘電体７２４は、厚さ４５ｎｍの窒化シリコン層で形成されている。部分電極７２２の長さはやはりＬである。部分電極７２０および誘電体７２４は、右側および左側とも部分電極７２２の外側に張り出している。この場合も、誘電体７２４は部分電極７２２の形成に際してエッチストップとしての役割を果たし、ほんの僅かしか侵食されなかった。これらの措置のために、電極７２２の敏感な端部で誘電体７２４が損傷するのを防ぐことができる。

部分電極７２０は、右側の方が左側よりも部分電極７２２の外側に大きく張り出していて、そのために、部分電極７２０とメタライゼーション層Ｍｅ３中のインターコネクト７２８との間にわたるコンタクト部Ｖｉａ４のための接続面が形成される。コンタクト部Ｖｉａ４は、やはり、インターコネクト７２８と部分電極７２０との間にある一列のコンタクト部の一部をなす。

さらに、メタライゼーション層Ｍｅ３には、部分電極７２２と共にコンデンサ構成体７００の第２の中心電極を形成する部分電極７３０が配設されている。部分電極７２２と７３０は、互いに２列のビアによって接続され、図９には、これらのビアのうち２つのコンタクト部Ｖｉａ５およびＶｉａ６が示してある。部分電極７３０は、中間層ＩＬＤ３の部分（空所７３１参照）によってインターコネクト７２８と分離されている。部分電極７２２および７３０よりなる上部中心電極は、互いに上下に配置された２列のコンタクト部によって下部電極７１０と電気的に接続されている。上列のコンタクト部は部分電極７３０からインターコネクト７１８へ通じている。図９には、この上列のコンタクト部に属するコンタクト部Ｖｉａ７が示されている。コンタクト部Ｖｉａ１は下列のコンタクト部に属する。

最後に、コンデンサ構成体７００は上部電極７３２を有し、この電極は誘電体７３４によって部分電極７３０から分離されている。部分電極７３２は、やはり、窒化チタンで形成され、４５ｎｍの厚さを有する。誘電体７３４は、窒化シリコンで形成され、厚さは４５ｎｍである。上部電極７３２のパターニング時には、誘電体７３４はエッチストップとして用いられて、ほんの僅かしかエッチングされていない（図９で部分的に誇張して描かれていることに留意）。部分電極７３０は、左側および右側共、誘電体７３４と共に上部電極７３２の外側に張り出している。部分電極７３０は、右端縁よりも左端縁の方が上部電極７３２の外側に大きく張り出しており、その結果、コンタクト部Ｖｉａ７も属する列のコンタクト部を任意に接続するための接続面が得られる。

部分電極７３２はやはりＬの長さを有する。それぞれ中間層ＩＬＤ３、ＩＬＤ２およびＩＬＤ１中の電極７３２、７２２および７１２はすべて、互いに上下に一直線に整列されており（破線７３６および７３８参照）、かつ同じ輪郭形状を有する。

上部電極７３２は、２列のコンタクト部を介してメタライゼーション層Ｍｅ４中のインターコネクト７４０に接続されている。図９には、これらの２列に属するコンタクト部Ｖｉａ８およびＶｉａ９が示してある。１列のコンタクト部がインターコネクト７４０の右側からインターコネクト７２８へ通っている（コンタクト部Ｖｉａ１０参照）。このようにして、上部電極７３２は、下部の中心電極、すなわちコンデンサ構成体７００の部分電極７１２および７２０と電気的導通関係に接続されている。

インターコネクト７４０および部分電極７３０の左側部分は、これらの部分の間に総キャパシタンスＣｔｏｔが形成されるようコンデンサ構成体を接続するために用いられる。

さらに、図９には、コンデンサ構成体７００のコンデンサのキャパシタンスＣ１、Ｃ２およびＣ３の接続の仕方を示す概略回路図が示してある。キャパシタンスＣ１は、下部電極７１０と部分電極７１２により形成される。キャパシタンスＣ２は、部分電極７２０と部分電極７２２により形成される。キャパシタンスＣ３は、部分電極７３０と上部電極７３２により形成される。キャパシタンスＣ１〜Ｃ３は、互いに電気的に並列に接続されており、これはコンデンサ構成体７００における電極の網目状構成により達成される。

もう一つの実施例においては、コンデンサ構成体７００はＭＩＭコンデンサが２つしか含まず、例えばコンデンサ構成体中にメタライゼーション層はＭｅ１〜Ｍｅ３しかない。この場合、単位面積当たりキャパシタンスは３倍にはなるのではなく、ようやく２倍程度にしかならない（概略回路図７５０の破線７５２参照）。これは、この場合、コンデンサ構成体にはキャパシタンスがＣ１とＣ２しかないためである。

さらにもう一つの実施例においては、コンデンサ構成体は４つを超えるメタライゼーション層を有する。このようにして、単位面積当たりキャパシタンスを４倍、５倍というように整数倍単位で大きくすることが可能である。例えば、メタライゼーション層Ｍｅ４はメタライゼーション層Ｍｅ２と同じようにパターニングすることができよう。メタライゼーション層Ｍｅ４の上方には、メタライゼーション層Ｍｅ５をメタライゼーション層Ｍｅ３と同じようにパターニングして設けることができよう。また、下部電極７１０、第２の中心電極、第４の中心電極などが接続されたコンタクト部Ｖｉａ１、Ｖｉａ７などをコンデンサ構成体７００の左側に互いに上下方向に配設する。第１の中心電極、第３の中心電極など、およびカバー電極を互いに接続するコンタクト部Ｖｉａ４、Ｖｉａ１０などは、コンデンサ構成体の右側に配設する。

その結果として、コンデンサ構成体中でこの電極パターンが繰り返し生じる。これは、リソグラフィ法でマスクの同じ部分断面を利用できるということである。特に、中間層ＩＬＤ１〜ＩＬＤ３の中の電極７１２、７２２、７３２はすべて、同じレイアウトで作製される。

図１０は、３つのメタライゼーション層８０２、８０４および８０６上にわたって形成されるコンデンサ構成体８００を示す。メタライゼーション層８０２は、例えば二酸化シリコンで形成された中間層８１０上に位置する。中間層８１２は、やはり二酸化シリコンで形成され、メタライゼーション層８０２と８０４との間に配設される。同じく二酸化シリコンで形成された中間層８１４は、メタライゼーション層８０４と８０６との間に配設される。下部電極８２０から始め、順次基板から遠い方の電極に向けて処理を進めることにより、コンデンサ構成体８００には下記の順序で各電極が作り込まれる：
−電極８２２、
−電極８２４、
−部分電極８２６、
−部分電極８２８、
−電極８３０、
−電極８３２、
−上部電極８３４。

下部電極８２０および部分電極８２８は、それぞれメタライゼーション層８０２および８０４にあり、この実施例では、５％未満の銅および／またはシリコンを含有するアルミニウム合金で形成されている。この実施例においては、メタライゼーション層８０２〜８０６の厚さは例えば５００ｎｍである。隣り合うメタライゼーション層間の距離は、この実施例では７５０ｎｍである。

電極８２２、８２４、部分電極８２６、電極８３０、８３２および部分電極８３４は、厚さ各々４５ｎｍの窒化チタン膜で形成されている。

誘電体８４０〜８５２は、この順にそれぞれ電極８２０〜８３４の間に配置されている。また、誘電体８５４は上部電極８２４上に載支されている。誘電体８４０〜８５４は窒化シリコンで形成され、この実施例では、４５ｎｍの層厚さを有する。誘電体８４６は部分電極８２６に載支されている。

下部電極８２０、電極８２４、電極８３０および上部電極８３４、すなわちコンデンサ構成体８００の下部電極８２０から始めて１つ置き毎の各電極は、左側の４つのコンタクト部Ｖｉａ１１〜Ｖｉａ１４によって、またメタライゼーション層８０４中のインターコネクト８６０およびメタライゼーション層８０６中のインターコネクト８６２によって互いに電気的に接続されている。右側の３つのコンタクト部Ｖｉａ１５〜Ｖｉａ１７およびメタライゼーション層８０４中の１つのインターコネクト８６４は、電極８２２、部分電極８２６と８２８よりなる電極および電極８３２、すなわち下部電極８２０に近接する電極８２２から始めて１つ置き毎の各電極を互いに電気的に接続する。コンタクト部Ｖｉａ１１〜Ｖｉａ１７は、各々、図の紙面に直角に並ぶコンタクト部の列の一部である。

電極８２２、誘電体８４２、電極８２４、誘電体８４４、部分電極８２６および誘電体８４６は、積層構造８７０を形成する。積層構造８７０の各層は、逐次堆積してから、２つのリソグラフィ処理だけでパターニングする。第１のリソグラフィ処理によって、電極８２４および誘電体８４４はパターニングし、部分電極８２６および誘電体８４６はプレパターニングする。電極８２２および誘電体８４２もこのリソグラフィ処理によってパターニングする。その上、部分電極８２６および誘電体８４６を第２のリソグラフィ処理によってパターニングする。電極８２８および、したがって、誘電体８４８をパターニングするためには、第３のリソグラフィ処理が必要である。

次に、中間層８１２を作製し、平坦化する。その後、コンタクト部Ｖｉａ１１、Ｖｉａ１２およびＶｉａ１５、またコンタクト部Ｖｉａ１８およびＶｉａ１９のためのビアホールをエッチングで形成し、ビア充填材を詰める。コンタクト部Ｖｉａ１８およびＶｉａ１９は部分電極８２６に接続され、２本の平行なコンタクト部の列の一部をなしている。

次に、アルミニウム層および誘電体８４８を中間層８１２に提供する。誘電体８４８を堆積した後、電極８３０、誘電体８５０、電極８３２、誘電体８５２、上部電極８３４および誘電体８５４葉の層を含む積層構造８７２を形成する。積層構造８７２も、積層構造８７０で使用したのと同じ方法を用いてパターニングする。電極８２８および、したがって、誘電体８４８をパターニングするためには、さらなるリソグラフィ処理が必要である。

次に、中間層８１４の材料を堆積する。平坦化ステップを行った後、コンタクト部Ｖｉａ１３、Ｖｉａ１４、Ｖｉａ１６およびＶｉａ１７、また２つのコンタクト部Ｖｉａ２０およびＶｉａ２１用のコンタクトホールを形成する。完成後のコンデンサ構成体８００では、コンタクト部Ｖｉａ２０およびＶｉａ２１はインターコネクト８６２と上部電極８５４との間に位置する。コンタクト部Ｖｉａ２０およびＶｉａ２１も、インターコネクト８６２と上部電極８５４との間にある２本のコンタクト部の列の一部を成す。

概略回路図８８０に、コンデンサ構成体８００のキャパシタンスＣ１ａ〜Ｃ６ａの接続構成が示してある。単位面積当たりキャパシタンスは、キャパシタンスＣ１ａ〜Ｃ６ａからなる構成によって６倍になる。このコンデンサ構成体８００でも、部分電極８２６と部分電極８３４、すなわちそれぞれ積層構造８７０と８７２の上部電極は互いに一直線に並ぶ（ｆｌｕｃｈｔｅｎ）（破線８８２および８８４参照）。

もう一つの実施例においては、電極８２４および誘電体８４４は積層構造８７０に存在しない（中括弧８８１ａ参照）。また、電極８３０および誘電体８５０も積層構造８７２中にはない（中括弧８８１ｂ参照）。コンタクト部Ｖｉａ１２およびＶｉａ１４も省かれる。インターコネクト８６０は、電気的導通関係をもって部分電極８２８に接続されている。部分電極８２８の右側部分はそれ自身のインターコネクトとして設計されていて、コンタクト部Ｖｉａ１５およびＶｉａ１７に接続されている。コンタクト部Ｖｉａ１５は、右に張り出した電極８２４を接続するために用いられる。

さらにもう一つの実施例においては、コンデンサ構成体７００および８００のアルミニウムのメタライゼーション層の代わりに、銅のメタライゼーション層を使用する。この場合、その都度最後に化学的機械研磨ステップを行うダマシンプロセスとして知られるプロセスを用いてメタライゼーション層を作製する。銅を使用する場合は、窒化チタンに代えて窒化タンタルを使用する。

アルミニウムまたは銅電極を使用する他の実施例においては、例えば、粗面度を小さくしあるいは接着性を高めるために、誘電体と電極と間の媒介層としてＴｉＮまたはＴａＮライナーを使用する。

ここで説明したコンデンサ構成体は、チップ設計者のための標準コンポーネントとして設計ライブラリに保存する。したがって、設計者は、シングルＭＩＭコンデンサ、ＭＩＭの二重コンデンサ、三重コンデンサなどの選択、あるいは複数のメタライゼーション層にわたり、複数のシングルＭＩＭコンデンサ、二重ＭＩＭコンデンサまたは三重ＭＩＭコンデンサなど、あるいはこれらのコンデンサの組合せを含むコンデンサ構成体の選択を行うことができる。

図９および１０を参照して説明したコンデンサ構成体を製造する方法によれば、とりわけ次のような効果がもたらされる：
−メタライゼーションのＢＥＯＬ（ウェーハプロセスの後半部）におけるＭＩＭコンデンサの多様な作り込み
−適切な場合における、すべてのＭＩＭコンデンサをパターニングするための部分マスクの使用
−標準的ＭＩＭコンデンサの単位面積当たりキャパシタンスの整数倍単位の増加
−本発明で提案するコンデンサ構成体を使用することによって、キャパシタンスを高品質および高直線性でもって得ることができる。

特に、コンデンサ構成体７００および８００においては、例えば、突出形状の利用および／またはドライエッチングとウェットエッチングまたはウェットクリーニングの組合せなど、誘電体の端縁の損傷を回避する措置も取られる。

総キャパシタンスを減らすために一部のコンタクト部を省いた一連のコンデンサ構成体７００または８００を製造することも可能である。一例として、コンデンサ構成体８００でコンタクト部Ｖｉａ１１を省くことによって、キャパシタンスＣ１ａが総キャパシタンスＣに寄与しなくなるようにする。

図１１Ａは、半導体ウェーハ、例えばシリコンウェーハ（図示省略）を有する集積回路構成体１１００を示す。例えばトランジスタなど、多数の電子的構成要素の能動的領域は半導体ウェーハ内または半導体ウェーハ上に配設されている。

能動電子素子が作り込んだ後、さらに膜層を堆積した後適切ならば、誘電体層ＩＬＤが提供される（この実施例では２つのメタライゼーション層間に設ける）。これらの２つのメタライゼーション層のうち上側の層は、誘電体層ＩＬＤに提供された窒化チタン層１１０２で形成されている。この実施例では、窒化チタン層１１０２の厚さＤ１は４５ｎｍである。

この窒化チタン層１１０２に、厚さＤ２が例えば１００ｎｍの誘電体層として窒化シリコン層１１０４が提供される。次に、厚さＤ３が４５ｎｍのもう一つの窒化チタン層１１０６が窒化シリコン層１１０４に提供される。

上部の窒化チタン層１１０６を形成した後、フォトレジスト層１１１０が提供される。次に、マスクを用いてフォトレジスト層１１１０を露光する。この露光ステップ後、フォトレジスト層１１１０を現像してフォトレジスト領域１１１２を形成する。

図１１Ｂに示すように、次にプラズマエッチングプロセスを行って窒化チタン層１１０６をパターニングする。製造しようとするコンデンサ構成体のカバー電極１１２０の下に形成される。カバー電極１１２０の厚さＤ３は４５ｎｍである。これに対して、フォトレジスト領域１１１２で被覆されていない領域窒化チタン層はほぼ完全に取り除かれる。フォトレジストによって被覆されていない領域Ｂには窒化チタン層１１０６のほんの僅かな残留物１１２２および１１２４が残っている。残留物１１２２および１１２４の厚さは、例えばほんの１ｎｍまたは２ｎｍ程度である。

プラズマエッチング時には、窒化チタン層１１０６は、誘電体層１１０４ｍｐ厚さが実質的な変化しないよう、時間制御方式でエッチングされる。ドライエッチングにより除去される誘電体層１１０４の物質の量は１ｎｍより小さい。目標は、窒化チタン層１１０５をオーバーエッチングなしで、すなわちオーバーエッチング０ｓ（０秒）でオーバーエッチングすることである。これは、窒化チタン層１１０６の物質のみを除去し、誘電体層１１０４からはその物質を全く除去しないということである。したがって、エッチング時間を計算する際は、窒化チタン層１１０６の最も薄い部分の厚さに基づいて計算しなければならない。

ドライエッチングプロセスを行ったならば、再度フォトレジスト層１１１０の残留物除去を行う。特に、フォトレジスト領域１１１２を除去する。

次に、図１１Ｃに示すように、ウェットクリーニングステップを行って、残留物１１２２および１１２４を取り除く。ウェットクリーニングは窒化シリコン層１１０４の窒化シリコンとの関係で高い選択性を示すので、窒化シリコン層１１０４の厚さはほんの僅か、厚さＤ２ａまでしか減少しない。

使用するウェット化学エッチング槽は、濃度３５％の過酸化水素水と約２８％のアンモニア水との混合溶液である。過酸化水素水とアンモニア水との容量比は２０：１である。ウェット化学エッチングは、室温で行う。

この形の窒化チタンエッチングは、窒化シリコンとの関係で高い選択性を示す。ウェット化学クリーニング時には、電極１１２０の端縁は僅かに侵食されるが、その程度は、電極１１２０があらかじめ実際に必要なよりも少し大きくパターニングしてあれば、破壊的ではない。

次に、図１１Ｄに示すように、フォトレジスト層１１３０を堆積し、所定のマスクに従って露光して、現像し、カバー電極１１２０により被覆されていない窒化シリコン層１１０４の領域の部分領域Ｂ１の上、およびカバー電極１１２０の上にフォトレジスト領域１１３２を形成する。次のドライエッチングプロセスで、窒化シリコン層１１０４およびその下の窒化チタン層１１０２をフォトレジスト領域１１３２に従ってパターニングする。その結果、下部電極１１３４が形成され、この電極と誘電体層１１０４の残っている誘電体およびカバー電極１１２０とでコンデンサ構成体１１３６が形成される。同時に、窒化チタン層１１０２に能動素子を接続するために用いられるインターコネクトが形成される。

フォトレジスト層１１３０の残留物を除去した後、例えば二酸化シリコンで形成され、数１００ナノメートルの厚さを持つ誘電体層１１４０をコンデンサ構成体１１３６に提供する。誘電体１１４０を平坦化してその上に来る次のメタライゼーション層、すなわち窒化チタン１１０２で形成されたメタライゼーション層より半導体基板からさらに離れたメタライゼーション層用の誘電体を形成する。

次に、リソグラフィ処理をさらに行って、コンタクト部、すなわちビア用のコンタクトホール１１４２および１１４４を作製する。コンタクトホール１１４２の場合は、エッチングは誘電体層１１４０および１１０４を貫通して下部電極１１３４に達するまで行うが、コンタクトホール１１４４の場合は、誘電体層１１４０だけ貫通させてカバー電極１１２０に達するまでエッチングを行う。

次に、コンタクトホール１１４２および１１４４に導電材料、例えばタングステンを充填し、適切な場合は、適当な中間層を導入する。コンタクトホール１１４２の右端縁は、例えば４００ｎｍのカバー電極１１２０の左端縁から距離Ａの位置にある。

他の実施例においては、誘電体層１１０４に変えて、二重以上の多層の誘電体層を使用する。同様に、窒化チタン層１１０２および１１０６に代えて、二重以上の多層の導電材料層も使用される。しかしながら、導電層よりなる上部積層構造と誘電体よりなる積層構造との境界の部分で説明した方法は、図１１Ａ乃至１１Ｄを参照して上に説明した実施例についても同様である。

さらにもう一つの実施例においては、例えば、下部電極がメタライゼーション層にあって、下方から接続される場合、コンタクト部は誘電体層１１０４を完全には突き抜けない。それでも、コンデンサの誘電体および下部電極は、カバー電極の敏感な端縁部における誘電体層および下部電極のパターニング時に誘電体を損傷しないように、カバー電極を越えて張り出させる。この張り出した誘電体は上に説明した操作では大きくはエッチングされず、カバー電極を形成するために使用した層の残留物も誘電体上に残らない。特に、ドライエッチング法によってパターニングしたカバー電極の領域で電極の端縁部には残留物が全く残らない。

他の実施例においては、コンデンサの片側でしか下部電極に接続しない。この場合、接続を行う側で、ビアをして誘電体を貫通させる。反対側では、ビアを配設することなく、誘電体および下部電極をカバー電極の外側まで張り出させる。その結果、こちら側でも、敏感な電極の端縁領域における誘電体の損傷を避けられる。

図１１Ａ乃至１１Ｄを参照して上に説明した方法は、３つまたは３つ以上の電極間に複数の誘電体層を含むコンデンサ、特に２つのメタライゼーション層間にあるか、または複数のメタライゼーション層にわたって広がるコンデンサ構成体についても使用される。

本発明の一態様に当てはまる考えは、各々、他の態様についても有効である。また、実施例で説明した諸措置は種々の態様にまたがって適用することができる。

図１は、３つの電極を持つコンデンサ構成体の製造における中間段階を示す。 図２は、３つの電極を持つ上記コンデンサ構成体の製造における次の中間段階を示す。 図３は、３つの電極を持つコンデンサ構成体を示す。 図４Ａ乃至４Ｃは、３つの電極を持つもう一つのコンデンサ構成体を示す。 図５Ａ乃至５Ｃは、異なる厚さの３つの電極を持つコンデンサ構成体を製造するための第２のリソグラフィ処理における中間段階を示す。 図６Ａ乃至６Ｃは、異なるコンデンサ構成体に必要な表面積を比較して示す。 図７Ａ乃至７Ｄは、９つの電極を持つコンデンサ構成体の製造に関わる製造段階を示す。 図８は、３電極コンデンサ構成体を示す。 図９は、４つのメタライゼーション層にわたって広がり、３つのシングルＭＩＭコンデンサを持つコンデンサ構成体を示す。 And 図１０は、３つのメタライゼーション層にわたって広がり、２つのシングルＭＩＭコンデンサを持つコンデンサ構成体を示す。 図１１Ａは、コンデンサ構成体の製造に関わる一つの製造段階を示す。 図１１Ｂは、電極層のドライエッチング後におけるコンデンサ構成体を示す。 図１１Ｃは、電極層の残留物を除去するためのウェット化学クリーニングステップ後におけるコンデンサ構成体を示す。 図１１Ｄは、コンデンサ構成体のさらなる製造段階を示す。

Claims (36)

1. 集積コンデンサ構成体（１１０）を製造する方法であって、
   ベース電極層（１４）と、
   ベース誘電体層（１６）と、
   少なくとも１つの中心電極層（１８）と、
   カバー誘電体層（２０）と、
   カバー電極層（２２）とを、この記載順に有する積層構造（１２４ｂ）を作製するステップと、
   第１のリソグラフィ処理によって、該カバー電極層（２２）および該中心電極層（１８）をパターニングするステップと、
   第２のリソグラフィ処理によって、該カバー電極層（２２ａ）および該ベース電極層（１４）をパターニングするステップと
   を包含する、方法。
2. 少なくとも２つの中心電極層（Ｓ２〜Ｓ８）を前記ベース電極層（Ｓ１）と前記カバー電極層（Ｓ９）との間に作製し、中心誘電体層（Ｄ２）を、中心電極層（Ｓ２）を作製した後これと隣接する中心電極層（Ｓ３）を作製する前に、隣接する２つの中心電極層（Ｓ２、Ｓ３）の間に位置させて作製することを特徴とする、請求項１に記載の方法。
3. 前記第１のリソグラフィ処理時に、前記カバー電極層（Ｓ９）と前記中心電極層（Ｓ６）との間に配設した少なくとも１つの電極層（Ｓ８）を該カバー電極層（Ｓ９）と共にパターニングし、
   該第１のリソグラフィ処理時に、該中心電極層（Ｓ６）と前記ベース電極層（Ｓ１）との間に配設した少なくとも１つの電極層（Ｓ５）を該中心電極層（Ｓ６）と共にパターニングし、
   前記第２のリソグラフィ処理時に、該カバー電極層（Ｓ９）および該カバー電極層（Ｓ９）と該中心電極層（Ｓ６）との間に配設した該電極層（Ｓ８）をパターニングし、
   該第２のリソグラフィ処理時に、該ベース電極層（Ｓ１）および該ベース電極層（Ｓ１）と該中心電極層（Ｓ６）との間に配設した少なくとも１つの電極層（Ｓ２）をパターニングすることを特徴とする、請求項１または２に記載の方法。
4. 非隣接の電極層（Ｓ３、Ｓ６）をパターニングする第３のリソグラフィ処理を少なくとも一回行い、該第３のリソグラフィ処理でパターニングする該電極層（Ｓ３、Ｓ６）の間の電極層（Ｓ４、Ｓ５）は該第３のリソグラフィ処理でパターニングしないことを特徴とする、請求項３に記載の方法。
5. 前記リソグラフィ処理の実行中、エッチングを少なくとも１つの誘電体層（１６、１８）で停止し、該誘電体層は該リソグラフィ処理で最後にエッチングする前記少なくとも１つの電極層（１６、２２）の下側にあり、および／または、全エッチングを好ましくはドライ化学エッチングあるいは化学−物理手段で行い、および／または、終点検知、特に、少なくとも１本スペクトル線の把握に基づく終点検知を行ってエッチングの終点を検知することを特徴とする、請求項１から４のうちのいずれか一項に記載の方法。
6. 少なくとも１つのリソグラフィ処理を実行中に、該リソグラフィ処理で最後にエッチングする前記少なくとも１つの電極（１６、１２）を化学手段または化学−物理手段でエッチングし、かつ該電極（１６、２２）の残った部分または該電極（１６、１２）の残留物をウェット化学手段でエッチングすることを特徴とする、請求項１から５のうちのいずれか一項に記載の方法。
7. リソグラフィ処理で最後にパターニングされた電極に近接した誘電体層（Ｄ１）の少なくとも１つの部分エッチング領域または誘電体層（Ｄ１〜Ｄ９）のすべての部分エッチング領域を少なくとも次の１つのリソグラフィ処理、好ましくはその後のすべてのリソグラフィ処理においてレジストで被覆し、
   および／または、該リソグラフィ処理で突っ切り状にエッチングされた誘電体層（Ｄ１〜Ｄ９）に近接するリソグラフィ処理でパターニング済みの電極層の端縁部を次のリソグラフィ処理で除去することを特徴とする、請求項１から６のうちのいずれか一項に記載の方法。
8. パターニング終了後の前記積層構造（１２４ｂ）が、積層方向に一直線に並ぶ電極（１１４ａ、１１８ａ、１２２ｂ）がなくなるように設計されたことを特徴とする、請求項１から７のうちのいずれか一項に記載の方法。
9. １つ置きの電極の電極接続部を前記積層構造の一方側に配設し、かつ他の電極用の電極接続部を該積層構造の反対側に配設したことを特徴とする、請求項１から８のうちのいずれか一項に記載の方法。
10. 前記電極層（１１４ａ、１１８ａ、１２２ｂ）を同じ厚さに作製し、
    あるいは他の電極層（３１４）より先にパターニングする電極層（３２２）が該他の電極層（３１４）より厚くなるように設計され、厚い方の該電極（３２２）が好ましくはカバー電極層であることを特徴とする、請求項１から９のうちのいずれか一項に記載の方法。
11. １つの電極用の接続部が、電極の少なくとも一方、少なくとも二方、少なくとも三方、あるいは少なくとも四方に整列させて設けたことを特徴とする、請求項１から１０のうちのいずれか一項に記載の方法。
12. 電極層をパターニングして複数の部分電極（４２６〜４３０）を形成し、
    コンデンサ構成体（４２０）のキャパシタンスを大きくするために、該部分電極（４２６〜４３０）を互いに接続することが可能であり、
    および／または、少なくとも１つの電極層、好ましくはすべての電極層または半分以上の電極層が１００ｎｍより薄く、あるいは６０ｎｍより薄くなるように設計されたことを特徴とする、請求項１から１１のうちのいずれか一項に記載の方法。
13. 集積コンデンサ構成体（５００）、特に、請求項１から１２のうちのいずれか一項に記載の方法で製造されたコンデンサ構成体（５００）の特徴を有するコンデンサ構成体であって、
    ベース電極（Ｓ１）と、
    ベース誘電体（Ｄ１）と、
    少なくとも２つの中心電極（Ｓ２、Ｓ３）と、
    カバー誘電体（Ｄ８）と、
    カバー電極（Ｓ９）と
    をこの記載順に含む、集積コンデンサ構成体（５００）。
14. ２つ以上の中心電極（Ｓ２〜Ｓ８）、３つ以上の中心電極または５つ以上の中心電極（Ｓ２〜Ｓ８）を該ベース電極（Ｓ１）と該被覆電極（Ｓ９）との間に配設し、
    および／または、少なくとも１つの電極、好ましくは半分以上の電極が１００ナノメートルより薄く、あるいは６０ナノメートルより薄いことを特徴とする、請求項１３に記載のコンデンサ構成体（５００）。
15. コンデンサ構成体（７００、８００）を含む集積回路構成体であって、
    互いに中間層（ＩＬＤ１〜ＩＬＤ３）によって分離され、電子素子接続用のインターコネクト（７１８、７２８）を含む少なくとも３つのメタライゼーション層（Ｍｅ１〜Ｍｅ４）と、
    該メタライゼーション層（Ｍｅ１〜Ｍｅ４）と交差する方向に配設された導電性コンタクト部（Ｖｉａ１〜Ｖｉａ１０）と、
    互いに入り組んだ２枚のコンデンサプレートを形成するようコンタクト部（Ｖｉａ１〜Ｖｉａ１０）を介して接続された電極（７１０、７１２、７３２）を含み、該電極（７１０、７１２、７３２）が少なくとも２つの中間層（ＩＬＤ１〜ＩＬＤ３）中に配設されたコンデンサ構成体（７００）と
    を有する、集積回路構成体。
16. 前記コンデンサ構成体（７００）の少なくとも１つの電極（７１０）または部分電極（７２０）をメタライゼーション層（Ｍｅ１、Ｍｅ２）に配設し、
    および／または、前記コンデンサ構成体（７００）の少なくとも１つの電極が、メタライゼーション層（Ｍｅ２）に配設した部分電極（７２０）および中間層（ＩＬＤ１）に配設した部分電極（７１２）を含み、
    該２つの部分電極を少なくとも１つのコンタクト部（Ｖｉａ２、Ｖｉａ３）または複数のコンタクト部を介して互いに電気的に接続したことを特徴とする、請求項１５に記載の集積回路構成体。
17. 前記コンデンサ構成体（７００）の前記電極（７１２、７２２、７３２）を、少なくとも３つの中間層（ＩＬＤ１〜ＩＬＤ３）または３つ以上の中間層（ＩＬＤ１〜ＩＬＤ３）に配設したことを特徴とする、請求項１５または１６に記載の集積回路構成体。
18. 中間層（ＩＬＤ２）に配設され、他の中間層（ＩＬＤ３）に配設した電極（７３２）と同じ輪郭形状を有する少なくとも１つの電極（７２２）を特徴とする、請求項１から１７のうちのいずれか一項に記載の集積回路構成体。
19. 同じ輪郭形状を持つ電極（７２２、７３２）の端縁を、コンデンサ構成体（７００）を支持する基板表面に直角な方向で一直線に（７３６，７３８）、好ましくは端縁全体に沿って配設したことを特徴とする、請求項１８に記載の集積回路構成体。
20. 前記コンデンサ構成体の少なくとも２つの電極（８２２、８２４）または少なくとも３つの電極（８２２〜８２６）を、２つのメタライゼーション層（８０２、８０４）間に配設したことを特徴とする、請求項１から１９のうちのいずれか一項に記載の集積回路構成体。
21. コンデンサ構成体（８００）における少なくとも３つの相続く電極（８２２〜８２６）を、該相続く電極（８２２〜８２６）の数より少ない数のリソグラフィ処理でパターニングしたことを特徴とする、請求項１から２０のうちのいずれか一項に記載の集積回路構成体。
22. 各電極を複数のコンタクト部（Ｖｉａ１〜Ｖｉａ１０）によって接続し、
    および／または、中間層（ＩＬＤ１〜ＩＬＤ３）中にある少なくとも１つの部分電極（７２２）のコンタクト面が該部分電極の底表面積の３０％以上あるいは５０％以上をなし、
    および／または、部分電極ではない少なくとも１つのさらなる電極の接続用のコンタクト面が該部分電極のコンタクト面と同じ大きさであることを特徴とする、請求項１から２１のうちのいずれか一項に記載の集積回路構成体。
23. メタライゼーション層（Ｍｅ１〜Ｍｅ４）の金属部を銅、アルミニウム、少なくとも９０％の銅を含有する銅合金または少なくとも９０％のアルミニウムを含有するアルミニウム合金で形成し、
    および／または、該メタライゼーション層（Ｍｅ１〜Ｍｅ４）が１００ｎｍ以上または１５０ｎｍ以上の厚さを有し、
    および／または、メタライゼーション層（Ｍｅ１〜Ｍｅ４）の金属部との接続を互いに反対側の面で行い、
    および／または、中間層（ＩＬＤ１〜ＩＬＤ３）の電極が金属または合金で形成されるか、あるいはこれらを含有し、特に金属窒化物、好ましくは、窒化チタンもしくは窒化タンタルで形成されるか、あるいはこれらを含有し、
    および／または、中間層（ＩＬＤ１〜ＩＬＤ３）の少なくとも１つの電極が１００ｎｍ以下または６０ｎｍ以下の厚さを有し、
    および／または、中間層（ＩＬＤ１〜ＩＬＤ３）中の電極との接続を片側の面のみで行い、
    および／または、中間層（ＩＬＤ１〜ＩＬＤ３）が酸化物、特に二酸化シリコンで形成されるかまたはこれを含有し、あるいは窒化物、特に窒化シリコンで形成されるかまたはこれを含有することを特徴とする、請求項１から２２のうちのいずれか一項に記載の集積回路構成体。
24. コンタクト部（Ｖｉａ１〜Ｖｉａ１０）の位置を確定する幾何学的設計を除き、同じ幾何学的設計に基づき作製された少なくとも２つの集積コンデンサ構成体（７００）を有するコンデンサ構成体（７００）であって、
    該２つのコンデンサ構成体（７００）の少なくとも１つが請求項１から２３のいずれか１項に記載のコンデンサ構成体（７００）として構成され、
    電極（７１０）の接続用の少なくとも１つのコンタクト部（Ｖｉａ１〜Ｖｉａ１０）が一方のコンデンサ構成体（７００）に存在し、他方のコンデンサ構成体には存在せず、そのため、該他方のコンデンサ構成体中の少なくとも１つの電極が接続されない、コンデンサ構成体（７００）。
25. 接続された前記電極（７１０）が、前記一方のコンデンサ構成体（７００）との関係で、接続されていない前記電極が前記他方のコンデンサ構成体に対して有する関係と同じ位置にあることを特徴とする、請求項２４に記載のコンデンサ構成体（７００）。
26. コンデンサ構成体（１１３４）を製造する方法であって、
    誘電体層（１１０４）を作製するステップと、
    該誘電体層(１１０４)を作製した後、電極層(１１０６)を作製するステップと、
    化学ドライエッチングプロセスまたは化学−物理ドライエッチングプロセスを用いて電極層（１１０６）をパターニングするステップと、
    該誘電体（１１０４）から該電極（１１０６）の残留物をウェット化学法により除去するステップ、または該誘電体層（１１０４）からドライエッチングプロセス時に薄くなった該電極（１１０６）の領域をウェット化学法により除去するステップと
    を包含する、方法。
27. 前記ウェット化学法による除去を前記誘電体層（１１０４）との関係で選択性をもって、好ましくは４：１以上または１０：１以上の選択性をもって行うことを特徴とする、請求項２６に記載の方法。
28. 前記電極層（１１０６）を時間制御法によりエッチングし、
    前記電極層（１１０６）が、金属窒化物、特に窒化チタン、窒化タングステンあるいは窒化タンタルを含有するかまたはこれらの金属窒化物で形成され、
    および／または、該電極層（１１０６）が１００ｎｍまたは６０ｎｍより薄い
    ことを特徴とする、請求項２６または２７に記載の方法。
29. 前記電極層（１１０６）が窒化チタンで形成されるかまたは窒化チタンを含有し、
    および／または、塩基性水溶液、好ましくは酸化剤、特に過酸化水素を含有する、および／または特にアンモニア水溶液および／または特にアミンを含有する溶液を前記ウェット化学法による除去に使用し、
    および／または、酸、特に硝酸とフッ化水素酸の溶液を該ウェット化学法による除去に使用することを特徴とする、請求項１から２８のうちのいずれか一項に記載の方法。
30. 前記誘電体層（１１０４）が窒化シリコンまたは二酸化シリコンを含有し、あるいは窒化シリコンまたは二酸化シリコンで形成され、
    および／または該誘電体層（１１０４）が、１００ｎｍ以下の、または５０ｎｍ以下の、好ましくは、しかしながら３０ｎｍ以上の層厚（Ｄ２）を有することを特徴とする、請求項１から２９のうちのいずれか一項に記載の方法。
31. 前記誘電体層（１１０４）を前記ウェット化学法による除去後パターニングし、特に該ウェット化学法による除去と該誘電体層（１１０４）のパターニングとの間に他の層を前記電極(１１０６)上に作製することなくパターニングし、
    および／または、化学ドライエッチングプロセスまたは化学−物理ドライエッチングプロセスを用いて該誘電体層（１１０４）をエッチングし、
    および／または、該誘電体層（１１０４）を該電極層（１１０６）から距離（Ｂ１）、特に５ｎｍ以上のまたは５０ｎｍ以上のあるいは１００ｎｍ以上の位置でパターニングすることを特徴とする、請求項１から３０のうちのいずれか一項に記載の方法。
32. 前記電極層（１１０６）を、オーバーエッチング時間が６秒以下、または３秒以下、好ましくは０秒でドライエッチングプロセスを用いてオーバーエッチングし、
    および／または、ウェット化学法による除去時における電極層（１１０６）から形成された電極（１１２０）の部分的横方向エッチングを、電極層（１１０６）をパターニングするためのリソグラフィ処理で使用するマスクの設計の設計寸法を増すことによって補償することを特徴とする、請求項１から３１のうちのいずれか一項に記載の方法。
33. 通常の使用条件下における実用寿命が少なくとも７年あるいは少なくとも１０年の回路構成体を製造する方法が使用されることを特徴とする、請求項１から３２のうちのいずれか一項に記載の方法。
34. 集積コンデンサ構成体（１１３４）、特に、請求項１から３３のいずれか一項に記載の方法により製造されたコンデンサ構成体（１１３４）であって、
    誘電体層（１１０４）と、該誘電体層（１１０４）と接触する電極（１１２０）とを有し、
    該電極（１１２０）によって被覆されていない少なくとも１つの断面（Ｂ１）における該誘電体層（１１０４）の厚さの、該電極（１１２０）によって被覆された領域における該誘電体の厚さに対する偏差が、５ｎｍ以下あるいは１ｎｍ以下であり、
    該誘電体層（１１０４）の該電極（１１２０）により被覆されていない領域に、該電極（１１２０）を作製するためにパターニングした電極層（１１０６）の残留物がない、集積コンデンサ構成体（１１３４）。
35. 前記電極に近い前記断面（Ｂ１）の境界が、該電極（１１２０）から少なくとも３ｎｍまたは少なくとも１０ｎｍの距離にあり、
    および／または、該電極から遠い該断面（Ｂ１）の境界が、該電極（１１２０）から該電極に近い該断面（Ｂ１）の境界よりさらに少なくとも５ｎｍまたは少なくとも１０ｎｍあるいは少なくとも２０ｎｍ離れた距離にあり、
    および／または、該断面（Ｂ１）内の該誘電体層の厚さの変動が最大３ｎｍまたは最大２ｎｍあるいは最大１ｎｍであることを特徴とする、請求項３４に記載の集積コンデンサ構成体（１１３４）。
36. 前記誘電体層（１１０４）が、少なくとも１つのコンタクト部（１１４２）または多数のコンタクト部によって貫通されることを特徴とする、請求項３４または３５に記載の集積コンデンサ構成体（１１３４）。

Images