JP2000294745A - キャパシタの形成方法 - Google Patents
キャパシタの形成方法Info
- Publication number
- JP2000294745A JP2000294745A JP11102048A JP10204899A JP2000294745A JP 2000294745 A JP2000294745 A JP 2000294745A JP 11102048 A JP11102048 A JP 11102048A JP 10204899 A JP10204899 A JP 10204899A JP 2000294745 A JP2000294745 A JP 2000294745A
- Authority
- JP
- Japan
- Prior art keywords
- lower electrode
- amorphous silicon
- forming
- silicon film
- core pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】 シリンダ型の下部電極の露出面の全面におい
てＨＳＧ−Ｓｉを良好に成長させることが可能なキャパ
シタの形成方法を提供する。 【解決手段】 半導体基板１１上のシリンダコア層１７
に孔状のコアパターン１７ａを形成し、このコアパター
ン１７ａを覆う状態で非晶質シリコン膜１８を形成す
る。コアパターン１７ａの内壁に非晶質シリコン膜１８
を残す状態で、シリンダコア層１７上の非晶質シリコン
膜１８を除去し、コアパターン１７ａの内壁に非晶質シ
リコン膜１８からなる下部電極を形成する。コアパター
ン１７ａを構成するシリンダコア層１７をエッチング除
去した後、下部電極の表面に成長した自然酸化膜及び下
部電極を構成する非晶質シリコンの表面層をエッチング
除去する。しかる後、下部電極の表面にＨＳＧ−Ｓｉを
成長させる。
てＨＳＧ−Ｓｉを良好に成長させることが可能なキャパ
シタの形成方法を提供する。 【解決手段】 半導体基板１１上のシリンダコア層１７
に孔状のコアパターン１７ａを形成し、このコアパター
ン１７ａを覆う状態で非晶質シリコン膜１８を形成す
る。コアパターン１７ａの内壁に非晶質シリコン膜１８
を残す状態で、シリンダコア層１７上の非晶質シリコン
膜１８を除去し、コアパターン１７ａの内壁に非晶質シ
リコン膜１８からなる下部電極を形成する。コアパター
ン１７ａを構成するシリンダコア層１７をエッチング除
去した後、下部電極の表面に成長した自然酸化膜及び下
部電極を構成する非晶質シリコンの表面層をエッチング
除去する。しかる後、下部電極の表面にＨＳＧ−Ｓｉを
成長させる。
Description
【０００１】
【発明の属する技術分野】本発明は、キャパシタの形成
方法に関し、特には半導体装置の製造工程において、シ
リンダ型の下部電極の表面にシリコンの半球グレインを
形成するキャパシタの形成方法に関する。
方法に関し、特には半導体装置の製造工程において、シ
リンダ型の下部電極の表面にシリコンの半球グレインを
形成するキャパシタの形成方法に関する。
【０００２】
【従来の技術】半導体装置の高集積化及び高機能化にと
もない、ＤＲＡＭ（Dynamic Random Access Memory）セ
ルにおいては、キャパシタの専有面積が縮小化される傾
向にある。また、メモリセルとしての機能を十分に果た
すべく、α線によるソフトエラーの発生を防止するに
は、一定以上のキャパシタ容量を確保することで雑音に
対する十分なマージンを確保する必要がある。このた
め、ＤＲＡＭセルのキャパシタにおいては、誘電率の高
い強誘電膜を用いたり、下部電極（すなわち記憶ノー
ド）の形状をシリンダ型にしてその表面積を広げること
でキャパシタ容量を増加させてきた。
もない、ＤＲＡＭ（Dynamic Random Access Memory）セ
ルにおいては、キャパシタの専有面積が縮小化される傾
向にある。また、メモリセルとしての機能を十分に果た
すべく、α線によるソフトエラーの発生を防止するに
は、一定以上のキャパシタ容量を確保することで雑音に
対する十分なマージンを確保する必要がある。このた
め、ＤＲＡＭセルのキャパシタにおいては、誘電率の高
い強誘電膜を用いたり、下部電極（すなわち記憶ノー
ド）の形状をシリンダ型にしてその表面積を広げること
でキャパシタ容量を増加させてきた。
【０００３】また、さらなるキャパシタ容量の増加を目
的として、特開平８−３０６６４６号広報には、シリコ
ンの半球グレイン（Hemispherical Grained Silicon 、
以下ＨＳＧ−Ｓｉと記す）を電極表面に形成する方法が
提案されている。以下に、この用法を適用したシリンダ
型キャパシタの形成方法を説明する。先ず、図７（１）
に示すように、基板１上に酸化シリコンからなるシリン
ダコア層２を形成し、このシリンダコア層２をパターニ
ングして孔状のコアパターン２ａを形成する。次に、コ
アパターン２ａの内壁を覆う状態で非晶質シリコン膜３
を形成した後、コアパターン２ａの内壁のみに非晶質シ
リコン膜３を残す状態でシリンダコア層２上の非晶質シ
リコン膜３部分を除去する。これによって、非晶質シリ
コンからなるシリンダ型の下部電極３ａを形成する。次
いで、図７（２）に示すように、基板１上のシリンダコ
ア層２をウェットエッチングによって除去する。
的として、特開平８−３０６６４６号広報には、シリコ
ンの半球グレイン（Hemispherical Grained Silicon 、
以下ＨＳＧ−Ｓｉと記す）を電極表面に形成する方法が
提案されている。以下に、この用法を適用したシリンダ
型キャパシタの形成方法を説明する。先ず、図７（１）
に示すように、基板１上に酸化シリコンからなるシリン
ダコア層２を形成し、このシリンダコア層２をパターニ
ングして孔状のコアパターン２ａを形成する。次に、コ
アパターン２ａの内壁を覆う状態で非晶質シリコン膜３
を形成した後、コアパターン２ａの内壁のみに非晶質シ
リコン膜３を残す状態でシリンダコア層２上の非晶質シ
リコン膜３部分を除去する。これによって、非晶質シリ
コンからなるシリンダ型の下部電極３ａを形成する。次
いで、図７（２）に示すように、基板１上のシリンダコ
ア層２をウェットエッチングによって除去する。
【０００４】以上の後、図７（３）に示すように、下部
電極３ａの表面にＨＳＧ−Ｓｉ５を形成する。この際、
先ず、希フッ酸（ＤＨＦ）を用いたエッチングによっ
て、下部電極３ａの表面に成長した自然酸化膜（図示省
略）を除去する。次に、下部電極３ａの表面にシランガ
ス（ＳｉＨ4 ）を供給してＳｉグレイン核（図示省略）
を形成し、その後連続してアニール処理を行う。これに
よって、下部電極３ａを構成する非晶質シリコン表面に
おいて、シリコン原子をＳｉグレイン核に集めるように
マイグレーションさせる。この結果、Ｓｉグレイン核を
中心としたシリコンの半球グレイン、すなわちＨＳＧ−
Ｓｉ５が下部電極３ａの表面に形成され、下部電極３ａ
の表面積が広げられる。
電極３ａの表面にＨＳＧ−Ｓｉ５を形成する。この際、
先ず、希フッ酸（ＤＨＦ）を用いたエッチングによっ
て、下部電極３ａの表面に成長した自然酸化膜（図示省
略）を除去する。次に、下部電極３ａの表面にシランガ
ス（ＳｉＨ4 ）を供給してＳｉグレイン核（図示省略）
を形成し、その後連続してアニール処理を行う。これに
よって、下部電極３ａを構成する非晶質シリコン表面に
おいて、シリコン原子をＳｉグレイン核に集めるように
マイグレーションさせる。この結果、Ｓｉグレイン核を
中心としたシリコンの半球グレイン、すなわちＨＳＧ−
Ｓｉ５が下部電極３ａの表面に形成され、下部電極３ａ
の表面積が広げられる。
【０００５】
【発明が解決しようとする課題】ところが、上述のよう
にして下部電極を形成するキャパシタの形成方法には、
次のような課題があった。すなわち、図７（１）を用い
て説明したシリンダコア層２に形成されたコアパターン
２ａの表面には、プロセス中において発生した有機物Ａ
が付着した状態になっている。このため、コアパターン
２ａの内壁を覆う状態で形成された非晶質シリコン膜３
におけるコアパターン２ａ側の表面層には、この有機物
Ａが取り込まれる。ところが、希フッ酸を用いた下部電
極３ａのエッチングでは、下部電極３ａの表面に成長し
た自然酸化膜は除去されるが、下部電極３ａを構成する
非晶質シリコンや有機物Ａをエッチングすることができ
ない。このため、下部電極３ａの表面層には有機物Ａが
取り込まれたまま残される。
にして下部電極を形成するキャパシタの形成方法には、
次のような課題があった。すなわち、図７（１）を用い
て説明したシリンダコア層２に形成されたコアパターン
２ａの表面には、プロセス中において発生した有機物Ａ
が付着した状態になっている。このため、コアパターン
２ａの内壁を覆う状態で形成された非晶質シリコン膜３
におけるコアパターン２ａ側の表面層には、この有機物
Ａが取り込まれる。ところが、希フッ酸を用いた下部電
極３ａのエッチングでは、下部電極３ａの表面に成長し
た自然酸化膜は除去されるが、下部電極３ａを構成する
非晶質シリコンや有機物Ａをエッチングすることができ
ない。このため、下部電極３ａの表面層には有機物Ａが
取り込まれたまま残される。
【０００６】そして、このように有機物Ａが取り込まれ
た下部電極３ａ（すなわち非晶質シリコン）の表面層で
は、シリコン原子のマイグレーションが抑制されるた
め、ＨＳＧ−Ｓｉ５の成長が阻害される。したがって、
前述のようにして形成されたシリンダ型の下部電極３ａ
においては、外周壁面におけるＨＳＧ−Ｓｉ５の成長が
阻害され、下部電極３ａの表面積を十分に広げることが
できない。これは、キャパシタの大容量化を阻害する要
因になっている。
た下部電極３ａ（すなわち非晶質シリコン）の表面層で
は、シリコン原子のマイグレーションが抑制されるた
め、ＨＳＧ−Ｓｉ５の成長が阻害される。したがって、
前述のようにして形成されたシリンダ型の下部電極３ａ
においては、外周壁面におけるＨＳＧ−Ｓｉ５の成長が
阻害され、下部電極３ａの表面積を十分に広げることが
できない。これは、キャパシタの大容量化を阻害する要
因になっている。
【０００７】そこで本発明は、シリンダ型の下部電極に
おける露出表面の全面においてＨＳＧ−Ｓｉを良好に成
長させることが可能なキャパシタの形成方法を提供し、
キャパシタの大容量化を達成することを目的とする。
おける露出表面の全面においてＨＳＧ−Ｓｉを良好に成
長させることが可能なキャパシタの形成方法を提供し、
キャパシタの大容量化を達成することを目的とする。
【０００８】
【課題を解決するための手段】このような目的を達成す
るための本発明の請求項１に係るキャパシタの形成方法
は、次のような各工程を行うことを特徴としている。第
１工程では、基板上に形成された孔状または島状のコア
パターンを覆う状態で非晶質シリコン膜を形成する。第
２工程では、前記コアパターンの側壁に前記非晶質シリ
コン膜を残す状態で当該非晶質シリコン膜を除去し、当
該コアパターンの側壁に残った当該非晶質シリコン膜を
周壁としたシリンダ型の下部電極を形成する。第３工程
では、前記コアパターンをエッチング除去する。第４工
程では、前記下部電極の表面に成長した自然酸化膜及び
当該下部電極を構成する非晶質シリコンの表面層をエッ
チング除去する。第５工程では、前記下部電極の表面に
シリコンの半球グレインを成長させる。
るための本発明の請求項１に係るキャパシタの形成方法
は、次のような各工程を行うことを特徴としている。第
１工程では、基板上に形成された孔状または島状のコア
パターンを覆う状態で非晶質シリコン膜を形成する。第
２工程では、前記コアパターンの側壁に前記非晶質シリ
コン膜を残す状態で当該非晶質シリコン膜を除去し、当
該コアパターンの側壁に残った当該非晶質シリコン膜を
周壁としたシリンダ型の下部電極を形成する。第３工程
では、前記コアパターンをエッチング除去する。第４工
程では、前記下部電極の表面に成長した自然酸化膜及び
当該下部電極を構成する非晶質シリコンの表面層をエッ
チング除去する。第５工程では、前記下部電極の表面に
シリコンの半球グレインを成長させる。
【０００９】このような請求項１に係るキャパシタの形
成方法では、下部電極の表面にシリコンの半球グレイン
を成長させる前に、下部電極表面の自然酸化膜だけでは
なくこの下部電極を構成する非晶質シリコンの表面層も
エッチング除去される。このため、コアパターンの側壁
から非晶質シリコン膜の表面層に取り込まれた汚染物質
は非晶質シリコンの表面層と共にこのエッチングで除去
され、下部電極の露出表面の全面が清浄な非晶質シリコ
ン表面となる。したがって、下部電極の露出表面の全面
において、十分に成長したシリコンの半球グレインが形
成される。
成方法では、下部電極の表面にシリコンの半球グレイン
を成長させる前に、下部電極表面の自然酸化膜だけでは
なくこの下部電極を構成する非晶質シリコンの表面層も
エッチング除去される。このため、コアパターンの側壁
から非晶質シリコン膜の表面層に取り込まれた汚染物質
は非晶質シリコンの表面層と共にこのエッチングで除去
され、下部電極の露出表面の全面が清浄な非晶質シリコ
ン表面となる。したがって、下部電極の露出表面の全面
において、十分に成長したシリコンの半球グレインが形
成される。
【００１０】また、本発明の請求項４に係るキャパシタ
の形成方法は、請求項１と同様の第１工程、第２工程及
び第３工程を行ってシリンダ型の下部電極を形成した
後、第４工程では、硝酸とフッ酸との混合水溶液を用い
て前記下部電極の表面層をエッチングする。そして、第
５工程では、前記下部電極の表面にシリコンの半球グレ
インを成長させることを特徴としている。
の形成方法は、請求項１と同様の第１工程、第２工程及
び第３工程を行ってシリンダ型の下部電極を形成した
後、第４工程では、硝酸とフッ酸との混合水溶液を用い
て前記下部電極の表面層をエッチングする。そして、第
５工程では、前記下部電極の表面にシリコンの半球グレ
インを成長させることを特徴としている。
【００１１】このような請求項４に係るキャパシタの形
成方法では、下部電極の表面にシリコンの半球グレイン
を成長させる前に、硝酸とフッ酸との混合水溶液を用い
て前記下部電極の表面層がエッチングされる。このた
め、このエッチングでは、下部電極の表面に成長した自
然酸化膜がフッ酸によってエッチング除去されると共
に、コアパターンの側壁から非晶質シリコン膜の表面に
付着した有機系の汚染物質が硝酸によってエッチング除
去される。したがって、下部電極の露出表面の全面が清
浄な非晶質シリコン表面となり、この全面において十分
に成長したシリコンの半球グレインが形成される。
成方法では、下部電極の表面にシリコンの半球グレイン
を成長させる前に、硝酸とフッ酸との混合水溶液を用い
て前記下部電極の表面層がエッチングされる。このた
め、このエッチングでは、下部電極の表面に成長した自
然酸化膜がフッ酸によってエッチング除去されると共
に、コアパターンの側壁から非晶質シリコン膜の表面に
付着した有機系の汚染物質が硝酸によってエッチング除
去される。したがって、下部電極の露出表面の全面が清
浄な非晶質シリコン表面となり、この全面において十分
に成長したシリコンの半球グレインが形成される。
【００１２】
【発明の実施の形態】以下、本発明のキャパシタの形成
方法を適用した実施の形態を図面に基づいて詳細に説明
する。
方法を適用した実施の形態を図面に基づいて詳細に説明
する。
【００１３】（第１実施形態）本第１実施形態では、ネ
ガ型の下部電極形成工程を有するキャパシタの形成方法
に本発明を適用した方法を、図１、図２及び図３の断面
工程図を用いて説明する。先ず、図１（１）に示すよう
に、半導体基板１１の表面側にフィールド酸化膜１２を
形成し、半導体基板１１の表面側を活性領域とフィール
ド酸化膜１２が形成されたフィールド領域とに分離す
る。次に、フィールド酸化膜１２が形成された半導体基
板１１上の全面に、層間絶縁膜１３を形成する。
ガ型の下部電極形成工程を有するキャパシタの形成方法
に本発明を適用した方法を、図１、図２及び図３の断面
工程図を用いて説明する。先ず、図１（１）に示すよう
に、半導体基板１１の表面側にフィールド酸化膜１２を
形成し、半導体基板１１の表面側を活性領域とフィール
ド酸化膜１２が形成されたフィールド領域とに分離す
る。次に、フィールド酸化膜１２が形成された半導体基
板１１上の全面に、層間絶縁膜１３を形成する。
【００１４】次に、ここでは図示を省略したレジストパ
ターンをマスクに用いて層間絶縁膜１３を異方性エッチ
ングし、半導体基板１１に達するコンタクトホール１４
を層間絶縁膜１３に形成する。その後、レジストパター
ンを除去してコンタクトホール１４の内部に導電層を埋
め込み、半導体基板１１に接続されたコンタクト電極１
５を得る。次いで、層間絶縁膜１３及びコンタクト電極
１４の上方に、エッチングストッパ層１６を形成する。
このエッチングストッパ層１６は、以降に行うシリンダ
コア層を除去する際にストッパとなる層であり、例えば
１００ｎｍの膜厚を有する窒化シリコン膜からなること
とする。
ターンをマスクに用いて層間絶縁膜１３を異方性エッチ
ングし、半導体基板１１に達するコンタクトホール１４
を層間絶縁膜１３に形成する。その後、レジストパター
ンを除去してコンタクトホール１４の内部に導電層を埋
め込み、半導体基板１１に接続されたコンタクト電極１
５を得る。次いで、層間絶縁膜１３及びコンタクト電極
１４の上方に、エッチングストッパ層１６を形成する。
このエッチングストッパ層１６は、以降に行うシリンダ
コア層を除去する際にストッパとなる層であり、例えば
１００ｎｍの膜厚を有する窒化シリコン膜からなること
とする。
【００１５】次に、図１（２）に示すように、エッチン
グストッパ層１６上に、酸化シリコン系材料からなるシ
リンダコア層１７を、６００ｎｍ程度の膜厚で形成す
る。このシリンダコア層１７を構成する酸化シリコン系
材料は、例えば、ＮＳＧ（non-doped silicate glass)
、ＢＰＳＧ(boro phospho silicate glass) またはＰ
ＳＧ(phospho silicate glass)であり、ＴＥＯＳ（tetr
aethoxy silane) 系ガスを用いたＬＰ(Low Pressure)−
ＣＶＤ(chemical vapor deposition) 法や、Ｏ3 （オゾ
ン）ガスとＴＥＯＳ系ガスとを用いたＣＶＤ法によって
形成される。
グストッパ層１６上に、酸化シリコン系材料からなるシ
リンダコア層１７を、６００ｎｍ程度の膜厚で形成す
る。このシリンダコア層１７を構成する酸化シリコン系
材料は、例えば、ＮＳＧ（non-doped silicate glass)
、ＢＰＳＧ(boro phospho silicate glass) またはＰ
ＳＧ(phospho silicate glass)であり、ＴＥＯＳ（tetr
aethoxy silane) 系ガスを用いたＬＰ(Low Pressure)−
ＣＶＤ(chemical vapor deposition) 法や、Ｏ3 （オゾ
ン）ガスとＴＥＯＳ系ガスとを用いたＣＶＤ法によって
形成される。
【００１６】その後、ここでは図示を省略したレジスト
パターンをマスクに用いたエッチングによって、シリン
ダコア層１７及びエッチングストッパ層１６をパターニ
ングし、コンタクト電極１５を露出させる孔状のコアパ
ターン１７ａを形成する。エッチング終了後には、レジ
ストパターンを除去する。
パターンをマスクに用いたエッチングによって、シリン
ダコア層１７及びエッチングストッパ層１６をパターニ
ングし、コンタクト電極１５を露出させる孔状のコアパ
ターン１７ａを形成する。エッチング終了後には、レジ
ストパターンを除去する。
【００１７】次に、図１（３）に示すように、コアパタ
ーン１７ａの内壁を覆う状態で、シリンダコア層１７の
上面に非晶質シリコン膜１８を形成する。以下に、ＬＰ
−ＣＶＤ法による非晶質シリコン層１８の形成条件の一
例を示す。尚、ｓｃｃｍは、standard cubic centimete
r/minutes であることとする。 成膜ガス及び流量：シラン （SiH4）＝１０００ｓｃｃｍ、 水素化リン (PH3 ）＝ ３５ｓｃｃｍ、 成膜雰囲気内圧力：１５０Ｐａ、 基板温度 ：５３０℃、 成膜膜厚 ：１００ｎｍ
ーン１７ａの内壁を覆う状態で、シリンダコア層１７の
上面に非晶質シリコン膜１８を形成する。以下に、ＬＰ
−ＣＶＤ法による非晶質シリコン層１８の形成条件の一
例を示す。尚、ｓｃｃｍは、standard cubic centimete
r/minutes であることとする。 成膜ガス及び流量：シラン （SiH4）＝１０００ｓｃｃｍ、 水素化リン (PH3 ）＝ ３５ｓｃｃｍ、 成膜雰囲気内圧力：１５０Ｐａ、 基板温度 ：５３０℃、 成膜膜厚 ：１００ｎｍ
【００１８】また、非晶質シリコン膜１８は、成膜ガス
にジシランを用いて形成しても良い。以下にジシランを
用いた非晶質シリコン膜１８の形成条件の一例を示す。 成膜ガス及び流量：ジシラン （Si2H6)＝１０００ｓｃｃｍ、 水素化リン (PH3 )＝ ３５ｓｃｃｍ、 成膜雰囲気内圧力：１５０Ｐａ、 基板温度 ：４８０℃、 成膜膜厚 ：１００ｎｍ
にジシランを用いて形成しても良い。以下にジシランを
用いた非晶質シリコン膜１８の形成条件の一例を示す。 成膜ガス及び流量：ジシラン （Si2H6)＝１０００ｓｃｃｍ、 水素化リン (PH3 )＝ ３５ｓｃｃｍ、 成膜雰囲気内圧力：１５０Ｐａ、 基板温度 ：４８０℃、 成膜膜厚 ：１００ｎｍ
【００１９】以上のようにして、コアパターン１７ａ底
部のコンタクト電極１５に接続させる状態で、リン
（Ｐ）を含有する非晶質シリコン膜１８を得る。
部のコンタクト電極１５に接続させる状態で、リン
（Ｐ）を含有する非晶質シリコン膜１８を得る。
【００２０】その後、図２（１）に示すように、ＣＭＰ
(chemical mechanical polishing)法によって、シリン
ダコア層１７上の非晶質シリコン膜１８部分を除去す
る。これによって、コアパターン１７ａの内壁にのみ残
した非晶質シリコン膜１８からなるシリンダ形状の下部
電極１８ａを形成する。
(chemical mechanical polishing)法によって、シリン
ダコア層１７上の非晶質シリコン膜１８部分を除去す
る。これによって、コアパターン１７ａの内壁にのみ残
した非晶質シリコン膜１８からなるシリンダ形状の下部
電極１８ａを形成する。
【００２１】ここでは、ＣＭＰ法によってシリンダコア
層１７上の非晶質シリコン膜１８除去する他、非晶質シ
リコンが結晶化しない温度で非晶質シリコン膜１８上に
酸化シリコン膜（例えばＮＳＧ）を形成し、ＲＩＥ(rea
ctive ion etching)法によって酸化シリコン膜の表面側
から当該酸化シリコン膜及び非晶質シリコン膜１８を等
方的にエッチング除去することで、コアパターン１７ａ
の内壁にのみ非晶質シリコン膜１８を残すようにしても
良い。
層１７上の非晶質シリコン膜１８除去する他、非晶質シ
リコンが結晶化しない温度で非晶質シリコン膜１８上に
酸化シリコン膜（例えばＮＳＧ）を形成し、ＲＩＥ(rea
ctive ion etching)法によって酸化シリコン膜の表面側
から当該酸化シリコン膜及び非晶質シリコン膜１８を等
方的にエッチング除去することで、コアパターン１７ａ
の内壁にのみ非晶質シリコン膜１８を残すようにしても
良い。
【００２２】次に、図２（２）に示すように、希フッ酸
をエッチング溶液に用いたウェットエッチングによっ
て、酸化シリコン系材料からなるシリンダコア層（１
７）を選択的に除去し、コアパターン（１７ａ）を除去
する。これによって、層間絶縁膜１３の上方に非晶質シ
リコンからなる下部電極１８ａのみを残す。このウェッ
トエッチングでは、例えばフッ化水素（ＨＦ）：水（Ｈ
2 Ｏ）＝１：２０の希フッ酸を用いて７００秒間のエッ
チングを行う。この際、層間絶縁膜１３はエッチングス
トッパ層１６で覆われているため、エッチングによる影
響を受けることはない。
をエッチング溶液に用いたウェットエッチングによっ
て、酸化シリコン系材料からなるシリンダコア層（１
７）を選択的に除去し、コアパターン（１７ａ）を除去
する。これによって、層間絶縁膜１３の上方に非晶質シ
リコンからなる下部電極１８ａのみを残す。このウェッ
トエッチングでは、例えばフッ化水素（ＨＦ）：水（Ｈ
2 Ｏ）＝１：２０の希フッ酸を用いて７００秒間のエッ
チングを行う。この際、層間絶縁膜１３はエッチングス
トッパ層１６で覆われているため、エッチングによる影
響を受けることはない。
【００２３】以上の後、図３（１）に示すように、下部
電極１８ａの表面層に成長した自然酸化膜（図示省略）
及び下部電極１８ａを構成する非晶質シリコンの露出表
面層をエッチング除去する。ここでは、強アルカリ水溶
液をエッチング溶液に用いたウェットエッチングによっ
て、自然酸化膜（図示省略）及び下部電極１８ａを構成
する非晶質シリコンの露出表面層をエッチング除去する
こととする。この際、強アルカリ水溶液は、ＰＨ．９以
上であることとし、例えば、フッ化アンモニウム（ＮＨ
4 Ｆ）とフッ化水素（ＨＦ）とを、ＮＨ4 Ｆ：ＨＦ＝２
００：１の割合（容量比）で混ぜ合わせたの混合水溶液
を用い、下部電極１８ａの表面層を５ｎｍ程度、好まし
くは１０ｎｍ程度エッチング除去することとする。
電極１８ａの表面層に成長した自然酸化膜（図示省略）
及び下部電極１８ａを構成する非晶質シリコンの露出表
面層をエッチング除去する。ここでは、強アルカリ水溶
液をエッチング溶液に用いたウェットエッチングによっ
て、自然酸化膜（図示省略）及び下部電極１８ａを構成
する非晶質シリコンの露出表面層をエッチング除去する
こととする。この際、強アルカリ水溶液は、ＰＨ．９以
上であることとし、例えば、フッ化アンモニウム（ＮＨ
4 Ｆ）とフッ化水素（ＨＦ）とを、ＮＨ4 Ｆ：ＨＦ＝２
００：１の割合（容量比）で混ぜ合わせたの混合水溶液
を用い、下部電極１８ａの表面層を５ｎｍ程度、好まし
くは１０ｎｍ程度エッチング除去することとする。
【００２４】また、この強アルカリ水溶液は、上記フッ
化水素（ＨＦ）とフッ化アンモニウム（ＮＨ4 Ｆ）との
混合水溶液の他にも、アンモニア（ＮＨ4 ＯＨ）と過酸
化水素（Ｈ2 Ｏ2 ）との混合水溶液、または水酸化カリ
ウム（ＫＯＨ）の水溶液等を用いることができる。この
他にも、ヒドロキシルアミン（ＮＨ2 ＯＨ）の水溶液の
ような有機アルカリ水溶液を用いても良い。
化水素（ＨＦ）とフッ化アンモニウム（ＮＨ4 Ｆ）との
混合水溶液の他にも、アンモニア（ＮＨ4 ＯＨ）と過酸
化水素（Ｈ2 Ｏ2 ）との混合水溶液、または水酸化カリ
ウム（ＫＯＨ）の水溶液等を用いることができる。この
他にも、ヒドロキシルアミン（ＮＨ2 ＯＨ）の水溶液の
ような有機アルカリ水溶液を用いても良い。
【００２５】以上の後、図３（２）に示すように、下部
電極１８ａの表面にＨＳＧ−Ｓｉ（シリコンの半球グレ
イン）１９を成長させる。この場合、先ず、以上のよう
にして下部電極１８ａが形成された半導体基板１１を反
応チャンバ内に収納し、この反応チャンバ内にシランガ
スまたはジシランガスを供給する。これによって、下部
電極１８ａの露出表面をシランガスまたはジシランガス
に晒し、非晶質シリコンからなる下部電極１８ａの表面
に、選択的にＳｉグレイン核（図示省略）を形成する。
次に、シランガスまたはジシランガスの供給を停止し、
反応チャンバ内を超高真空にするかまたは不活性ガス雰
囲気にしてアニール処理を行う。これによって、下部電
極１８ａを構成する非晶質シリコン表面のシリコン原子
をＳｉグレイン核に集めるようにマイグレーションさ
せ、下部電極１８ａの表面にＨＳＧ−Ｓｉ１９を成長さ
せる。
電極１８ａの表面にＨＳＧ−Ｓｉ（シリコンの半球グレ
イン）１９を成長させる。この場合、先ず、以上のよう
にして下部電極１８ａが形成された半導体基板１１を反
応チャンバ内に収納し、この反応チャンバ内にシランガ
スまたはジシランガスを供給する。これによって、下部
電極１８ａの露出表面をシランガスまたはジシランガス
に晒し、非晶質シリコンからなる下部電極１８ａの表面
に、選択的にＳｉグレイン核（図示省略）を形成する。
次に、シランガスまたはジシランガスの供給を停止し、
反応チャンバ内を超高真空にするかまたは不活性ガス雰
囲気にしてアニール処理を行う。これによって、下部電
極１８ａを構成する非晶質シリコン表面のシリコン原子
をＳｉグレイン核に集めるようにマイグレーションさ
せ、下部電極１８ａの表面にＨＳＧ−Ｓｉ１９を成長さ
せる。
【００２６】以上の後、ここでの図示は省略したが、表
面にＨＳＧ−Ｓｉ１９が形成された下部電極１８ａを覆
う状態で誘電膜を形成し、さらにこの誘電膜上に上部電
極となるセルプレートを形成してキャパシタを完成させ
る。
面にＨＳＧ−Ｓｉ１９が形成された下部電極１８ａを覆
う状態で誘電膜を形成し、さらにこの誘電膜上に上部電
極となるセルプレートを形成してキャパシタを完成させ
る。
【００２７】このようなキャパシタの形成方法では、下
部電極１８ａの表面にＨＳＧ−Ｓｉ１９を成長させる前
に、下部電極１８ａ表面の自然酸化膜だけではなくこの
下部電極１８ａを構成する非晶質シリコンの表面層もエ
ッチング除去される。このため、コアパターン１７ａの
形成工程で発生した有機物Ａ等の汚染物質が、非晶質シ
リコン膜１８を形成する際にその表面層に取り込まれて
も、この有機物Ａは非晶質シリコンの表面層と共にこの
エッチングで除去される。このため、下部電極１８ａの
露出表面の全面を清浄な非晶質シリコン表面とすること
ができ、この全面においてＨＳＧ−Ｓｉ１９を成長させ
ることが可能になる。したがって、下部電極１８ａにお
ける露出表面の全面で、汚染物質に影響されることなく
十分にＨＳＧ−Ｓｉ１９を成長させることができる。こ
の結果、下部電極１８ａの露出表面の全面において表面
積を十分に拡大させることが可能になり、この下部電極
１８ａを用いたキャパシタの大容量化が達成される。
部電極１８ａの表面にＨＳＧ−Ｓｉ１９を成長させる前
に、下部電極１８ａ表面の自然酸化膜だけではなくこの
下部電極１８ａを構成する非晶質シリコンの表面層もエ
ッチング除去される。このため、コアパターン１７ａの
形成工程で発生した有機物Ａ等の汚染物質が、非晶質シ
リコン膜１８を形成する際にその表面層に取り込まれて
も、この有機物Ａは非晶質シリコンの表面層と共にこの
エッチングで除去される。このため、下部電極１８ａの
露出表面の全面を清浄な非晶質シリコン表面とすること
ができ、この全面においてＨＳＧ−Ｓｉ１９を成長させ
ることが可能になる。したがって、下部電極１８ａにお
ける露出表面の全面で、汚染物質に影響されることなく
十分にＨＳＧ−Ｓｉ１９を成長させることができる。こ
の結果、下部電極１８ａの露出表面の全面において表面
積を十分に拡大させることが可能になり、この下部電極
１８ａを用いたキャパシタの大容量化が達成される。
【００２８】（第２実施形態）次に、本発明のキャパシ
タの形成方法を適用した第２実施形態を説明する。本第
２実施形態と、上述の第１実施形態との異なるところ
は、図３（１）を用いて説明した工程において下部電極
１８ａの表面層をドライエッチングによって除去すると
ころにあり、その他の工程は第１実施形態と同様である
ことする。
タの形成方法を適用した第２実施形態を説明する。本第
２実施形態と、上述の第１実施形態との異なるところ
は、図３（１）を用いて説明した工程において下部電極
１８ａの表面層をドライエッチングによって除去すると
ころにあり、その他の工程は第１実施形態と同様である
ことする。
【００２９】すなわち、第２実施形態においては、図１
及び図２を用いて説明したようにして下部電極１８ａを
形成した後、図３（１）に示す工程では、ドライエッチ
ングによって、下部電極１８ａの表面層に成長した自然
酸化膜（図示省略）及び下部電極１８ａを構成する非晶
質シリコンの露出表面層を除去する。
及び図２を用いて説明したようにして下部電極１８ａを
形成した後、図３（１）に示す工程では、ドライエッチ
ングによって、下部電極１８ａの表面層に成長した自然
酸化膜（図示省略）及び下部電極１８ａを構成する非晶
質シリコンの露出表面層を除去する。
【００３０】以下に、ドライエッチング条件の一例を示
す。 エッチングガス及び流量：メタンガス（CH4)＝１５０ｓｃｃｍ、 酸素ガス （O2 )＝ ６０ｓｃｃｍ、 エッチング雰囲気内圧力： ４０Ｐａ、 ＲＦバイアス ：７００Ｗ、 エッチング時間 ： １４秒
す。 エッチングガス及び流量：メタンガス（CH4)＝１５０ｓｃｃｍ、 酸素ガス （O2 )＝ ６０ｓｃｃｍ、 エッチング雰囲気内圧力： ４０Ｐａ、 ＲＦバイアス ：７００Ｗ、 エッチング時間 ： １４秒
【００３１】このような方法であっても、強アルカリ水
溶液を用いてウェットエッチングを行った場合と同様
に、下部電極１８ａの表面にＨＳＧ−Ｓｉ１９を成長さ
せる前に、下部電極１８ａ表面の自然酸化膜だけではな
くこの下部電極１８ａを構成する非晶質シリコンの表面
層もエッチング除去されるため、下部電極１８ａの露出
表面の全面を清浄な非晶質シリコン表面とすることがで
きる。この結果、第１実施形態と同様に、下部電極１８
ａの露出表面の全面において表面積を十分に拡大させる
ことが可能になり、この下部電極１８を用いたキャパシ
タの大容量化を達成することができる。
溶液を用いてウェットエッチングを行った場合と同様
に、下部電極１８ａの表面にＨＳＧ−Ｓｉ１９を成長さ
せる前に、下部電極１８ａ表面の自然酸化膜だけではな
くこの下部電極１８ａを構成する非晶質シリコンの表面
層もエッチング除去されるため、下部電極１８ａの露出
表面の全面を清浄な非晶質シリコン表面とすることがで
きる。この結果、第１実施形態と同様に、下部電極１８
ａの露出表面の全面において表面積を十分に拡大させる
ことが可能になり、この下部電極１８を用いたキャパシ
タの大容量化を達成することができる。
【００３２】以上の第１実施形態及び第２実施形態にお
いて図３（１）を用いて説明した工程では、下部電極１
８ａの表面層に成長した自然酸化膜（図示省略）及び、
下部電極１８ａを構成する非晶質シリコンの表面層をエ
ッチング除去する方法を説明した。しかし、この工程に
おいては、フッ化水素（ＨＦ）と硝酸（ＨＮＯ3 ）との
混合水溶液を用いた下部電極１８ａの表面層をウェット
エッチングするようにしても良い。
いて図３（１）を用いて説明した工程では、下部電極１
８ａの表面層に成長した自然酸化膜（図示省略）及び、
下部電極１８ａを構成する非晶質シリコンの表面層をエ
ッチング除去する方法を説明した。しかし、この工程に
おいては、フッ化水素（ＨＦ）と硝酸（ＨＮＯ3 ）との
混合水溶液を用いた下部電極１８ａの表面層をウェット
エッチングするようにしても良い。
【００３３】このような酸性の混合水溶を用いて上述の
ウェットエッチングを行った場合には、下部電極１８ａ
の表面にＨＳＧ−Ｓｉ１９を成長させる前に、下部電極
１８ａの表面に成長した自然酸化膜がフッ酸によってエ
ッチング除去されると共に、コアパターン１７ａの側壁
から非晶質シリコン膜１８の表面に付着した有機物Ａが
硝酸によってエッチング除去される。したがって、下部
電極１８ａの露出表面の全面を清浄な非晶質シリコン表
面とすることができる。この結果、上述の第１実施形態
及び第２実施形態と同様に、下部電極１８ａの露出表面
の全面において表面積を十分に拡大させることが可能に
なり、この下部電極１８を用いたキャパシタの大容量化
を達成することができる。
ウェットエッチングを行った場合には、下部電極１８ａ
の表面にＨＳＧ−Ｓｉ１９を成長させる前に、下部電極
１８ａの表面に成長した自然酸化膜がフッ酸によってエ
ッチング除去されると共に、コアパターン１７ａの側壁
から非晶質シリコン膜１８の表面に付着した有機物Ａが
硝酸によってエッチング除去される。したがって、下部
電極１８ａの露出表面の全面を清浄な非晶質シリコン表
面とすることができる。この結果、上述の第１実施形態
及び第２実施形態と同様に、下部電極１８ａの露出表面
の全面において表面積を十分に拡大させることが可能に
なり、この下部電極１８を用いたキャパシタの大容量化
を達成することができる。
【００３４】（第３実施形態）本第３実施形態では、ポ
ジ型の下部電極形成工程を有するキャパシタの形成方法
に本発明を適用した方法を、図４、図５及び図６の断面
工程図を用いて説明する。先ず、図４（１）に示すよう
に、第１実施形態と同様にして、半導体基板３１の表面
側にフィールド酸化膜３２を形成し、半導体基板３１の
表面側を活性領域とフィールド酸化膜３２が形成された
フィールド領域とに分離する。次に、フィールド酸化膜
３２が形成された半導体基板３１上の全面に、層間絶縁
膜３３を形成する。
ジ型の下部電極形成工程を有するキャパシタの形成方法
に本発明を適用した方法を、図４、図５及び図６の断面
工程図を用いて説明する。先ず、図４（１）に示すよう
に、第１実施形態と同様にして、半導体基板３１の表面
側にフィールド酸化膜３２を形成し、半導体基板３１の
表面側を活性領域とフィールド酸化膜３２が形成された
フィールド領域とに分離する。次に、フィールド酸化膜
３２が形成された半導体基板３１上の全面に、層間絶縁
膜３３を形成する。
【００３５】次に、層間絶縁膜３３上に、１００ｎｍの
膜厚の窒化シリコン膜からなるエッチングストッパ層３
４を形成する。しかる後、層間絶縁膜３３及びエッチン
グストッパ層３４にコンタクトホール３５を形成し、こ
のコンタクトホール３５の内部に導電層を埋め込んたコ
ンタクト電極３６を形成する。
膜厚の窒化シリコン膜からなるエッチングストッパ層３
４を形成する。しかる後、層間絶縁膜３３及びエッチン
グストッパ層３４にコンタクトホール３５を形成し、こ
のコンタクトホール３５の内部に導電層を埋め込んたコ
ンタクト電極３６を形成する。
【００３６】その後、図４（２）に示すように、ＬＰ−
ＣＶＤ法によって、エッチングストッパ層３４及びコン
タクト電極３６上に第１の非晶質シリコン膜３７を形成
する。以下に第１の非晶質シリコン膜３７の形成条件の
一例を示す。 成膜ガス及び流量：シラン （SiH4）＝１０００ｓｃｃｍ、 水素化リン (PH3 ）＝ ３５ｓｃｃｍ、 成膜雰囲気内圧力：１５０Ｐａ、 基板温度 ：５３０℃、 成膜膜厚 ：１００ｎｍ
ＣＶＤ法によって、エッチングストッパ層３４及びコン
タクト電極３６上に第１の非晶質シリコン膜３７を形成
する。以下に第１の非晶質シリコン膜３７の形成条件の
一例を示す。 成膜ガス及び流量：シラン （SiH4）＝１０００ｓｃｃｍ、 水素化リン (PH3 ）＝ ３５ｓｃｃｍ、 成膜雰囲気内圧力：１５０Ｐａ、 基板温度 ：５３０℃、 成膜膜厚 ：１００ｎｍ
【００３７】また、第１の非晶質シリコン膜３７は、成
膜ガスにジシランを用いて形成しても良い。以下にジシ
ランを用いた第１の非晶質シリコン膜３７の形成条件の
一例を示す。 成膜ガス及び流量：ジシラン （Si2H6)＝１０００ｓｃｃｍ、 水素化リン (PH3 )＝ ３５ｓｃｃｍ、 成膜雰囲気内圧力：１５０Ｐａ、 基板温度 ：４８０℃、 成膜膜厚 ：１００ｎｍ
膜ガスにジシランを用いて形成しても良い。以下にジシ
ランを用いた第１の非晶質シリコン膜３７の形成条件の
一例を示す。 成膜ガス及び流量：ジシラン （Si2H6)＝１０００ｓｃｃｍ、 水素化リン (PH3 )＝ ３５ｓｃｃｍ、 成膜雰囲気内圧力：１５０Ｐａ、 基板温度 ：４８０℃、 成膜膜厚 ：１００ｎｍ
【００３８】次に、図４（３）に示すように、第１の非
晶質シリコン膜３７上に、酸化シリコン系材料からなる
シリンダコア層３８を、６００ｎｍ程度の膜厚で形成す
る。このシリンダコア層３８は、第１実施形態と同様の
ものとする。
晶質シリコン膜３７上に、酸化シリコン系材料からなる
シリンダコア層３８を、６００ｎｍ程度の膜厚で形成す
る。このシリンダコア層３８は、第１実施形態と同様の
ものとする。
【００３９】その後、ここでは図示を省略したレジスト
パターンをマスクに用いたエッチングによって、シリン
ダコア層３８及び第１の非晶質シリコン膜３７をパター
ニングし、コンタクト電極３６の上部にシリンダコア層
３８からなる島状のコアパターン３８ａを形成する。ま
た、コアパターン３８ａの下部には、下部電極の底部と
なる第１の非晶質シリコン膜３７を残す。エッチング終
了後には、上記レジストパターンを除去する。
パターンをマスクに用いたエッチングによって、シリン
ダコア層３８及び第１の非晶質シリコン膜３７をパター
ニングし、コンタクト電極３６の上部にシリンダコア層
３８からなる島状のコアパターン３８ａを形成する。ま
た、コアパターン３８ａの下部には、下部電極の底部と
なる第１の非晶質シリコン膜３７を残す。エッチング終
了後には、上記レジストパターンを除去する。
【００４０】次に、図５（１）に示すように、コアパタ
ーン３８ａ及び第１の非晶質シリコン膜３７を覆う状態
で、第２の非晶質シリコン膜（すなわち、請求項に示す
非晶質シリコン膜）３９を形成する。第２の非晶質シリ
コン膜３９は、１００ｎｍ程度の膜厚を有し、第１の非
晶質シリコン膜３７と同様に形成されることする。
ーン３８ａ及び第１の非晶質シリコン膜３７を覆う状態
で、第２の非晶質シリコン膜（すなわち、請求項に示す
非晶質シリコン膜）３９を形成する。第２の非晶質シリ
コン膜３９は、１００ｎｍ程度の膜厚を有し、第１の非
晶質シリコン膜３７と同様に形成されることする。
【００４１】次いで、図５（２）に示すように、コアパ
ターン３８ａの上面及びエッチングストッパ層３５が露
出するまで、第２の非晶質シリコン膜３９をエッチバッ
クし、コアパターン３８ａ及び第１の非晶質シリコン膜
３７の側壁にのみ第２の非晶質シリコン膜３９を残す。
これによって、コアパターン３８ａの外周に、第１の非
晶質シリコン膜３７と第２の非晶質シリコン膜３９とか
らなるシリンダ型の下部電極３９ａを形成する。この下
部電極３９ａにおいては、第２の非晶質シリコン膜３９
が周壁となる。
ターン３８ａの上面及びエッチングストッパ層３５が露
出するまで、第２の非晶質シリコン膜３９をエッチバッ
クし、コアパターン３８ａ及び第１の非晶質シリコン膜
３７の側壁にのみ第２の非晶質シリコン膜３９を残す。
これによって、コアパターン３８ａの外周に、第１の非
晶質シリコン膜３７と第２の非晶質シリコン膜３９とか
らなるシリンダ型の下部電極３９ａを形成する。この下
部電極３９ａにおいては、第２の非晶質シリコン膜３９
が周壁となる。
【００４２】その後、図５（３）に示す工程では、第１
実施形態で図２（２）を用いて説明したと同様にして、
酸化シリコン系材料からなるコアパターン（３８ａ）を
選択的に除去し、層間絶縁膜３３の上方に非晶質シリコ
ンからなる下部電極３９ａのみを残す。
実施形態で図２（２）を用いて説明したと同様にして、
酸化シリコン系材料からなるコアパターン（３８ａ）を
選択的に除去し、層間絶縁膜３３の上方に非晶質シリコ
ンからなる下部電極３９ａのみを残す。
【００４３】以上の後、図６（１）に示すように、下部
電極３９ａの表面層に成長した自然酸化膜（図示省略）
及び下部電極３９ａを構成する非晶質シリコンの露出表
面層をエッチング除去する。ここでは、強アルカリ水溶
液をエッチング溶液に用いたウェットエッチングによっ
て、自然酸化膜（図示省略）及び下部電極３９ａを構成
する非晶質シリコンの露出表面層をエッチング除去する
こととする。このウェットエッチングは、第１実施形態
において、図３（１）を用いて説明したと同様に行われ
ることとする。
電極３９ａの表面層に成長した自然酸化膜（図示省略）
及び下部電極３９ａを構成する非晶質シリコンの露出表
面層をエッチング除去する。ここでは、強アルカリ水溶
液をエッチング溶液に用いたウェットエッチングによっ
て、自然酸化膜（図示省略）及び下部電極３９ａを構成
する非晶質シリコンの露出表面層をエッチング除去する
こととする。このウェットエッチングは、第１実施形態
において、図３（１）を用いて説明したと同様に行われ
ることとする。
【００４４】次に、図６（２）に示すように、下部電極
３９ａの表面にＨＳＧ−Ｓｉ４０を成長させる。この工
程は、第１実施形態で図３（２）を用いて説明したと同
様に行われることとする。
３９ａの表面にＨＳＧ−Ｓｉ４０を成長させる。この工
程は、第１実施形態で図３（２）を用いて説明したと同
様に行われることとする。
【００４５】以上の後、第１実施形態と同様に、さらに
下部電極３９ａを覆う状態で誘電膜を形成し、さらにこ
の誘電膜上に上部電極となるセルプレートを形成してキ
ャパシタを完成させる。
下部電極３９ａを覆う状態で誘電膜を形成し、さらにこ
の誘電膜上に上部電極となるセルプレートを形成してキ
ャパシタを完成させる。
【００４６】このようなキャパシタの形成方法であって
も、第１実施形態と同様に、下部電極３９ａの表面にＨ
ＳＧ−Ｓｉ４０を成長させる前に、下部電極３９ａ表面
の自然酸化膜だけではなくこの下部電極３９ａを構成す
る非晶質シリコンの表面層もエッチング除去される。こ
のため、コアパターン３８ａの形成工程で発生した有機
物Ａ等の汚染物質が、非晶質シリコン膜３９を形成する
際にその表面層に取り込まれても、この有機物Ａは非晶
質シリコンの表面層と共にこのエッチングで除去され
る。したがって、下部電極３９ａの露出表面の全面を清
浄な非晶質シリコン表面とすることができ、この全面に
おいてＨＳＧ−Ｓｉ１９を成長させることが可能にな
る。この結果、上述の第１実施形態と同様に、下部電極
１８ａの露出表面の全面において表面積を十分に拡大さ
せることが可能になり、この下部電極３９ａを用いたキ
ャパシタの大容量化を達成することができる。
も、第１実施形態と同様に、下部電極３９ａの表面にＨ
ＳＧ−Ｓｉ４０を成長させる前に、下部電極３９ａ表面
の自然酸化膜だけではなくこの下部電極３９ａを構成す
る非晶質シリコンの表面層もエッチング除去される。こ
のため、コアパターン３８ａの形成工程で発生した有機
物Ａ等の汚染物質が、非晶質シリコン膜３９を形成する
際にその表面層に取り込まれても、この有機物Ａは非晶
質シリコンの表面層と共にこのエッチングで除去され
る。したがって、下部電極３９ａの露出表面の全面を清
浄な非晶質シリコン表面とすることができ、この全面に
おいてＨＳＧ−Ｓｉ１９を成長させることが可能にな
る。この結果、上述の第１実施形態と同様に、下部電極
１８ａの露出表面の全面において表面積を十分に拡大さ
せることが可能になり、この下部電極３９ａを用いたキ
ャパシタの大容量化を達成することができる。
【００４７】以上の第３実施形態において図６（１）を
用いて説明した工程では、下部電極３９ａの表面層に成
長した自然酸化膜（図示省略）及び下部電極３９ａを構
成する非晶質シリコンの表面層を除去する際、強アルカ
リ水溶液をエッチング溶液に用いたウェットエッチング
を行う方法を説明した。しかし、この工程においては、
第２実施形態で説明したようなドライエッチングを行っ
ても良い。このようにした場合であっても、第３実施形
態と同様の効果を得ることができる。
用いて説明した工程では、下部電極３９ａの表面層に成
長した自然酸化膜（図示省略）及び下部電極３９ａを構
成する非晶質シリコンの表面層を除去する際、強アルカ
リ水溶液をエッチング溶液に用いたウェットエッチング
を行う方法を説明した。しかし、この工程においては、
第２実施形態で説明したようなドライエッチングを行っ
ても良い。このようにした場合であっても、第３実施形
態と同様の効果を得ることができる。
【００４８】また、この工程では、またフッ化水素（Ｈ
Ｆ）と硝酸（ＨＮＯ3 ）との混合水溶液を用いて下部電
極３９ａのウェットエッチングを行っても良い。このよ
うな酸性の混合水溶を用いた場合には、下部電極３９ａ
の表面にＨＳＧ−Ｓｉ４０を成長させる前に、下部電極
３９ａの表面に成長した自然酸化膜がフッ酸によってエ
ッチング除去されると共に、非晶質シリコン膜の表面の
有機物Ａが硝酸によってエッチング除去される。したが
って、下部電極３９ａの露出表面の全面を清浄な非晶質
シリコン表面とすることができ、第３実施形態と同様の
効果を得ることができる。
Ｆ）と硝酸（ＨＮＯ3 ）との混合水溶液を用いて下部電
極３９ａのウェットエッチングを行っても良い。このよ
うな酸性の混合水溶を用いた場合には、下部電極３９ａ
の表面にＨＳＧ−Ｓｉ４０を成長させる前に、下部電極
３９ａの表面に成長した自然酸化膜がフッ酸によってエ
ッチング除去されると共に、非晶質シリコン膜の表面の
有機物Ａが硝酸によってエッチング除去される。したが
って、下部電極３９ａの露出表面の全面を清浄な非晶質
シリコン表面とすることができ、第３実施形態と同様の
効果を得ることができる。
【００４９】
【発明の効果】以上説明したように本発明の請求項１に
係るキャパシタの形成方法によれば、下部電極の表面に
シリコンの半球グレインを成長させる前に、下部電極表
面の自然酸化膜だけではなくこの下部電極を構成する非
晶質シリコンの表面層もエッチング除去する構成にした
ことで、下部電極の露出表面の全面を清浄な非晶質シリ
コン表面とすることができる。この結果、下部電極の露
出面の全面においてシリコンの半球グレインを十分に成
長させることが可能になり、下部電極の露出面の全面に
おいて表面積を十分に拡大させ、キャパシタの大容量化
を達成することが可能になる。
係るキャパシタの形成方法によれば、下部電極の表面に
シリコンの半球グレインを成長させる前に、下部電極表
面の自然酸化膜だけではなくこの下部電極を構成する非
晶質シリコンの表面層もエッチング除去する構成にした
ことで、下部電極の露出表面の全面を清浄な非晶質シリ
コン表面とすることができる。この結果、下部電極の露
出面の全面においてシリコンの半球グレインを十分に成
長させることが可能になり、下部電極の露出面の全面に
おいて表面積を十分に拡大させ、キャパシタの大容量化
を達成することが可能になる。
【００５０】また、本発明の請求項４に係るキャパシタ
の形成方法によれば、下部電極の表面にシリコンの半球
グレインを成長させる前に、硝酸とフッ酸との混合水溶
液を用いて前記下部電極の表面層をエッチングする構成
にしたことで、下部電極の表面に成長した自然酸化膜を
フッ酸によってエッチング除去できると共に、下部電極
を構成する非晶質シリコン表面の有機系の汚染物質を硝
酸によってエッチング除去できる。したがって、下部電
極の露出表面の全面を清浄な非晶質シリコン表面とする
ことができ、下部電極の露出面の全面においてシリコン
の半球グレインを十分に成長させることが可能になる。
この結果、下部電極の露出面の全面において表面積を十
分に拡大させ、キャパシタの大容量化を達成することが
可能になる。
の形成方法によれば、下部電極の表面にシリコンの半球
グレインを成長させる前に、硝酸とフッ酸との混合水溶
液を用いて前記下部電極の表面層をエッチングする構成
にしたことで、下部電極の表面に成長した自然酸化膜を
フッ酸によってエッチング除去できると共に、下部電極
を構成する非晶質シリコン表面の有機系の汚染物質を硝
酸によってエッチング除去できる。したがって、下部電
極の露出表面の全面を清浄な非晶質シリコン表面とする
ことができ、下部電極の露出面の全面においてシリコン
の半球グレインを十分に成長させることが可能になる。
この結果、下部電極の露出面の全面において表面積を十
分に拡大させ、キャパシタの大容量化を達成することが
可能になる。
【図１】第１実施形態及び第２実施形態を説明するため
の断面工程図（その１）である。
の断面工程図（その１）である。
【図２】第１実施形態及び第２実施形態を説明するため
の断面工程図（その２）である。
の断面工程図（その２）である。
【図３】第１実施形態及び第２実施形態を説明するため
の断面工程図（その３）である。
の断面工程図（その３）である。
【図４】第３実施形態を説明するための断面工程図（そ
の１）である。
の１）である。
【図５】第３実施形態を説明するための断面工程図（そ
の２）である。
の２）である。
【図６】第３実施形態を説明するための断面工程図（そ
の３）である。
の３）である。
【図７】従来のキャパシタの形成方法を説明するための
断面工程図である。
断面工程図である。
１１…半導体基板（基板）、１７ａ，３８ａ…コアパタ
ーン、１８…非晶質シリコン膜、１８ａ，３９ａ…下部
電極、１９，４０…ＨＳＧ−Ｓｉ（シリコンの半球グレ
イン）、３９…第２の非晶質シリコン膜（非晶質シリコ
ン膜）
ーン、１８…非晶質シリコン膜、１８ａ，３９ａ…下部
電極、１９，４０…ＨＳＧ−Ｓｉ（シリコンの半球グレ
イン）、３９…第２の非晶質シリコン膜（非晶質シリコ
ン膜）
Claims (4)
- 【請求項１】 基板上に形成された孔状または島状のコ
アパターンを覆う状態で非晶質シリコン膜を形成する第
１工程と、 前記コアパターンの側壁に前記非晶質シリコン膜を残す
状態で当該非晶質シリコン膜を除去し、当該コアパター
ンの側壁に残った当該非晶質シリコン膜を周壁としたシ
リンダ型の下部電極を形成する第２工程と、 前記コアパターンをエッチング除去する第３工程と、 前記下部電極の表面に成長した自然酸化膜及び当該下部
電極を構成する非晶質シリコンの表面層をエッチング除
去する第４工程と、 前記下部電極の表面にシリコンの半球グレインを成長さ
せる第５工程とを行うことを特徴とするキャパシタの形
成方法。 - 【請求項２】 請求項１記載のキャパシタの形成方法に
おいて、 前記第４工程では、強アルカリ水溶液によるウェットエ
ッチングを行うことを特徴とするキャパシタの形成方
法。 - 【請求項３】 請求項１記載のキャパシタの形成方法に
おいて、 前記第４工程では、ドライエッチングを行うことを特徴
とするキャパシタの形成方法。 - 【請求項４】 基板上に形成された孔状または島状のコ
アパターンを覆う状態で非晶質シリコン膜を形成する第
１工程と、 前記コアパターンの側壁に前記非晶質シリコン膜を残す
状態で当該非晶質シリコン膜を除去し、当該コアパター
ンの側壁に残った当該非晶質シリコン膜を周壁としたシ
リンダ型の下部電極を形成する第２工程と、 前記コアパターンをエッチング除去する第３工程と、 硝酸とフッ酸との混合水溶液を用いて前記下部電極の表
面層をエッチングする第４工程と、 前記下部電極の表面にシリコンの半球グレインを成長さ
せる第５工程とを行うことを特徴とするキャパシタの形
成方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11102048A JP2000294745A (ja) | 1999-04-09 | 1999-04-09 | キャパシタの形成方法 |
| US09/545,549 US6712077B1 (en) | 1999-04-09 | 2000-04-07 | Method for forming capacitor |
| TW089106475A TW457696B (en) | 1999-04-09 | 2000-04-07 | Method for forming capacitor |
| KR1020000018561A KR100616046B1 (ko) | 1999-04-09 | 2000-04-10 | 캐패시터 형성 방법 |
| US10/774,213 US6818502B2 (en) | 1999-04-09 | 2004-02-06 | Method for forming capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11102048A JP2000294745A (ja) | 1999-04-09 | 1999-04-09 | キャパシタの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000294745A true JP2000294745A (ja) | 2000-10-20 |
Family
ID=14316894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11102048A Pending JP2000294745A (ja) | 1999-04-09 | 1999-04-09 | キャパシタの形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6712077B1 (ja) |
| JP (1) | JP2000294745A (ja) |
| KR (1) | KR100616046B1 (ja) |
| TW (1) | TW457696B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002134711A (ja) * | 2000-10-20 | 2002-05-10 | Sony Corp | 半導体装置の製造方法 |
| JP2002313951A (ja) * | 2001-04-11 | 2002-10-25 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
| KR100398580B1 (ko) * | 2001-02-22 | 2003-09-19 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 제조방법 |
| WO2012121263A1 (en) * | 2011-03-04 | 2012-09-13 | Fujifilm Corporation | A method of forming a capacitor structure, and a silicon etching liquid used in this method |
| JP2013012614A (ja) * | 2011-06-29 | 2013-01-17 | Fujifilm Corp | エッチング方法及びこれに用いられるシリコンエッチング液 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000294745A (ja) * | 1999-04-09 | 2000-10-20 | Sony Corp | キャパシタの形成方法 |
| DE10260352A1 (de) * | 2002-12-20 | 2004-07-15 | Infineon Technologies Ag | Verfahren zum Herstellen einer Kondensatoranordnung und Kondensatoranordnung |
| JP6301866B2 (ja) * | 2015-03-17 | 2018-03-28 | 東芝メモリ株式会社 | 半導体製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3432644B2 (ja) * | 1995-07-19 | 2003-08-04 | 沖電気工業株式会社 | メモリキャパシタおよびメモリキャパシタの形成方法 |
| JPH1197641A (ja) * | 1997-09-16 | 1999-04-09 | Sony Corp | 半導体記憶装置の製造方法 |
| JPH11186513A (ja) * | 1997-12-19 | 1999-07-09 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH11238863A (ja) * | 1997-12-27 | 1999-08-31 | Lg Semicon Co Ltd | 半導体デバイスのキャパシタの製造方法 |
| JP3269531B2 (ja) * | 1998-01-30 | 2002-03-25 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6355536B1 (en) * | 1998-06-08 | 2002-03-12 | Micron Technology, Inc. | Selective method to form roughened silicon |
| JP3362839B2 (ja) * | 1998-12-24 | 2003-01-07 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2000294745A (ja) * | 1999-04-09 | 2000-10-20 | Sony Corp | キャパシタの形成方法 |
-
1999
- 1999-04-09 JP JP11102048A patent/JP2000294745A/ja active Pending
-
2000
- 2000-04-07 TW TW089106475A patent/TW457696B/zh not_active IP Right Cessation
- 2000-04-07 US US09/545,549 patent/US6712077B1/en not_active Expired - Fee Related
- 2000-04-10 KR KR1020000018561A patent/KR100616046B1/ko not_active IP Right Cessation
-
2004
- 2004-02-06 US US10/774,213 patent/US6818502B2/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002134711A (ja) * | 2000-10-20 | 2002-05-10 | Sony Corp | 半導体装置の製造方法 |
| KR100398580B1 (ko) * | 2001-02-22 | 2003-09-19 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 제조방법 |
| JP2002313951A (ja) * | 2001-04-11 | 2002-10-25 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
| WO2012121263A1 (en) * | 2011-03-04 | 2012-09-13 | Fujifilm Corporation | A method of forming a capacitor structure, and a silicon etching liquid used in this method |
| JP2012199521A (ja) * | 2011-03-04 | 2012-10-18 | Fujifilm Corp | キャパシタ構造の形成方法及びこれに用いられるシリコンエッチング液 |
| JP2013012614A (ja) * | 2011-06-29 | 2013-01-17 | Fujifilm Corp | エッチング方法及びこれに用いられるシリコンエッチング液 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6818502B2 (en) | 2004-11-16 |
| KR20010006973A (ko) | 2001-01-26 |
| KR100616046B1 (ko) | 2006-08-28 |
| US6712077B1 (en) | 2004-03-30 |
| TW457696B (en) | 2001-10-01 |
| US20040209457A1 (en) | 2004-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7754576B2 (en) | Method of forming inside rough and outside smooth HSG electrodes and capacitor structure | |
| US5895250A (en) | Method of forming semicrown-shaped stacked capacitors for dynamic random access memory | |
| US6307730B1 (en) | Capacitor formed by lower electrode having inner and outer uneven surfaces | |
| US6548349B2 (en) | Method for fabricating a cylinder-type capacitor for a semiconductor device | |
| US6174770B1 (en) | Method for forming a crown capacitor having HSG for DRAM memory | |
| JP2000294745A (ja) | キャパシタの形成方法 | |
| KR100376188B1 (ko) | 원통형 스택 전극 제조 방법 | |
| US7119392B2 (en) | Storage electrode of a semiconductor device and method of forming the same | |
| US6171955B1 (en) | Method for forming hemispherical grained silicon structure | |
| US7052956B2 (en) | Method for forming capacitor of semiconductor device | |
| JP2003197776A (ja) | 電荷貯蔵電極の形成方法 | |
| KR100474593B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JP2001223343A (ja) | キャパシタの下部電極及びその製造方法 | |
| US6291294B1 (en) | Method for making a stack bottom storage node having reduced crystallization of amorphous polysilicon | |
| JP2000269452A (ja) | 半導体装置及びその製造方法、並びに半導体記憶装置 | |
| JP2001007301A (ja) | 半導体装置およびその製造方法 | |
| JPH11163284A (ja) | 半導体記憶装置の製造方法 | |
| JP2002134717A (ja) | 半導体装置の製造方法 | |
| JP2002134483A (ja) | エッチング液、エッチング方法、キャパシタの製造方法および半導体装置の製造方法 | |
| JPH10214948A (ja) | キャパシタの製造方法 | |
| JP2002134711A (ja) | 半導体装置の製造方法 | |
| KR20040007794A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20050002049A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JPH10209398A (ja) | 表面を荒くしたポリシリコン電極を有するｄｒａｍのメモリセル | |
| JP2006120957A (ja) | 半導体装置の製造方法及び製造装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080904 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090630 |