KR101952869B1 - 커패시터 - Google Patents

커패시터 Download PDF

Info

Publication number
KR101952869B1
KR101952869B1 KR1020170066229A KR20170066229A KR101952869B1 KR 101952869 B1 KR101952869 B1 KR 101952869B1 KR 1020170066229 A KR1020170066229 A KR 1020170066229A KR 20170066229 A KR20170066229 A KR 20170066229A KR 101952869 B1 KR101952869 B1 KR 101952869B1
Authority
KR
South Korea
Prior art keywords
electrode layer
capacitor
disposed
layer
substrate
Prior art date
Application number
KR1020170066229A
Other languages
English (en)
Other versions
KR20180130298A (ko
Inventor
박노일
문병철
이일로
신현호
임승모
강인영
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020170066229A priority Critical patent/KR101952869B1/ko
Priority to US15/806,112 priority patent/US10199166B2/en
Priority to JP2017223957A priority patent/JP7034678B2/ja
Publication of KR20180130298A publication Critical patent/KR20180130298A/ko
Application granted granted Critical
Publication of KR101952869B1 publication Critical patent/KR101952869B1/ko
Priority to JP2022031596A priority patent/JP2022066346A/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명의 일 실시예는 복수개의 트랜치를 포함하며, 용량부와 상기 용량부 주위에 배치되는 마진부를 포함하는 기판; 상기 기판의 일면 및 상기 트랜치를 충전하도록 배치되는 유전층; 상기 유전층의 일면에 배치되며, 상기 용량부로 부터 상기 마진부로 인출되는 제1 인출부를 포함하는 복수의 제1 전극층; 및 상기 유전층을 사이에 두고 상기 제1 전극층과 대향하도록 상기 유전층의 일면에 배치되며, 상기 용량부로부터 상기 마진부로 인출되는 제2 인출부를 포함하는 복수의 제2 전극층;을 포함하고, 상기 복수의 제1 전극층의 상기 제1 인출부 및 상기 복수의 제2 전극층의 상기 제2 인출부는 상기 마진부로부터 상기 용량부 방향으로 기울어진 계단 형상으로 적층된 커패시터에 관한 것이다.

Description

커패시터{CAPACITOR}
본 발명은 트랜치를 가지는 커패시터에 관한 것이다.
최근 들어 스마트폰, 웨어러블 장비 등의 휴대용 IT 제품의 박형화가 진행되고 있다. 이로 인해 전체적인 패키지의 두께 감소를 위한 수동 소자의 박형화의 필요성도 증대되고 있다.
이를 위해 적층 세라믹 커패시터보다 더 얇은 두께를 구현할 수 있는 박막 커패시터의 수요도 증가하고 있다.
박막 커패시터는 박막 (Thin Film) 기술을 사용하여 박형의 커패시터를 구현할 수 있다는 장점이 있다.
또한, 박막 커패시터는 종래의 적층 세라믹 커패시터와 달리 낮은 ESL을 가진다는 장점이 있어서, 최근 AP (Application Processor)용 디커플링 커패시터 (Decoupling Capacitor)로의 적용이 검토되고 있다.
이러한 AP (Application Processor)용 디커플링 커패시터 (Decoupling Capacitor)로 박막 커패시터를 사용하기 위해서 상기 박막 커패시터는 LSC (Land-side Capacitor) 형태로 제작되고 있다.
그러나, 기존 임베딩 방식의 커패시터의 경우 커패시터의 불량시 재작동(Rework)이 불가능하여 전체적인 손실 비용이 매우 커지기 때문에 재작동이 가능한 LSC (Land-side Capacitor) 형태의 박막 커패시터의 구현이 필요하다.
한편, LSC (Land-side Capacitor) 형태의 박막 커패시터는 솔더 볼(Solder Ball) 사이에 들어가기 때문에 가능한 소형으로 설계해서 솔더 볼을 제거하는 면적을 최소화하여야 한다.
이와 동시에 박막 커패시터의 용량을 증가시키기 위하여, 용량을 구현하는 표면적을 증가시킬 수 있는 트렌치(trench)형 구조를 박막 커패시터에 적용시키는 연구가 진행중이다.
미국 공개특허공보 제2013-0161792호 일본 등록특허공보 제4628794호
본 발명의 목적은 커패시터의 용량을 현저히 향상시킬 수 있으며, 연결 전극층을 최소화할 수 있는 구조를 가지는 커패시터를 제공하는 것이다.
상술한 과제를 해결하기 위한 방법으로, 본 발명은 일 예를 통하여 신규한 구조의 커패시터를 제안하고자 하며, 구체적으로, 본 발명의 일 실시예에 따른 커패시터는 복수개의 트랜치를 포함하며, 용량부와 상기 용량부 주위에 배치되는 마진부를 포함하는 기판; 상기 기판의 일면 및 상기 트랜치를 충전하도록 배치되는 유전층; 상기 유전층의 일면에 배치되며, 상기 용량부로 부터 상기 마진부로 인출되는 제1 인출부를 포함하는 복수의 제1 전극층; 및 상기 유전층을 사이에 두고 상기 제1 전극층과 대향하도록 상기 유전층의 일면에 배치되며, 상기 용량부로부터 상기 마진부로 인출되는 제2 인출부를 포함하는 복수의 제2 전극층;을 포함하고, 상기 복수의 제1 전극층의 상기 제1 인출부 및 상기 복수의 제2 전극층의 상기 제2 인출부는 상기 마진부로부터 상기 용량부 방향으로 기울어진 계단 형상으로 적층된다.
상술한 과제를 해결하기 위한 방법으로, 본 발명은 다른 예를 통하여 상술한 신규한 구조의 커패시터를 제안하고자 하며, 구체적으로, 본 발명의 다른 예에 따른 커패시터는 기판에 배치된 복수개의 트랜치를 포함하며, 상기 트랜치가 위치하는 용량부와 상기 용량부의 주위에 배치되는 마진부를 포함하는 복수의 셀(cell)에 있어서, 상기 셀은, 상기 용량부에 배치되며 상기 트랜치를 충전하도록 배치되는 유전층 및 상기 유전층을 사이에 두고 교번하여 배치되는 제1 전극층 및 제2 전극층을 포함하고, 상기 제1 전극층은 상기 용량부로 부터 상기 마진부로 인출되는 제1 인출부를 포함하고, 상기 제2 전극층은 상기 용량부로 부터 상기 마진부로 인출되는 제2 인출부를 포함하며, 상기 제1 전극층의 제1 인출부 및 상기 복수의 제2 전극층의 제2 인출부는 상기 마진부로부터 상기 용량부 방향으로 기울어진 계단 형상으로 적층된다.
본 발명의 일 실시예에 따른 커패시터는 각 전극층의 인출부가 셀의 마진부로부터 용량부로 기울어진 계단 형상이기 때문에 연결 전극층을 최소화할 수 있다.
도 1은 본 발명의 일 실시예에 따른 커패시터의 사시도를 개략적으로 도시한 것이다.
도 2는 본 발명의 일 실시예에 따른 커패시터의 평면도를 개략적으로 도시한 것이다.
도 3은 도 2의 평면도 중 4개의 셀의 확대 평면도를 개략적으로 도시한 것이다.
도 4는 도 3의 I-I`에 따른 단면도를 개략적으로 도시한 것이다.
도 5(a)는 제1 인출부의 확대 단면도를 개략적으로 도시한 것이며, 도 5(b)는 제2 인출부의 확대 단면도를 개략적으로 도시한 것이다.
도 6(a)는 제1 인출부의 평면도를 개략적으로 도시한 것이며, 도 6(b)는 제2 인출부의 평면도를 개략적으로 도시한 것이다.
도 7은 유전층이 3층 이상인 다른 실시예에 따른 커패시터의 제1 인출부의 단면도를 개략적으로 도시한 것이다.
도 8 및 도 9는 본 발명의 일 실시예에 따른 커패시터에 있어서, 제1 및 제2 연결 전극층이 복수의 셀 상에 형성된 평면도를 개략적으로 도시한 것이다.
도 10 내지 도 12는 제1 및 제2 연결 전극층과 제1 및 제2 외부 전극을 연결하는 구조를 설명하기 위한 평면도를 개략적으로 도시한 것이다.
도 13은 본 발명의 다른 실시예에 따른 커패시터의 실장 기판의 단면도를 개략적으로 도시한 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명한다.
그러나, 본 발명의 실시 예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 예로 한정되는 것은 아니다.
또한, 본 발명의 실시 예는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
또한, 각 실시 예의 도면에 나타난 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.
도면 도시된 X 방향, Y 방향 및 Z 방향은 각각 길이 방향, 폭 방향 및 두께 방향으로 표현되거나, 순차적으로 제1 방향, 제2 방향, 또는 제3 방향으로 표현될 수 있다.
도 1은 본 발명의 일 실시예에 따른 커패시터의 사시도를 개략적으로 도시한 것이며, 도 2는 본 발명의 일 실시예에 따른 커패시터의 평면도를 개략적으로 도시한 것이다. 또한, 도 3은 도 2의 평면도 중 4개의 셀의 확대 평면도를 개략적으로 도시한 것이고, 도 4는 도 3의 I-I`에 따른 단면도를 개략적으로 도시한 것이다.
이하, 도 1 내지 도 4을 참조하여, 본 발명의 일 실시예에 따른 커패시터(100)에 대해 설명하도록 한다.
본 발명의 일 실시예에 따른 커패시터(100)는 바디(101)와 바디의 외측에 배치되는 제1 및 제2 외부 전극(191, 192)를 포함한다.
바디(101)의 형상에 특별히 제한은 없지만, 일반적으로 육면체 형상일 수 있다. 또한, 그 치수에 특별히 제한은 없으나, 예를 들면 0.6mm×0.3mm 크기일 수 있고, 1.0 ㎌ 이상의 고적층 및 고용량 박막 커패시터의 바디일 수 있다.
바디(101)는 기판(110)을 포함한다. 기판(110)은 Si, SiO2, Al2O3, MgO, LaAlO3 및 SrTiO3로 이루어진 군에서 선택되는 어느 하나 또는 이들의 조합일 수 있다. 예를 들어 기판(110)은 실리콘 웨이퍼(wafer)를 이용한 것일 수 있다.
기판(110)은 기판(110)의 일면에 용량부(A)와 용량부(A) 주위에 배치되는 마진부(M)를 포함한다. 이와 같은, 용량부(A)와 마진부(M)는 하나의 셀(102a, 120b)를 구성하게 된다. 본 발명의 일 실시예에 따른 커패시터(100)는 복수의 셀(102a, 102b)을 포함한다.
기판(110)에는 기판(110)의 일면에서 기판(110)의 내측으로 관입하는 복수의 트랜치(105)가 배치된다. 예를 들어, 복수의 트랜치(150)는 용량부(A)에 배치될 수 있다.
트랜치(105)는 기판(110)의 일면을 식각하여 형성될 수 있다.
트랜치(105)는 제1 방향(X) 또는 제1 방향(X)에 수직한 제2 방향(Y)으로 길게 형성되거나, 제1 방향(X) 또는 제2 방향(Y)에서 일정 간격으로 규칙적으로 형성될 수 있다. 다만, 본 발명에 있어서, 트랜치(105)가 제2 방향(Y)으로 길게, 제1 방향(X)으로 일정 간격 규칙적으로 형성되는 것을 기준으로 설명하도록 한다.
기판(110)의 일면과 트랜치(105)에는 유전층(111, 112)을 사이에 두고 서로 교번하여 배치되는 제1 및 제2 전극층(121, 122)이 충전된다.
본 발명의 일 실시예에 따른 커패시터(100)는 적어도 하나 이상의 유전층(111, 112)을 포함할 수 있다. 예를 들어, 도 4를 참조하면, 유전층(111, 112)이 2층 포함되는 경우, 기판(110)의 일면과 트랜치(105)에는 제1 전극층(121), 제1 유전층(111), 제2 전극층(122), 제2 유전층(112), 및 제1 전극층(121)이 순차적으로 적층될 수 있다.
제1 및 제2 전극층(121, 122)은 도전성 재료를 이용하여 형성될 수 있다. 제1 및 제2 전극층(121, 122)의 재료는 유전층(111, 112)으로 무엇을 이용하는지 여부에 의해 결정될 수 있다. 유전층(111, 112)은 산화 금속(metal oxide) 등의 상유전체로 형성되는 경우에 제1 및 제2 전극층(121, 122)의 재료는 질화 금속(metal nitride)를 포함할 수 있다. 예를 들어, 제1 및 제2 전극층(121, 122)은 TiN 일 수 있으나, 이에 제한되는 것은 아니다.
제1 및 제2 전극층(121, 122)은 ALD(Atomic Layer Deposition) 또는 AVD(Atomic Vapor Deposition) 공정을 이용하여 형성될 수 있으나, 이에 제한되는 것은 아니다.
유전층(111, 112)은 산화 금속(metal oxide) 등의 상유전체로 형성될 수 있다. 유전층(111, 112)은 Al2O3, ZrO2, HfO2와 같은 산화 금속 중 어느 하나 또는 이들의 조합을 포함할 수 있다. 유전층(111, 112)은 Al2O3, ZrO2, HfO2와 같은 산화 금속을 단일 재료로 포함하여 형성될 수 있다. 이와 달리, 유전층(111, 112)은 누전 특성을 향상시키기 위하여 복합층으로 형성될 수 있다. 유전층(111, 112)이 복합층인 경우, 유전층(111, 112)은 ZrO2 - Al2O3 - ZrO2 복합층 일 수 있다.
유전층(111, 112)은 ALD(Atomic Layer Deposition) 또는 AVD(Atomic Vapor Deposition) 공정을 이용하여 형성될 수 있으나, 이에 제한되는 것은 아니다.
제1 전극층(121) 및 제2 전극층(122)은 유전층(111, 112)을 사이에 두고 서로 대향하도록 배치되어, 제1 전극층(121) 및 제2 전극층(122)에 각각 다른 극성의 전압이 인가될 때에 커패시터로 동작할 수 있다.
이에 따라, 용량부(A)에서 제1 전극층(121) 및 제2 전극층(122)은 유전층(111, 112)을 사이에 두고 서로 교번하게 배치됨으로써, MIM (Metal - Insulator - Metal) 구조를 가지게 된다.
MIM 구조의 상부에는 유전층(111, 112), 제1 전극층(121) 및 제2 전극층(122)의 상부에는 덮도록 절연층(181)이 배치될 수 있다. 절연층(181)은 실리콘 산화물(SiO2)일 수 있으나, 이에 제한되는 것은 아니다.
제1 전극층(121)은 용량부(A)로부터 마진부(M)로 인출되는 제1 인출부(L1)를 포함하고, 제2 전극층(122)은 용량부(A)로부터 마진부(M)로 인출되는 제2 인출부(L2)를 포함한다.
도 5(a)는 제1 인출부(L1)의 확대 단면도를 개략적으로 도시한 것이며, 도 5(b)는 제2 인출부(L2)의 확대 단면도를 개략적으로 도시한 것이다.
도 5(a) 및 도 5(b)를 참조하면, 제1 및 제2 인출부(L1, L2)는 마진부(M)로부터 용량부(A)로 기울어진 계단 형상으로 형성될 수 있다. 복수의 셀(102a, 102b)은 서로 인접하는 셀(102a, 102b) 중 한 쌍을 각각 제1 셀(102a) 및 제2 셀(102b)로 정의할 수 있다. 또한, 제1 셀(102a) 및 제2 셀(102b)의 각각의 중앙부를 기준으로 제1 및 제2 셀(102a, 102b)이 접하는 부분의 영역을 제1 영역이라 하고, 그 외의 영역을 제2 영역이라 할 수 있다. 이때, 제1 인출부(L1)는 제1 영역에 배치되고, 제2 인출부(L2)는 제2 영역에 배치될 수 있다.
제1 인출부(L1)는 적층 방향으로 하부로부터 제1 전극층(121), 제1 유전층(111), 제2 전극층(122), 제2 유전층(112) 및 제1 전극층(121)이 순차적으로 적층되되, 적층 방향으로 하부로부터 마진부(M)에서 용량부(A)로 올라가는 계단 형상일 수 있다.
계단 형상을 가지는 제1 인출부(L1)의 구성 중 제1 전극층(121) 일면의 적어도 일부에는 유전층(111, 112) 또는 제2 전극층(122)이 배치되지 않는다. 제1 전극층(121)이 계단의 구성 중 디딤 바닥의 역할을 수행하며, 제1 전극층(121), 제2 전극층(122) 및 유전층(111, 112)의 일 단부가 계단의 구성 중 챌면의 역할을 수행한다. 다만, 이에 제한 되는 것은 아니며, 계단 형상의 제1 인출부(L1) 중 제1 전극층(121)을 포함한 제2 전극층(122) 및 유전층(111, 112)도 디딤 바닥의 역할을 수행할 수 있다.
제1 인출부(L1)의 상부에 배치된 제1 절연층(181)은 제1 인출부(L1)에 대응하는 위치에 제1 개구부(141)가 배치된다. 예를 들어, 제1 개구부(141)는 제1 전극층(121)의 일면에 배치된다.
도 5(a)를 참조하면, 제1 인출부(L1)에는 제1 연결 전극층(151)이 배치된다. 이 때, 제1 연결 전극층(151)은 제1 개구부(141)를 통해 제1 인출부(L1)와 연결된다. 구체적으로 제1 연결 전극층(151)은 제1 개구부(141)를 통해 제1 전극층(121)과 연결된다.
제2 인출부(L2)는 적층 방향으로 하부로부터 제1 전극층(121), 제1 유전층(111), 제2 전극층(122), 제2 유전층(112) 및 제1 전극층(121)이 순차적으로 적층되되, 적층 방향으로 하부로부터 마진부(M)에서 용량부(A)로 올라가는 계단 형상일 수 있다.
계단 형상을 가지는 제2 인출부(L2)의 구성 중 제2 전극층(122) 일면의 적어도 일부에는 유전층(111, 112) 또는 제1 전극층(121)이 배치되지 않는다. 제2 전극층(122)이 계단의 구성 중 디딤 바닥의 역할을 수행하며, 제1 전극층(121), 제2 전극층(122) 및 유전층(111, 112)의 일 단부가 계단의 구성 중 챌면의 역할을 수행한다. 다만, 이에 제한 되는 것은 아니며, 계단 형상의 제2 인출부(L2) 중 제2 전극층(122)을 포함한 제1 전극층(121) 및 유전층(111, 112)도 디딤 바닥의 역할을 수행할 수 있다.
제2 인출부(L2)의 상부에 배치된 제1 절연층(181)은 제2 인출부(L2)에 대응하는 위치에 제2 개구부(142)가 배치된다. 예를 들어, 제2 개구부(142)는 제2 전극층(122)의 일면에 배치된다.
도 5(b)를 참조하면, 제2 인출부(L2)에는 제2 연결 전극층(152)이 배치된다. 이 때, 제2 연결 전극층(152)은 제2 개구부(142)를 통해 제2 인출부(L2)와 연결된다. 구체적으로 제2 연결 전극층(152)은 제2 개구부(142)를 통해 제2 전극층(122)과 연결된다.
종래에는 트랜치형 커패시터에 있어서, 제1 및 제2 전극층과 연결 전극층을 0.25 내지 0.5 ㎛ 정도의 지름을 가지는 비아(via)를 통해 연결해왔다. 즉, 종래와 같이 비아(via)를 이용하게 되면, 별도로 레이저 등을 이용하여 비아(via)를 형성하고, 비아를 도전성 물질로 각각 충전하는 공정을 필요로 하며, 비아의 작은 지름으로 인해 커패시터의 등가직렬저항이 증가하는 문제가 있었다. 하지만, 본 발명의 일 실시예에 따른 커패시터(100)는 개구부를 이용하여 제1 및 제2 전극층과 제1 및 제2 연결 전극층을 각각 연결하기 때문에 종래에 비해 간편하게 개구부를 형성하고, 보다 넓은 접촉 면적을 확보하여 등가직렬저항을 감소시킬 수 있다.
더욱이, 종래의 트랜치형 커패시터는 외부 전극과 각 전극층을 연결하기 위하여 복수의 연결 전극층이 필요하였다. 이와 같은 복수의 연결 전극층은 트랜치형 커패시터의 두께가 증가하는 요인이 된다. 하지만, 본 발명의 일 실시예에 따른 커패시터는 계단 형상의 제1 및 제2 인출부(L1, L2)를 이용하기 때문에, 단층으로 제1 및 제2 연결 전극층(151, 152)을 형성할 수 있다. 따라서, 제1 및 제2 연결 전극층(151, 152)이 커패시터(100)의 두께에 미치는 영향을 최소화하여 커패시터(100)를 박형화하는 것이 가능하다.
도 6(a)는 제1 인출부의 평면도를 개략적으로 도시한 것이며, 도 6(b)는 제2 인출부의 평면도를 개략적으로 도시한 것이다.
도 6(a) 및 도 6(b)를 참조하면, 제1 및 제2 개구부(141, 142)는 일 방향으로 길게 배치될 수 있다. 즉, 종래와 같이, 원형의 비아가 아닌 일방향으로 길게 형성되는 제1 및 제2 개구부(141, 142)를 통해 이용하여 제1 및 제2 전극층과 제1 및 제2 연결 전극층을 각각 연결하기 때문에 커패시터의 등가직렬저항을 현저히 감소시킬 수 있다.
예를 들어, 제1 및 제2 개구부(141, 142)는 용량부(A)와 마진부(M)의 경계에 대응하도록 길게 형성함으로써, 커패시터의 등가직렬저항을 현저히 감소시킬 수 있다.
도 7은 유전층이 3층 이상인 다른 실시예에 따른 커패시터의 제1 인출부(L1`)의 단면도를 개략적으로 도시한 것이다.
도 7을 참조하면, 본 발명의 다른 실시예에 따른 커패시터는 제1 내지 제6 유전층(111, 112, 113, 114, 115, 116)을 포함할 수 있다.
이와 같이, 3층 이상의 유전층을 포함하는 경우, 종래의 트랜치형 커패시터는 유전층의 수만큼 증가된 각 전극층을 외부 전극과 연결하기 위하여, 연결 전극층의 수를 적어도 2층 이상으로 증가시킬 수 밖에 없었다. 이처럼 연결 전극층의 수가 증가하면 커패시터의 두께가 두꺼워지는 문제가 있다.
하지만, 본 발명의 다른 실시예에 따른 커패시터는 계단 형상의 제1 인출부(L1`)를 이용하기 때문에, 단층으로 제1 연결 전극층(151)을 형성할 수 있다. 이는 제2 인출부 및 제2 연결 전극층에 대해서도 마찬가지로 적용될 수 있다. 따라서, 본 발명의 다른 실시예에 따른 커패시터는 3층 이상의 유전층을 포함하는 것에도 불구하고, 제1 및 제2 연결 전극층이 커패시터의 두께에 미치는 영향을 최소화하여 커패시터를 박형화하는 것이 가능하다.
도 8은 본 발명의 일 실시예에 따른 커패시터에 있어서, 제1 및 제2 연결 전극층이 복수의 셀 상에 형성된 평면도를 개략적으로 도시한 것이다.
도 8을 참조하면, 복수의 셀(102a, 102b)은 서로 인접하는 셀(102a, 102b) 중 한 쌍을 각각 제1 셀(102a) 및 제2 셀(102b)로 정의할 수 있다. 또한, 제1 셀(102a) 및 제2 셀(102b)의 각각의 중앙부를 기준으로 제1 및 제2 셀(102a, 102b)이 접하는 부분의 영역을 제1 영역이라 하고, 그 외의 영역을 제2 영역이라 할 수 있다. 이때, 제1 인출부(L1)는 제1 영역에 배치되고, 제2 인출부(L2)는 제2 영역에 배치될 수 있다.
커패시터(100)의 ESL(Equivalent Series Inductance)을 낮추기 위해서는 커패시터(100)의 연결 전극층을 어떻게 배치하는지 여부가 매우 중요하다. 즉, 용량을 구현하는 (+), (-) 극성을 전기의 흐름을 고려하여 배치할 필요가 있다. 연결 전극층과 각 전극층을 비아로 연결하던 종래의 커패시터에서도 이와 같은 전기의 흐름을 고려하여 ESL을 낮추려는 시도가 있었으나, 트래치형 커패시터의 구조적인 한계로 각 셀에 대한 대칭성이 현저히 낮다는 문제가 있었다.
하지만, 본 발명의 일 실시예에 따른 커패시터(100)는 도 8과 같이, 제1 및 제2 연결 전극층(151, 152)을 일 방향으로 길게 형성하고 서로 교번하도록 배치함으로써, 연결 전극층의 대칭성을 극대화하여 ESL을 최소화할 수 있다는 효과를 가질 수 있다.
이 때, 제1 연결 전극층(151)에 대응하는 위치에는 제1 인출부(L1)만이 배치되고, 제2 연결 전극층(152)에 대응하느 위치에는 제2 인출부(L2)만이 배치되는 것을 확인할 수 있다.
도 9은 본 발명의 일 실시예에 따른 커패시터에 있어서, 제1 및 제2 연결 전극층이 복수의 셀 상에 형성된 평면도를 개략적으로 도시한 것이다. 도 8과 달리 도 9의 제1 및 제2 연결 전극층(151`, 152`)은 하나 이상의 셀(102a`, 102b`)을 완전히 덮도록 배치될 수 있다. 이와 같은 경우, 제1 셀(102a`)은 제1 인출부(L1)만을 포함하고, 제2 셀(102b`)은 제2 인출부(L2)만을 포함하도록 배치할 수 있다.
도 9와 같이 제1 및 제2 연결 전극층(151`, 152`)이 일 방향으로 길게 형성하고 서로 교번하도록 배치함으로써, 연결 전극층의 대칭성을 극대화하여 ESL을 최소화할 수 있다는 효과를 가질 수 있다.
도 10 내지 도 12는 제1 및 제2 연결 전극층과 제1 및 제2 외부 전극을 연결하는 구조를 설명하기 위한 평면도를 개략적으로 도시한 것이다.
각 도면을 참조하여, 제1 및 제2 연결 전극층과 제1 및 제2 외부 전극을 연결하는 구조에 대해 설명하도록 한다.
도 10(a)을 참조하면, 제1 절연층(181)에 제1 및 제2 연결 전극층(151, 152)이 Y 방향으로 길게 형성되고, X 방향으로 교번하여 배치된다. 제1 및 제2 연결 전극층(151, 152)의 상부에는 제2 절연층(182)이 배치된다. 제2 절연층(182)은 도 10(b)와 같이 개구를 통해 X 방향으로 제1 연결 전극층(151)만, 또는 제2 연결 전극층(152)만 노출시킨다. 도 10(c)를 참조하면, 노출된 제1 연결 전극층(151)을 덮도록 X 방향으로 제1 외부 전극(191)이 배치되고, 노출된 제2 연결 전극층(152)을 덮도록 X 방향으로 제2 외부 전극(192)이 배치된다.
제1 외부 전극(191) 및 제2 외부 전극(192)은 도전성 물질을 포함하는 페이스트를 이용하여 형성될 수 있다. 필요에 따라, 제1 외부 전극(191) 및 제2 외부 전극(192) 상에는 도금층을 더 포함할 수 있다.
도 11(a)를 참조하면, 제1 절연층(181)에 제1 및 제2 연결 전극층(151, 152)이 X 방향으로 길게 형성되고, Y 방향으로 교번하여 배치된다. 제1 및 제2 연결 전극층(151, 152)의 상부에는 제2 절연층(182)이 배치된다. 제2 절연층(182)은 도 11(b)와 같이 개구를 통해 Y 방향으로 제1 연결 전극층(151)만, 또는 제2 연결 전극층(152)만 노출시킨다. 도 11(c)를 참조하면, 노출된 제1 연결 전극층(151)을 덮도록 Y 방향으로 길게 제1 외부 전극(191)이 배치되고, 노출된 제2 연결 전극층(152)을 덮도록 Y 방향으로 길게 제2 외부 전극(192)이 배치된다.
도 12를 참조하면, 3단자의 외부 전극을 포함하는 실시예도 가능하다. 도 12(a)를 참조하면, 제1 절연층(181)에 제1 및 제2 연결 전극층(151, 152)이 X 방향으로 길게 형성되고, Y 방향으로 교번하여 배치된다. 제1 및 제2 연결 전극층(151, 152)의 상부에는 제2 절연층(182)이 배치된다. 제2 절연층(182)은 도 12(b)와 같이 개구를 통해 Y 방향으로 제1 연결 전극층(151)만, 또는 제2 연결 전극층(152)만 노출시킨다. 이때, X 방향의 양 단부쪽으로는 제1 연결 전극층(151)만 노출되며, 중앙부에는 제2 연결 전극층(152)만 노출된다. 도 12(c)를 참조하면, 노출된 제1 연결 전극층(151)을 덮도록 Y 방향으로 길게 제1 및 제2 외부 전극(191, 192)이 배치되고, 노출된 제2 연결 전극층(152)을 덮도록 Y 방향으로 길게 제3 외부 전극(193)이 배치된다.
도 13은 본 발명의 다른 실시예에 따른 커패시터의 실장 기판의 단면도를 개략적으로 도시한 것이다.
도 13를 참조하면, 본 발명의 다른 실시예에 따른 커패시터의 실장 기판(1000)은 기판(210), 기판(210)의 일면에 배치되는 반도체 칩(220) 및 기판(210)의 타면에 배치되는 커패시터(100)를 포함한다.
이 때, 커패시터(100)는 본 명세서에서 설명한 일 실시예에 따른 커패시터(100)가 이용될 수 있다. 본 발명의 일 실시예에 따른 커패시터(100)를 일명 박막 커패시터라 하는데, 박막 커패시터는 종래의 적층 세라믹 커패시터와 달리 낮은 ESL을 가진다는 장점이 있어서, 최근 AP (Application Processor)용 디커플링 커패시터 (Decoupling Capacitor)로의 적용이 검토되고 있다. 특히 커패시터가 디컬플링 커패시터로 이용되는 경우 AP에 인접하게 배치할 필요가 있기 때문에, 본 발명의 다른 실시예에 따른 커패시터의 실장 기판(1000)은 AP로 이용되는 반도체 칩(220)을 기판(210)의 일면에 배치하고, 반도체 칩(220)과 대향하는 위치의 기판(210)의 타면에 커패시터(100)를 배치할 수 있다.
이처럼, 반도체 칩(220)과 대향하는 위치에 배치되는 커패시터(100)를 LSC (Land-side Capacitor)라 한다. 이와 같은 LSC (Land-side Capacitor) 형의 커패시터(100)는 반도체 칩(220)과 대향하는 위치의 기판(210)의 타면에 배치되기 때문에, 기판(210)을 메인 기판(310)에 실장하기 위해서는 솔더 볼(Solder Ball, 230)보다 두께가 얇아야 하며, 가능한 소형으로 설계해서 솔더 볼을 제거하는 면적을 최소화할 필요가 있다.
즉, 본 발명의 일 실시예에 따른 커패시터(100)는 각 전극층의 인출부가 셀의 마진부로부터 용량부로 기울어진 계단 형상이기 때문에 연결 전극층을 최소화할 수 있으며, 이에 따라 솔더 볼을 얇게 형성하는 것이 가능하다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명은 상술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다.
따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술 분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100; 커패시터
101; 바디
105: 트랜치
110; 기판
111, 112; 유전층
121, 122; 제1 및 제2 전극층
141, 142; 제1 및 제2 개구부
151, 152; 제1 및 제2 연결 전극층
181, 182, 183: 제1 내지 제3 절연층
191, 192: 제1 및 제2 외부 전극

Claims (12)

  1. 각각 복수개의 트랜치를 포함하고 서로 이격 배치된 제1 및 제2 용량부와, 상기 제1 및 제2 용량부 주위에 배치되는 마진부를 포함하는 기판;
    상기 기판의 일면 및 상기 트랜치를 충전하도록 배치되는 유전층;
    상기 유전층의 일면에 배치되며, 상기 제1 및 제2 용량부로부터 상기 마진부로 인출되는 제1 인출부를 포함하는 복수의 제1 전극층; 및
    상기 유전층을 사이에 두고 상기 제1 전극층과 대향하도록 상기 유전층의 일면에 배치되며, 상기 제1 및 제2 용량부로부터 상기 마진부로 인출되는 제2 인출부를 포함하는 복수의 제2 전극층;을 포함하고,
    상기 복수의 제1 전극층의 상기 제1 인출부 및 상기 복수의 제2 전극층의 상기 제2 인출부는 상기 마진부로부터 상기 제1 및 제2 용량부 각각을 향하는 방향으로 기울어진 계단 형상으로 적층되고,
    상기 마진부는, 상기 제1 및 제2 용량부 사이의 영역에 배치된 제1 마진부와, 상기 제1 마진부와 이격된 제2 마진부를 포함하고,
    상기 복수의 제1 전극층 중 상기 기판에 인접한 제1 전극층은,
    상기 기판의 일면과 상기 복수의 트렌치의 내면에 접촉하도록 상기 제1 및 제2 용량부 각각의 상기 복수의 트렌치와 상기 제1 마진부에 연속적으로 형성되는 커패시터.
  2. 삭제
  3. 제1항에 있어서,
    상기 유전층, 상기 제1 전극층 및 상기 제2 전극층을 덮도록 배치되는 제1 절연층; 을 더 포함하고,
    상기 제1 절연층은 상기 제1 인출부에 대응하는 위치에 배치되는 제1 개구부 및 상기 제2 인출부에 대응하는 위치에 배치되는 제2 개구부를 포함하는 커패시터.

  4. 제3항에 있어서,
    상기 기판은, 상기 일면 및 상기 일면과 제1 방향으로 마주한 타면을 가지고,
    상기 복수의 트렌치 각각은, 제1 방향으로 기판에 형성되어 상기 제1 방향과 수직하는 제2 방향을 따라 연장 형성되고,
    상기 제1 및 제2 개구부는 상기 복수의 트렌치 각각에 대응되도록 상기 제2 방향을 따라 연장 형성되는 커패시터.
  5. 제3항에 있어서,
    상기 제1 마진부의 상기 제1 절연층 상에 배치되며, 상기 제1 개구부를 통해 상기 제1 전극층과 연결되는 제1 연결 전극층; 및
    상기 제2 마진부의 상기 제1 절연층 상에 배치되며, 상기 제2 개구부를 통해 상기 제2 전극층과 연결되는 제2 연결 전극층;을 포함하는 커패시터.

  6. 제5항에 있어서,
    상기 제1 연결 전극층 및 상기 제2 연결 전극층은 단층인 커패시터.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
KR1020170066229A 2017-05-29 2017-05-29 커패시터 KR101952869B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170066229A KR101952869B1 (ko) 2017-05-29 2017-05-29 커패시터
US15/806,112 US10199166B2 (en) 2017-05-29 2017-11-07 Capacitor
JP2017223957A JP7034678B2 (ja) 2017-05-29 2017-11-21 キャパシター及び実装基板
JP2022031596A JP2022066346A (ja) 2017-05-29 2022-03-02 キャパシター及び実装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170066229A KR101952869B1 (ko) 2017-05-29 2017-05-29 커패시터

Publications (2)

Publication Number Publication Date
KR20180130298A KR20180130298A (ko) 2018-12-07
KR101952869B1 true KR101952869B1 (ko) 2019-02-27

Family

ID=64401390

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170066229A KR101952869B1 (ko) 2017-05-29 2017-05-29 커패시터

Country Status (3)

Country Link
US (1) US10199166B2 (ko)
JP (2) JP7034678B2 (ko)
KR (1) KR101952869B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101942729B1 (ko) * 2016-11-24 2019-01-28 삼성전기 주식회사 박막 커패시터
US11063157B1 (en) * 2019-12-27 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Trench capacitor profile to decrease substrate warpage

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008252001A (ja) * 2007-03-30 2008-10-16 Tdk Corp 薄膜コンデンサの製造方法
US20160020267A1 (en) * 2012-11-26 2016-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Low impedance high density deep trench capacitor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093023A (ja) * 1996-09-19 1998-04-10 Toshiba Corp 半導体装置
US6437385B1 (en) * 2000-06-29 2002-08-20 International Business Machines Corporation Integrated circuit capacitor
US6636416B2 (en) 2001-06-14 2003-10-21 Intel Corporation Electronic assembly with laterally connected capacitors and manufacturing method
US20040022038A1 (en) * 2002-07-31 2004-02-05 Intel Corporation Electronic package with back side, cavity mounted capacitors and method of fabrication therefor
DE10260352A1 (de) 2002-12-20 2004-07-15 Infineon Technologies Ag Verfahren zum Herstellen einer Kondensatoranordnung und Kondensatoranordnung
US7265995B2 (en) * 2003-12-29 2007-09-04 Intel Corporation Array capacitors with voids to enable a full-grid socket
CN101341576B (zh) 2005-11-08 2012-05-30 Nxp股份有限公司 超高电容值集成电容器结构
JP4877017B2 (ja) * 2007-03-30 2012-02-15 Ｔｄｋ株式会社 薄膜コンデンサ
US9608130B2 (en) 2011-12-27 2017-03-28 Maxim Integrated Products, Inc. Semiconductor device having trench capacitor structure integrated therein
JP6097540B2 (ja) 2012-01-17 2017-03-15 ローム株式会社 チップコンデンサおよびその製造方法
US9209190B2 (en) * 2013-06-25 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench capacitor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008252001A (ja) * 2007-03-30 2008-10-16 Tdk Corp 薄膜コンデンサの製造方法
US20160020267A1 (en) * 2012-11-26 2016-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Low impedance high density deep trench capacitor

Also Published As

Publication number Publication date
JP2022066346A (ja) 2022-04-28
KR20180130298A (ko) 2018-12-07
JP2018201006A (ja) 2018-12-20
US10199166B2 (en) 2019-02-05
JP7034678B2 (ja) 2022-03-14
US20180342352A1 (en) 2018-11-29

Similar Documents

Publication Publication Date Title
KR101933419B1 (ko) 커패시터 및 그 제조 방법
US10403710B2 (en) 3D-capacitor structure
US9647057B2 (en) Capacitor 3D-cell and 3D-capacitor structure
JP7171185B2 (ja) キャパシタ及びこれを含む実装基板
US11038012B2 (en) Capacitor device and manufacturing method therefor
KR100649579B1 (ko) 적층형 캐패시터 및 적층형 캐패시터 어레이
CN108807669B (zh) 电容器和具有该电容器的板
JP5035318B2 (ja) 積層型コンデンサ
KR101963286B1 (ko) 커패시터
JP2022066346A (ja) キャパシター及び実装基板
TWI399770B (zh) Laminated capacitors
US20180226341A1 (en) Semiconductor device and manufacturing method thereof
JP7421880B2 (ja) トレンチキャパシタ
KR102004806B1 (ko) 커패시터 및 그 제조 방법
KR20080045278A (ko) 커패시터 구조
US9520461B1 (en) Integrated circuit with lateral flux capacitor
KR102289246B1 (ko) 3d 반도체 캐패시터 및 그의 제조 방법
JP7222481B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant