TWI399770B - Laminated capacitors - Google Patents

Laminated capacitors Download PDF

Info

Publication number
TWI399770B
TWI399770B TW097138600A TW97138600A TWI399770B TW I399770 B TWI399770 B TW I399770B TW 097138600 A TW097138600 A TW 097138600A TW 97138600 A TW97138600 A TW 97138600A TW I399770 B TWI399770 B TW I399770B
Authority
TW
Taiwan
Prior art keywords
electrode
internal electrode
faces
main faces
main
Prior art date
Application number
TW097138600A
Other languages
English (en)
Other versions
TW200923990A (en
Inventor
Masaaki Togashi
Takashi Aoki
Hiroshi Abe
Hiroshi Okuyama
Original Assignee
Tdk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdk Corp filed Critical Tdk Corp
Publication of TW200923990A publication Critical patent/TW200923990A/zh
Application granted granted Critical
Publication of TWI399770B publication Critical patent/TWI399770B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/38Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385Single unit multiple capacitors, e.g. dual capacitor in one coil

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

積層電容器
本發明係關於一種積層電容器。
作為對於2條傳送線路中之雜訊所採取之對策,係將電容器分別插入到各條線與接地線之間(例如參照日本特開2000-228640號公報)。
在使用積層電容器來作為插入到各條線與接地線之間的電容器時,通常需要使用二個積層電容器。但是,於該情況下,有必要確保電路基板等上用以安裝2個積層電容器之區域,故在電路基板等之設計方面具有較大的制約。
為了減少積層電容器之安裝面積,考慮將2個積層電容器實現單晶片化,以謀求積層電容器之小型化。但是,在將2個積層電容器實現了單晶片時,即,在將2個電容器形成於1個積層電容器內時,於電容器之間容易產生串擾。一旦產生了串擾,積層電容器便難以充分地吸收雜訊。
本發明之課題在於提供一種形成有兩個電容器、同時可謀求小型化且能夠抑制串擾之產生的積層電容器。
本發明之積層電容器包括:電容器本體,其係具有:互相相對之長方形之第1及第2主面;以連結第1及第2主面間之方式而延伸於第1及第2主面之短邊方向、且互相相對之第1及第2側面;及以連結第1及第2主面間之方式而延伸於第1及第2主面之長邊方向、且互相相對之第3及第4側面;且係於第1及第2主面之相對方向上積層有複數個絕緣體層;第1端子電極,其配置於電容器本體之第1側面上;第2端子電極,其配置於電容器本體之第2側面上;第3端子電極,其配置於電容器本體之第3側面上;第4端子電極,其配置於電容器本體之第4側面上;第1內部電極,其連接於第1端子電極並且配置於電容器本體內;第2內部電極,其連接於第2端子電極並且配置於電容器本體內;以及第3及第4內部電極,其連接於第3及第4端子電極並且配置於電容器本體內;第1內部電極與第2內部電極在從第1及第2主面之相對方向觀察時不具有互相重疊之區域,且在第1及第2主面之相對方向、以及第1及第2側面之相對方向上配置於不同之位置上;第3內部電極與第4內部電極在從第1及第2主面之相對方向觀察時不具有互相重疊之區域,且在第1及第2主面之相對方向、以及第1及第2側面之相對方向上配置於不同之位置上;第1內部電極與第3內部電極在從第1及第2主面之相對方向觀察時具有互相重疊之區域;第2內部電極與第4內部電極在從第1及第2主面之相對方向觀察時具有互相重疊之區域。
在本發明之積層電容器中,藉由第1內部電極與第3內部電極而形成一個電容器,藉由第2內部電極與第4內部電極而形成一個電容器。由此,在一個電容器本體內形成有二個電容器。第3及第4端子電極在二個電容器中共有。該等之結果可實現積層電容器之更進一步的小型化。
在本發明中,形成一者之電容器之第1及第3內部電極與形成另一者之電容器之第2及第4內部電極,在從第1及第2主面之相對方向觀察時不具有互相重疊之區域,即,在第1及第2主面之相對方向上以互不重疊之方式而配置。由此,可抑制於二個電容器間之串擾之產生。特別是第1內部電極與第2內部電極在第1及第2主面之相對方向、以及第1及第2側面之相對方向上配置於不同之位置上,第3內部電極與第4內部電極在第1及第2主面之相對方向、以及第1及第2側面之相對方向上配置於不同之位置上。因此,第1內部電極與第2內部電極之間隔以及第3內部電極與第4內部電極之間隔較大,從而可更進一步抑制上述串擾之產生。
較好的是,第1內部電極與第4內部電極在第1及第2側面之相對方向上具有特定之間隔,並且在第1及第2主面之相對方向上配置於相同之位置上,第2內部電極與第3內部電極在第1及第2側面之相對方向上具有特定之間隔,並且在第1及第2主面之相對方向上配置於相同之位置上。於該情況下,在所形成之各個電容中用以獲得所需之靜電容量之內部電極的積層總數較少,從而可謀求積層電容器(電容器本體)之低背化。
較好的是,第3內部電極具有從第2側面側之端部分別朝向第3及第4側面延伸之二個引出部;第4內部電極具有從第1側面側之端部分別朝向第3及第4側面延伸之二個引出部;在從第1及第2主面之相對方向觀察時,第1內部電極在第3內部電極之第3及第4側面之相對方向上、與位於二個引出部間的區域互不重疊;在從第1及第2主面之相對方向觀察時,第2內部電極在第4內部電極之第3及第4側面之相對方向上、與位於二個引出部間的區域互不重疊。於該情況下,第1內部電極與第2內部電極之間隔會更大,從而可更進一步有效地抑制上述串擾之產生。
根據本發明,可提供一種形成有兩個電容器、同時可謀求小型化且能夠抑制串擾之產生的積層電容器。
從以下給出之詳細說明及附圖可更清楚地瞭解本發明,但以下說明及附圖僅以示例之方式給出,不應認為其限定本發明。
根據以下給出之詳細說明可更清楚地瞭解本發明之應用範圍。然而應當理解,上述詳細說明及特定實例雖表示本發明之較佳實施形態,但其僅以示例之方式而給出,本領域之技術人員顯然能夠理解於本發明之精神及範圍內之各種變更及修改。
以下,參照附圖,對本發明較佳的實施形態加以詳細說明。另外,在說明中,對於相同要素或者具有相同功能之要素使用相同符號,省略其重複的說明。
參照圖1~圖5,對本實施形態之積層電容器C1之構成加以說明。圖1係本實施形態之積層電容器之立體圖。圖2係本實施形態之積層電容器中所含有之電容器本體之分解立體圖。圖3係表示本實施形態之積層電容器之剖面構成之示圖。圖4係表示內部電極之構成之示圖。圖5係本實施形態之積層電容器之等效電路圖。
電容器本體1為大致長方體形狀,其具有:第1及第2主面2、3;第1及第2側面4、5;以及第3及第4側面6、7。第1及第2主面2、3互相相對,呈長方形。第1及第2側面4、5以連結第1及第2主面2、3間之方式而朝第1及第2主面2、3之短邊方向延伸,並互相相對。第3及第4側面6、7以連結第1及第2主面2、3之方式而朝第1及第2主面2、3之長邊方向延伸,並互相相對。第1主面2或者第2主面3成為相對於其它零件(例如電路基板或者電子零件等)之安裝面。
如圖2所示,電容器本體1具有複數個絕緣體層9。電容器本體1係藉由將複數個絕緣體層9在第1及第2主面2、3相對之方向上積層所構成,其具有介電特性。各絕緣體層9例如係由含有介電體陶瓷(BaTiO3 系、Ba(Ti,Zr)O3 系、或者(Ba,Ca)TiO3 系等之介電體陶瓷)之陶瓷胚片之燒結體所構成。於實際的積層電容器C1中,各絕緣體層9被一體化為無法辨認互相間之邊界之程度。
第1端子電極11配置於電容器本體1之第1側面4上。第1端子電極11係以覆蓋第1側面4之整個面之方式,遍及第1及第2主面2、3以及第3及第4側面6、7之端部(第1側面4側之端部)而形成。第2端子電極12配置於電容器本體1之第2側面5上。第2端子電極12係以覆蓋第2側面5之整個面之方式,遍及第1及第2主面2、3以及第3及第4側面6、7之端部(第2側面5側之端部)而形成。第1端子電極11與第2端子電極12在第1及第2側面4、5之相對方向上相對向。
第3端子電極13配置於電容器本體1之第3側面6上。第3端子電極13係以沿第1及第2主面2、3之相對方向覆蓋第3側面6之一部分之方式,遍及第1及第2主面2、3所形成。第3端子電極13在第3側面6上位於第1及第2側面4、5之相對方向上之大致中央處。
第4端子電極14配置於電容器本體1之第4側面7上。第4端子電極14係以沿第1及第2主面2、3之相對方向覆蓋第4側面7之一部分之方式,遍及第1及第2主面2、3所形成。第4端子電極14在第4側面7上位於第1及第2側面4、5之相對方向上之大致中央處。第4端子電極14係與第3端子電極13在第3及第4側面6、7之相對方向上相對向。
各端子電極11~14例如係藉由將含有導電性金屬粉末及玻璃料(glass frit)之導電漿料施塗於電容器本體1之外表面並燒結所形成。根據需要,還可在經燒結的端子電極11~14上形成電鍍層。
如圖2及圖3所示,積層電容器C1包括第1內部電極群20與第2內部電極群30。第1內部電極群20含有第1內部電極21與第3內部電極25。第2內部電極群30含有第2內部電極31與第4內部電極35。第1~第4內部電極21、25、31、35配置於電容器本體1內。
電容器本體1含有配置有第1內部電極群20之區域與配置有第2內部電極群30之區域,該等區域沿著第1及第2側面4、5之相對方向而排列。即,第1內部電極群20與第2內部電極群30在電容器本體1內沿著第1及第2側面4、5之相對方向而並列配置。具體而言,第1內部電極群20配置於第1側面4側,第2內部電極群30配置於第2側面5側。
第1~第4內部電極21、25、31、35係由通常用作積層型電器元件之內部電極之導電性材料(例如作為基體金屬之Ni等)所構成。第1~第4內部電極21、25、31、35係作為含有上述導電性材料之導電漿料之燒結體而構成。
如圖4中之(b)所示,第1內部電極21亦呈矩形形狀,並具有主電極部22與引出部23。主電極部22與引出部23形成為一體。引出部23從主電極部22之第1側面4側之緣部延伸,以使其端部露出於第1側面4。
第1端子電極11係以覆蓋引出部23露出於第1側面4之所有部分之方式而形成。引出部23係與第1端子電極11物理性且電性連接。由此,第1內部電極21連接於第1端子電極11。
如圖4中之(a)所示,第3內部電極25亦具有呈矩形形狀之主電極部26及二個引出部27。主電極部26與各引出部27形成為一體。一者之引出部27係從主電極部26之第2側面5側之端部朝向第3側面6、且使其端部露出於第3側面6之方式而延伸。另一者之引出部27係從主電極部26之第2側面5側之端部朝向第4側面7、且使其端部露出於第4側面7之方式而延伸。
第3及第4端子電極13、14係以覆蓋各引出部27露出於第3及第4側面6、7之所有部分之方式而形成。引出部27係與第3及第4端子電極13、14物理性且電性連接。由此,第3內部電極25連接於第3及第4端子電極13、14。
第1內部電極21之主電極部22與第3內部電極25之主電極部26夾持作為電容器本體1之一部分之至少一層絕緣體層9並在絕緣體層9之積層方向(第1及第2主面2、3之相對方向)上含有互相相對之區域。即,當從第1及第2主面2、3之相對方向觀察時,第1內部電極21與第3內部電極25具有互相重疊之區域。因此,在絕緣體層9中,與第1內部電極21之主電極部22及第3內部電極25之主電極部26相重疊之部分係實質上產生一個靜電容量成分之區域。
如圖4中之(a)所示,第2內部電極31亦呈矩形形狀,並具有主電極部32與引出部33。主電極部32與引出部33形成為一體。引出部33從主電極部32之第2側面5側之緣部延伸,以使端部露出於第2側面5。
第2端子電極12係以覆蓋引出部33露出於第2側面5之所有部分之方式而形成。引出部33係與第2端子電極12物理性且電性連接。由此,第2內部電極31連接於第2端子電極12。
如圖4中之(b)所示,第4內部電極35亦具有呈矩形形狀之主電極部36及二個引出部37。主電極部36與各引出部37形成為一體。一者之引出部37係從主電極部36之第1側面4側之端部朝向第3側面6、且使端部露出於第3側面6之方式而延伸。另一者之引出部37係從主電極部36之第1側面4側之端部朝向第4側面7、且使端部露出於第4側面7之方式而延伸。
第3及第4端子電極13、14係以覆蓋各引出部37露出於第3及第4側面6、7之所有部分之方式而形成。引出部37係與第3及第4端子電極13、14物理性且電性連接。由此,第4內部電極35連接於第3及第4端子電極13、14。
第2內部電極31之主電極部32與第4內部電極35之主電極部36夾持作為電容器本體1之一部分之至少一層絕緣體層9並在絕緣體層9之積層方向(第1及第2主面2、3之相對方向)上含有互相相對之區域。即,當從第1及第2主面2、3之相對方向觀察時,第2內部電極31與第4內部電極35具有互相重疊之區域。因此,在絕緣體層9中,與第2內部電極31之主電極部32及第4內部電極35之主電極部36相重疊之部分係實質上產生一個靜電容量成分之區域。
第1內部電極21與第2內部電極31在第1及第2主面2、3之相對方向、以及第1及第2側面4、5之相對方向上配置於不同之位置(層)上。即,第1內部電極21與第2內部電極31在電容器本體1內,在第1及第2主面2、3之相對方向、以及第1及第2側面4、5之相對方向上留有間隔而配置。
第3內部電極25與第4內部電極35在第1及第2主面2、3之相對方向、以及第1及第2側面4、5之相對方向上配置於不同之位置(層)上。即,第3內部電極25與第4內部電極35在電容器本體1內,在第1及第2主面2、3之相對方向、以及第1及第2側面4、5之相對方向上留有間隔而配置。
第1內部電極21與第4內部電極35在第1及第2側面4、5之相對方向上具有特定之間隔,並且在第1及第2主面2、3之相對方向上配置於相同之位置(層)上。第2內部電極31與第3內部電極25在第1及第2側面4、5之相對方向上具有特定之間隔,並且在第1及第2主面2、3之相對方向上配置於相同之位置(層)上。
由此,在從第1及第2主面2、3之相對方向觀察時,第1內部電極21不具有與第2及第4內部電極31、35互相重疊之區域。在從第1及第2主面2、3之相對方向觀察時,第3內部電極25亦不具有與第2及第4內部電極31、35互相重疊之區域。在從第1及第2主面2、3之相對方向觀察時,第3內部電極25之引出部27與第4內部電極35之引出部37亦不具有互相重疊之區域,且不相對。
如圖5所示,在積層電容器C1中,對應每一個上述內部電極群而形成有電容器C11、C12。即,藉由第1內部電極21之主電極部22與第3內部電極25之主電極部26相對向之區域而形成電容器C11,藉由第2內部電極31之主電極部32與第4內部電極35之主電極部36相對向之區域而形成電容器C12。如圖5所示,積層電容器C1係以如下方式而安裝於其他零件上,即,將第1及第2端子電極11、12連接於信號傳送線SL(例如差動傳送線),並且將第3及第4端子電極13、14連接於接地線GL。在此情況下,第1及第2端子電極作為信號用端子電極而發揮功能,第3及第4端子電極作為接地用端子電極而發揮功能。
如上所述,根據本實施形態而實現在一個電容器本體1內形成有二個電容器C11、C12之積層電容器C1。第3及第4端子電極13、14在二個電容器C11、C12中被共有。由此,能夠實現積層電容器C1之更進一步之小型化。由於可謀求積層電容器C1之小型化,故在將該積層電容器C1插入到差動傳送線等之2條傳送線路之情況下,可將積層電容器C1安裝於傳送線路間。
根據本實施形態,形成一者之電容器C11之第1及第3內部電極21、25與形成另一者之電容器C12之第2及第4內部電極31、35在從第1及第2主面2、3之相對方向觀察時沒有互相重疊之區域,即,以在第1及第2主面2、3之相對方向上互不重疊之方式而配置。由此,可抑制產生於二個電容器C11、C12之間的串擾之發生。特別是,使第1內部電極21與第2內部電極31在第1及第2主面2、3之相對方向、以及第1及第2側面4、5之相對方向上配置於不同之位置上,使第3內部電極25與第4內部電極35在第1及第2主面2、3之相對方向、以及第1及第2側面4、5之相對方向上配置於不同之位置上。由此,第1內部電極21與第2內部電極31之間隔以及第3內部電極25與第4內部電極35之間隔增大,從而可更進一步抑制上述串擾之產生。
在本實施形態中,第1內部電極21與第4內部電極35配置於相同層上,第2內部電極31與第3內部電極25配置於相同層上。由此,在所形成之各電容器C11、C12中用於獲得所需之靜電容量之內部電極之積層總數減少,從而可謀求積層電容器C1(電容器本體1)之低背化。
其次,根據圖6,對第1~第4內部電極之變形例加以說明。圖6係表示變形例之內部電極之構成之示圖。
如圖6中之(b)所示,在從第1及第2主面2、3之相對方向觀察時,第1內部電極21之第2側面5側之緣部係位於相較第3內部電極25之二個引出部27更靠近第1側面4側。即,在從第1及第2主面2、3之相對方向觀察時,第1內部電極21係與第3內部電極25之第3及第4側面6、7之相對方向上位於二個引出部27間的區域25a互不重疊。
如圖6中之(a)所示,在從第1及第2主面2、3之相對方向觀察時,第2內部電極31之第1側面4側之緣部係位於相較第4內部電極35之二個引出部37更靠近第2側面5側。即,在從第1及第2主面2、3之相對方向觀察時,第2內部電極31係與第4內部電極35上之第3及第4側面6、7之相對方向上位於二個引出部37間的區域35a互不重疊。
根據本變形例,第1內部電極21與第2內部電極31之間隔更大。由此,可更有效地抑制上述串擾之產生。
以上對本發明之較佳的實施形態進行了說明,但本發明未必限定於上述之實施形態,在不脫離本發明之要旨之範圍內可進行種種變更。
電容器本體1中含有之絕緣體層9之積層數以及各個內部電極21、25、31、35之積層數並非限於上述實施形態及變形例中所示之數量。各個內部電極21、25、31、35之形狀並非限於上述實施形態及變形例中所示之形狀。第1內部電極21之主電極部22與第3內部電極25之主電極部26相對向之區域之面積、及第2內部電極31之主電極部32與第4內部電極35之主電極部36相對向之區域之面積亦可不相同。
第1內部電極21與第4內部電極35未必要配置於同一層上,亦可在第1及第2主面2、3之相對方向上配置於不同之位置(層)上。第2內部電極31與第3內部電極25未必要配置於同一層上,亦可在第1及第2主面2、3之相對方向上配置於不同之位置(層)上。
綜上所述,顯然本發明可以多種方式進行變更。該等變更不能被視為超出了本發明之宗旨及範圍,並且,對於本領域技術人員顯而易見,所有該等修改均應屬於隨附申請專利範圍之範圍內。
1...電容器本體
2...第1主面
3...第2主面
4...第1側面
5...第2側面
6...第3側面
7...第4側面
9...絕緣體層
11...第1端子電極
12...第2端子電極
13...第3端子電極
14...第4端子電極
20...第1內部電極群
21...第1內部電極
22、26、32、36...主電極部
23、27、33、37...引出部
25...第3內部電極
25a、35a...區域
30...第2內部電極群
31...第2內部電極
35...第4內部電極
C1...積層電容器
C11、C12...電容器
SL...信號傳送線
GL...接地線
圖1係本實施形態之積層電容器之立體圖。
圖2係本實施形態之積層電容器中所含有之電容器本體之分解立體圖。
圖3係表示本實施形態之積層電容器之剖面構成之示圖。
圖4(a)、(b)係表示內部電極之構成之示圖。
圖5係本實施形態之積層電容器之等效電路圖。
圖6(a)、(b)係表示本實施形態之變形例之內部電極之構成的示圖。
4...第1側面
5...第2側面
6...第3側面
7...第4側面
21...第1內部電極
22、26、32、36...主電極部
23、27、33、37...引出部
25...第3內部電極
31...第2內部電極
35...第4內部電極

Claims (3)

  1. 一種積層電容器,其包括:電容器本體,其係具有:互相相對之長方形之第1及第2主面;以連結前述第1及第2主面間之方式而延伸於前述第1及第2主面之短邊方向、且互相相對之第1及第2側面;及以連結前述第1及第2主面間之方式而延伸於前述第1及第2主面之長邊方向、且互相相對之第3及第4側面;且該電容器本體係於前述第1及第2主面之相對方向上積層有複數個絕緣體層;第1端子電極,其配置於前述電容器本體之前述第1側面上;第2端子電極,其配置於前述電容器本體之前述第2側面上;第3端子電極,其配置於前述電容器本體之前述第3側面上;第4端子電極,其配置於前述電容器本體之前述第4側面上;第1內部電極,其連接於前述第1端子電極並且配置於前述電容器本體內;第2內部電極,其連接於前述第2端子電極並且配置於前述電容器本體內;以及第3及第4內部電極,其連接於前述第3及第4端子電極並且配置於前述電容器本體內;前述第1內部電極與前述第2內部電極在從前述第1及第2主面之相對方向觀察時不具有互相重疊之區域,且在前述第1及第2主面之相對方向、以及前述第1及第2側面之相對方向上配置於不同之位置上;前述第3前述內部電極與前述第4內部電極在從前述第1及第2主面之相對方向觀察時不具有互相重疊之區域,且在前述第1及第2主面之相對方向、以及前述第1及第2側面之相對方向上配置於不同之位置上;前述第1內部電極與前述第3內部電極在從前述第1及第2主面之相對方向觀察時具有互相重疊之區域;前述第2內部電極與前述第4內部電極在從前述第1及第2主面之相對方向觀察時具有互相重疊之區域。
  2. 如請求項1之積層電容器,其中前述第1內部電極與前述第4內部電極在前述第1及第2側面之相對方向上具有特定之間隔,並且在前述第1及第2主面之相對方向上配置於相同之位置上,前述第2前述內部電極與前述第3內部電極在前述第1及第2側面之相對方向上具有特定之間隔,並且在前述第1及第2主面之相對方向上配置於相同之位置上。
  3. 如請求項1或2之積層電容器,其中前述第3內部電極具有從前述第2側面側之端部分別朝向前述第3及第4側面延伸之二個引出部,前述第4內部電極具有從前述第1側面側之端部分別朝向前述第3及第4側面延伸之二個引出部,在從前述第1及第2主面之相對方向觀察時,前述第1內部電極在前述第3內部電極之前述第3及第4側面之相對方向上、與位於前述二個引出部間的區域互不重疊,在從前述第1及第2主面之相對方向觀察時,前述第2前述內部電極在前述第4內部電極之前述第3及第4側面之相對方向上、與位於前述二個引出部間的區域互不重疊。
TW097138600A 2007-11-26 2008-10-07 Laminated capacitors TWI399770B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007305025A JP4513855B2 (ja) 2007-11-26 2007-11-26 積層コンデンサ

Publications (2)

Publication Number Publication Date
TW200923990A TW200923990A (en) 2009-06-01
TWI399770B true TWI399770B (zh) 2013-06-21

Family

ID=40394316

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097138600A TWI399770B (zh) 2007-11-26 2008-10-07 Laminated capacitors

Country Status (6)

Country Link
US (1) US7589953B2 (zh)
EP (1) EP2063440A1 (zh)
JP (1) JP4513855B2 (zh)
KR (1) KR101020528B1 (zh)
CN (1) CN101447335B (zh)
TW (1) TWI399770B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
JP4983874B2 (ja) * 2009-08-05 2012-07-25 Tdk株式会社 積層コンデンサアレイの実装構造
JP2011192968A (ja) * 2010-02-19 2011-09-29 Murata Mfg Co Ltd コンデンサ及びその製造方法
KR101558025B1 (ko) * 2011-11-30 2015-10-07 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR101994713B1 (ko) * 2013-04-22 2019-07-01 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP2014239204A (ja) * 2014-01-31 2014-12-18 株式会社村田製作所 電子部品及び電子部品の実装構造体
US10388459B2 (en) 2017-04-04 2019-08-20 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component
KR102381988B1 (ko) 2017-04-04 2022-03-31 삼성전기주식회사 적층형 전자 부품
KR102556495B1 (ko) 2018-03-05 2023-07-17 교세라 에이브이엑스 컴포넌츠 코포레이션 에너지 처리 용량이 향상된 케스케이드 바리스터

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI234272B (en) * 2002-12-31 2005-06-11 Intel Corp Multilayer capacitor with multiple plates per layer

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3061088B2 (ja) * 1992-11-06 2000-07-10 三菱マテリアル株式会社 ノイズフィルタ
JPH1116776A (ja) * 1997-06-20 1999-01-22 Taiyo Yuden Co Ltd コンデンサアレイ
JP2000228640A (ja) 1999-02-05 2000-08-15 Asahi Kasei Microsystems Kk 伝送回路
JP2000228329A (ja) * 1999-02-08 2000-08-15 Matsushita Electric Ind Co Ltd 多連型積層セラミックコンデンサ
JP3489728B2 (ja) * 1999-10-18 2004-01-26 株式会社村田製作所 積層コンデンサ、配線基板および高周波回路
AU2001271139A1 (en) * 2000-07-06 2002-01-14 Phycomp Holding B.V. Ceramic multilayer capacitor array
EP1179826A1 (en) * 2000-07-12 2002-02-13 Littelfuse Ireland Development Company Limited An integrated passive device and a method for producing such a device
JP2002228329A (ja) 2001-01-31 2002-08-14 Sanyo Electric Co Ltd 冷凍冷蔵庫
US6606237B1 (en) * 2002-06-27 2003-08-12 Murata Manufacturing Co., Ltd. Multilayer capacitor, wiring board, decoupling circuit, and high frequency circuit incorporating the same
KR100568310B1 (ko) * 2004-09-08 2006-04-05 삼성전기주식회사 적층형 칩 캐패시터
TWI277988B (en) 2004-11-18 2007-04-01 Tdk Corp Multilayer capacitor
JP4287807B2 (ja) * 2004-11-18 2009-07-01 Tdk株式会社 積層型コンデンサ
JP4837275B2 (ja) * 2004-11-18 2011-12-14 Tdk株式会社 積層型コンデンサの実装構造
JP4276649B2 (ja) * 2005-09-27 2009-06-10 Tdk株式会社 貫通型積層コンデンサアレイ及び貫通型積層コンデンサアレイの実装構造
JP4150394B2 (ja) * 2005-09-29 2008-09-17 Tdk株式会社 積層型フィルタの製造方法
US7599166B2 (en) 2005-11-17 2009-10-06 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor
JP4462194B2 (ja) * 2006-01-17 2010-05-12 Tdk株式会社 積層型貫通コンデンサアレイ
JP4773252B2 (ja) 2006-04-11 2011-09-14 太陽誘電株式会社 積層コンデンサ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI234272B (en) * 2002-12-31 2005-06-11 Intel Corp Multilayer capacitor with multiple plates per layer

Also Published As

Publication number Publication date
JP2009130219A (ja) 2009-06-11
CN101447335A (zh) 2009-06-03
CN101447335B (zh) 2011-06-01
JP4513855B2 (ja) 2010-07-28
EP2063440A1 (en) 2009-05-27
KR101020528B1 (ko) 2011-03-09
KR20090054395A (ko) 2009-05-29
TW200923990A (en) 2009-06-01
US20090135543A1 (en) 2009-05-28
US7589953B2 (en) 2009-09-15

Similar Documents

Publication Publication Date Title
TWI399770B (zh) Laminated capacitors
US10622146B2 (en) Multilayer capacitor and electronic component device
US20120250218A1 (en) Feedthrough multilayer capacitor
US7636230B2 (en) Multilayer capacitor array
US20070070577A1 (en) Feedthrough multilayer capacitor array
US8068330B2 (en) Multilayer capacitor
KR20190053693A (ko) 3단자 적층형 커패시터
JP4483904B2 (ja) 貫通型積層コンデンサ
US8107216B2 (en) Multilayer capacitor
US10755861B2 (en) Electronic component
KR101700461B1 (ko) 전기 다층형 구성요소 및 그를 포함한 회로 장치
JP5042892B2 (ja) 貫通コンデンサ
JP2021015962A (ja) 積層型キャパシタ及びその実装基板
JP5861531B2 (ja) 積層コンデンサ
JP6136507B2 (ja) 積層コンデンサアレイ
JP4412386B2 (ja) 貫通型積層コンデンサ
US20220238279A1 (en) Multilayer capacitor
JP2010124010A (ja) 貫通コンデンサ
JP7003496B2 (ja) 電子部品装置
JP6930114B2 (ja) 電子部品装置
JP2018014430A (ja) 積層貫通コンデンサ及び電子部品装置
JP2024051994A (ja) 電子部品
JP2019046876A (ja) 積層コンデンサ