JP2000228640A - 伝送回路 - Google Patents
伝送回路Info
- Publication number
- JP2000228640A JP2000228640A JP11029278A JP2927899A JP2000228640A JP 2000228640 A JP2000228640 A JP 2000228640A JP 11029278 A JP11029278 A JP 11029278A JP 2927899 A JP2927899 A JP 2927899A JP 2000228640 A JP2000228640 A JP 2000228640A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resistor
- output
- capacitor
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】
【課題】回路規模が小さくて高周波ノイズの発生を抑制
可能な伝送回路を提供すること。 【解決手段】ＩＣパッケージ１０に内蔵され電源電圧の
供給を受けていると共に接地点に接続されている出力回
路１ａ、１ｂの夫々が、トランス２を介して１対の電線
ケーブルを駆動するように構成されていて、トランス２
のＩＣパッケージ１０側には、抵抗Ｒ１とコンデンサＣ
１とコンデンサＣ２と抵抗Ｒ２とを接続した回路を設け
ている。抵抗Ｒ１の一端は出力回路１ａに接続されると
共にその他端はコンデンサＣ１の一端に接続され、ま
た、抵抗Ｒ２の一端は出力回路１ｂに接続されると共に
その他端はコンデンサＣ２の一端に接続され、さらにコ
ンデンサＣ１とコンデンサＣ２とが接続されその接続点
は接地電圧が印加されている。
可能な伝送回路を提供すること。 【解決手段】ＩＣパッケージ１０に内蔵され電源電圧の
供給を受けていると共に接地点に接続されている出力回
路１ａ、１ｂの夫々が、トランス２を介して１対の電線
ケーブルを駆動するように構成されていて、トランス２
のＩＣパッケージ１０側には、抵抗Ｒ１とコンデンサＣ
１とコンデンサＣ２と抵抗Ｒ２とを接続した回路を設け
ている。抵抗Ｒ１の一端は出力回路１ａに接続されると
共にその他端はコンデンサＣ１の一端に接続され、ま
た、抵抗Ｒ２の一端は出力回路１ｂに接続されると共に
その他端はコンデンサＣ２の一端に接続され、さらにコ
ンデンサＣ１とコンデンサＣ２とが接続されその接続点
は接地電圧が印加されている。
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路等の出力
部に設けられた出力回路が電線ケーブルを駆動するよう
にした伝送回路における高周波ノイズの低減に関する。
部に設けられた出力回路が電線ケーブルを駆動するよう
にした伝送回路における高周波ノイズの低減に関する。
【０００２】
【従来の技術】集積回路等の出力部に設けられた出力回
路が電線ケーブルを駆動するようにした伝送回路として
は、図２や図３に示すものが挙げられる。図２に示す伝
送回路は、ＩＣパッケージ内に配置された出力バッファ
等の出力回路１ａ、出力回路１ｂがトランス２を介して
１対の電線ケーブル（以下、電線ケーブルは図示せず）
を駆動するようにしたものである。また、図３に示す伝
送回路は、図２の伝送回路において、抵抗Ｒ１とコンデ
ンサＣ１と抵抗Ｒ２とを接続した回路をトランス２のＩ
Ｃパッケージに設けたもので、この抵抗Ｒ１、Ｒ２は電
線ケーブルとのインピーダンス整合用素子として機能す
ると共に、コンデンサＣ１は高周波帯域でのインピーダ
ンス整合性を改善する役目を担っている。
路が電線ケーブルを駆動するようにした伝送回路として
は、図２や図３に示すものが挙げられる。図２に示す伝
送回路は、ＩＣパッケージ内に配置された出力バッファ
等の出力回路１ａ、出力回路１ｂがトランス２を介して
１対の電線ケーブル（以下、電線ケーブルは図示せず）
を駆動するようにしたものである。また、図３に示す伝
送回路は、図２の伝送回路において、抵抗Ｒ１とコンデ
ンサＣ１と抵抗Ｒ２とを接続した回路をトランス２のＩ
Ｃパッケージに設けたもので、この抵抗Ｒ１、Ｒ２は電
線ケーブルとのインピーダンス整合用素子として機能す
ると共に、コンデンサＣ１は高周波帯域でのインピーダ
ンス整合性を改善する役目を担っている。
【０００３】さて、近年、ＩＣパッケージの小型化やピ
ン数増加に伴って、このパッケージのピンやボンディン
グ用ワイヤ線のインダクタンスが回路動作に与える影響
が問題になっている。そこで、図２の伝送回路におい
て、このようなインダクタンスの影響を受けると想定し
た場合の等価回路を図４に示す。図４に示すようにＩＣ
パッケージ１０内には、電源（ＶＤＤ）端子のインダク
タンスＬＶ、接地（ＧＮＤ）端子のインダクタンスＬ
Ｇ、出力回路１ａのインダクタンスＬ１、出力回路１ｂ
のインダクタンスＬ２が発生していることが分かる。
ン数増加に伴って、このパッケージのピンやボンディン
グ用ワイヤ線のインダクタンスが回路動作に与える影響
が問題になっている。そこで、図２の伝送回路におい
て、このようなインダクタンスの影響を受けると想定し
た場合の等価回路を図４に示す。図４に示すようにＩＣ
パッケージ１０内には、電源（ＶＤＤ）端子のインダク
タンスＬＶ、接地（ＧＮＤ）端子のインダクタンスＬ
Ｇ、出力回路１ａのインダクタンスＬ１、出力回路１ｂ
のインダクタンスＬ２が発生していることが分かる。
【０００４】今、インダクタンスＬ２の両端を符号Ａ、
Ｂ、コンデンサＣ１と抵抗Ｒ２との接続点を符号Ｃで示
し、出力回路１ａの出力が図７（ａ）のようにハイ状態
からロー状態になったとすると、高周波電流がＬ１、Ｌ
２、ＬＧを通って流れるため、点Ａ、Ｂ、Ｃ等には図７
（ｂ）のようにアンダーシュートした出力波形が現れ
る。因みに、電圧Ｖ１を３（Ｖ）程度、電圧Ｖ２を１
（Ｖ）程度とする、点Ａでのアンダーシュート最大電圧
Ｖ３は１（Ｖ）程度となることが確認されている。
Ｂ、コンデンサＣ１と抵抗Ｒ２との接続点を符号Ｃで示
し、出力回路１ａの出力が図７（ａ）のようにハイ状態
からロー状態になったとすると、高周波電流がＬ１、Ｌ
２、ＬＧを通って流れるため、点Ａ、Ｂ、Ｃ等には図７
（ｂ）のようにアンダーシュートした出力波形が現れ
る。因みに、電圧Ｖ１を３（Ｖ）程度、電圧Ｖ２を１
（Ｖ）程度とする、点Ａでのアンダーシュート最大電圧
Ｖ３は１（Ｖ）程度となることが確認されている。
【０００５】そこで、このようなアンダーシュートを抑
制するために、図５や図６に示すものが提案されてい
た。図５に示すものは、出力回路の電源・接地ラインの
一部に抵抗Ｒを直列に挿入して流れる電流量を制限して
アンダーシュートを抑制するものであり、図６に示すも
のは、出力回路１ａ、１ｂ、…、１ｎの夫々を遅延素子
３で順次遅延されるようにした出力部５を構成すること
によって、出力信号の変化タイミングをずらして、流れ
る電流の最大値を低減してアンダーシュートを抑制する
ものである。
制するために、図５や図６に示すものが提案されてい
た。図５に示すものは、出力回路の電源・接地ラインの
一部に抵抗Ｒを直列に挿入して流れる電流量を制限して
アンダーシュートを抑制するものであり、図６に示すも
のは、出力回路１ａ、１ｂ、…、１ｎの夫々を遅延素子
３で順次遅延されるようにした出力部５を構成すること
によって、出力信号の変化タイミングをずらして、流れ
る電流の最大値を低減してアンダーシュートを抑制する
ものである。
【０００６】
【発明が解決しようとする課題】しかしながら、図５に
示すように出力回路の電源・接地ラインの一部に抵抗Ｒ
を直列に挿入すれば、電流が流れる経路中に抵抗を挿入
するため出力部の回路規模が大きくなってしまうこと
や、この抵抗値を集積化する場合には製造誤差によって
効果的なアンダーシュート抑制が行なえないといった問
題があった。
示すように出力回路の電源・接地ラインの一部に抵抗Ｒ
を直列に挿入すれば、電流が流れる経路中に抵抗を挿入
するため出力部の回路規模が大きくなってしまうこと
や、この抵抗値を集積化する場合には製造誤差によって
効果的なアンダーシュート抑制が行なえないといった問
題があった。
【０００７】また、図６に示すように遅延素子３を設け
た場合においても、出力部の回路構成が複雑になって回
路規模が大きくなってしまうことや、もともと電流変化
が大きな出力部に適用した場合に効果的なアンダーシュ
ート抑制が行なえなかったといった問題があった。本発
明は、このような従来の課題を解決するため創作された
もので、その目的は、回路規模が小さくて高周波ノイズ
の発生を抑制可能な伝送回路を提供することにある。
た場合においても、出力部の回路構成が複雑になって回
路規模が大きくなってしまうことや、もともと電流変化
が大きな出力部に適用した場合に効果的なアンダーシュ
ート抑制が行なえなかったといった問題があった。本発
明は、このような従来の課題を解決するため創作された
もので、その目的は、回路規模が小さくて高周波ノイズ
の発生を抑制可能な伝送回路を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、１対の電線ケーブルの夫々を第１の出力
回路および第２の出力回路で駆動する伝送回路におい
て、前記第１の出力回路と一方の電線ケーブルとの間に
設けられた第１の容量素子と、前記第２の出力回路と他
方の電線ケーブルとの間に設けられた第２の容量素子
と、を少なくとも備え、前記第１の容量素子と前記第２
の容量素子との他方の端子はそれぞれ所定電圧が印可さ
れる構成であることを特徴とする伝送回路を提供する。
に、本発明は、１対の電線ケーブルの夫々を第１の出力
回路および第２の出力回路で駆動する伝送回路におい
て、前記第１の出力回路と一方の電線ケーブルとの間に
設けられた第１の容量素子と、前記第２の出力回路と他
方の電線ケーブルとの間に設けられた第２の容量素子
と、を少なくとも備え、前記第１の容量素子と前記第２
の容量素子との他方の端子はそれぞれ所定電圧が印可さ
れる構成であることを特徴とする伝送回路を提供する。
【０００９】なお、第１の出力回路や第２の出力回路
が、直接、電線ケーブルに接続されるものの他、第１の
出力回路や第２の出力回路の夫々が、抵抗素子および／
またはトランスを介して電線ケーブルに接続されるもの
であって、前記第１および第２の容量素子が第１の出力
回路および第２の出力回路の出力端に直接接続した、ま
たは、前記抵抗素子の少なくとも一方に接続されたもの
であっても良い。
が、直接、電線ケーブルに接続されるものの他、第１の
出力回路や第２の出力回路の夫々が、抵抗素子および／
またはトランスを介して電線ケーブルに接続されるもの
であって、前記第１および第２の容量素子が第１の出力
回路および第２の出力回路の出力端に直接接続した、ま
たは、前記抵抗素子の少なくとも一方に接続されたもの
であっても良い。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しつつ説明する。図１は、本発明の実施の形態の
伝送回路の回路図であり、寄生容量も図示している。こ
の伝送回路は、ＩＣパッケージ１０に内蔵され電源（Ｖ
ＤＤ）電圧の供給を受けていると共に接地点（ＧＮＤ）
に接続されている出力回路１ａ、１ｂの夫々が、トラン
ス２を介して１対の電線ケーブルを駆動するように構成
されていて、トランス２のＩＣパッケージ１０側には、
抵抗Ｒ１とコンデンサＣ１とコンデンサＣ２と抵抗Ｒ２
とを接続した回路を設けている。
を参照しつつ説明する。図１は、本発明の実施の形態の
伝送回路の回路図であり、寄生容量も図示している。こ
の伝送回路は、ＩＣパッケージ１０に内蔵され電源（Ｖ
ＤＤ）電圧の供給を受けていると共に接地点（ＧＮＤ）
に接続されている出力回路１ａ、１ｂの夫々が、トラン
ス２を介して１対の電線ケーブルを駆動するように構成
されていて、トランス２のＩＣパッケージ１０側には、
抵抗Ｒ１とコンデンサＣ１とコンデンサＣ２と抵抗Ｒ２
とを接続した回路を設けている。
【００１１】そして、抵抗Ｒ１の一端は出力回路１ａに
接続されると共にその他端はコンデンサＣ１の一端に接
続され、また、抵抗Ｒ２の一端は出力回路１ｂに接続さ
れると共にその他端はコンデンサＣ２の一端に接続さ
れ、さらに、コンデンサＣ１とコンデンサＣ２とが接続
され、その接続点は接地電圧が印加されている。また、
電源（ＶＤＤ）端子のインダクタンスをＬＶ、接地（Ｇ
ＮＤ）端子のインダクタンスをＬＧ、出力回路１ａのイ
ンダクタンスをＬ１、出力回路１ｂのインダクタンスを
Ｌ２として表現すると共に、インダクタンスＬ２の両端
を符号Ａ、Ｂ、コンデンサＣ２と抵抗Ｒ２との接続点を
符号Ｃで示している。
接続されると共にその他端はコンデンサＣ１の一端に接
続され、また、抵抗Ｒ２の一端は出力回路１ｂに接続さ
れると共にその他端はコンデンサＣ２の一端に接続さ
れ、さらに、コンデンサＣ１とコンデンサＣ２とが接続
され、その接続点は接地電圧が印加されている。また、
電源（ＶＤＤ）端子のインダクタンスをＬＶ、接地（Ｇ
ＮＤ）端子のインダクタンスをＬＧ、出力回路１ａのイ
ンダクタンスをＬ１、出力回路１ｂのインダクタンスを
Ｌ２として表現すると共に、インダクタンスＬ２の両端
を符号Ａ、Ｂ、コンデンサＣ２と抵抗Ｒ２との接続点を
符号Ｃで示している。
【００１２】次に作用を説明する。今、出力回路１ａの
出力電圧が変化すると、高周波電流は、インダクタンス
ＬＧ、Ｌ２を通らずに、コンデンサＣ１を通って接地点
に流れる。このため、点Ａ、点Ｂ、点Ｃでは電圧のアン
ダーシュートがなくなることになる。また、出力回路１
ｂの出力電圧が変化しても、コンデンサＣ２が同様な作
用を奏することによって、この場合にもアンダーシュー
トがなくなることになる。
出力電圧が変化すると、高周波電流は、インダクタンス
ＬＧ、Ｌ２を通らずに、コンデンサＣ１を通って接地点
に流れる。このため、点Ａ、点Ｂ、点Ｃでは電圧のアン
ダーシュートがなくなることになる。また、出力回路１
ｂの出力電圧が変化しても、コンデンサＣ２が同様な作
用を奏することによって、この場合にもアンダーシュー
トがなくなることになる。
【００１３】図８（ａ）に示すように出力回路１ａの出
力電圧が変化すると、点Ａでの電圧波形は、図８（ｂ）
に示すようになることが確認されていて、出力回路１ａ
の出力電圧のアンダーシュートＶ４が０．２（Ｖ）程度
であれば、点ＡでのアンダーシュートＶ４が０．２
（Ｖ）程度まで抑制される。このように、この伝送回路
によれば複雑な回路を用いなくとも大幅に高周波ノイズ
が低減できる。なお、この実施の形態では、コンデンサ
Ｃ１とコンデンサＣ２との接続点の接地点に接続した
が、これに限られるものではなく、インダクタンス分の
小さな所定の電圧値（電源電圧より小さい）を有する点
に接続するようにしても良い。
力電圧が変化すると、点Ａでの電圧波形は、図８（ｂ）
に示すようになることが確認されていて、出力回路１ａ
の出力電圧のアンダーシュートＶ４が０．２（Ｖ）程度
であれば、点ＡでのアンダーシュートＶ４が０．２
（Ｖ）程度まで抑制される。このように、この伝送回路
によれば複雑な回路を用いなくとも大幅に高周波ノイズ
が低減できる。なお、この実施の形態では、コンデンサ
Ｃ１とコンデンサＣ２との接続点の接地点に接続した
が、これに限られるものではなく、インダクタンス分の
小さな所定の電圧値（電源電圧より小さい）を有する点
に接続するようにしても良い。
【００１４】また、この実施の形態では、トランス２や
抵抗Ｒ１、抵抗Ｒ２が設けられた伝送回路について説明
してきたが、トランス２が無い場合、および／または、
抵抗Ｒ１および抵抗Ｒ２のうちの少なくとも一方が無い
場合であっても、本発明を適用できる。以上説明したよ
うに、本発明の実施の形態によれば、集積回路を複雑化
することなく、電線ケーブルを駆動する集積回路パッケ
ージ内の寄生インダクタンスによるノイズを大幅に抑制
できるので、不要な高周波ノイズを抑制しながら高速デ
ータ通信可能な伝送回路を実現できる。
抵抗Ｒ１、抵抗Ｒ２が設けられた伝送回路について説明
してきたが、トランス２が無い場合、および／または、
抵抗Ｒ１および抵抗Ｒ２のうちの少なくとも一方が無い
場合であっても、本発明を適用できる。以上説明したよ
うに、本発明の実施の形態によれば、集積回路を複雑化
することなく、電線ケーブルを駆動する集積回路パッケ
ージ内の寄生インダクタンスによるノイズを大幅に抑制
できるので、不要な高周波ノイズを抑制しながら高速デ
ータ通信可能な伝送回路を実現できる。
【００１５】
【発明の効果】以上説明したように、本発明によれば、
回路規模が小さくて高周波ノイズの発生を抑制可能な伝
送回路を実現することができるという効果が得られる。
回路規模が小さくて高周波ノイズの発生を抑制可能な伝
送回路を実現することができるという効果が得られる。
【図１】本発明の実施の形態の伝送回路の回路図であ
る。
る。
【図２】従来の伝送回路の回路図である。
【図３】従来の伝送回路の回路図である。
【図４】発生するインダクタンスを等価回路表現した従
来の伝送回路の回路図である。
来の伝送回路の回路図である。
【図５】従来の高周波ノイズ抑制技術の説明図である。
【図６】従来の高周波ノイズ抑制技術の説明図である。
【図７】従来の伝送回路で発生する高周波ノイズの説明
図である。
図である。
【図８】本発明の実施の形態の伝送回路で発生する高周
波ノイズの説明図である。
波ノイズの説明図である。
１ 出力回路 １ａ 出力回路 １ｂ 出力回路 ２ トランス ３ 遅延素子 ５ 出力部 １０ ＩＣパッケージ Ｒ 抵抗 Ｒ１ 抵抗 Ｒ２ 抵抗 Ｃ コンデンサ Ｃ１ コンデンサ Ｃ２ コンデンサ ＬＶ 電源（ＶＤＤ）端子のインダクタンス ＬＧ 接地（ＧＮＤ）端子のインダクタンス Ｌ１ 出力回路１ａのインダクタンス Ｌ２ 出力回路１ｂのインダクタンス
フロントページの続き (71)出願人 599017210 9750 Ｇｏｅｔｈｅ Ｒｏａｄ，Ｓａｃｒ ａｍｅｎｔｏ，ＣＡ 95827，Ｕ．Ｓ．Ａ. (72)発明者 原 進 神奈川県厚木市岡田3050番地 旭化成マイ クロシステム株式会社内 Ｆターム(参考） 5K029 AA02 DD04 GG07 JJ03 5K046 AA03 BA01 BB05 CC08 CC09 PS51
Claims (1)
- 【請求項１】 １対の電線ケーブルの夫々を第１の出力
回路および第２の出力回路で駆動する伝送回路におい
て、 前記第１の出力回路と一方の電線ケーブルとの間に設け
られた第１の容量素子と、 前記第２の出力回路と他方の電線ケーブルとの間に設け
られた第２の容量素子と、を少なくとも備え、 前記第１の容量素子と前記第２の容量素子との他方の端
子はそれぞれ所定電圧が印可される構成であることを特
徴とする伝送回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11029278A JP2000228640A (ja) | 1999-02-05 | 1999-02-05 | 伝送回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11029278A JP2000228640A (ja) | 1999-02-05 | 1999-02-05 | 伝送回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000228640A true JP2000228640A (ja) | 2000-08-15 |
Family
ID=12271818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11029278A Withdrawn JP2000228640A (ja) | 1999-02-05 | 1999-02-05 | 伝送回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000228640A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100587230B1 (ko) | 2004-09-02 | 2006-06-08 | 삼성중공업 주식회사 | 전력선 통신용 직류전원장치 |
| US7589953B2 (en) | 2007-11-26 | 2009-09-15 | Tdk Corporation | Multilayer capacitor |
| JP2011035312A (ja) * | 2009-08-05 | 2011-02-17 | Tdk Corp | 積層コンデンサアレイの実装構造 |
-
1999
- 1999-02-05 JP JP11029278A patent/JP2000228640A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100587230B1 (ko) | 2004-09-02 | 2006-06-08 | 삼성중공업 주식회사 | 전력선 통신용 직류전원장치 |
| US7589953B2 (en) | 2007-11-26 | 2009-09-15 | Tdk Corporation | Multilayer capacitor |
| JP2011035312A (ja) * | 2009-08-05 | 2011-02-17 | Tdk Corp | 積層コンデンサアレイの実装構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5582134B2 (ja) | 受信回路及び信号受信方法 | |
| JP3808335B2 (ja) | メモリモジュール | |
| US7545652B2 (en) | Printed circuit board and differential signaling structure | |
| JP2783183B2 (ja) | 出力回路 | |
| US8208338B2 (en) | Semiconductor device | |
| US7499479B2 (en) | Laser diode driver circuit and optical communication device | |
| US7071752B2 (en) | Amplifiers | |
| JPH1167486A (ja) | Ｅｓｄ保護回路及びｅｓｄ保護回路を含むパッケージ | |
| US20020060605A1 (en) | Amplifiers | |
| JP2000228640A (ja) | 伝送回路 | |
| EP2611033A2 (en) | Gate driver with digital ground | |
| US7724535B2 (en) | Semiconductor device, related method, and printed circuit board | |
| JP2006157423A (ja) | 高周波スイッチ回路 | |
| US6515879B2 (en) | Power source filter circuit that is capable of eliminating noise component supplied from power source and driving noise component generated from induction load simultaneously | |
| JPH05121988A (ja) | 電力線搬送通信用ローパスフイルタ | |
| JPH10177882A (ja) | 雑音・サージ複合防護用ｅｍｃコネクタ | |
| JP4443392B2 (ja) | 送信切り換え回路および半導体集積回路 | |
| JP6314927B2 (ja) | ノイズフィルタ実装構造 | |
| JPH0851179A (ja) | 集積回路装置およびリードフレーム | |
| JP2891194B2 (ja) | バスドライバ | |
| US20050162229A1 (en) | Compound load for differential circuits | |
| KR19980083401A (ko) | 반도체 장치의 입/출력 버퍼 | |
| EP1542360B1 (en) | Integrated circuit power supply circuit | |
| KR920007346B1 (ko) | 입,출력단을 위한 접지선 설계방법 | |
| JPH09270655A (ja) | ベッセルフィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060509 |