JP4276649B2 - 貫通型積層コンデンサアレイ及び貫通型積層コンデンサアレイの実装構造 - Google Patents

貫通型積層コンデンサアレイ及び貫通型積層コンデンサアレイの実装構造 Download PDF

Info

Publication number
JP4276649B2
JP4276649B2 JP2005280451A JP2005280451A JP4276649B2 JP 4276649 B2 JP4276649 B2 JP 4276649B2 JP 2005280451 A JP2005280451 A JP 2005280451A JP 2005280451 A JP2005280451 A JP 2005280451A JP 4276649 B2 JP4276649 B2 JP 4276649B2
Authority
JP
Japan
Prior art keywords
electrode
lead conductor
electrically connected
lead
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005280451A
Other languages
English (en)
Other versions
JP2007095817A (ja
Inventor
正明 富樫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2005280451A priority Critical patent/JP4276649B2/ja
Priority to US11/524,445 priority patent/US7411775B2/en
Priority to TW095135845A priority patent/TWI345796B/zh
Priority to CN2006101593584A priority patent/CN1941235B/zh
Publication of JP2007095817A publication Critical patent/JP2007095817A/ja
Application granted granted Critical
Publication of JP4276649B2 publication Critical patent/JP4276649B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/35Feed-through capacitors or anti-noise capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

本発明は、貫通型積層コンデンサアレイに関する。
この種の貫通型積層コンデンサアレイとして、複数の内部電極と複数のグランド電極とが誘電体層を介して積層されることにより、積層方向に沿って複数のコンデンサが形成されるコンデンサアレイが知られている(例えば、特許文献1参照)。このような貫通型積層コンデンサアレイでは、複数のグランド電極を同一の端子電極に接続し、この端子電極を介してグランドに接続される。
特開平11−97291号公報
しかし、特許文献1に記載された貫通型積層コンデンサアレイのように複数のグランド電極を1つの端子電極に接続した場合には、この端子電極がコンデンサアレイに含まれる他の回路(コンデンサ)のノイズを拾ってしまう。そのため、コンデンサ間においてクロストークが発生してしまう。クロストークが発生すると、貫通型積層コンデンサアレイはノイズを十分に吸収することが困難となってしまう。
本発明は、上記問題点を解消するためになされたものであり、クロストークを十分に抑制することが可能な貫通型積層コンデンサアレイを提供することを目的とする。
このような目的を達成するために、本発明による貫通型積層コンデンサアレイは、誘電体層を介在させて第1の電極層と第2の電極層とが積層された積層体と、積層体の側面に形成された第1、第2、第3、第4、第5、第6、第7、及び第8の端子電極と、を備えており、第1、第3、第5、及び第7の端子電極は、積層体の積層方向に平行な積層体の第1の側面に位置し、第2、第4、第6、及び第8の端子電極は、第1の側面に対向する積層体の第2の側面に位置し、第1の電極層は、第1及び第2の内部電極と、第1、第2、第3、及び第4の引き出し導体とを含み、第2の電極層は、第3及び第4の内部電極と、第5、第6、第7、及び第8の引き出し導体とを含み、第1の内部電極は、当該第1の内部電極から第1の側面に引き出されるように伸びる第1の引き出し導体を介して第1の端子電極と電気的に接続されるとともに、当該第1の内部電極から第2の側面に引き出されるように伸びる第2の引き出し導体を介して第2の端子電極と電気的に接続され、第2の内部電極は、当該第2の内部電極から第1の側面に引き出されるように伸びる第3の引き出し導体を介して第3の端子電極と電気的に接続されるとともに、当該第2の内部電極から第2の側面に引き出されるように伸びる第4の引き出し導体を介して第4の端子電極と電気的に接続され、第3の内部電極は、当該第3の内部電極から第1の側面に引き出されるように伸びる第5の引き出し導体を介して第5の端子電極と電気的に接続されるとともに、当該第3の内部電極から第2の側面に引き出されるように伸びる第6の引き出し導体を介して第6の端子電極と電気的に接続され、第4の内部電極は、当該第4の内部電極から第1の側面に引き出されるように伸びる第7の引き出し導体を介して第7の端子電極と電気的に接続されるとともに、当該第4の内部電極から第2の側面に引き出されるように伸びる第8の引き出し導体を介して第8の端子電極と電気的に接続されることを特徴とする。
上記の貫通型積層コンデンサアレイでは、第1の電極層に含まれる第1及び第2の内部電極はいずれも、異なる端子電極に電気的に接続される。一方、第2の電極層に含まれる第3及び第4の内部電極はいずれも、異なる端子電極に電気的に接続される。そのため、第1の電極層に含まれる内部電極をグランド電極としても、あるいは第2の電極層に含まれる内部電極をグランド電極としても、何れの場合であっても、複数のコンデンサにおいてグランド電極を共有することなく回路基板等に実装可能となる。したがって、上記のコンデンサアレイではコンデンサ間において発生するクロストークを抑制することが可能となる。また、上記の貫通型積層コンデンサアレイでは、第1〜第8の端子電極が積層体の第1及び第2の側面に形成されている。このように、上記の貫通型積層コンデンサアレイでは端子電極が積層体の2側面に形成されており、4側面に形成される場合と比べて製造が容易となる。
第1の引き出し導体は、積層体の積層方向で第3、第5、及び第7の引き出し導体のいずれとも重ならない部分を有し、第3の引き出し導体は、積層体の積層方向で第1、第5、及び第7の引き出し導体のいずれとも重ならない部分を有し、第5の引き出し導体は、積層体の積層方向で第1、第3、及び第7の引き出し導体のいずれとも重ならない部分を有し、第7の引き出し導体は、積層体の積層方向で第1、第3、及び第5の引き出し導体のいずれとも重ならない部分を有することが好ましい。この場合、第1〜第4の内部電極をそれぞれ異なる端子電極に接続させるのに好適である。
また、第2の引き出し導体は、積層体の積層方向で第4、第6、及び第8の引き出し導体のいずれとも重ならない部分を有し、第4の引き出し導体は、積層体の積層方向で第2、第6、及び第8の引き出し導体のいずれとも重ならない部分を有し、第6の引き出し導体は、積層体の積層方向で第2、第4、及び第8の引き出し導体のいずれとも重ならない部分を有し、第8の引き出し導体は、積層体の積層方向で第2、第4、及び第6の引き出し導体のいずれとも重ならない部分を有することが好ましい。この場合、第1〜第4の内部電極をそれぞれ異なる端子電極に接続させるのに好適である。
第1の電極層及び第2の電極層はいずれも複数で、積層体は、誘電体層を介在させて第1の電極層と第2の電極層とが交互に積層されていてもよい。この場合、各コンデンサの静電容量を制御することができる。
また、この場合、複数の第1の電極層それぞれに含まれる第1の内部電極はいずれも、第1の引き出し導体を介して同一の第1の端子電極と電気的に接続されるとともに、第2の引き出し導体を介して同一の第2の端子電極と電気的に接続され、複数の第1の電極層それぞれに含まれる第2の内部電極はいずれも、第3の引き出し導体を介して同一の第3の端子電極と電気的に接続されるとともに、第4の引き出し導体を介して同一の第4の端子電極と電気的に接続され、複数の第2の電極層それぞれに含まれる第3の内部電極はいずれも、第5の引き出し導体を介して同一の第5の端子電極と電気的に接続されるとともに、第6の引き出し導体を介して同一の第6の端子電極と電気的に接続され、複数の第2の電極層それぞれに含まれる第4の内部電極はいずれも、第7の引き出し導体を介して同一の第7の端子電極と電気的に接続されるとともに、第8の引き出し導体を介して同一の第8の端子電極と電気的に接続されることが好ましい。この場合、各コンデンサの静電容量を制御するのに好適である。
本発明によれば、クロストークを十分に抑制することが可能な貫通型積層コンデンサアレイを提供することができる。
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
(第1実施形態)
図1及び図2を参照して、第1実施形態に係る貫通型積層コンデンサアレイCA1の構成について説明する。図1は、第1実施形態に係る貫通型積層コンデンサアレイの斜視図である。図2は、第1実施形態に係る貫通型積層コンデンサアレイに含まれる積層体の分解斜視図である。
貫通型積層コンデンサアレイCA1は、図1に示すように、略直方体形状をした積層体10と、積層体10に形成された第1〜第8の端子電極1〜8とを備える。第1〜第8の端子電極1〜8は、積層体10の積層方向に平行な、積層体10の互いに対向する第1及び第2の側面10a、10b上に形成されている。
第1、第3、第5、及び第7の端子電極1、3、5、7は、積層体10の第1の側面10a上に形成される。第1、第3、第5、及び第7の端子電極1、3、5、7は、積層体10の積層方向に平行な、積層体10の互いに対向する第3及び第4の側面10c、10dの対向方向に沿って、第3の側面10cから第4の側面10dに向かって、第1、第5、第3、及び第7の端子電極1、5、3、7の順で位置する。
第2、第4、第6、及び第8の端子電極2、4、6、8は、積層体10の第2の側面10b上に形成される。第2、第4、第6、及び第8の端子電極2、4、6、8は、積層体10の第3及び第4の側面10c、10dの対向方向に沿って、第3の側面10cから第4の側面10dに向かって、第2、第6、第4、及び第8の端子電極2、6、4、8の順で位置する。
積層体10は、図2に示されるように、複数(本実施形態では、5層)の誘電体層11を介して複数(本実施形態では、各2層)の第1及び第2の電極層20、30が交互に積層されることにより構成される。実際の貫通型積層コンデンサアレイCA1では、誘電体層11の間の境界が視認できない程度に一体化されている。
第1の電極層20は、図2に示されるように、第1の内部電極21と第2の内部電極22とを含む。第1の電極層20はさらに、第1の内部電極21から第1の側面10aに引き出されるように伸びる第1の引き出し導体23と、第1の内部電極21から第2の側面10bに引き出されるように伸びる第2の引き出し導体24とを含む。第1の電極層20はさらに、第2の内部電極22から第1の側面10aに引き出されるように伸びる第3の引き出し導体25と、第2の内部電極22から第2の側面10bに引き出されるように伸びる第4の引き出し導体26とを含む。
第1及び第2の内部電極21,22はそれぞれ、矩形状を呈する。矩形状の第1及び第2の内部電極21、22は、積層体10の第3の側面10cから第4の側面10dに向う方向にこの順で位置している。第1及び第2の内部電極21,22は、互いに接触しないように位置している。
第1の内部電極21は、第1の引き出し導体23を介して第1の端子電極1と電気的に接続される。第1の内部電極21は、第2の引き出し導体24を介して第2の端子電極2と電気的に接続される。
第2の内部電極22は、第3の引き出し導体25を介して第3の端子電極3と電気的に接続される。第2の内部電極22は、第4の引き出し導体26を介して第4の端子電極4と電気的に接続される。
複数の第1の電極層20それぞれに含まれる第1の内部電極21はいずれも、第1の引き出し導体23を介して同一の第1の端子電極1と電気的に接続される。複数の第1の電極層20それぞれに含まれる第1の内部電極21はいずれも、第2の引き出し導体24を介して同一の第2の端子電極2と電気的に接続される。
複数の第1の電極層20それぞれに含まれる第2の内部電極22はいずれも、第3の引き出し導体25を介して同一の第3の端子電極3と電気的に接続される。複数の第1の電極層20それぞれに含まれる第2の内部電極22はいずれも、第4の引き出し導体26を介して同一の第4の端子電極4と電気的に接続される。
第1の内部電極21は、第1及び第2の引き出し導体23、24とともに、積層体10の第1の側面10aから第2の側面10bに渡る領域を連続して覆う。したがって、第1及び第2の引き出し導体23、24を伴う第1の内部電極21は、積層体10の内部を第1の側面10aから第2の側面10bに渡って貫通する。
第2の内部電極22は、第3及び第4の引き出し導体25、26とともに、積層体10の第1の側面10aから第2の側面10bに渡る領域を連続して覆う。したがって、第3及び第4の引き出し導体25、26を伴う第2の内部電極22は、積層体10の内部を第1の側面10aから第2の側面10bに渡って貫通する。
第2の電極層30は、図2に示されるように、第3の内部電極31と第4の内部電極32とを含む。第2の電極層30はさらに、第3の内部電極31から第1の側面10aに引き出されるように伸びる第5の引き出し導体33と、第3の内部電極31から第2の側面10bに引き出されるように伸びる第6の引き出し導体34とを含む。第2の電極層30はさらに、第4の内部電極32から第1の側面10aに引き出されるように伸びる第7の引き出し導体35と、第4の内部電極32から第2の側面10bに引き出されるように伸びる第8の引き出し導体36とを含む。
第3及び第4の内部電極31,32はそれぞれ、矩形状を呈する。矩形状の第3及び第4の内部電極31、32は、積層体10の第3の側面10cから第4の側面10dに向う方向にこの順で位置している。第3及び第4の内部電極31,32は、互いに接触しないように位置している。
第3の内部電極31は、第5の引き出し導体33を介して第5の端子電極5と電気的に接続される。第3の内部電極31は、第6の引き出し導体34を介して第6の端子電極6と電気的に接続される。
第4の内部電極32は、第7の引き出し導体35を介して第7の端子電極7と電気的に接続される。第4の内部電極32は、第8の引き出し導体36を介して第8の端子電極8と電気的に接続される。
複数の第2の電極層30それぞれに含まれる第3の内部電極31はいずれも、第5の引き出し導体33を介して同一の第5の端子電極5と電気的に接続される。複数の第2の電極層30それぞれに含まれる第3の内部電極31はいずれも、第6の引き出し導体34を介して同一の第6の端子電極6と電気的に接続される。
複数の第2の電極層30それぞれに含まれる第4の内部電極32はいずれも、第7の引き出し導体35を介して同一の第7の端子電極7と電気的に接続される。複数の第2の電極層30それぞれに含まれる第4の内部電極32はいずれも、第8の引き出し導体36を介して同一の第8の端子電極8と電気的に接続される。
第3の内部電極31は、第5及び第6の引き出し導体33、34とともに、積層体10の第1の側面10aから第2の側面10bに渡る領域を連続して覆う。したがって、第5及び第6の引き出し導体33、34を伴う第3の内部電極31は、積層体10の内部を第1の側面10aから第2の側面10bに渡って貫通する。
第4の内部電極32は、第7及び第8の引き出し導体35、36とともに、積層体10の第1の側面10aから第2の側面10bに渡る領域を連続して覆う。したがって、第7及び第8の引き出し導体35、36を伴う第4の内部電極32は、積層体10の内部を第1の側面10aから第2の側面10bに渡って貫通する。
第1の引き出し導体23は、積層体10の積層方向で第3、第5、及び第7の引き出し導体25、33、35のいずれとも重ならない。すなわち、第1の引き出し導体23は、積層体10の積層方向で第3、第5、及び第7の引き出し導体のいずれとも重ならない部分を有する。
第3の引き出し導体25は、積層体10の積層方向で第1、第5、及び第7の引き出し導体23、33、35のいずれとも重ならない。すなわち、第3の引き出し導体25は、積層体の積層方向で少なくとも第1、第5、及び第7の引き出し導体23、33、35のいずれとも重ならない部分を有する。
第5の引き出し導体33は、積層体10の積層方向で第1、第3、及び第7の引き出し導体23、25、35のいずれとも重ならない。すなわち、第5の引き出し導体33は、積層体10の積層方向で第1、第3、及び第7の引き出し導体23、25、35のいずれとも重ならない部分を有する。
第7の引き出し導体35は、積層体10の積層方向で第1、第3、及び第5の引き出し導体23、25、33のいずれとも重ならない。すなわち、第7の引き出し導体35は、積層体10の積層方向で第1、第3、及び第5の引き出し導体23、25、33のいずれとも重ならない部分を有する。
図3に、積層体10の第1の側面10aの平面図を示す。図3から、第1、第3、第5、及び第7の引き出し導体が第1の側面10aに引き出されるように伸びていることが理解される。また、図3から、積層体10の積層方向で第1、第3、第5、及び第7の引き出し導体23、25、33、35はそれぞれ、他の引き出し導体と重ならないことが理解される。
第2の引き出し導体24は、積層体10の積層方向で第4、第6、及び第8の引き出し導体26、34、36のいずれとも重ならない。すなわち、第2の引き出し導体24は、積層体10の積層方向で第4、第6、及び第8の引き出し導体26、34、36のいずれとも重ならない部分を有する。
第4の引き出し導体26は、積層体10の積層方向で第2、第6、及び第8の引き出し導体24、34、36のいずれとも重ならない。すなわち、第4の引き出し導体26は、積層体10の積層方向で第2、第6、及び第8の引き出し導体24、34、36のいずれとも重ならない部分を有する。
第6の引き出し導体34は、積層体10の積層方向で第2、第4、及び第8の引き出し導体24、26、36のいずれとも重ならない。すなわち、第6の引き出し導体34は、積層体10の積層方向で第2、第4、及び第8の引き出し導体24、26、36のいずれとも重ならない部分を有する。
第8の引き出し導体36は、積層体10の積層方向で第2、第4、及び第6の引き出し導体24、26、34のいずれとも重ならない。すなわち、第8の引き出し導体36は、積層体10の積層方向で第2、第4、及び第6の引き出し導体24、26、34のいずれとも重ならない部分を有する。
図4に、貫通型積層コンデンサアレイCA1の等価回路図を示す。貫通型積層コンデンサアレイCA1では、第1の内部電極21と第3の内部電極31とでコンデンサCを、第2の内部電極22と第4の内部電極32とでコンデンサCを形成している。
第1の電極層20に含まれる第1の内部電極21は第1及び第2の端子電極1、2に電気的に接続される。第1の電極層20に含まれる第2の内部電極22は第3及び第4の端子電極3、4に電気的に接続される。一方、第2の電極層30に含まれる第3の内部電極31は第5及び第6の端子電極5、6に電気的に接続される。第2の電極層30に含まれる第4の内部電極32は第7及び第8の端子電極7、8に電気的に接続される。
このように、貫通型積層コンデンサアレイCA1では、第1の電極層20に含まれる第1及び第2の内部電極21、22はいずれも、異なる端子電極に電気的に接続される。一方、第2の電極層30に含まれる第3及び第4の内部電極31、32はいずれも、異なる端子電極に電気的に接続される。そのため、第1の電極層20に含まれる第1及び第2の内部電極21、22をグランド電極として第1〜第4の端子電極1〜4をグランドに接続したとしても、あるいは第2の電極層30に含まれる第3及び第4の内部電極31、32をグランド電極として第5〜第8の端子電極5〜8をグランドに接続したとしても、何れの場合であっても、複数のコンデンサC、Cがグランド電極を共有することなく回路基板等に実装可能となる。したがって、貫通型積層コンデンサアレイCA1ではコンデンサC、C間において発生するクロストークを抑制することが可能となる。
また、貫通型積層コンデンサアレイCA1では、第1〜第8の端子電極1〜8は積層体10の2つの側面、すなわち第1及び第2の側面10a、10bに形成されている。したがって、端子電極1〜8が4側面に形成される場合と比べて、貫通型積層コンデンサアレイCA1の製造は容易となる。
また、図3に示すように、貫通型積層コンデンサアレイCA1では、積層体10の積層方向で同じ位置にある引き出し導体はいずれも、積層体10の第3の側面10cと第4の側面10dとの対向方向で隣り合わない。すなわち、積層体10の積層方向で同じ位置にある引き出し導体はいずれも、積層体10の第3の側面10cと第4の側面10dとの対向方向で積層方向で異なる位置にある引き出し導体を間に挟む。そのため、引き出し導体間のクロストークが好適に抑制される。
(第2実施形態)
図5及び図6を参照して、第2実施形態に係る貫通型積層コンデンサアレイCA2の構成について説明する。第2実施形態に係る貫通型積層コンデンサアレイCA2は、第3、第4、第7、及び第8の端子電極の配置の点で第1実施形態に係る貫通型積層コンデンサアレイCA1と相違する。図5は、第2実施形態に係る貫通型積層コンデンサアレイの斜視図である。図6は、第2実施形態に係る貫通型積層コンデンサアレイに含まれる積層体の分解斜視図である。
貫通型積層コンデンサアレイCA2は、図5に示すように、略直方体形状をした積層体60と、積層体60に形成された第1〜第8の端子電極51〜58とを備える。
第1、第3、第5、及び第7の端子電極51、53、55、57は、積層体60の積層方向に平行な積層体60の第1の側面60a上に形成される。第1、第3、第5、及び第7の端子電極51、53、55、57は、積層体60の積層方向に平行な積層体60の互いに対向する第3及び第4の側面60c、60dの対向方向に沿って、第3の側面60cから第4の側面60dに向かって、第1、第5、第7、及び第3の端子電極51、55、57、53の順で位置する。
第2、第4、第6、及び第8の端子電極52、54、56、58は、第1の側面60aに対向する積層体60の第2の側面60b上に形成される。第2、第4、第6、及び第8の端子電極52、54、56、58は、積層体60の第3及び第4の側面60c、60dの対向方向に沿って、第3の側面60cから第4の側面60dに向かって、第2、第6、第8、及び第4の端子電極52、56、58、54の順で位置する。
積層体60は、図6に示されるように、複数(本実施形態では、5層)の誘電体層61と、複数(本実施形態では、各2層)の第1及び第2の電極層70、80とが交互に積層されることにより構成される。実際の貫通型積層コンデンサアレイCA2では、誘電体層61の間の境界が視認できない程度に一体化されている。
第1の電極層70は、図6に示されるように、第1の内部電極71と第2の内部電極72とを含む。第1の電極層70はさらに、第1の内部電極71から、第1の側面60aに引き出されるように伸びる第1の引き出し導体73と、第2の側面60bに引き出されるように伸びる第2の引き出し導体74とを含む。第1の電極層70はさらに、第2の内部電極72から、第1の側面60aに引き出されるように伸びる第3の引き出し導体75と、第2の側面60bに引き出されるように伸びる第4の引き出し導体76とを含む。
矩形状である第1及び第2の内部電極71、72は、積層体60の第3の側面60cから第4の側面60dに向う方向にこの順で位置している。
第1の内部電極71は、第1の引き出し導体73を介して第1の端子電極51と、第2の引き出し導体74を介して第2の端子電極52とそれぞれ電気的に接続される。第2の内部電極72は、第3の引き出し導体75を介して第3の端子電極53と、第4の引き出し導体76を介して第4の端子電極54とそれぞれ電気的に接続される。
複数の第1の電極層70それぞれに含まれる第1の内部電極71はいずれも、第1の引き出し導体73を介して同一の第1の端子電極51と、さらに第2の引き出し導体74を介して同一の第2の端子電極52と電気的に接続される。第1及び第2の引き出し導体73、74を伴う第1の内部電極71は、積層体60の内部を第1の側面60aから第2の側面60bに渡って貫通する。
複数の第1の電極層70それぞれに含まれる第2の内部電極72はいずれも、第3の引き出し導体75を介して同一の第3の端子電極53と、さらに第4の引き出し導体76を介して同一の第4の端子電極54と電気的に接続される。第3及び第4の引き出し導体75、76を伴う第2の内部電極72は、積層体60の内部を第1の側面60aから第2の側面60bに渡って貫通する。
第2の電極層80は、図6に示されるように、第3の内部電極81と第4の内部電極82とを含む。第2の電極層80はさらに、第3の内部電極81から、第1の側面60aに引き出されるように伸びる第5の引き出し導体83と、第2の側面60bに引き出されるように伸びる第6の引き出し導体84とを含む。第2の電極層80はさらに、第4の内部電極82から、第1の側面60aに引き出されるように伸びる第7の引き出し導体85と、第2の側面60bに引き出されるように伸びる第8の引き出し導体86とを含む。
矩形状である第3及び第4の内部電極81、82は、積層体60の第3の側面60cから第4の側面60dに向う方向にこの順で位置している。
第3の内部電極81は、第5の引き出し導体83を介して第5の端子電極55と、第6の引き出し導体84を介して第6の端子電極56とそれぞれ電気的に接続される。第4の内部電極82は、第7の引き出し導体85を介して第7の端子電極57と、第8の引き出し導体86を介して第8の端子電極58とそれぞれ電気的に接続される。
複数の第2の電極層80それぞれに含まれる第3の内部電極81はいずれも、第5の引き出し導体83を介して同一の第5の端子電極55と、さらに第6の引き出し導体84を介して同一の第6の端子電極56と電気的に接続される。第5及び第6の引き出し導体83、84を伴う第3の内部電極81は、積層体60の内部を第1の側面60aから第2の側面60bに渡って貫通する。
複数の第2の電極層80それぞれに含まれる第4の内部電極82はいずれも、第7の引き出し導体85を介して同一の第7の端子電極57と、さらに第8の引き出し導体86を介して同一の第8の端子電極58と電気的に接続される。第7及び第8の引き出し導体85、86を伴う第4の内部電極82は、積層体60の内部を第1の側面60aから第2の側面60bに渡って貫通する。
第1、第3、第5、及び第7の引き出し導体73、75、83、85はいずれも、積層体60の積層方向で他の端子電極と重ならない。第2、第4、第6、及び第8の引き出し導体74、76、84、86はいずれも、積層体60の積層方向で他の端子電極と重ならない。
このように、貫通型積層コンデンサアレイCA2では、第1の電極層70に含まれる第1及び第2の内部電極71、72はいずれも、異なる端子電極に電気的に接続される。一方、第2の電極層80に含まれる第3及び第4の内部電極81、82はいずれも、異なる端子電極に電気的に接続される。そのため、第1の電極層70に含まれる第1及び第2の内部電極71、72をグランド電極としても、あるいは第2の電極層80に含まれる第3及び第4の内部電極81、82をグランド電極としても、何れの場合であっても、複数のコンデンサにおいてグランド電極を共有することなく回路基板等に実装可能となる。したがって、貫通型積層コンデンサアレイCA2ではコンデンサ間において発生するクロストークを抑制することが可能となる。
また、貫通型積層コンデンサアレイCA2では、第1〜第8の端子電極51〜58が積層体60の2つの側面、すなわち第1及び第2の側面60a、60bに形成されている。したがって、端子電極51〜58が4側面に形成される場合と比べて、貫通型積層コンデンサアレイCA2の製造は容易となる。
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態及び変形例に限定されるものではない。例えば、誘電体層11、61の積層数並びに第1及び第2の電極層20、70、30、80の積層数は、上述した実施形態に記載された数に限られない。したがって、積層体に含まれる第1及び第2の電極層は、例えば各1層であっても、あるいは各3層以上であってもよい。
また、第1の電極層に含まれる第1及び第2の内部電極の数は上述した実施形態に記載された数に限られない。第2の電極層に含まれる第3及び第4の内部電極の数は、上述した実施形態に記載された数に限られない。
また、第1の電極層に含まれる第1の内部電極の数と第2の内部電極の数とは、異なっていてもよい。第2の電極層に含まれる第3の内部電極の数と第4の内部電極の数とは、異なっていてもよい。また、第1〜第4の内部電極の形状は、上述した実施形態に記載された矩形状に限られない。
第1実施形態に係る貫通型積層コンデンサアレイの斜視図である。 第1実施形態に係る貫通型積層コンデンサアレイに含まれる積層体の分解斜視図である。 第1実施形態に係る貫通型積層コンデンサアレイに含まれる積層体の第1の側面の平面図を示す。 第1実施形態に係る貫通型積層コンデンサアレイの等価回路図を示す。 第2実施形態に係る貫通型積層コンデンサアレイの斜視図である。 第2実施形態に係る貫通型積層コンデンサアレイに含まれる積層体の分解斜視図である。
符号の説明
CA1、CA2…貫通型積層コンデンサアレイ、1、51…第1の端子電極、2、52…第2の端子電極、3、53…第3の端子電極、4、54…第4の端子電極、10、60…積層体、11、61…誘電体層、20、70…第1の電極層、21、71…第1の内部電極、22、72…第2の内部電極、23、73…第1の引き出し導体、24、74…第2の引き出し導体、25、75…第3の引き出し導体、26、76…第4の引き出し導体、30、80…第2の電極層、31、81…第3の内部電極、32、82…第4の内部電極、33、83…第5の引き出し導体、34、84…第6の引き出し導体、35、85…第7の引き出し導体、36、86…第8の引き出し導体

Claims (11)

  1. 誘電体層を介在させて第1の電極層と第2の電極層とが積層された積層体と、前記積層体の側面に形成された第1、第2、第3、第4、第5、第6、第7、及び第8の端子電極と、を備えており、
    前記第1、第3、第5、及び第7の端子電極は、前記積層体の積層方向に平行な前記積層体の第1の側面に位置し、
    前記第2、第4、第6、及び第8の端子電極は、前記第1の側面に対向する前記積層体の第2の側面に位置し、
    前記第1の電極層は、第1及び第2の内部電極と、第1、第2、第3、及び第4の引き出し導体とを含み、
    前記第2の電極層は、第3及び第4の内部電極と、第5、第6、第7、及び第8の引き出し導体とを含み、
    前記第1の内部電極は、当該第1の内部電極から前記第1の側面に引き出されるように伸びる前記第1の引き出し導体を介して前記第1の端子電極と電気的に接続されるとともに、当該第1の内部電極から前記第2の側面に引き出されるように伸びる前記第2の引き出し導体を介して前記第2の端子電極と電気的に接続され、
    前記第2の内部電極は、当該第2の内部電極から前記第1の側面に引き出されるように伸びる前記第3の引き出し導体を介して前記第3の端子電極と電気的に接続されるとともに、当該第2の内部電極から前記第2の側面に引き出されるように伸びる前記第4の引き出し導体を介して前記第4の端子電極と電気的に接続され、
    前記第3の内部電極は、当該第3の内部電極から前記第1の側面に引き出されるように伸びる前記第5の引き出し導体を介して前記第5の端子電極と電気的に接続されるとともに、当該第3の内部電極から前記第2の側面に引き出されるように伸びる前記第6の引き出し導体を介して前記第6の端子電極と電気的に接続され、
    前記第4の内部電極は、当該第4の内部電極から前記第1の側面に引き出されるように伸びる前記第7の引き出し導体を介して前記第7の端子電極と電気的に接続されるとともに、当該第4の内部電極から前記第2の側面に引き出されるように伸びる前記第8の引き出し導体を介して前記第8の端子電極と電気的に接続され
    前記第1〜第8の端子電極は何れも、前記積層方向に沿って対向する前記積層体の側面の1つに配置される部分を有することを特徴とする貫通型積層コンデンサアレイ。
  2. 前記第1の引き出し導体は、前記積層体の積層方向で前記第3、第5、及び第7の引き出し導体のいずれとも重ならない部分を有し、
    前記第3の引き出し導体は、前記積層体の積層方向で前記第1、第5、及び第7の引き出し導体のいずれとも重ならない部分を有し、
    前記第5の引き出し導体は、前記積層体の積層方向で前記第1、第3、及び第7の引き出し導体のいずれとも重ならない部分を有し、
    前記第7の引き出し導体は、前記積層体の積層方向で前記第1、第3、及び第5の引き出し導体のいずれとも重ならない部分を有することを特徴とする請求項1記載の貫通型積層コンデンサアレイ。
  3. 前記第2の引き出し導体は、前記積層体の積層方向で前記第4、第6、及び第8の引き出し導体のいずれとも重ならない部分を有し、
    前記第4の引き出し導体は、前記積層体の積層方向で前記第2、第6、及び第8の引き出し導体のいずれとも重ならない部分を有し、
    前記第6の引き出し導体は、前記積層体の積層方向で前記第2、第4、及び第8の引き出し導体のいずれとも重ならない部分を有し、
    前記第8の引き出し導体は、前記積層体の積層方向で前記第2、第4、及び第6の引き出し導体のいずれとも重ならない部分を有することを特徴とする請求項1又は請求項2記載の貫通型積層コンデンサアレイ。
  4. 前記第1の電極層及び前記第2の電極層はいずれも複数で、
    前記積層体は、前記誘電体層を介在させて前記第1の電極層と前記第2の電極層とが交互に積層されていることを特徴とする請求項1〜3のいずれか一項記載の貫通型積層コンデンサアレイ。
  5. 前記複数の第1の電極層それぞれに含まれる前記第1の内部電極はいずれも、前記第1の引き出し導体を介して同一の前記第1の端子電極と電気的に接続されるとともに、前記第2の引き出し導体を介して同一の前記第2の端子電極と電気的に接続され、
    前記複数の第1の電極層それぞれに含まれる前記第2の内部電極はいずれも、前記第3の引き出し導体を介して同一の前記第3の端子電極と電気的に接続されるとともに、前記第4の引き出し導体を介して同一の前記第4の端子電極と電気的に接続され、
    前記複数の第2の電極層それぞれに含まれる前記第3の内部電極はいずれも、前記第5の引き出し導体を介して同一の前記第5の端子電極と電気的に接続されるとともに、前記第6の引き出し導体を介して同一の前記第6の端子電極と電気的に接続され、
    前記複数の第2の電極層それぞれに含まれる前記第4の内部電極はいずれも、前記第7の引き出し導体を介して同一の前記第7の端子電極と電気的に接続されるとともに、前記第8の引き出し導体を介して同一の前記第8の端子電極と電気的に接続されることを特徴とする請求項4記載の貫通型積層コンデンサアレイ。
  6. 誘電体層を介在させて第1の電極層と第2の電極層とが積層された積層体と、前記積層体の側面に形成された第1、第2、第3、第4、第5、第6、第7、及び第8の端子電極と、を備えた貫通型積層コンデンサアレイを基板に実装する実装構造であって、
    前記第1、第3、第5、及び第7の端子電極は、前記積層体の積層方向に平行な前記積層体の第1の側面に位置し、
    前記第2、第4、第6、及び第8の端子電極は、前記第1の側面に対向する前記積層体の第2の側面に位置し、
    前記第1の電極層は、第1及び第2の内部電極と、第1、第2、第3、及び第4の引き出し導体とを含み、
    前記第2の電極層は、第3及び第4の内部電極と、第5、第6、第7、及び第8の引き出し導体とを含み、
    前記第1の内部電極は、当該第1の内部電極から前記第1の側面に引き出されるように伸びる前記第1の引き出し導体を介して前記第1の端子電極と電気的に接続されるとともに、当該第1の内部電極から前記第2の側面に引き出されるように伸びる前記第2の引き出し導体を介して前記第2の端子電極と電気的に接続され、
    前記第2の内部電極は、当該第2の内部電極から前記第1の側面に引き出されるように伸びる前記第3の引き出し導体を介して前記第3の端子電極と電気的に接続されるとともに、当該第2の内部電極から前記第2の側面に引き出されるように伸びる前記第4の引き出し導体を介して前記第4の端子電極と電気的に接続され、
    前記第3の内部電極は、当該第3の内部電極から前記第1の側面に引き出されるように伸びる前記第5の引き出し導体を介して前記第5の端子電極と電気的に接続されるとともに、当該第3の内部電極から前記第2の側面に引き出されるように伸びる前記第6の引き出し導体を介して前記第6の端子電極と電気的に接続され、
    前記第4の内部電極は、当該第4の内部電極から前記第1の側面に引き出されるように伸びる前記第7の引き出し導体を介して前記第7の端子電極と電気的に接続されるとともに、当該第4の内部電極から前記第2の側面に引き出されるように伸びる前記第8の引き出し導体を介して前記第8の端子電極と電気的に接続され、
    前記第1〜第8の端子電極は何れも、前記積層方向に沿って対向する前記積層体の側面の1つに配置される部分を有し、
    前記第1〜第8の端子電極それぞれの一部が配置される前記積層方向に沿って対向する前記積層体の側面の1つと前記基板とが対向するように当該基板に実装ことを特徴とする貫通型積層コンデンサアレイの実装構造。
  7. 前記第1〜第4の端子電極がグランドに接続されることを特徴とする請求項6記載の貫通型積層コンデンサアレイの実装構造。
  8. 前記第1の引き出し導体は、前記積層体の積層方向で前記第3、第5、及び第7の引き出し導体のいずれとも重ならない部分を有し、
    前記第3の引き出し導体は、前記積層体の積層方向で前記第1、第5、及び第7の引き出し導体のいずれとも重ならない部分を有し、
    前記第5の引き出し導体は、前記積層体の積層方向で前記第1、第3、及び第7の引き出し導体のいずれとも重ならない部分を有し、
    前記第7の引き出し導体は、前記積層体の積層方向で前記第1、第3、及び第5の引き出し導体のいずれとも重ならない部分を有することを特徴とする請求項6又は7記載の貫通型積層コンデンサアレイの実装構造。
  9. 前記第2の引き出し導体は、前記積層体の積層方向で前記第4、第6、及び第8の引き出し導体のいずれとも重ならない部分を有し、
    前記第4の引き出し導体は、前記積層体の積層方向で前記第2、第6、及び第8の引き出し導体のいずれとも重ならない部分を有し、
    前記第6の引き出し導体は、前記積層体の積層方向で前記第2、第4、及び第8の引き出し導体のいずれとも重ならない部分を有し、
    前記第8の引き出し導体は、前記積層体の積層方向で前記第2、第4、及び第6の引き出し導体のいずれとも重ならない部分を有することを特徴とする請求項6〜8の何れか一項記載の貫通型積層コンデンサアレイの実装構造。
  10. 前記第1の電極層及び前記第2の電極層はいずれも複数で、
    前記積層体は、前記誘電体層を介在させて前記第1の電極層と前記第2の電極層とが交互に積層されていることを特徴とする請求項6〜9のいずれか一項記載の貫通型積層コンデンサアレイの実装構造。
  11. 前記複数の第1の電極層それぞれに含まれる前記第1の内部電極はいずれも、前記第1の引き出し導体を介して同一の前記第1の端子電極と電気的に接続されるとともに、前記第2の引き出し導体を介して同一の前記第2の端子電極と電気的に接続され、
    前記複数の第1の電極層それぞれに含まれる前記第2の内部電極はいずれも、前記第3の引き出し導体を介して同一の前記第3の端子電極と電気的に接続されるとともに、前記第4の引き出し導体を介して同一の前記第4の端子電極と電気的に接続され、
    前記複数の第2の電極層それぞれに含まれる前記第3の内部電極はいずれも、前記第5の引き出し導体を介して同一の前記第5の端子電極と電気的に接続されるとともに、前記第6の引き出し導体を介して同一の前記第6の端子電極と電気的に接続され、
    前記複数の第2の電極層それぞれに含まれる前記第4の内部電極はいずれも、前記第7の引き出し導体を介して同一の前記第7の端子電極と電気的に接続されるとともに、前記第8の引き出し導体を介して同一の前記第8の端子電極と電気的に接続されることを特徴とする請求項10記載の貫通型積層コンデンサアレイの実装構造。
JP2005280451A 2005-09-27 2005-09-27 貫通型積層コンデンサアレイ及び貫通型積層コンデンサアレイの実装構造 Active JP4276649B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005280451A JP4276649B2 (ja) 2005-09-27 2005-09-27 貫通型積層コンデンサアレイ及び貫通型積層コンデンサアレイの実装構造
US11/524,445 US7411775B2 (en) 2005-09-27 2006-09-21 Feedthrough multilayer capacitor array
TW095135845A TWI345796B (en) 2005-09-27 2006-09-27 Feedthrough multilayer capacitor array
CN2006101593584A CN1941235B (zh) 2005-09-27 2006-09-27 贯通型积层电容器阵列

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005280451A JP4276649B2 (ja) 2005-09-27 2005-09-27 貫通型積層コンデンサアレイ及び貫通型積層コンデンサアレイの実装構造

Publications (2)

Publication Number Publication Date
JP2007095817A JP2007095817A (ja) 2007-04-12
JP4276649B2 true JP4276649B2 (ja) 2009-06-10

Family

ID=37893581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005280451A Active JP4276649B2 (ja) 2005-09-27 2005-09-27 貫通型積層コンデンサアレイ及び貫通型積層コンデンサアレイの実装構造

Country Status (4)

Country Link
US (1) US7411775B2 (ja)
JP (1) JP4276649B2 (ja)
CN (1) CN1941235B (ja)
TW (1) TWI345796B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4293561B2 (ja) * 2006-08-21 2009-07-08 Tdk株式会社 積層型貫通コンデンサアレイの実装構造
TW200828371A (en) * 2006-09-21 2008-07-01 Matsushita Electric Ind Co Ltd Chip-type filter
JP5045058B2 (ja) * 2006-10-25 2012-10-10 パナソニック株式会社 π型フィルタ
JP4415986B2 (ja) * 2006-12-07 2010-02-17 Tdk株式会社 積層型電子部品
JP4506759B2 (ja) * 2007-01-12 2010-07-21 Tdk株式会社 複合電子部品
JP4412386B2 (ja) * 2007-07-09 2010-02-10 Tdk株式会社 貫通型積層コンデンサ
US8098477B2 (en) 2007-07-09 2012-01-17 Tdk Corporation Feedthrough multilayer capacitor with capacitance components connected in parallel
JP5173291B2 (ja) * 2007-07-10 2013-04-03 太陽誘電株式会社 積層コンデンサ
JP4513855B2 (ja) * 2007-11-26 2010-07-28 Tdk株式会社 積層コンデンサ
KR102527711B1 (ko) * 2016-11-17 2023-05-02 삼성전기주식회사 커패시터 부품

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5880925A (en) * 1997-06-27 1999-03-09 Avx Corporation Surface mount multilayer capacitor
JP3470566B2 (ja) 1997-09-19 2003-11-25 株式会社村田製作所 積層型電子部品
JP4513138B2 (ja) * 1999-05-19 2010-07-28 株式会社村田製作所 積層コンデンサ
JP3765225B2 (ja) * 2000-06-14 2006-04-12 株式会社村田製作所 チップ型多連電子部品
US6934145B2 (en) * 2000-07-06 2005-08-23 Phycomp Holding B.V. Ceramic multilayer capacitor array
JP2002057066A (ja) 2000-08-10 2002-02-22 Taiyo Yuden Co Ltd チップアレイ及びその製造方法
JP3788329B2 (ja) * 2001-11-29 2006-06-21 株式会社村田製作所 コンデンサアレイ
JP2004047707A (ja) * 2002-07-11 2004-02-12 Murata Mfg Co Ltd 積層セラミックコンデンサアレイ
TWI229878B (en) * 2003-03-12 2005-03-21 Tdk Corp Multilayer capacitor

Also Published As

Publication number Publication date
TW200715325A (en) 2007-04-16
CN1941235A (zh) 2007-04-04
JP2007095817A (ja) 2007-04-12
US7411775B2 (en) 2008-08-12
CN1941235B (zh) 2010-09-15
US20070070577A1 (en) 2007-03-29
TWI345796B (en) 2011-07-21

Similar Documents

Publication Publication Date Title
JP4276649B2 (ja) 貫通型積層コンデンサアレイ及び貫通型積層コンデンサアレイの実装構造
JP4299258B2 (ja) 積層コンデンサ
JP4450084B2 (ja) 積層コンデンサ及び積層コンデンサの実装構造
JP4513855B2 (ja) 積層コンデンサ
JP2006286731A (ja) 積層コンデンサ
KR20190064938A (ko) 적층형 커패시터
JP5870674B2 (ja) 積層コンデンサアレイ
KR20070076523A (ko) 적층형 관통 콘덴서 어레이
JP5246245B2 (ja) 貫通コンデンサ及び貫通コンデンサの実装構造
JP5170066B2 (ja) 積層コンデンサ
JP6111768B2 (ja) 貫通型コンデンサ
JP6273672B2 (ja) 積層貫通コンデンサ
JP2000331879A (ja) 積層コンデンサアレイ
JP2012511820A (ja) 多層式電気部品及び多層式電気部品を備えた回路
JP5861531B2 (ja) 積層コンデンサ
JP4089726B2 (ja) 積層型電子部品
KR100877485B1 (ko) 관통형 적층 콘덴서 어레이
JP5223910B2 (ja) 貫通コンデンサ
JP4412386B2 (ja) 貫通型積層コンデンサ
JP2009508360A (ja) コンデンサ構造
JP2013008842A (ja) 積層コンデンサ
JP4335192B2 (ja) 積層コンデンサ
JP5170065B2 (ja) 積層コンデンサ
JP2006108455A (ja) 容量素子及び同容量素子を有する半導体装置
JP2013008841A (ja) 貫通コンデンサ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090306

R150 Certificate of patent or registration of utility model

Ref document number: 4276649

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120313

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120313

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140313

Year of fee payment: 5