CN1941235A - 贯通型积层电容器阵列 - Google Patents

贯通型积层电容器阵列 Download PDF

Info

Publication number
CN1941235A
CN1941235A CNA2006101593584A CN200610159358A CN1941235A CN 1941235 A CN1941235 A CN 1941235A CN A2006101593584 A CNA2006101593584 A CN A2006101593584A CN 200610159358 A CN200610159358 A CN 200610159358A CN 1941235 A CN1941235 A CN 1941235A
Authority
CN
China
Prior art keywords
electrode
conductor introduction
laminate
internal electrode
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101593584A
Other languages
English (en)
Other versions
CN1941235B (zh
Inventor
富樫正明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN1941235A publication Critical patent/CN1941235A/zh
Application granted granted Critical
Publication of CN1941235B publication Critical patent/CN1941235B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/35—Feed-through capacitors or anti-noise capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

贯通型积层电容器阵列包括：隔着电介质层交错积层有多个第1以及第2电极层的积层体，形成在积层体的第1侧面上的第1，3，5以及7端子电极，和形成在与第1侧面相向的积层体的第2侧面上的第2，4，6以及8的端子电极。第1电极层所含有的第1内部电极，与第1以及第2端子电极通过引出导体电连接。第1电极层所含有的第2内部电极，与第3以及第4端子电极通过引出导体电连接。第2电极层所含有的第3内部电极，与第5以及第6端子电极通过引出导体电连接。第2电极层所含有的第4内部电极，与第7以及第8端子电极通过引出导体电连接。

Description

贯通型积层电容器阵列
技术领域
本发明涉及一种贯通型积层电容器阵列。
背景技术
作为这种贯通型积层电容器阵列，公知的是将多个内部电极和多个接地电极隔着电解质层积层，沿着积层方向形成有多个电容器的电容器阵列(例如，参照日本专利文献1)。在该种贯通型积层电容器阵列中，将多个接地电极与同一个端子电极连接，通过该端子电极接地。
专利文献1：日本专利公开平11-97291号公报
但是，如专利文献1所记载的贯通型积层电容器阵列，将多个接地电极连接在一个端子电极时，该端子电极会受到电容器阵列所含有的其他电路(电容器)的干扰。因此，在电容器间发生串扰。若发生串扰，贯通型积层电容器阵列充分吸收干扰变得困难。
发明内容
本发明是为了消除上述问题而完成，目的是提供一种可充分抑制串扰的贯通型积层电容器阵列。
为了达到该目的，本发明的贯通型积层电容器阵列，包括：隔着电介质层积层有第1电极层和第2电极层的积层体；形成在积层体侧面的第1、第2、第3、第4、第5、第6、第7以及第8端子电极；第1、第3、第5、以及第7端子电极，位于平行于积层体的积层方向的积层体的第1侧面，第2、第4、第6以及第8端子电极，位于与第1侧面相对的积层体的第2侧面。第1电极层包括：第1以及第2内部电极，第1、第2、第3以及第4引出导体，第2电极层包括：第3以及第4内部电极，第5、第6、第7以及第8引出导体，第1内部电极，通过从该第1内部电极引出至第1侧面而延伸的第1引出导体，与第1端子电极电连接，同时通过从该第1内部电极引出至第2侧面而延伸的第2引出导体，与第2端子电极电连接；第2内部电极，通过从该第2内部电极引出至第1侧面而延伸的第3引出导体，与第3端子电极电连接，同时通过从该第2内部电极引出至第2侧面而延伸的第4引出导体，与第4端子电极电连接；第3内部电极，通过从该第3内部电极引出至第1侧面而延伸的第5引出导体，与第5端子电极电连接，同时通过从该第3内部电极引出至第2侧面而延伸的第6引出导体，与第6端子电极电连接；第4内部电极，通过从该第4内部电极引出至第1侧面而延伸的第7引出导体，与第7端子电极电连接，同时通过从该第4内部电极引出至第2侧面延伸的第8引出导体，与第8端子电极电连接。
在上述贯通型积层电容器阵列中，将第1电极层中所含有的第1以及第2内部电极，都与不同的端子电极电连接。另一方面，将第2电极层中所含有的第3以及第4内部电极，都与不同的端子电极电连接。因此，将第1电极层中所含有的内部电极作为接地电极，或者将第2电极层中所含有的内部电极作为接地电极，其中的如何一种情况下，在多个电容器中可不共有接地电极而安装在电路基板等上。所以，在上述贯通型积层电容器阵列中，可抑制电容器之间发生的串扰。另外，在贯通型积层电容器阵列中，第1～第8端子电极形成于积层体的第1以及第2侧面上。这样，在上述贯通型积层电容器阵列中，端子电极形成在积层体的两个侧面，与形成在四个侧面的情况相比制造变得容易。
优选第1引出导体，具有在积层体的积层方向上与第3、第5以及第7引出导体的任何一个都不重合的部分，第3引出导体，具有在积层体的积层方向上与第1、第5以及第7引出导体的任何一个都不重合的部分，第5引出导体，具有在积层体的积层方向上与第1、第3以及第7引出导体的任何一个都不重合的部分，第7引出导体，具有在积层体的积层方向上与第1、第3以及第5引出导体的任何一个都不重合的部分。在此情况下，优选将第1～第4内部电极分别连接于不同的端子电极。
优选第2引出导体，具有在积层体的积层方向上与第4、第6以及第8引出导体的任何一个都不重合的部分，第4引出导体，具有在积层体的积层方向上与第2、第6以及第8引出导体的任何一个都不重合的部分，第6引出导体，具有在积层体的积层方向上与第2、第4以及第8引出导体的任何一个都不重合的部分，第8引出导体，具有在积层体的积层方向上与第2、第4以及第6引出导体的任何一个都不重合的部分。在此情况下，优选将第1～第4内部电极分别连接在不同的端子电极。
第1电极层以及第2电极层均为多个，积层体可隔着电介质层交替积层第1电极层和第2电极层。在此情况下，可控制各电容器的静电电容。
另外，在此情况下优选为，多个的各第1电极层中所含的第1内部电极，都通过第1引出导体与同一个第1端子电极电连接，同时，通过第2引出导体与同一个第2端子电极电连接；多个的各第1电极层所含有的第2内部电极，都通过第3引出导体与同一个第3端子电极电连接，同时，通过第4引出导体与同一个第4端子电极电连接；多个的各第2电极层所含有的第3内部电极，都通过第5引出导体与同一个第5端子电极电连接，同时，通过第6引出导体与同一个第6端子电极电连接；多个的各第2电极层所含有的第4内部电极，都通过第7引出导体与同一个第7端子电极电连接，同时，通过第8引出导体与同一个第8端子电极电连接。在此情况下，可控制各电容器的静电电容。
根据本发明可以提供一种可充分抑制串扰的贯通型积层电容器阵列。
根据以下给出的详细说明和参照附图，会更加清楚地理解本发明，但不能认为是为了限定本发明。
根据以下给出的详细说明会更加清楚本发明的应用范围。然而，应当理解这些详细说明和特殊实例，只是通过举例说明的方式表明本发明的优选实施方案，从这些详细说明，本领域的技术人员会理解各种变化和修改都在本发明的宗旨和范围内。
附图说明
图1是第1实施方式的贯通型积层电容器阵列的立体图。
图2是在第1实施方式的贯通型积层电容器阵列中所含有的积层体的分解立体图。
图3表示在第1实施方式的贯通型积层电容器阵列中所含有的积层体的第1侧面的平面图。
图4表示第1实施方式的贯通型积层电容器阵列的等效电路图。
图5是第2实施方式的贯通型积层电容器阵列的立体图。
图6是在第2实施方式的贯通型积层电容器阵列中所含有的积层体的分解立体图。
具体实施方式
下面，将参照附图，对本发明的优选实施方式进行详细说明。另外，在说明中，对相同元素或具有相同功能的元素，使用相同符号，以省略重复说明。
第1实施方式
参照图1以及图2，对第1实施方式的贯通型积层电容器阵列CA1的结构进行说明。图1是第1实施方式的贯通型积层电容器阵列的立体图。图2是在第1实施方式的贯通型积层电容器阵列中所含有的积层体的分解立体图。
如图1所示，贯通型积层电容器阵列CA1包括：呈大致长方体形状的积层体10，形成在积层体10上的第1～第8端子电极1～8。第1～第8端子电极1～8形成在平行于积层体10的积层方向的、积层体10的相向的第1和第2侧面10a、10b上。
第1、第3、第5以及第7端子电极1、3、5、7，形成在积层体10的第1侧面10a上。第1、第3、第5，以及第7端子电极1、3、5、7，沿着平行于积层体10的积层方向的、积层体10的相向的第3以及第4侧面10c、10d的相对方向，从第3侧面10c向着第4侧面10d，按第1、第5、第3、以及第7端子电极1、5、3、7的顺序进行布置。
第2、第4、第6以及第8端子电极2、4、6、8，形成在积层体10的第2侧面10b上。第2、第4、第6，以及第8端子电极2、4、6、8，沿着积层体10的第3以及第4侧面10c、10d的相对方向，从第3侧面10c向着第4侧面10d，按第2、第6、第4以及第8端子电极2、6、4、8的顺序进行布置。
如图2所示，积层体10，通过隔着多个(本实施方式中为5层)电介质层11交替积层多个(本实施方式中为各2层)第1以及第2电极层20、30构成。在实际的贯通型积层电容器阵列CA1中，使其一体化至无法识别电介质层11之间的界线的程度。
如图2所示，第1电极层20，包括第1内部电极21和第2内部电极22。第1电极层20还包括从第1内部电极21引出至第1侧面10a而延伸的第1引出导体23，和从第1内部电极21引出至第2侧面10b而延伸的第2引出导体24。第1电极层20还包括从第2内部电极22引出至第1侧面10a而延伸的第3引出导体25，和从第2内部电极22引出至第2侧面10b而延伸的第4引出导体26。
第1以及第2内部电极21，22分别呈矩形。矩形的第1以及第2内部电极21，22，从积层体10的第3侧面10c向着第4侧面10d按该顺序布置。使第1以及第2内部电极21，22相互不接触进行布置。
第1内部电极21，通过第1引出导体23与第1端子电极1电连接。第1内部电极21，通过第2引出导体24与第2端子电极2电连接。
第2内部电极22，通过第3引出导体25与第3端子电极3电连接。第2内部电极22，通过第4引出导体26与第4端子电极4电连接。
多个的各第1电极层20所含有的第1内部电极21，都通过第1引出导体23与同一个第1端子电极1电连接。多个的各第1电极层20所含有的第1内部电极21，都通过第2引出导体24与同一个第2端子电极2电连接。
多个的各第1电极层20所含有的第2内部电极22，都通过第3引出导体25与同一个第3端子电极3电连接。多个的各第1电极层20所含有的第2内部电极22，都通过第4引出导体26与同一个第4端子电极4电连接。
第1内部电极21，与第1以及第2引出导体23，24一起，连接并覆盖从积层体10的第1侧面10a到第2侧面10b的区域。所以，伴随第1以及第2引出导体23，24的第1内部电极21，从第1侧面10a到第2侧面10b贯通积层体10的内部。
第2内部电极22，与第3以及第4引出导体25，26一起，连接并覆盖从积层体10的第1侧面10a到第2侧面10b的区域。所以，伴随第3以及第4引出导体25，26的第2内部电极22，从第1侧面10a到第2侧面10b贯通积层体10的内部。
如图2所示，第2电极层30，包括第3内部电极31和第4内部电极32。第2电极层30还包括从第3内部电极31引出至第1侧面10a而延伸的第5引出导体33，和从第3内部电极31引出至第2侧面10b而延伸的第6引出导体34。第2电极层30还包括从第4内部电极32引出至第1侧面10a而延伸的第7引出导体35，和从第4内部电极32引出至第2侧面10b而延伸的第8引出导体36。
第3以及第4内部电极31，32分别呈矩形。矩形的第3以及第4内部电极31，32，从积层体10的第3侧面10c向着第4侧面10d按该顺序布置。使第3以及第4内部电极31，32相互不接触进行布置。
第3内部电极31，通过第5引出导体33与第5端子电极5电连接。第3内部电极31，通过第6引出导体34与第6端子电极6电连接。
第4内部电极32，通过第7引出导体35与第7端子电极7电连接。第4内部电极32，通过第8引出导体36与第8端子电极8电连接。
多个的各第2电极层30所含有的第3内部电极31，都通过第5引出导体33与同一个第5端子电极5电连接。多个的各第2电极层30所含有的第3内部电极31，都通过第6引出导体34与同一个第6端子电极6电连接。
多个的各第2电极层30所含有的第4内部电极32，都通过第7引出导体35与同一个第7端子电极7电连接。多个的各第2电极层30所含有的第4内部电极32，都通过第8引出导体36与同一个第8端子电极8电连接。
第3内部电极31，与第5以及第6引出导体33，34一起，连接并覆盖从积层体10的第1侧面10a到第2侧面10b的区域。所以，伴随第5以及第6引出导体33，34的第3内部电极31，从第1侧面10a到第2侧面10b贯通积层体10的内部。
第4内部电极32，与第7以及第8引出导体35，36一起，连接并覆盖从积层体10的第1侧面10a到第2侧面10b的区域。所以，伴随第7以及第8引出导体35，36的第4内部电极32，从第1侧面10a到第2侧面10b贯通积层体10的内部。
第1引出导体23，在积层体10的积层方向上与第3、第5以及第7引出导体25，33，35的任何一个都不重合。即，第1引出导体23，具在积层体的积层方向上与第3、第5以及第7引出导体的任何一个都不重合的部分。
第3引出导体25，在积层体10的积层方向上与第1、第5以及第7引出导体23，33，35的任何一个都不重合。即，第3引出导体25，具有在积层体10的积层方向上与第1、第5以及第7引出导体23，33，35的任何一个都不重合的部分。
第5引出导体33，在积层体10的积层方向上与第1、第3以及第7引出导体23，25，35的任何一个都不重合。即，第5引出导体33，具有在积层体10的积层方向上与第1、第3以及第7引出导体23，25，35的任何一个都不重合的部分。
第7引出导体35，在积层体10的积层方向上与第1、第3以及第5引出导体23，25，33的任何一个都不重合。即，第7引出导体35，具有在积层体10的积层方向上与第1、第3以及第5引出导体23，25，33的任何一个都不重合的部分。
图3表示积层体10的第1侧面10a的平面图。由图3可以理解，使第1、第3、第5以及第7引出导体引出至第1侧面10a而延伸。另外，由图3可以理解，在积层体10的积层方向上第1、第3、第5以及第7的引出导体23，25，33，35与其他的引出导体都不重合。
第2引出导体24，在积层体10的积层方向上与第4、第6以及第8引出导体26，34，36的任何一个都不重合。即，第2引出导体24，具在积层体10的积层方向上与第4、第6以及第8引出导体26，34，36的任何一个都不重合的部分。
第4引出导体26，在积层体10的积层方向上与第2、第6以及第8引出导体24，34，36的任何一个都不重合。即，第4引出导体26，具有在积层体10的积层方向上与第2、第6以及第8引出导体24，34，36的任何一个都不重合的部分。
第6引出导体34，在积层体10的积层方向上与第2、第4以及第8引出导体24，26，36的任何一个都不重合。即，第6引出导体34，具有在积层体10的积层方向上与第2、第4以及第8引出导体24，26，36的任何一个都不重合的部分。
第8引出导体36，在积层体10的积层方向上与第2、第4以及第6引出导体24，26，34的任何一个都不重合。即，第8引出导体36，在积层体10的积层方向上有与第2、第4以及第6引出导体24，26，34的任何一个都不重合的部分。
图4表示贯通型积层电容器阵列CA1的等效电路图。在贯通型积层电容器阵列CA1中，由第1内部电极21和第3内部电极31形成电容器C1，由第2内部电极22和第4内部电极32形成电容器C2。
将第1电极层20所含有的第1内部电极21与第1以及第2端子电极1，2电连接。将第1电极层20所含有的第2内部电极22与第4端子电极3，4电连接。另一方面，将第2电极层30所含有的第3内部电极31与第5以及第6端子电极5，6电连接。将第2电极层30所含有的第4内部电极32与第7以及第8端子电极7，8电连接。
如上所述，在贯通型积层电容器阵列CA1中，将第1电极层20中所含有的第1以及第2内部电极21，22都与不同的端子电极电连接。另一方面，将第2电极层30中所含有的第3以及第4内部电极31，32，都与不同的端子电极电连接。因此，即使将第1电极层20中所含有的第1以及第2内部电极21，22作为接地电极，并将第1～第4端子电极1～4接地，或将第2电极层30中所含有的第3以及第4内部电极31，32作为接地电极，并将第5～第8端子电极5～8接地，在任何一种情况下，都可将多个电容器C1、C2在不共有接地电极的条件下安装在电路基板等上。所以，在贯通型积层电容器阵列CA1中，可抑制电容器C1、C2之间发生的串扰。
另外，在贯通型积层电容器阵列CA1中，第1～第8端子电极1～8形成在积层体10的两个侧面，即第1以及第2侧面10a，10b上。所以，与将端子电极1～8形成在4个侧面的情况相比，使贯通型积层电容器阵列CA1的制造变得容易。
另外，如图3所示，在贯通型积层电容器阵列CA1中，在积层体10的积层方向上位于相同位置的引出导体，在积层体10的第3侧面10c和第4侧面10d的相对方向上都不相邻。即，在积层体10的积层方向上位于相同位置的引出导体，在积层体10的第3侧面10c和第4侧面10d的相对方向上，将在积层方向上位于不同位置的引出导体夹在中间。因此，引出导体之间的串扰得到良好抑制。
第2实施例
参照图5和图6，对第2实施方式的贯通型积层电容器阵列CA2的结构进行说明。第2实施方式的贯通型积层电容器阵列CA2，在第3、第4、第7以及第8端子电极的配置方面与第1实施方式的贯通型积层电容器阵列CA1不同。图5是第2实施方式的贯通型积层电容器阵列的立体图。图6是第2实施方式的贯通型积层电容器阵列所含有的积层体的分解立体图。
贯通型积层电容器阵列CA2，如图5所示，包括呈大致长方体的积层体60，形成在积层体60上的第1～第8端子电极51～58.
第1、第3、第5以及第7端子电极51，53，55，57，形成在平行于积层体60的积层方向的积层体60的第1侧面60a上。第1、第3、第5以及第7端子电极51、53、55、57，沿着平行于积层体60的积层方向的、积层体60的相向的第3以及第4侧面60c、60d的相对方向，从第3侧面60c向着第4侧面60d，按第1、第5、第7以及第3端子电极51、55、57，53的顺序进行布置。
第2、第4、第6以及第8端子电极52、54、56、58，形成在与第1侧面60a相向的积层体60的第2侧面60b上。第2、第4、第6以及第8端子电极52、54、56、58，沿着积层体60的第3以及第4侧面60c、60d的相对方向，从第3侧面60c向着第4侧面60d，按第2、第6、第8以及第4端子电极52、56、58、54的顺序进行布置。
如图6所示，积层体60，通过隔着多个(本实施方式中为5层)电介质层61交替积层多个(本实施方式中为各2层)第1以及第2电极层70、80构成。在实际的贯通型积层电容器阵列CA2中，使其一体化至无法识别电介质层61之间的界线的程度。
如图6所示，第1电极层70，包括第1内部电极71和第2内部电极72。第1电极层70还包括从第1内部电极71引出至第1侧面60a而延伸的第1引出导体73，和引出至第2侧面60b而延伸的第2引出导体74。第1电极层70还包括从第2内部电极72引出至第1侧面60a而延伸的第3引出导体75，和引出至第2侧面60b而延伸的第4引出导体76。
使呈矩形的第1以及第2内部电极71，72，在从积层体60的第3侧面60c向着第4侧面60d的方向上，按该顺序进行布置。
第1内部电极71，分别通过第1引出导体73与第1端子电极51，通过第2引出导体74与第2端子电极52电连接。第2内部电极72，分别通过第3引出导体75与第3端子电极53，通过第4引出导体76与第4端子电极54电连接。
多个的各第1电极层70所含有的第1内部电极71，都通过第1引出导体73与同一个第1端子电极51电连接，并通过第2引出导体74与同一个第2端子电极52电连接。伴随第1以及第2引出导体73，74的第1内部电极71，从第1侧面60a到第2侧面60b贯通积层体60的内部。
多个的各第1电极层70所含有的第2内部电极72，都通过第3引出导体75与同一个第3端子电极53电连接，并通过第4引出导体76与同一个第4端子电极54电连接。伴随第3以及第4引出导体75，76的第2内部电极72，从第1侧面60a到第2侧面60b贯通积层体60的内部。
如图6所示，第2电极层80，包括第3内部电极81和第4内部电极82。第2电极层80还包括从第3内部电极81引出至在第1侧面60a而延伸的第5引出导体83，和引出至第2侧面60b而延伸的第6引出导体84。第2电极层80还包括从第4内部电极82引出至第1侧面60a而延伸的第7引出导体85，和引出至第2侧面60b而延伸的第8引出导体86。
使呈矩形的第3以及第4内部电极81，82，在从积层体60的第3侧面60c向着第4侧面60d的方向上，按该顺序进行布置。
第3内部电极81，分别通过第5引出导体83与第5端子电极55，通过第6引出导体84与第6端子电极56电连接。第4内部电极82，分别通过第7引出导体85与第7端子电极57，通过第8引出导体86与第8端子电极58电连接。
多个的各第2电极层80所含有的第3内部电极81，都通过第5引出导体83与同一个第5端子电极55电连接，并通过第6引出导体84与同一个第6端子电极56电连接。伴随第5以及第6引出导体83，84的第3内部电极81，从第1侧面60a到第2侧面60b贯通积层体60的内部。
多个的各第2电极层80所含有的第4内部电极82，都通过第7引出导体85与同一个第7端子电极57电连接，并通过第8引出导体86与同一个第8端子电极58电连接。伴随第7以及第8引出导体85，86的第4内部电极82，从第1侧面60a到第2侧面60b贯通积层体60的内部。
第1、第3、第5以及第7引出导体73，75，83，85，在积层体60的积层方向上，与其他端子电极都不重合。第2、第4、第6以及第8引出导体74，76，84，86，在积层体60的积层方向上，与其他端子电极都不重合。
如上所述，在贯通型积层电容器阵列CA2中，将第1电极层70中所含有的第1以及第2内部电极71，72都与不同的端子电极电连接。另一方面，将第2电极层80中所含有的第3以及第4内部电极81，82，都与不同的端子电极电连接。因此，即使将第1电极层70中所含有的第1以及第2内部电极71，72作为接地电极，或者将第2电极层80所含有的第3以及第4内部电极81，82作为接地电极，在任何一种情况下，对于多个电容器，都可在不共有接地电极的条件下安装在电路基板等上。所以，在贯通型积层电容器中，阵列CA2可以抑制电容器间发生的串扰。
另外，在贯通型积层电容器阵列CA2中，第1～第8端子电极51～58形成在积层体60的两个侧面，即第1以及第2侧面60a，60b上。所以，与将端子电极51～58形成在四个侧面情况相比，使贯通型积层电容器阵列CA2的制造变得容易。
以上，对本发明的优选实施方式进行了详细说明，但本发明并不限定于上述实施方式以及变形例。例如，电介质层11，61的积层数以及第1以及第2电极层20，70，30，80的积层数，并不限于上述实施方式所记载的数量。所以，积层体中所含有的第1以及第2电极层，可以是例如各1层，也可以是各3层以上。
另外，第1电极层中所含有的第1以及第2内部电极的数量不限于上述实施方式所记载的数量。第2电极层中所含有的第3以及第4内部电极的数量，不限于上述实施方式所记载的数量。
另外，第1电极层所含有的第1内部电极的数量与第2内部电极的数量，也可以不同。第2电极层所含有的第3内部电极数量与第4内部电极的数量，也可以不同。另外，第1～第4内部电极的形状，不限于上述实施方式所记载的矩形。
从本发明的详细说明看出，本发明显而易见地可作多种方式的变化。不能认为这些变化超出了本发明的宗旨和范围，并且这些对于本领域的技术人员很清楚的修改都在以下权利要求的范围内。

Claims (5)

1.一种贯通型积层电容器阵列，其特征在于，
包括隔着电介质层积层有第1电极层和第2电极层的积层体，和形成在所述积层体侧面的第1、第2、第3、第4、第5、第6、第7以及第8端子电极，
所述第1、第3、第5以及第7端子电极，位于平行于所述积层体的积层方向的、所述积层体的第1侧面，
所述第2、第4、第6以及第8端子电极，位于与所述第1侧面相对的所述积层体的第2侧面，
所述第1电极层，包括第1以及第2内部电极，和第1、第2、第3以及第4引出导体，
所述第2电极层，包括第3以及第4内部电极，和第5、第6、第7以及第8引出导体，
所述第1内部电极，通过从该第1内部电极引出至所述第1侧面而延伸的所述第1引出导体，与所述第1端子电极电连接，同时，通过从该第1内部电极引出至所述第2侧面而延伸的所述第2引出导体，与所述第2端子电极电连接，
所述第2内部电极，通过从该第2内部电极引出至所述第1侧面而延伸的所述第3引出导体，与所述第3端子电极电连接，同时，通过从该第2内部电极引出至所述第2侧面而延伸的所述第4引出导体，与所述第4端子电极电连接，
所述第3内部电极，通过从该第3内部电极引出至所述第1侧面而延伸的所述第5引出导体，与所述第5端子电极电连接，同时，通过从该第3内部电极引出至所述第2侧面而延伸的所述第6引出导体与所述第6端子电极电连接，
所述第4内部电极，通过从该第4内部电极引出至所述第1侧面而延伸的所述第7引出导体，与所述第7端子电极电连接，同时，通过从该第4内部电极引出至所述第2侧面而延伸的所述第8引出导体与所述第8端子电极电连接。
2.如权利要求1所述的贯通型积层电容器阵列，其特征在于，
所述第1引出导体，具有在所述积层体的积层方向上，与所述第3、第5以及第7引出导体都不重合的部分，
所述第3引出导体，具有在所述积层体的积层方向上，与所述第1、第5以及第7都不重合的部分，
所述第5引出导体，具有在所述积层体的积层方向上，与所述第1、第3以及第7引出导体都不重合的部分，
所述第7引出导体，具有在所述积层体的积层方向上，与所述第1、第3以及第5引出导体都不重合的部分。
3.如权利要求1所述的贯通型积层电容器阵列，其特征在于，
所述第2引出导体，具有在所述积层体的积层方向上，与所述第4、第6以及第8引出导体都不重合的部分，
所述第4引出导体，具有在所述积层体的积层方向上，与所述第2、第6以及第8都不重合的部分，
所述第6引出导体，具有在所述积层体的积层方向上，与所述第2、第6以及第8引出导体都不重合的部分，
所述第8引出导体，具有在所述积层体的积层方向上，与所述第2、第4以及第6引出导体都不重合的部分。
4.如权利要求1所述的贯通型积层电容器阵列，其特征在于，
所述第1电极层以及所述第2电极层均为多个，
所述积层体，隔着所述电介质层，交替积层有所述第1电极层和所述第2电极层。
5.如权利要求4所述的贯通型积层电容器阵列，其特征在于，
所述多个的各第1电极层所包含的所述第1内部电极，都通过所述第1引出导体与同一个所述第1端子电极电连接，同时，通过所述第2引出导体与同一个所述第2端子电极电连接，
所述多个的各第1电极层所包含的所述第2内部电极，都通过所述第3引出导体与同一个所述第3端子电极电连接，同时，通过所述第4引出导体与同一个所述第4端子电极电连接，
所述多个的各第2电极层所包含的所述第3内部电极，都通过所述第5引出导体与同一个所述第5端子电极电连接，同时，通过所述第6引出导体与同一个所述第6端子电极电连接，
所述多个的各第2电极层所包含的所述第4内部电极，都通过所述第7引出导体与同一个所述第7端子电极电连接，同时，通过所述第8引出导体与同一个所述第8端子电极电连接。
CN2006101593584A 2005-09-27 2006-09-27 贯通型积层电容器阵列 Active CN1941235B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005280451 2005-09-27
JP2005-280451 2005-09-27
JP2005280451A JP4276649B2 (ja) 2005-09-27 2005-09-27 貫通型積層コンデンサアレイ及び貫通型積層コンデンサアレイの実装構造

Publications (2)

Publication Number Publication Date
CN1941235A true CN1941235A (zh) 2007-04-04
CN1941235B CN1941235B (zh) 2010-09-15

Family

ID=37893581

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101593584A Active CN1941235B (zh) 2005-09-27 2006-09-27 贯通型积层电容器阵列

Country Status (4)

Country Link
US (1) US7411775B2 (zh)
JP (1) JP4276649B2 (zh)
CN (1) CN1941235B (zh)
TW (1) TWI345796B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101447335B (zh) * 2007-11-26 2011-06-01 Tdk株式会社 层叠电容器
US8098477B2 (en) 2007-07-09 2012-01-17 Tdk Corporation Feedthrough multilayer capacitor with capacitance components connected in parallel
CN101345132B (zh) * 2007-07-09 2012-08-08 Tdk株式会社 贯通型层叠电容器

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4293561B2 (ja) * 2006-08-21 2009-07-08 Ｔｄｋ株式会社 積層型貫通コンデンサアレイの実装構造
TW200828371A (en) * 2006-09-21 2008-07-01 Matsushita Electric Ind Co Ltd Chip-type filter
JP5045058B2 (ja) * 2006-10-25 2012-10-10 パナソニック株式会社 π型フィルタ
JP4415986B2 (ja) * 2006-12-07 2010-02-17 Ｔｄｋ株式会社 積層型電子部品
JP4506759B2 (ja) * 2007-01-12 2010-07-21 Ｔｄｋ株式会社 複合電子部品
JP5173291B2 (ja) * 2007-07-10 2013-04-03 太陽誘電株式会社 積層コンデンサ
KR102527711B1 (ko) * 2016-11-17 2023-05-02 삼성전기주식회사 커패시터 부품

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5880925A (en) * 1997-06-27 1999-03-09 Avx Corporation Surface mount multilayer capacitor
JP3470566B2 (ja) 1997-09-19 2003-11-25 株式会社村田製作所 積層型電子部品
JP4513138B2 (ja) * 1999-05-19 2010-07-28 株式会社村田製作所 積層コンデンサ
JP3765225B2 (ja) * 2000-06-14 2006-04-12 株式会社村田製作所 チップ型多連電子部品
DE60114200T2 (de) * 2000-07-06 2006-07-13 Phycomp Holding B.V. Keramischer vielschichtkondensatornetzwerk
JP2002057066A (ja) 2000-08-10 2002-02-22 Taiyo Yuden Co Ltd チップアレイ及びその製造方法
JP3788329B2 (ja) * 2001-11-29 2006-06-21 株式会社村田製作所 コンデンサアレイ
JP2004047707A (ja) * 2002-07-11 2004-02-12 Murata Mfg Co Ltd 積層セラミックコンデンサアレイ
TWI229878B (en) * 2003-03-12 2005-03-21 Tdk Corp Multilayer capacitor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8098477B2 (en) 2007-07-09 2012-01-17 Tdk Corporation Feedthrough multilayer capacitor with capacitance components connected in parallel
CN101345132B (zh) * 2007-07-09 2012-08-08 Tdk株式会社 贯通型层叠电容器
CN101447335B (zh) * 2007-11-26 2011-06-01 Tdk株式会社 层叠电容器

Also Published As

Publication number Publication date
US7411775B2 (en) 2008-08-12
CN1941235B (zh) 2010-09-15
TW200715325A (en) 2007-04-16
JP4276649B2 (ja) 2009-06-10
US20070070577A1 (en) 2007-03-29
TWI345796B (en) 2011-07-21
JP2007095817A (ja) 2007-04-12

Similar Documents

Publication Publication Date Title
CN1941235A (zh) 贯通型积层电容器阵列
CN1062377C (zh) 多层穿心式电容器阵列
CN1881490A (zh) 层叠电容器
CN1841593A (zh) 叠层电容器
CN1747086A (zh) 多层芯片电容器
CN1093318C (zh) 半导体装置及其制造方法
CN200953345Y (zh) 具有指叉结构的内嵌式电容器
US20100206624A1 (en) Electric Multilayer Component
CN1744243A (zh) 积层陶瓷电容器
CN1787136A (zh) 多层片状电容器和多层片状电容器阵列
CN1261457A (zh) 表面安装的多层电容器
US20080074826A1 (en) Multilayer chip capacitor
CN101047209A (zh) 电容器结构及多层电容器结构
CN1851921A (zh) 半导体器件
CN1909125A (zh) 层叠电子部件
CN101034621A (zh) 层叠电容器及其安装构造
CN1905099A (zh) 多层电容器
US8619407B2 (en) Multilayered ceramic capacitor
CN101034622A (zh) 层叠陶瓷电容器
CN101079347A (zh) 层叠电容器
CN1670875A (zh) 叠层电容器
CN1294601C (zh) 两端电容器以及三端电容器的安装结构
JP2010062489A (ja) 容量素子
CN1291495C (zh) 半导体器件
CN1776845A (zh) 层积型电容器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant