CN101047209A - 电容器结构及多层电容器结构 - Google Patents

电容器结构及多层电容器结构 Download PDF

Info

Publication number
CN101047209A
CN101047209A CN200710005303.2A CN200710005303A CN101047209A CN 101047209 A CN101047209 A CN 101047209A CN 200710005303 A CN200710005303 A CN 200710005303A CN 101047209 A CN101047209 A CN 101047209A
Authority
CN
China
Prior art keywords
bus
finger piece
layer
capacitor
finger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200710005303.2A
Other languages
English (en)
Other versions
CN100438079C (zh
Inventor
王建荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101047209A publication Critical patent/CN101047209A/zh
Application granted granted Critical
Publication of CN100438079C publication Critical patent/CN100438079C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223Capacitor integral with wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/10Metal-oxide dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明提供一种电容器结构及多层电容器结构,其中该电容器结构包括:一第一总线,包含位于第一方向的第一脚以及位于第二方向的第二脚;一第二总线,与该第一总线电性绝缘,其中该第一总线与该第二总线位于一第一金属层中;第一指状物,连接于该第一总线,其中所述第一指状物互相平行,并且所述第一指状物的长轴与该第一脚形成一锐角;以及第二指状物,连接于该第二总线,其中所述第二指状物互相平行,并且平行于所述第一指状物,且其中所述第一指状物与所述第二指状物彼此交错地设置且以一介电材料隔开。本发明具有较高的有效芯片区域的使用率,可实现较大的电容值。

Description

电容器结构及多层电容器结构
技术领域
本发明关于一种半导体装置,特别是关于一种金属-氧化物-金属(metal-oxide-metal;MOM)电容器的布局设计及制造方法。
背景技术
电容器已经广泛地使用于集成电路,而最常使用的电容器之一为金属-氧化物-金属(metal-oxide-metal;MOM)电容器。图1显示传统的MOM电容器,其包括底板2、顶板6以及位于两者之间的绝缘层4。底板2与顶板6是由导电材料构成。
如所属领域技术人员所知,MOM电容器的电容量与电容器的面积以及绝缘层的介电常数(k)成正比,并且与绝缘层的厚度成反比。因此,为了提高电容量,最好能够增加面积与k值并且降低绝缘层的厚度。然而,厚度与k值经常受限于形成电容器所使用的技术,例如厚度无法小于现有技术允许的数值,另一方面,因为MOM电容器经常形成于低介电常数的介电材料层中,所以在增加k值方面也受到限制。
增加电容器面积的方法已经有人研究,增加电容器面积的问题在于需要更大的芯片面积,而已经有人提出垂直(多层)式电容器来解决此困难。图2、图3及图4显示传统的垂直式MOM电容器10。图2显示电容器10的立体图,电容器10包括两个以介电材料隔开的金属电极12与14。金属电极12与14分别形成三维空间结构。为了更清楚的表示,金属电极12以空白图案显示,而金属电极14以点状图案显示。
金属电极12与14分别超过一层,而通过介层孔将不同层的金属电极12与14的彼此连接,每一层是形成于通常用以作为内连线结构的金属层之中。图3显示第一金属层的俯视图(请参考图2的中间层),金属电极12包括指状物122和连接所有指状物122的总线121,金属电极14包括指状物142与连接所有指状物142的总线141,指状物122与142彼此形成交错图案,并且相邻的指状物的间隙非常小。因此,每个指状物122/142与其相邻的指状物142/122或者总线141/121形成一子电容器,而总电容量等于子电容量的总和。
图4显示在位于第一金属层的上方或下方的第二金属层(请参考图2的顶层或底层)的电容器10的俯视图。一般而言,第二金属层的指状物的方向与第一金属层的指状物互相垂直。相同地,第二金属层的电极12与14分别包括总线121与141以及多个指状物122与142。一般而言,所有各层的总线121具有相同的形状与大小,且彼此垂直地重叠。所有各层的总线141具有相同的形状与大小,且彼此垂直地重叠。介层孔16连接位于第一与第二金属层的总线121,因而形成整体的电极12。相同地,介层孔18连接位于第一与第二金属层的总线141,因而形成整体的电极14。
除了每一层金属层的电容量以外,电容器10的电容量也包括由不同层重叠的部分所产生的电容量。图5显示第一金属层的电极12与第二金属层的电极14。值得注意的是,重叠的部分19对于电容器10的总电容量也有贡献。
在图2至图5所示的传统电容器中,指状物122与所连接的总线121互相垂直,并且指状物142与所连接的总线141互相垂直。由于电容器具有上述的结构,因此需要长方形的芯片区域,如果有可利用的不规则区域,只有长方形的子区域可以用来形成电容器,所以芯片区域的使用率低。因此,需要一种更有弹性的电容器设计。
发明内容
有鉴于此,为解决上述问题,本发明的目的在于提供一种电容器结构及多层电容器结构,其有更具弹性的电容器设计,所述电容器的形状能够符合芯片区域的外形轮廓,从而提高芯片区域的使用率。
根据上述目的,本发明提供一种电容器结构,包括:一第一总线,包含位于第一方向的第一脚以及位于第二方向的第二脚;一第二总线,与该第一总线电性绝缘,其中该第一总线与该第二总线位于一第一金属层中;第一指状物,连接于该第一总线,其中所述第一指状物互相平行,并且所述第一指状物的长轴与该第一脚形成一锐角;以及第二指状物,连接于该第二总线,其中所述第二指状物互相平行,并且平行于所述第一指状物,且其中所述第一指状物与所述第二指状物彼此交错地设置且以一介电材料隔开。第一与第二指状物可位于一第三方向,其中第三方向至少与该第一方向或该第二方向形成一锐角。
根据本发明另一目的,金属-氧化物-金属电容器结构延伸至一第二金属层,除了该第二金属层中的指状物位于异于该第一金属层中的第三方向以外,该第二金属层中的电容器结构与该第一金属层的电容器结构大致相同。
根据所述的电容器结构,其中该第二总线包括一第三脚以及一第四脚,该第三脚以及该第四脚不互相垂直。
根据所述的电容器结构,其中该第一方向垂直于该第二方向。
根据所述的电容器结构,其中该锐角介于20度与70度之间。
根据所述的电容器结构,其中所述第一指状物与所述第二指状物位于一第三方向,其与该第一方向或该第二方向形成一锐角。
根据所述的电容器结构,还包括:一第三总线,经由第一介层孔连接于该第一总线,以及一第四总线,经由第二介层孔连接于该第二总线,其中该第三总线与该第四总线位于一第二金属层中,并且该第三总线与该第四总线电性绝缘;第三指状物,连接于该第三总线,其中所述第三指状物互相平行;以及第四指状物,连接于该第四总线,其中所述第四指状物互相平行,并且平行于所述第三指状物,且其中所述第三指状物与所述第四指状物彼此交错地设置且以另一介电材料隔开,其中所述第三指状物与所述第四指状物位于第四方向而与至少该第一方向或第二方向形成一另一锐角。
根据所述的电容器结构,其中该第三方向不垂直于该第四方向。
根据所述的电容器结构,其中该第三方向大体上垂直于该第四方向。
根据上述目的,本发明还提供一种多层电容器结构,包括:一第一电极与一第二电极,延伸穿过多个金属层,其中该第一电极与该第二电极以介电材料隔开;其中在每一个金属层中,该第一电极包括一第一总线与连接于该第一总线的第一指状物,其中该第一总线包含位于第一方向的第一脚,并且所述第一指状物互相平行且位于第二方向;其中该第一方向与该第二方向形成一锐角;以及其中每一金属层中,该第二电极包含一第二总线以及连接于该第二总线的第二指状物,其中在相同的金属层中所述第二指状物平行于所述第一指状物。
根据所述的多层电容器结构,其中在所述金属层中的一层的所述第一指状物至少一部分重叠而一部分不重叠于另一层所述金属层的所述第二指状物。
根据所述的多层电容器结构,其中该锐角介于20度至70度之间。
根据所述的多层电容器结构,其中该第一总线还包括一第二脚,其连接于该第一脚与所述第一指状物,其中该第二脚与该第一脚垂直。
根据所述的多层电容器结构,其中该第二总线包括一第三脚以及一第四脚,并且其中所述第二指状物与至少该第三脚或该第四脚形成另一锐角。
本发明的电容器结构及多层电容器结构提供具有弹性布局的方式以形成MOM电容器,从而具有较高的有效芯片区域的使用率,并可实现较大的电容值。
附图说明
图1显示传统的金属-氧化物-金属电容器。
图2显示传统的多层金属-氧化物-金属电容器的立体图。
图3与图4显示图2的传统的多层金属-氧化物-金属电容器的俯视图。
图5显示图2所示的电容器的两相邻层的部分俯视图,其中相邻层之间的重叠区域形成次电容器。
图6与图7显示本发明优选实施例的电容器的俯视图。
图8至图11为用以制作电容器的中间制造工艺的剖面图。
图12与图13显示本发明优选实施例的应用。
其中,附图标记说明如下:
现有技术
2           底板
4           绝缘层
6           顶板
10          电容器
12、14      金属电极
121、141    总线
122、142    指状物
16、18                介层孔
19                    重叠的部分
本发明实施例
20、120               电容器
30、40                电极
301、401、1301、1401  总线
302、402、1302、1402  指状物
1301-1、1301-2        脚
44                    绝缘材料
46、48、146、148      介层孔
49                    基底
50                    层
52                    介电层
54                    开口
58                    介层孔开口
60                    沟槽开口
α1、α2              指状物302与总线301形成的角度
β1、β2              指状物402与总线401形成的角度
D                     指状物间的距离
W                     指状物的宽度
T1                    介电层52的厚度
H                     介层孔开口58的高度
具体实施方式
以下详述本发明优选实施例的制造与使用,然而,可以理解的是,本发明提供许多可应用的发明概念,这些概念可实施于各种广泛的特定情况。本特定的实施例的讨论仅以特定的方式说明本发明的制造与使用,并非用以限制本发明的范围。
在本发明的优选实施例中,形成一具有弹性设计的金属-氧化物-金属(MOM)的电容器。图中显示MOM电容器的中间阶段的制造工艺,并且本发明的实施例的各个附图及实施例中,使用相同的符号代表相同的元件。
图6与图7为电容器20的两个相邻层的俯视图。电容器20包含两个电极30与40,有时候也被称为电极板,为了更清楚的表示,此处电极30以空白图案显示,而电极40以点状图案显示。虽然电容器20可以只形成于单一层中,但其最好延伸穿过多个金属层。因此,电极30与40最好形成于多个层之中。
图6为电容器20的底层(第1层)的俯视图。在优选的实施例中,底层位于一般用于形成内连线结构的金属层中。底层可以位于任何金属层中,因为电容器20的第1层不一定需要是此技术领域通称的第1金属层M1。
可以理解的是,电极30与40最好是对称的图样,但不一定需要是对称的图样。因此,任何电极30所叙述的特性也同时适用于电极40,反之亦然。
在第1层中,电极30包括总线301以及与总线301连接的指状物302。电极40包括总线401以及通过总线401而内连接的指状物402。指状物302与指状物402的宽度W最好约介于0.05μm至1000μm之间,而优选约介于200nm至1000nm之间。在指状物间的距离D约介于50nm至500nm之间,最好约介于150nm至300nm之间。所属领域技术人员可以理解的是,宽度W是与所使用的技术有关,当集成电路缩小时,宽度W会随着缩短。
指状物302与402互相平行,且彼此为交错的图案,而使得每一个指状物302/402与相邻的402/302形成一个次电容器。如所属领域的技术人员所知,所有次电容器为互相平行连接时,等效电容值为所有次电容器的电容值的总合。绝缘材料40填充于相邻指状物302与402之间的空隙。介于相邻指状物302与402的距离D最好约小于0.25μm。
绝缘材料44最好为用以隔离内连线结构的金属间介电质材料。因此,虽然高的k值有助于增加电容值,但绝缘材料44最好具有低k值,而k值小于3.6优选。优选的绝缘材料44包括掺氟的氧化物、掺碳的氧化硅以及常用于该技术的其它材料。
指状物302与其所连接的总线301形成角度α1。相同地,指状物402与其所连接的总线401形成角度β1。在优选实施例中,角度α1与β1为锐角(介于0度90度之间),最好介于20至70度之间,更优选的角度α1与β1为45度。
图7显示电容器20的第2层的俯视图。与第1层相同,在第2层的电极30包含总线301与指状物302。位于第2层的总线301与位于第1层的总线301最好尽可能的重叠,并且至少有一部分总线301与上方和/或下方的总线301重叠,使得介层孔(vias)能够形成。由于布局,有一些部分很有可能无法重叠。在图6与图7的具体实施例中,仅有位于相邻层的总线301的水平脚重叠,然而在其中一层的总线301的垂直脚由一侧翻转至相邻层的另一侧。在另一实施例中,布局不是主要的课题,在其中一层的总线301大体上与上方和/或下方层的总线301重叠。
第2层的指状物302与总线301形成角度α2。在第2层中,电极40也包含总线401与指状物402。与电极30相同,位于第2层的总线401与位于第1层的总线401至少有一部分重叠,并且可能有一部分没有重叠。指状物402与其连接的总线401形成角度β2。角度α2与β2最好为锐角,优选介于约20度至约70度之间,更优选为约45度。
由于表面形貌的问题,在相邻层中的指状物最好为不平行。例如,由于化学机械研磨,电容器20的一些部分可能容易形成凹陷。在此优选实施例中,如通过俯视在相邻两层的指状物(参考图6与图7)大体上形成直角。在另一实施例中,相邻两层的指状物形成介于约20度至约70度的角度。
如图7所示,形成介层孔46以连接位于第1层与第2层的总线301重叠的部分。在相邻层的部分电极40也通过连接总线402的重叠部分的介层孔48互相连接。
当形成于各层的电容器平行时,形成越多层可以增加电容器20的总电容量。在该优选实施例中,在不同层的布局为互相交错的图案,例如,奇数层的俯视图与第1层相同,而偶数层的俯视图与第2层相同。
图8至图11为本发明优选实施例的中间阶段结构的剖面图。此剖面是取自图6及图7的剖面线A-A’。选择剖面线A-A’是为了适当的了解形成工艺,但并非必要的选择。在图6与图7中使用的符号也使用于图8至图11,相同的符号代表相同的元件。为了简化,只显示第1层与第2层的形成。
请参考图8,在基底49上的层50上形成介电层52。介电层52的厚度T1最好介于约65nm至约200nm之间。在该优选实施例中,层50为层间介电层或金属间介电层。在另一实施例中,层50可以为介电层,特别是用以形成个别的电容器。图案化层52以形成开口54。相邻的开口54(形成指状物)最好紧密地靠近,而指状物之间优选的距离D为小于0.25μm(参考图6)。
如图9所示,在开口54中填充金属材料,金属材料例如为铜、铝、铜合金、铝合金以及类似的材料。然后进行化学机械研磨以平坦化金属材料,留下金属部分301、302、401(剖面图中未显示)以及402。虽然是以不同的图案显示金属部分301、302、401以及402,但是这些金属材料最好是以相同的金属同时形成。
在该优选实施例中,进行双镶嵌工艺以形成介层孔开口以及第2层的元件。形成介电层44,介电层44最好具有低介电常数。图10显示在低介电常数的介电层44中形成介层孔开口58以及沟槽开口60。在低介电常数的介电层44上形成并图案化光致抗蚀剂(图中未显示)。在该优选实施例中,非等向性等离子体蚀刻穿过低介电常数的介电层44,并且停止在总线301,因而形成介层孔开口58。同时也形成用以形成介层孔连接的总线401的介层孔开口(图中未显示)。然后形成沟槽开口60,用以形成电容器20的第2层的元件。因为形成沟槽开口60时,没有蚀刻停止层,必须控制蚀刻时间而使得蚀刻的沟槽开口60停止在想要的深度。由于较大的沟槽开口60的深度可以使得电容器20产生较大的电容值,所以沟槽开口60的厚度T2最好大于介层孔开口58的高度H。在该优选实施例中,沟槽开口60的深度H最好为约50nm至约500nm,优选为约100nm至约300nm。
在另一实施例中,采用沟槽优先的方法,其沟漕开口60形成于介层孔开口58形成之前。
图11显示介层孔开口58和沟槽开口60的填充步骤。最好形成阻挡层(未显示)以防止铜扩散至低介电常数的介电层44,该阻挡层最好是以含钛、氮化钛、钽、氮化钽或类似物质的金属所形成。接着以导电金属填充介层孔开口58以及沟槽开口60,导电金属最好是铜或铜合金。然而,其它的金属以及金属合金,例如铝、银或金也可使用。然后进行化学机械研磨以平坦化表面,而形成介层孔46、总线401、指状物402以及总线301。同时也形成指状物302以及介层孔48(图中未显示)。
在后续的制造工艺中,可以进一步形成覆盖并且连接第1层以及第2层且位于其上方的第3层、第4层以及其它在上方的层,以形成电容器20。
在先前讨论的实施例中,当电容器包含铜时,最好使用镶嵌工艺。所属领域的技术人员可以理解,在电容器20中每一层金属的图案也可以通过沉积例如铝、钨或类似的导电金属而形成,再蚀刻成为想要的图案。
根据本发明优选实施例具有弹性的设计,即使不规则形状的芯片区域,也可以有效地形成金属-氧化物-金属(MOM)电容器。如图12及图13所示的具体实施例,其中提供一用来形成电容器的梯形芯片区域。如果想要在不规则的芯片区域形成长方形的MOM电容器,则芯片区域的使用率会降低。然而,通过使用本发明优选实施例,可形成梯形电容器,其符合芯片区域的外形轮廓。
图12显示电容器120的第1层,其包括第一电极130与第二电极140。由于第一电极130的两只脚不是互相垂直,如果指状物1302与总线1301的脚1301-1垂直的话,则指状物1302与总线1301的脚1301-1都不会与脚1301-2垂直(或平行),反之亦然。因此,图12所示的布局方式可符合芯片区域的形状。第二电极140包括总线1401与指状物1402,而相邻的指状物1302与1402彼此平行而形成子电容器。
图13显示第一层上方或下方的第二层。为了方便布局,在第二层中的总线1301与1401的一部分与第一层的各个总线重叠,并且介层孔146与148分别连接于第一电极130与第二电极140。
虽然先前讨论的实施例的俯视图具有四个边,然而所属领域的技术人员可以理解本发明可使用于具有三个边、五个边或更多边的芯片区域。通过改变总线的外形轮廓,也可以形成例如圆形、椭圆形等其它形状的电容器。
本发明的优选实施例提供具有弹性布局的方式以形成MOM电容器,可具有较高的有效芯片区域的使用率,而可实现较大的电容值。
虽然本发明已以优选实施例揭示如上,然而其并非用以限定本发明,所属领域的技术人员,在不脱离本发明的精神和范围内,可做些许更动与润饰,因此本发明的保护范围应当视后附的权利要求所界定的范围为准。

Claims (13)

1.一种电容器结构,包括:
一第一总线,包含位于第一方向的第一脚以及位于第二方向的第二脚;
一第二总线,与该第一总线电性绝缘,其中该第一总线与该第二总线位于一第一金属层中;
第一指状物,连接于该第一总线,其中所述第一指状物互相平行,并且所述第一指状物的长轴与该第一脚形成一锐角;以及
第二指状物,连接于该第二总线,其中所述第二指状物互相平行,并且平行于所述第一指状物,且其中所述第一指状物与所述第二指状物彼此交错地设置且以一介电材料隔开。
2.如权利要求1所述的电容器结构,其中该第二总线包括一第三脚以及一第四脚,该第三脚以及该第四脚不互相垂直。
3.如权利要求1所述的电容器结构,其中该第一方向垂直于该第二方向。
4.如权利要求1所述的电容器结构,其中该锐角介于20度与70度之间。
5.如权利要求1所述的电容器结构,其中所述第一指状物与所述第二指状物位于一第三方向,其与该第一方向或该第二方向形成一锐角。
6.如权利要求5所述的电容器结构,还包括:
一第三总线,经由第一介层孔连接于该第一总线,以及一第四总线,经由第二介层孔连接于该第二总线,其中该第三总线与该第四总线位于一第二金属层中,并且该第三总线与该第四总线电性绝缘;
第三指状物,连接于该第三总线,其中所述第三指状物互相平行;以及
第四指状物,连接于该第四总线,其中所述第四指状物互相平行,并且平行于所述第三指状物,且其中所述第三指状物与所述第四指状物彼此交错地设置且以另一介电材料隔开,其中所述第三指状物与所述第四指状物位于第四方向而与至少该第一方向或第二方向形成一另一锐角。
7.如权利要求6所述的电容器结构,其中该第三方向不垂直于该第四方向。
8.如权利要求6所述的电容器结构,其中该第三方向大体上垂直于该第四方向。
9.一种多层电容器结构,包括:
一第一电极与一第二电极,延伸穿过多个金属层,其中该第一电极与该第二电极以介电材料隔开;
其中在每一个金属层中,该第一电极包括一第一总线与连接于该第一总线的第一指状物,其中该第一总线包含位于第一方向的第一脚,并且所述第一指状物互相平行且位于第二方向;
其中该第一方向与该第二方向形成一锐角;以及
其中每一金属层中,该第二电极包含一第二总线以及连接于第二总线的第二指状物,其中在相同的金属层中所述第二指状物平行于所述第一指状物。
10.如权利要求9所述的多层电容器结构,其中在所述金属层中的一层的所述第一指状物至少一部分重叠而一部分不重叠于另一层所述金属层的所述第二指状物。
11.如权利要求9所述的多层电容器结构,其中该锐角介于20度至70度之间。
12.如权利要求9所述的多层电容器结构,其中该第一总线还包括一第二脚,其连接于该第一脚与所述第一指状物,其中该第二脚与该第一脚垂直。
13.如权利要求9所述的多层电容器结构,其中该第二总线包括一第三脚以及一第四脚,并且其中所述第二指状物与至少该第三脚或该第四脚形成另一锐角。
CNB2007100053032A 2006-03-28 2007-02-14 电容器结构及多层电容器结构 Active CN100438079C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/391,064 US7485912B2 (en) 2006-03-28 2006-03-28 Flexible metal-oxide-metal capacitor design
US11/391,064 2006-03-28

Publications (2)

Publication Number Publication Date
CN101047209A true CN101047209A (zh) 2007-10-03
CN100438079C CN100438079C (zh) 2008-11-26

Family

ID=38574333

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100053032A Active CN100438079C (zh) 2006-03-28 2007-02-14 电容器结构及多层电容器结构

Country Status (3)

Country Link
US (1) US7485912B2 (zh)
CN (1) CN100438079C (zh)
TW (1) TWI323508B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101436593B (zh) * 2007-11-16 2011-02-09 瑞昱半导体股份有限公司 半导体电容结构及其布局
CN102197456A (zh) * 2008-10-21 2011-09-21 剑桥硅无线电通信有限公司 具有对角馈线的改善的金属上金属电容器
US8116063B2 (en) 2007-10-09 2012-02-14 Realtek Semiconductor Corp. Semiconductor capacitor structure and layout pattern thereof
CN102820279A (zh) * 2011-06-10 2012-12-12 台湾积体电路制造股份有限公司 垂直相互交叉的半导体电容器
CN102224589B (zh) * 2008-11-21 2014-05-07 吉林克斯公司 具有交互连接侧翼的整合电容器
US8971013B2 (en) 2009-03-12 2015-03-03 Mediatek Inc. Electronic devices with floating metal rings
CN106169460A (zh) * 2015-05-22 2016-11-30 联发科技股份有限公司 电容器结构和形成电容器结构的方法
CN107275313A (zh) * 2016-03-31 2017-10-20 台湾积体电路制造股份有限公司 集成电路芯片的电容器结构及其制造方法
CN107785363A (zh) * 2016-08-30 2018-03-09 无锡华润上华科技有限公司 一种mom电容版图及其结构单元、建模方法
TWI836789B (zh) * 2021-12-14 2024-03-21 聯發科技股份有限公司 電容器結構和半導體裝置

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3779243B2 (ja) 2002-07-31 2006-05-24 富士通株式会社 半導体装置及びその製造方法
US7466534B2 (en) * 2006-06-06 2008-12-16 International Business Machines Corporation High capacitance density vertical natural capacitors
US20080061343A1 (en) * 2006-09-08 2008-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-oxide-metal structure with improved capacitive coupling area
KR100775107B1 (ko) * 2006-11-23 2007-11-08 삼성전자주식회사 커패시터 구조물 및 이의 제조 방법
TWI382522B (zh) * 2007-03-26 2013-01-11 Realtek Semiconductor Corp 半導體電容結構及其佈局圖案
TWI400731B (zh) * 2008-08-29 2013-07-01 Ind Tech Res Inst 電容元件及其製造方法
US8207567B2 (en) * 2008-11-19 2012-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-oxide-metal structure with improved capacitive coupling area
US8027144B2 (en) * 2009-04-28 2011-09-27 United Microelectronics Corp. Capacitor structure
US8014124B2 (en) * 2009-06-03 2011-09-06 Mediatek Inc. Three-terminal metal-oxide-metal capacitor
US9111689B2 (en) 2009-07-02 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical interdigitated semiconductor capacitor
US10283443B2 (en) 2009-11-10 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package having integrated capacitor
US8810002B2 (en) * 2009-11-10 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical metal insulator metal capacitor
US9941195B2 (en) 2009-11-10 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical metal insulator metal capacitor
US9343237B2 (en) 2009-11-10 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical metal insulator metal capacitor
US8988852B2 (en) * 2009-11-17 2015-03-24 Marvell World Trade Ltd. Ground shield capacitor
US8791784B2 (en) 2011-08-18 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically oriented semiconductor device and shielding structure thereof
US8675368B2 (en) 2011-08-18 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically oriented semiconductor device and shielding structure thereof
US8836078B2 (en) 2011-08-18 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically oriented inductor within interconnect structures and capacitor structure thereof
US8759893B2 (en) * 2011-09-07 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Horizontal interdigitated capacitor structure with vias
US9064841B2 (en) * 2011-10-07 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-oxide-metal capacitor apparatus with a via-hole region
US8809956B2 (en) * 2011-10-13 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically oriented semiconductor device and shielding structure thereof
US9087838B2 (en) 2011-10-25 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a high-K transformer with capacitive coupling
US8610247B2 (en) 2011-12-30 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a transformer with magnetic features
US9293521B2 (en) 2012-03-02 2016-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Concentric capacitor structure
US8860114B2 (en) 2012-03-02 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a fishbone differential capacitor
US9123719B2 (en) 2012-06-26 2015-09-01 Broadcom Corporation Metal-oxide-metal capacitor
US8653626B2 (en) * 2012-07-18 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures including a capacitor and methods of forming the same
US10096543B2 (en) * 2014-08-13 2018-10-09 Mediatek Inc. Semiconductor capacitor structure for high voltage sustain
US10090240B2 (en) * 2016-06-03 2018-10-02 Globalfoundries Inc. Interconnect structure with capacitor element and related methods
US9948313B1 (en) * 2016-12-19 2018-04-17 Silicon Laboratories Inc. Magnetically differential loop filter capacitor elements and methods related to same
CN108400019B (zh) * 2017-10-30 2019-09-17 上海幂方电子科技有限公司 柔性微型超级电容器及其制备方法
CN111900251B (zh) * 2020-08-26 2024-02-27 上海华虹宏力半导体制造有限公司 Mom电容器及半导体元件
US20230282580A1 (en) * 2022-03-07 2023-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-oxide-metal cell semiconductor device and method

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208725A (en) * 1992-08-19 1993-05-04 Akcasu Osman E High capacitance structure in a semiconductor device
JPH07169911A (ja) * 1993-12-16 1995-07-04 Nec Corp インターディジタルキャパシター
JPH0946012A (ja) * 1995-07-28 1997-02-14 Shinko Kagaku Kogyo Kk 低誘電率フレキシブル配線基板
US6222528B1 (en) * 1997-03-07 2001-04-24 Cirque Corporation Method and apparatus for data input
US6117747A (en) * 1999-11-22 2000-09-12 Chartered Semiconductor Manufacturing Ltd. Integration of MOM capacitor into dual damascene process
US6458648B1 (en) * 1999-12-17 2002-10-01 Agere Systems Guardian Corp. Method for in-situ removal of side walls in MOM capacitor formation
US6680542B1 (en) * 2000-05-18 2004-01-20 Agere Systems Inc. Damascene structure having a metal-oxide-metal capacitor associated therewith
US6570210B1 (en) * 2000-06-19 2003-05-27 Koninklijke Philips Electronics N.V. Multilayer pillar array capacitor structure for deep sub-micron CMOS
US6635916B2 (en) * 2000-08-31 2003-10-21 Texas Instruments Incorporated On-chip capacitor
US6385033B1 (en) * 2000-09-29 2002-05-07 Intel Corporation Fingered capacitor in an integrated circuit
JP2004111939A (ja) * 2002-08-29 2004-04-08 Ngk Insulators Ltd 積層型圧電素子及びその製造方法
US6913992B2 (en) * 2003-03-07 2005-07-05 Applied Materials, Inc. Method of modifying interlayer adhesion
JP2006133315A (ja) * 2004-11-02 2006-05-25 Matsushita Electric Ind Co Ltd 平坦化材料、反射防止膜形成材料、及びこれらを用いた半導体装置の製造方法
US20060220251A1 (en) * 2005-03-31 2006-10-05 Grant Kloster Reducing internal film stress in dielectric film
US7709873B2 (en) * 2005-03-31 2010-05-04 Intel Corporation Polymer memory with adhesion layer containing an immobilized metal
US7372092B2 (en) * 2005-05-05 2008-05-13 Micron Technology, Inc. Memory cell, device, and system

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8116063B2 (en) 2007-10-09 2012-02-14 Realtek Semiconductor Corp. Semiconductor capacitor structure and layout pattern thereof
CN101436593B (zh) * 2007-11-16 2011-02-09 瑞昱半导体股份有限公司 半导体电容结构及其布局
CN102197456A (zh) * 2008-10-21 2011-09-21 剑桥硅无线电通信有限公司 具有对角馈线的改善的金属上金属电容器
CN102197456B (zh) * 2008-10-21 2013-10-30 剑桥硅无线电通信有限公司 具有对角馈线的改善的金属上金属电容器
CN102224589B (zh) * 2008-11-21 2014-05-07 吉林克斯公司 具有交互连接侧翼的整合电容器
US9362052B2 (en) 2009-03-12 2016-06-07 Mediatek Inc. Electronic devices with floating metal rings
US8971013B2 (en) 2009-03-12 2015-03-03 Mediatek Inc. Electronic devices with floating metal rings
CN102820279A (zh) * 2011-06-10 2012-12-12 台湾积体电路制造股份有限公司 垂直相互交叉的半导体电容器
CN102820279B (zh) * 2011-06-10 2015-06-17 台湾积体电路制造股份有限公司 垂直相互交叉的半导体电容器
CN106169460A (zh) * 2015-05-22 2016-11-30 联发科技股份有限公司 电容器结构和形成电容器结构的方法
CN107275313A (zh) * 2016-03-31 2017-10-20 台湾积体电路制造股份有限公司 集成电路芯片的电容器结构及其制造方法
CN113764583A (zh) * 2016-03-31 2021-12-07 台湾积体电路制造股份有限公司 集成电路芯片的电容器结构及其制造方法
CN107785363A (zh) * 2016-08-30 2018-03-09 无锡华润上华科技有限公司 一种mom电容版图及其结构单元、建模方法
TWI836789B (zh) * 2021-12-14 2024-03-21 聯發科技股份有限公司 電容器結構和半導體裝置

Also Published As

Publication number Publication date
US7485912B2 (en) 2009-02-03
CN100438079C (zh) 2008-11-26
TWI323508B (en) 2010-04-11
US20070235838A1 (en) 2007-10-11
TW200737483A (en) 2007-10-01

Similar Documents

Publication Publication Date Title
CN101047209A (zh) 电容器结构及多层电容器结构
CN1835235A (zh) 半导体器件和mim电容器
CN200953345Y (zh) 具有指叉结构的内嵌式电容器
CN1309070C (zh) 半导体器件及其制造方法
US8053865B2 (en) MOM capacitors integrated with air-gaps
CN1197159C (zh) 具有电容器的半导体器件及其制造方法
CN1851921A (zh) 半导体器件
CN1779966A (zh) 半导体器件
KR101024652B1 (ko) 캐패시터 구조체
CN1913158A (zh) 半导体器件及其制造方法
CN1705080A (zh) 半导体器件
CN1858909A (zh) 集成电路结构
CN1507055A (zh) 集成电路电容器
CN1542968A (zh) 半导体器件及其制造方法
CN1297010C (zh) 有模拟电容器的半导体器件及其制造方法
CN1750249A (zh) 集成电路中的半导体装置及其制造方法
CN1635625A (zh) 用铜制造高电容量电容器的方法及其结构
CN1841733A (zh) 金字塔形的电容结构及其制造方法
CN1862818A (zh) 半导体器件及其制造方法
CN100338817C (zh) 具有微带线结构的衬底及其制作方法和具有微带线结构的半导体器件
CN1479375A (zh) 电容器
CN1241264C (zh) 半导体装置及其制造方法
CN1229861C (zh) 在高低拓朴区域上形成布线层的方法和集成电路
CN1783474A (zh) 转接焊垫设于有源电路正上方的集成电路结构
CN1270368C (zh) 电容器的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant