CN102224589B - 具有交互连接侧翼的整合电容器 - Google Patents

具有交互连接侧翼的整合电容器 Download PDF

Info

Publication number
CN102224589B
CN102224589B CN200980146876.4A CN200980146876A CN102224589B CN 102224589 B CN102224589 B CN 102224589B CN 200980146876 A CN200980146876 A CN 200980146876A CN 102224589 B CN102224589 B CN 102224589B
Authority
CN
China
Prior art keywords
backbone
end points
column cap
fitted lining
conduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980146876.4A
Other languages
English (en)
Other versions
CN102224589A (zh
Inventor
派翠克·J··昆恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of CN102224589A publication Critical patent/CN102224589A/zh
Application granted granted Critical
Publication of CN102224589B publication Critical patent/CN102224589B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种于集成电路(IC)中的电容器(100)具有：一第一节点导线(102)，形成于IC的一第一金属层且具有沿着一第一方向延伸的一第一脊柱(118，132)、自第一脊柱而沿着垂直于第一方向的一第二方向延伸的一第一垂直元件(152)。一第一柱头元件(153)是沿着第一方向延伸，且一第一装衬元件(150)自该柱头元件延伸。该种电容器还具有：一第二节点导线(104)，具有一第二脊柱(106，140)、自第二脊柱而朝向第一脊柱延伸的一第二垂直元件(142)、一第二柱头元件(145)与自第一垂直元件(152)与第一装衬元件(150)之间的第二柱头元件延伸的一第二装衬元件(148)。

Description

具有交互连接侧翼的整合电容器
技术领域
本发明关于形成于集成电路(IC；integrated circuit)中的电容器，通称为「整合电容器」。
背景技术
制造IC的方法典型包括：一前端处理顺序，其中，诸如电晶体的种种的电气元件形成于一半导体基板；及，一后端处理顺序，概括包括形成具有传导通路(via)的介电材料与图案化(patterned)传导材料(典型为金属)的交替层或使用其他技术以互连金属层来形成一种三维的接线结构，其连接电气元件至其他电气元件及IC的端子。
电容器为了种种目的而用于IC系统。于多个实例，纳入(整合)一电容器于IC晶片是期待的。一种简单的方式是形成具有一介于中间的介电质的二个传导平板；然而，此针对于取得的电容而消耗相当大的面积。用于增大一既定面积的电容的一种技术运用多个传导平板，各个传导平板与邻近的平板由介电质所分开。另外的技术运用传导板条(strip)，亦称为传导线条(line)、传导指部(finger)或传导线迹(trace)，其交替地连接至第一与第二电容器端子(节点)。于传导板条之间耦合的侧壁提供电容。以垂直一致性排列或配置的传导板条层可附加以进而增大一种整合电容器结构的电容。
一种电容器具有连接至第一节点的于连续层的若干个传导板条且与连接至整合电容器的第二节点的相等数目个传导板条交替。该传导板条是于连续层上偏置了半个单元，使得连接至第一节点的一传导板条具有于其上方且二侧的连接至第二节点的传导板条。提供针对于各个节点的于一层的相等数目个传导板条是与至基板的各个节点的耦合平衡，此是期待于一些应用中，但为不期待于其他者，诸如：切换式应用，其中，于一个节点处具有较小的耦合是期待的。为了降低对于基板的耦合，一厚的二氧化硅层是用于基板与第一层的传导板条之间。此可能难以整合于一种标准CMOS制造顺序，且可能需要另外的步骤以附加至标准处理流程。重迭的平行传导板条运用汇流板条而连接在其末端，汇流板条消耗额外的表面积。
提供一种整合电容器的另一个方式是具有连接至该电容器的交替节点的于一层的传导板条及连接至相同节点的重迭传导板条。此本质为形成连接至该电容器的第一节点的一帘幕(curtain)的传导板条与互连通路及连接至第二节点的相邻帘幕的传导板条与互连通路。连接至该相同节点的重迭传导板条避免关联于汇流板条的丧失的表面积；然而，层间的电容是降低，因为上方板条如同下方板条而连接至相同节点。此效应是稍微排除，因为随着临界尺寸缩小，板条间的电容相较于层间的电容而成为较为强势。换言之，于连续金属层之间的介电层分离随着减小临界尺寸而成为愈来愈大于传导板条之间的介电分离。
概括期待的是：整合电容器具有高的比电容(specific capacitance)；然而，于诸多情况，制造能力与品质因数(Q因数，quality factor)亦为关注。一个制造能力的关注是控制于一大IC之内、跨于一晶圆及逐批的整合电容器的最终的电容值。
因此，可制造以提供一致的电容值的整合电容器是期望的。更概括为期望的是：整合电容器具有每单位面积的高电容、低损失(电阻)与低的自电感，其藉由提高自共振频率与电容器电路品质而改良高频的应用。于一些应用，遮蔽整合电容器免于电气杂讯是更为期待的。
发明内容
一种于集成电路(IC)中的电容器具有：一第一节点导线，形成于该IC的一第一金属层且具有沿着一第一方向延伸的一第一脊柱(spine)、自第一脊柱而沿着垂直于第一方向的一第二方向延伸的一第一垂直元件、沿着第一方向延伸的一第一柱头(capital)元件与自该柱头元件而朝向第一脊柱延伸的一第一装衬(serif)元件。该种电容器还具有：一第二节点导线，形成于该IC的第一金属层且具有沿着第一方向延伸的一第二脊柱、自第二脊柱而沿着第二方向而朝向第一脊柱延伸的一第二垂直元件、沿着于第一脊柱与第二脊柱之间的第一方向延伸的一第二柱头元件与自第二柱头元件而朝向第二脊柱延伸的一第二装衬元件，该第二装衬元件配置于第一垂直元件与第一装衬元件之间。
附图说明
伴随图式显示根据本发明的一或多个观点的示范实施例；然而，伴随图式不应视作限制本发明于图示的实施例，而是仅用于解说与了解。
图1A是根据一个实施例的一种具有交互连接侧翼的准碎片形图案的整合电容器的一层的平面图；
图1B是图1A的整合电容器的一部分的平面图；
图1C是平面图，说明根据图1A的整合电容器的一个实施例的转角圆化；
图2A是一种整合电容器的侧视图，该种整合电容器纳入于一种集成电路的后端层；
图2B是根据图1A的整合电容器的侧视图，该种整合电容器纳入于一种集成电路的后端层，其具有于层间的交替极性；
图3纳入根据一个实施例的整合电容器的一种FPGA的平面图。
具体实施方式
诸如可编程逻辑元件的复合IC经常具有藉由形成于一半导体基板上的介电材料层所分开的数个图案化金属层，其用于接线连接与其他功能。本发明的一些实施例可适于现存CMOS处理程序，藉由运用形成期望的图案于适当金属层的遮罩(mask)及通过金属间的介电质(IMD；inter-metal dielectric)层或层间的介电质(ILD；inter-layer dielectric)的通路(via)。通路运用数种现有技术的任一者所形成，诸如：接触插头(contact plug)、金属镶嵌(damascene)或双金属镶嵌技术。同理，传导板条运用数种现有技术的任一者所形成，诸如：薄膜金属蚀刻(etch)、薄膜金属升离(lift-off)、金属镶嵌与双金属镶嵌技术。于一些实施例，该等传导层的一者是一聚硅或硅化物层。于再一个实施例，于半导体基板的一传导井形成一电容器平板或一遮蔽的一部分。
整合电容器运用于种种的应用。尽管高的比电容概括期待以降低用于整合电容器的IC的表面积，合成的电容值亦为极重要于诸多应用，诸如：调谐应用。换言之，于一些应用，跨于一IC晶片、跨于一晶圆及逐批的电容值是够重要而牺牲比电容。相较于剧烈仰赖于层间(垂直)电容的整合电容器，主要仰赖于层内(横向)电容的整合电容器显示相当低的变异，因为尺寸的准确性是较可控制。注意：一电容器概括视为一种二端子元件，且如本文所述的「顶部」与「底部」节点概括对应于电容器的此二个端子。因此，下述的结构可视为(例如：电气)连接至一个节点或另一个节点或形成一节点的部分者。一节点未分开所连接的电容结构，而是彼等结构可形成一节点的部分者。
术语「顶部」节点与「底部」节点无须关于相对于IC或其他结构的该等节点的实际方位，而是运用为权宜的术语。于一些电路应用，一电容器的顶部节点指出该节点为连接至一放大器或其他元件的一高阻抗或高增益埠。于一种晶片上系统(SoC；system-on-chip)，于一类比至数位转换器(ADC；analog-to-digital converter)的准确度相依于在顶部节点(对于除了底部节点外的所有其他节点)的寄生电容(Ctop)与于二个节点间的有用浮动讯号电容的电容(Csig)的比值。遮蔽顶部平板免于接地电流或电压供应变动是期待的，使得Ctop维持为低。运用底部节点以实质环绕顶部节点来隔离该顶部节点免于耦合于电路的其他节点，藉由实质形成围绕该顶部节点的法拉第壳的一部分，且于一些实施例，使得该顶部节点为疏远于IC的其他传导元件。熟悉此技术的人士所了解的是：对于顶部节点的电气连接是通过底部节点遮蔽所作成，且因此底部节点遮蔽是非完全环绕顶部节点。
于一些实施例，顶部节点的一些侧边保留未遮蔽。举例而言，实际远离其他节点的顶部节点的一端可能保留未遮蔽。于其他实施例，运用整合电容器作为设计单元，且并联连接相邻的整合电容器以得到一较高的总电容。于一些实施例，相邻共同连接的整合电容器的底部节点遮蔽的部分者是省略，允许较高的封装密度。于还有其他应用，诸如：于一现场可编程门阵列(FPGA；fieldprogrammable gate array)的多重十亿位元收发器(MGT；multi-gigabittransceiver)的高频类比电路，省略一节点遮蔽以维持于电容器的平板之间的平衡。电容器概括有用于广泛的种种集成电路及广泛的种种应用。举例而言，一或多个电容器可有用于一种切换电容器网路，诸如：于类比至数位转换器，或作为针对于AC发讯的一解耦合或滤波电容器(例如：于MGT)。概括而言，本文所述的电容器结构可有用于需要电容的任何应用。
图1A是根据一个实施例的一种具有交互连接侧翼图案的整合电容器100的一层的平面图。该交互连接图案是与一顶部节点导线104的T形翼的一对应图案交互连接的一底部节点导线102的T形翼的一重复图案。一个翼的装衬元件(参阅：图1B的参考符号150)是于一个相邻翼的垂直元件(参阅：图1B的参考符号142)与装衬元件(参阅：图1B的参考符号148)之间。术语「垂直」是根据关联于注记的命名法而运用以描述该翼的传导元件，且无须论及此传导元件的任何特定方位。
顶部节点导线104的翼的排(tier)是借着一汇流条110所电气连接在一起。T形翼是自一排的脊柱106、108而正交延伸于二个方向。该等翼是彼此相对(即：沿着脊柱106的轴为镜像)，但是于替代实施例为非彼此相对(即：自该脊柱而延伸于一个方向的一翼是非直接相对于自该脊柱而延伸于另一个方向的一翼)。
顶部节点导线104的最外脊柱112与汇流条110是由底部节点遮蔽条114、116所包围。翼是自最外脊柱112而朝内延伸以与具有相反节点极性的对应翼交互连接。底部节点遮蔽条114、116遮蔽该顶部节点导线的最外脊柱112与汇流条110免于侧向耦合至IC的其他节点，而侧向耦合至该顶部节点导线的汇流条110与最外脊柱112。底部节点导线的汇流条118与最外脊柱120是类似遮蔽顶部节点导线104的T形翼与其他传导特征。因此，顶部节点导线104实质为完全包装于底部节点导线102，除了针对于一顶部节点接触线迹122所提供的一小间隙。于一替代实施例，底部节点导线完全包装该顶部节点导线，且对于顶部节点导线的电气连接是透过自于IC的后端堆迭的一金属层的一或多个通路所作成，即：在该顶部节点导线所形成之处的金属层的上方或下方。
顶部与底部节点导线是形成于介电材料，诸如：沉积的二氧化硅或其他的介电质。于一特定实施例，沟渠形成于介电材料且该等沟渠是填充金属以形成金属线迹。于一特定实施例，金属线迹相较于其宽而为较深，此促进针对于高的比电容的横向电容与紧密封装。于一示范的实施例，制造金属线迹以具有针对于线迹所形成之处的金属层的制造技术节点制程所允许的最小金属线宽度，且具有允许的最小金属线迹间距(即：介电侧壁厚度)。于另一个实施例，金属线迹宽度与金属线迹间距均超过针对于金属层的最小可允许值为10％，此可提供改良的可靠度与产量。于其他的实施例，选取金属线迹宽度与间距以平衡针对于高的比电容的需要与针对于良好的制造能力与可靠度的需要。于又一个实施例，一第一金属层具有一第一最小线宽度与一第一最小间距且一第二金属层具有大于第一最小线宽度的一第二最小线宽度与大于第一最小间距的一第二最小间距，如为经常于后端堆迭金属层的情形。举例而言，第M个金属层可能相较于第M-1个金属层而需要较宽的线迹与间距。于极性(即：节点连接)交替于连续的金属层的一个实施例(参阅：例如图2B)，选取于第M-1个层的特征尺寸以置于第M个层的特征的下面，以得到良好的垂直电容耦合。换言之，于第M-1个层的特征是大于根据最小设计规则所得到者，藉以匹配于上方的相邻的第M个层的特征。于一替代实施例，连续层具有不同尺寸(线宽度与间距)的类似的T形翼阵列，其一些者是重迭或部分重迭连接至下方金属层的相对节点的传导元件。翼阵列透过于该等翼所界定的金属层的线迹122、123而电气连接至电容器节点，或是透过通路(参阅：图2A的参考符号210)至于上或下(即：上方或下方)传导层的一节点元件。于一个特定实施例，对于顶部节点导线104的电气连接是透过线迹122所作成，且线迹123是省略，对于底部节点导线的电气连接是透过通路而作成至另一层，诸如：底部节点遮蔽平板(参阅：图2B的参考符号214)。
于再一个实施例，顶部与底部节点连接器是包括传导通路，诸如：运用一种双金属镶嵌制程所形成的通路，其自于图1A所示的金属层的金属线迹而朝向下一个下方的金属或聚合层或基板延伸。于一个实施例，通路连接至于下方金属层的顶部与底部节点导线。于一个特定实施例，于下方金属层的顶部与底部节点导线本质为相同于图1A所示层的金属图案且具有如同于图1A所示层的金属图案的相同极性，且传导通路连接于连续金属层的节点导线。于一个替代实施例，通路是单端且未电气连接至一下面的金属层，而提高顶部与底部节点导线的横向电容。于一40nm节点技术，当最大可允许数目个传导通路为于最小通路间距或接近最小通路间距所增加时，预期增加传导通孔至顶部与底部节点导线以提高根据图1A的一种整合电容器的比电容为约15％。
图1B是图1A的整合电容器的一部分130的平面图。顶部节点导线的一排包括一脊柱132与翼134、136、138。数种型式的翼是替代用于实施例。该种整合电容器具有一底部节点排，其具有自底部节点脊柱140延伸且与顶部节点翼134、136、138的底部节点翼144、147交替。底部节点翼144具有一第一垂直传导元件142，其自底部节点脊柱140延伸至该底部节点翼的一基本元件145。脊柱140沿着一第一方向延伸，且垂直元件142自脊柱140而沿着实质垂直于第一方向的一第二方向延伸。一基本元件145沿着一第一装衬元件146与一第二装衬元件148之间的第一方向延伸，装衬元件146与148均为自基本元件145往回朝向该排的脊柱140而沿着实质平行于第一垂直元件142的第二方向延伸。顶部节点翼136的一第三装衬元件150是配置于第一垂直元件142与第二装衬元件148之间。顶部节点翼类似于底部节点翼，且顶部节点翼的详细说明因此省略。于再一个实施例，一翼包括突出部分(ledge)，其自该等装衬元件的远端往回而沿着朝向该垂直元件的第一方向延伸且与相反极性的相对翼的对应突出部分互锁。
图1C是平面图，说明根据图1A的一种整合电容器的一个实施例的转角圆化(rounding)。一第一节点导线162的一外部转角160是相对于一第二节点导线166的一内部转角164。当界定细微的金属特征于小的节点技术(概括为小于90nm且尤其是于65nm或更小的CMOS制程)，归因于平版印刷法的光线散射的转角圆化是一种常见的问题；然而，转角圆化未使得此整合电容器的比电容降级，因为一个转角的圆化是由于相对转角的圆化所相配。图1A的准碎片形(quasi-fractal)图案大部分为未受到转角圆化所影响，且因此为较不易于受到制程扩张的影响，提供于一IC的整合电容器之间、或跨于一晶圆的IC之间的改良匹配。
图2A是一种整合电容器200的侧视图，整合电容器200纳入于一种集成电路的后端层。为了图示简化与清楚，整合电容器200仅显示数个翼与部分翼的一横截面。根据一个实施例的一种典型的整合电容器具有数百个翼于一排。一第一金属层M1与一第二金属层M2均具有根据图1A的交互连接翼的准碎片形图案。第二金属层M2具有如同第一金属层M1的相同极性，即：第二金属层的一顶部节点导线202重迭于第一金属层的一顶部节点导线204，且第二金属层的一底部节点导线206重迭于第一金属层的一底部节点导线208。介于顶部节点导线之间及介于底部节点导线之间的传导通路210、212是藉由提供通路间的电容耦合(其抵消于垂直电容耦合的损失)而提高于顶部与底部节点之间的横向电容，相较于重迭的传导元件的极性交替的实施例(参阅：例如图2B)。
整合电容器200包括：一选用式上方底部节点遮蔽平板214与一选用式下方底部节点遮蔽平板216，其于一特定实施例为形成于IC的聚硅(聚合)层，但是概括而言可形成于任何适合的层。上方底部节点遮蔽平板典型为由宽板条的图案化金属而非为一连续薄片的金属所形成，因为大多数IC制程具有针对于形成于一金属层的特征的最大线宽度规格。形成于一聚合层的下方底部节点遮蔽平板可为一连续薄片，若设计规则允许该种结构。形成于一金属层的一下方底部节点遮蔽平板将很可能亦为由宽板条的图案化金属所形成。上方与下方底部遮蔽平板遮蔽顶部节点免于对于IC的其他节点的不需要耦合，且提供对于中间金属层的顶部节点导线的附加的垂直耦合，因此提高该种整合电容器的比电容。
藉由底部节点传导元件的顶部节点传导元件的遮蔽是期待，举例而言，用于确保于IC的低失真的取样资料转移。于再一个实施例，可提供连接至例如类比接地、数位接地、VDD的一选用式参考遮蔽平板218以遮蔽该底部节点免于对于IC的其他节点的不需要的耦合。介电材料220(诸如：由热与沉积处理所形成的氧化硅)是电气隔离于IC的节点。于一些实施例，视特定应用的需求而定，部分或全部的遮蔽是可省略。
于再一个实施例，一第三金属层具有准碎片形的图案，且选用式遮蔽平板形成于一第五金属层，其于一个特定实施例为IC的一接地平面层。于另一个实施例，一附加层的交互连接翼包括(例如：底部节点遮蔽平板214形成于M4层且参考遮蔽平板218形成于M5层)。形成一接地遮蔽平板于M5层是特别期待于使用M5层以提供一接地平面层的IC，且更特别是重迭整合电容器的M5层的部分者提供一类比接地平面者，类比接地平面相较于IC的一数位接地节点而经常具有较少的电气杂讯。于另一个实施例，附加层的交互连接翼形成于M3与M4层且底部节点平板形成于M5层。于又一个实施例，遮蔽平板是省略，或仅有一个遮蔽平板(例如：聚合板216)提供。
图2B是根据图1A的一种整合电容器230的侧视图，整合电容器230纳入于一种集成电路的后端层，其具有于层间的交替极性。为了图示简化与清楚，整合电容器230仅显示数个翼的一横截面。根据一个实施例的一种典型的整合电容器具有数百个翼于各排。一第一金属层M1与一第二金属层M2均具有根据图1A的交互连接翼的准碎片形图案。第二金属层M2具有如同第一金属层M1的相反极性，即：第二金属层的一顶部节点导线232重迭于第一金属层的一底部节点导线234，且第二金属层的一底部节点导线236重迭于第一金属层的一顶部节点导线238。于相邻层的交替极性改良垂直电容。举例而言，于一种范例的40nm节点技术，介于金属层之间的垂直电容提高该种整合电容器的电容为约30％。
整合电容器230包括：一选用式上方底部节点遮蔽平板214与一选用式下方底部节点遮蔽平板216，其于一特定实施例为形成于IC的聚硅(聚合)层。上方底部节点遮蔽平板典型为由宽板条的图案化金属而非为一连续薄片的金属所形成，因为大多数IC制程具有针对于形成于一金属层的特征的最大线宽度规格。形成于一聚合层的下方底部节点遮蔽平板可为一连续薄片，若设计规则允许该种结构。形成于一金属层的一下方底部节点遮蔽平板将很可能亦为由宽板条的图案化金属所形成。上方与下方底部遮蔽平板遮蔽顶部节点免于对于IC的其他节点的不需要耦合，且提供对于中间金属层的顶部节点导线的附加的垂直耦合，因此提高该种整合电容器的比电容。
藉由底部节点传导元件的顶部节点传导元件的遮蔽是期待，举例而言，用于确保于IC的低失真的取样资料转移。于再一个实施例，可提供连接至例如类比接地、数位接地或VDD的一选用式参考遮蔽平板218以遮蔽该底部节点免于对于IC的其他节点的不需要的耦合。介电材料220(诸如：由热与沉积处理所形成的氧化硅)是电气隔离于IC的相对节点元件。
于再一个实施例，一第三金属层具有准碎片形的图案，且选用式遮蔽平板形成于一第五金属层，其于一个特定实施例为IC的一接地平面层。于另一个实施例，一附加层的交互连接翼包括(例如：底部节点遮蔽平板214形成于M4层且参考遮蔽平板218形成于M5层)。形成一接地遮蔽平板于M5层是特别期待于使用M5层以提供一接地平面层的IC，且更特别是重迭整合电容器的M5层的部分者提供一类比接地平面者，类比接地平面相较于IC的一数位接地节点而经常具有较少的电气杂讯。于另一个实施例，附加层的交互连接翼形成于M3与M4层且底部节点平板形成于M5层。于又一个实施例，遮蔽平板是省略，或仅有一个遮蔽平板(例如：聚合板216)提供。
注意：所述的层的型式与数目仅为实例，且于一些实施例，可运用其他适合层，且可运用任何数目个层。举例而言，运用的层可取决于可利用于制程之层的型式与数目，且其他配置将对于熟悉此技术人士为显而易见。概括而言，根据本发明的实施例，可运用任何适合层及任意数目个层。
图3是一种FPGA 300半导体装置的平面图，纳入根据一个实施例的一种整合电容器。FPGA 300包括CMOS部分于数个功能方块，诸如：于RAM与逻辑，且为运用一种CMOS制程所制造。根据本发明的一或多个实施例的一或多个整合电容器355纳入于FPGA的数个功能方块的任一者，诸如：一时脉电路305、多重十亿位元收发器301或其他的功能方块；于多个功能方块之内；或于FPGA 300的一实体区段或部分之内。整合电容器355特别期待于电容器的一或二个端子为切换的应用，且其包括顶部节点遮蔽的实施例更期待于顶部节点连接至或切换至于FPGA 300的一电路的一高阻抗或高增益节点的应用。根据实施例的整合电容器亦为期待于诸如于一MGT的一等化滤波器的应用，其中，运用整合电容器作为耦合一个讯号节点至另一者的浮动电容器。于一个特别实施例，根据一个实施例的一种整合电容器纳入至FPGA的一类比部分，诸如：收发器部分或讯号处理部分。于再一个实施例，整合电容器包括形成于一类比接地金属层(例如：于一范例FPGA的一M5层)的一参考遮蔽平板(参阅：图2A、2B的参考符号218)，且该参考遮蔽连接至FPGA的类比接地端子，其相较于数位接地端子而典型为较静。
FPGA架构包括多个不同的可编程瓦块(tile)，包括：多重十亿位元收发器(MGT)301、可配置逻辑方块(CLB；configurable logic block)302、随机存取记忆体方块(BRAM；random access memory block)303、输入/输出方块(IOB；input/output block)304、配置与时脉逻辑(CONFIG/CLOCK)305、数字信号处理(DSP；digital signal processing)方块306、专用输入/输出(I/O)方块307(例如：配置埠与时脉埠)及其他可编程逻辑308，诸如：数位时脉管理器、类比至数位转换器、系统监视逻辑等等。一些FPGA还包括：专属处理器(PROC)方块310。
于一些FPGA，各个可编程瓦块包括一可编程互连元件(INT；interconnect)311，其具有往返于各个相邻瓦块的一对应互连元件的标准化连接。因此，一起作用的可编程互连元件实施针对于图示的FPGA的可编程互连结构。可编程互连元件(INT)311还包括往返于相同瓦块内的可编程逻辑元件的连接，如由包括在图3的顶部的实例所示。
举例而言，一CLB 302可包括可编程规划以实施使用者逻辑的一可配置逻辑元件(CLE；configurable logic element)312加上单一个可编程互连元件(INT)311。除了一或多个可编程互连元件之外，一BRAM 303可包括一BRAM逻辑元件(BRL；BRAM logic element)313。典型而言，纳入于一瓦块的互连元件的数目视该瓦块的高度而定。于描绘的实施例，一BRAM瓦块具有如同四个CLB的相同高度，但是其他数目(例如：五个)亦可运用。除了适当数目的可编程互连元件之外，一DSP瓦块306可包括一DSP逻辑元件(DSPL；DSP logic element)314。除了一个实例的可编程互连元件(INT)311之外，一IOB 304可包括例如二个实例的输入/输出逻辑元件(IOL；input/outputlogic element)315。如将为熟悉此技术人士所明白，举例而言，连接至I/O逻辑元件315的实际I/O垫是运用在种种图示逻辑方块的上方的迭层金属所制造，且典型为未限定于输入/输出逻辑元件315的区域。于描绘的实施例，接近晶片的中央的柱状区域(于图3所示为阴影处)用于配置、时脉与其他控制逻辑。
利用于图3所示的架构的一些FPGA包括附加的逻辑方块，瓦解构成FPGA大部分者的规则的柱状结构。附加的逻辑方块可为可编程方块及/或专属逻辑。举例而言，于图3所示的处理器(PROC)方块310跨越数行CLB与BRAM。
注意：图3仅意图以说明一个范例的FPGA架构。于一行(column)的逻辑方块的数目、诸行的相对宽度、行的数目与顺序、纳入于诸行的逻辑方块的型式、逻辑方块的相对尺寸及包括在图3的顶部的互连/逻辑实施纯然为范例性质。举例而言，于一实际FPGA，典型包括超过一个相邻行的CLB而无论该等CLB出现在何处，以利于使用者逻辑的有效率的实施。
尽管前文描述根据本发明的一或多个观点的示范实施例，根据本发明的一或多个观点的其他与进一步实施例可设计而未脱离其范畴，本发明的范畴由随后的申请专利范围与其等效者所决定。列出步骤的申请专利范围非意指该等步骤的任何顺序。商标是各自拥有者的财产权。

Claims (12)

1.一种于集成电路IC中的电容器，包含：
一第一节点导线，形成于该IC的一第一金属层，具有沿着一第一方向延伸的一第一脊柱、自该第一脊柱而沿着垂直于该第一方向的一第二方向延伸的一第一垂直元件、具有沿着该第一方向垂直地穿越该第一垂直元件的一端点延伸的一第一端点和一第二端点的一第一柱头元件、自该第一柱头元件的该第一端点而朝向该第一脊柱延伸的一第一装衬元件以及自该第一柱头元件的该第二端点而朝向该第一脊柱延伸的一第二装衬元件，其中该第一垂直元件、该第一柱头元件、该第一装衬元件和该第二装衬元件形成一第一传导翼，以及自该第一脊柱沿着该第二方向延伸的一第二垂直元件、具有沿着该第一方向垂直地穿越该第二垂直元件的一端点延伸的一第一端点和一第二端点的一第二柱头元件、自该第二柱头元件的该第一端点而朝向该第一脊柱延伸的一第三装衬元件以及自该第二柱头元件的该第二端点而朝向该第一脊柱延伸的一第四装衬元件，其中该第二垂直元件、该第二柱头元件、该第三装衬元件和该第四装衬元件形成相对于该第一传导翼而自该第一脊柱垂直地延伸的一第二传导翼；及
一第二节点导线，形成于该IC的第一金属层，具有沿着该第一方向延伸的一第二脊柱、一第三垂直元件、具有沿着该第一方向垂直地穿越该第三垂直元件的一端点延伸的一第一端点和一第二端点的一第三柱头元件、自该第三柱头元件的该第一端点延伸的一第五装衬元件以及自该第三柱头元件的该第二端点延伸的一第六装衬元件，其中该第三垂直元件、该第三柱头元件、该第五装衬元件和该第六装衬元件形成一第三传导翼，该第三垂直元件自该第二脊柱而沿着该第二方向而朝向该第一脊柱延伸，以及该第五装衬元件自该第三传导翼的该第三柱头元件而朝向该第二脊柱延伸，该第五装衬元件配置于该第一垂直元件与该第一装衬元件之间。
2.如权利要求1所述的电容器，更包含：自该第二脊柱而沿着该第二方向延伸的一第四垂直元件、具有沿着该第一方向垂直地穿越该第四垂直元件的一端点延伸的一第一端点和一第二端点的一第四柱头元件、自该第四柱头元件的该第一端点而朝向该第二脊柱延伸的一第七装衬元件以及自该第四柱头元件的该第二端点而朝向该第二脊柱延伸的一第八装衬元件，其中该第四垂直元件、该第四柱头元件、该第七装衬元件和该第八装衬元件形成自该第二脊柱延伸的一第四传导翼，该第四传导翼的该第八装衬元件配置于该第一垂直元件与该第二装衬元件之间。
3.如权利要求1所述的电容器，更包含：一第一多个传导翼，该第一多个传导翼的各者具有一第四垂直元件、一第四柱头元件、一第七装衬元件以及一第八装衬元件，该第四柱头元件具有沿着该第一方向垂直地穿越该第四垂直元件的一端点延伸的一第一端点和一第二端点，该第七装衬元件自该第四柱头元件的该第一端点而朝向该第一脊柱延伸，以及该第八装衬元件自该第四柱头元件的该第二端点而朝向该第一脊柱延伸，该第一多个传导翼自该第一脊柱而朝向该第二脊柱延伸；以及一第二多个传导翼，该第二多个传导翼的各者具有一第五垂直元件、一第五柱头元件、一第九装衬元件以及一第十装衬元件，该第五柱头元件具有沿着该第一方向垂直地穿越该第五垂直元件的一端点延伸的一第一端点和一第二端点，该第九装衬元件自该第五柱头元件的该第一端点而朝向该第二脊柱延伸，以及该第十装衬元件自该第五柱头元件的该第二端点而朝向该第二脊柱延伸，该第二多个传导翼自该第二脊柱延伸且与该第一多个传导翼交互连接。
4.如权利要求3所述的电容器，更包含：一第三多个传导翼，该第三多个传导翼的各者具有沿着该第二方向自该第一脊柱延伸的一第六垂直元件、具有沿着该第一方向垂直地穿越该第六垂直元件的一端点延伸的一第一端点和一第二端点的一第六柱头元件、自该第六柱头元件的该第一端点而朝向该第一脊柱延伸的一第十一装衬元件以及自该第六柱头元件的该第二端点而朝向该第一脊柱延伸的一第十二装衬元件，该第三多个传导翼自该第一脊柱延伸而离开该第二脊柱。
5.如权利要求4所述的电容器，其中，该第三多个传导翼的各者沿着该第一脊柱为相对于该第一多个传导翼的对应的各者。
6.如权利要求3所述的电容器，其中，该第二节点导线是一顶部节点导线且该第二脊柱是该顶部节点导线的一最外脊柱，该第一节点导线更包含沿着该顶部节点导线的该最外脊柱延伸的一第一节点遮蔽条。
7.如权利要求3所述的电容器，其中，该第二节点导线是一顶部节点导线且更包含沿着该第二方向延伸的一汇流条，该第二脊柱自该汇流条延伸，且该第一节点导线更包含沿着该汇流条延伸的一第一节点遮蔽条。
8.如权利要求3所述的电容器，其中，该第二节点导线是一顶部节点导线且更包含一汇流条，该第二脊柱是该顶部节点导线的一最外脊柱且自该汇流条延伸，该第一节点导线更包含沿着该汇流条延伸的一第一节点遮蔽条与沿着该最外脊柱延伸的一第二节点遮蔽条。
9.如权利要求3所述的电容器，更包含：该IC的一第二金属层，具有一第三多个传导翼，该第三多个传导翼的各者具有沿着该第二方向自该第三脊柱延伸的一第六垂直元件、具有沿着该第一方向垂直地穿越该第六垂直元件的一端点延伸的一第一端点和一第二端点的一第六柱头元件、自该第六柱头元件的该第一端点而朝向该第三脊柱延伸的一第十一装衬元件以及自该第六柱头元件的该第二端点而朝向该第三脊柱延伸的一第十二装衬元件，其中该第六垂直元件、该第六柱头元件、该第十一装衬元件和该第十二装衬元件形成该第三多个传导翼的各者，该第三多个传导翼重迭于该第一多个传导翼；以及一第四多个传导翼，该第四多个传导翼的各者具有沿着该第二方向自该第四脊柱延伸的一第七垂直元件、具有沿着该第一方向垂直地穿越该第七垂直元件的一端点延伸的一第一端点和一第二端点的一第七柱头元件、自该第七柱头元件的该第一端点而朝向该第四脊柱延伸的一第十三装衬元件以及自该第四柱头元件的该第二端点而朝向该第四脊柱延伸的一第十四装衬元件，其中该第七垂直元件、该第七柱头元件、该第十三装衬元件和该第十四装衬元件形成该第四多个传导翼的各者，该第四多个传导翼重迭于该第二多个传导翼。
10.如权利要求9所述的电容器，其中，该第三多个传导翼借着一第一多个传导通路而电气连接至该第一多个传导翼，且该第四多个传导翼借着一第二多个传导通路而电气连接至该第二多个传导翼。
11.如权利要求1所述的电容器，其中该第一垂直元件具有一宽度和一深度，该深度比该宽度还要大。
12.如权利要求1所述的电容器，进一步包括一参考遮蔽平板，该第一金属层配置在该参考遮蔽平板和该IC的一基板之间，该参考遮蔽平板电气连接至该IC的一类比接地端子。
CN200980146876.4A 2008-11-21 2009-10-23 具有交互连接侧翼的整合电容器 Active CN102224589B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/276,292 US7956438B2 (en) 2008-11-21 2008-11-21 Integrated capacitor with interlinked lateral fins
US12/276,292 2008-11-21
PCT/US2009/061952 WO2010059334A1 (en) 2008-11-21 2009-10-23 Integrated capacitor with interlinked lateral fins

Publications (2)

Publication Number Publication Date
CN102224589A CN102224589A (zh) 2011-10-19
CN102224589B true CN102224589B (zh) 2014-05-07

Family

ID=41480139

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980146876.4A Active CN102224589B (zh) 2008-11-21 2009-10-23 具有交互连接侧翼的整合电容器

Country Status (7)

Country Link
US (1) US7956438B2 (zh)
EP (1) EP2356679A1 (zh)
JP (1) JP5369192B2 (zh)
KR (1) KR101269291B1 (zh)
CN (1) CN102224589B (zh)
TW (1) TWI415245B (zh)
WO (1) WO2010059334A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8482048B2 (en) * 2009-07-31 2013-07-09 Alpha & Omega Semiconductor, Inc. Metal oxide semiconductor field effect transistor integrating a capacitor
WO2011062821A1 (en) * 2009-11-17 2011-05-26 Marvell World Trade Ltd Ground shield capacitor
US8653844B2 (en) 2011-03-07 2014-02-18 Xilinx, Inc. Calibrating device performance within an integrated circuit
US8941974B2 (en) 2011-09-09 2015-01-27 Xilinx, Inc. Interdigitated capacitor having digits of varying width
JP2013102008A (ja) * 2011-11-08 2013-05-23 Toshiba Corp 不揮発性半導体記憶装置
CN103890931B (zh) * 2012-03-22 2016-08-31 株式会社村田制作所 半导体装置及半导体模块
US20130320494A1 (en) * 2012-06-01 2013-12-05 Qualcomm Incorporated Metal finger capacitors with hybrid metal finger orientations in stack with unidirectional metal layers
US20140203404A1 (en) * 2013-01-21 2014-07-24 Qualcomm Incorporated Spiral metal-on-metal (smom) capacitors, and related systems and methods
KR102032382B1 (ko) * 2013-01-31 2019-10-16 삼성디스플레이 주식회사 표시장치의 커패시터 제조 방법 및 그에 따라 제조된 커패시터를 구비하는 표시장치
US9331013B2 (en) * 2013-03-14 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated capacitor
US20140367827A1 (en) * 2013-06-17 2014-12-18 Qualcomm Incorporated Metal capacitor with inner first terminal and outer second terminal
US9960124B2 (en) * 2013-10-23 2018-05-01 General Electric Company Integrated shield structure for mixed-signal integrated circuits
US9270247B2 (en) 2013-11-27 2016-02-23 Xilinx, Inc. High quality factor inductive and capacitive circuit structure
DE102013018011B4 (de) * 2013-11-29 2022-06-09 Forschungszentrum Jülich GmbH Kapazitiv gekoppelter Gyrator auf Basis des Hall-Effekts
US9418788B2 (en) 2014-03-16 2016-08-16 Apple Inc. Precision half cell for sub-FEMTO unit cap and capacitive DAC architecture in SAR ADC
US9524964B2 (en) 2014-08-14 2016-12-20 Xilinx, Inc. Capacitor structure in an integrated circuit
US10409426B2 (en) * 2015-04-14 2019-09-10 Ford Global Technologies, Llc Motion based capacitive sensor system
US10157927B2 (en) * 2017-01-12 2018-12-18 Globalfoundries Inc. Semiconductor memory devices having an undercut source/drain region
US10332885B1 (en) * 2018-05-23 2019-06-25 Xilinx, Inc. Systems and methods for providing capacitor structures in an integrated circuit
KR20200077672A (ko) 2018-12-20 2020-07-01 삼성전자주식회사 고효율 커패시터 구조체
TW202137559A (zh) * 2020-03-30 2021-10-01 智原科技股份有限公司 電容器
EP4007001A1 (en) * 2020-11-30 2022-06-01 NXP USA, Inc. Integrated capacitors in an integrated circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6661079B1 (en) * 2002-02-20 2003-12-09 National Semiconductor Corporation Semiconductor-based spiral capacitor
CN1855468A (zh) * 2005-04-18 2006-11-01 联发科技股份有限公司 焊垫结构与半导体装置
CN1979849A (zh) * 2005-11-29 2007-06-13 联华电子股份有限公司 电容结构
CN101021659A (zh) * 2007-02-26 2007-08-22 友达光电股份有限公司 液晶像素及其制造方法与液晶显示器
CN101047209A (zh) * 2006-03-28 2007-10-03 台湾积体电路制造股份有限公司 电容器结构及多层电容器结构

Family Cites Families (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1899176A (en) 1929-10-24 1933-02-28 Gen Electric High frquency condenser
GB1149569A (en) 1966-09-01 1969-04-23 Mini Of Technology Capacitors and methods for their manufacture
US3593319A (en) 1968-12-23 1971-07-13 Gen Electric Card-changeable capacitor read-only memory
DE2147291C3 (de) * 1971-09-22 1980-09-18 Philips Patentverwaltung Gmbh, 2000 Hamburg Kapazitätsdiode mit einem großen Kapazitätshub und Verfahren zu ihrer Herstellung
GB1469944A (en) 1975-04-21 1977-04-06 Decca Ltd Planar capacitor
NL7609587A (nl) 1975-09-08 1977-03-10 Ncr Co Elektrisch afstembare mnos-capaciteit.
DE2548563A1 (de) 1975-10-30 1977-05-05 Licentia Gmbh Verfahren zum herstellen eines kondensators
US4249196A (en) 1978-08-21 1981-02-03 Burroughs Corporation Integrated circuit module with integral capacitor
US4427457A (en) 1981-04-07 1984-01-24 Oregon Graduate Center Method of making depthwise-oriented integrated circuit capacitors
US4409608A (en) 1981-04-28 1983-10-11 The United States Of America As Represented By The Secretary Of The Navy Recessed interdigitated integrated capacitor
US4470096A (en) 1982-06-18 1984-09-04 Motorola Inc. Multilayer, fully-trimmable, film-type capacitor and method of adjustment
US4470099A (en) 1982-09-17 1984-09-04 Matsushita Electric Industrial Co., Ltd. Laminated capacitor
US4571543A (en) 1983-03-28 1986-02-18 Southwest Medical Products, Inc. Specific material detection and measuring device
DE3326957C2 (de) 1983-07-27 1986-07-31 Telefunken electronic GmbH, 7100 Heilbronn Integrierte Schaltung
JPH0682783B2 (ja) 1985-03-29 1994-10-19 三菱電機株式会社 容量およびその製造方法
US4827323A (en) 1986-01-07 1989-05-02 Texas Instruments Incorporated Stacked capacitor
US4831431A (en) 1986-03-31 1989-05-16 Honeywell Inc. Capacitance stabilization
JPS6370550A (ja) 1986-09-12 1988-03-30 Nec Corp 半導体集積回路装置
US4878151A (en) 1987-04-10 1989-10-31 National Semiconductor Corporation Anti-parallel capacitor
US4731696A (en) 1987-05-26 1988-03-15 National Semiconductor Corporation Three plate integrated circuit capacitor
US4994688A (en) 1988-05-25 1991-02-19 Hitachi Ltd. Semiconductor device having a reference voltage generating circuit
US4914546A (en) 1989-02-03 1990-04-03 Micrel Incorporated Stacked multi-polysilicon layer capacitor
JPH02268439A (ja) 1989-04-10 1990-11-02 Hitachi Ltd 半導体集積回路装置
US5089878A (en) 1989-06-09 1992-02-18 Lee Jaesup N Low impedance packaging
EP0412514A1 (en) 1989-08-08 1991-02-13 Nec Corporation Capacitance device
US5117114A (en) 1989-12-11 1992-05-26 The Regents Of The University Of California High resolution amorphous silicon radiation detectors
US5021920A (en) 1990-03-30 1991-06-04 Texas Instruments Incorporated Multilevel integrated circuit capacitor and method of fabrication
JPH0831392B2 (ja) 1990-04-26 1996-03-27 株式会社村田製作所 積層コンデンサ
JP2504606B2 (ja) 1990-05-18 1996-06-05 株式会社東芝 半導体記憶装置およびその製造方法
FR2662793B1 (fr) * 1990-05-30 1994-03-18 Renault Installation de mesure en continu des defauts de forme d'une piece, et procede de mesure mis en óoeuvre dans cette installation.
JP2590618B2 (ja) 1990-05-31 1997-03-12 松下電器産業株式会社 画像表示装置
US5005103A (en) 1990-06-05 1991-04-02 Samsung Electronics Co., Ltd. Method of manufacturing folded capacitors in semiconductor and folded capacitors fabricated thereby
US5077225A (en) 1991-04-30 1991-12-31 Micron Technology, Inc. Process for fabricating a stacked capacitor within a monolithic integrated circuit using oxygen implantation
US5189594A (en) 1991-09-20 1993-02-23 Rohm Co., Ltd. Capacitor in a semiconductor integrated circuit and non-volatile memory using same
US5166858A (en) 1991-10-30 1992-11-24 Xilinx, Inc. Capacitor formed in three conductive layers
US5155658A (en) 1992-03-05 1992-10-13 Bell Communications Research, Inc. Crystallographically aligned ferroelectric films usable in memories and method of crystallographically aligning perovskite films
US5275974A (en) 1992-07-30 1994-01-04 Northern Telecom Limited Method of forming electrodes for trench capacitors
US5208725A (en) 1992-08-19 1993-05-04 Akcasu Osman E High capacitance structure in a semiconductor device
EP0702849A1 (en) * 1993-06-07 1996-03-27 National Semiconductor Corporation Flexcell gate array
US5546204A (en) * 1994-05-26 1996-08-13 Honeywell Inc. TFT matrix liquid crystal device having data source lines and drain means of etched and doped single crystal silicon
AUPM596394A0 (en) 1994-05-31 1994-06-23 Dyksterhuis, Francis Henry Games and puzzles
US5583359A (en) * 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit
US5872697A (en) 1996-02-13 1999-02-16 International Business Machines Corporation Integrated circuit having integral decoupling capacitor
US5939766A (en) 1996-07-24 1999-08-17 Advanced Micro Devices, Inc. High quality capacitor for sub-micrometer integrated circuits
US5712813A (en) 1996-10-17 1998-01-27 Zhang; Guobiao Multi-level storage capacitor structure with improved memory density
US6064108A (en) 1997-09-02 2000-05-16 Hughes Electronics Corporation Integrated interdigitated capacitor
US6066537A (en) 1998-02-02 2000-05-23 Tritech Microelectronics, Ltd. Method for fabricating a shielded multilevel integrated circuit capacitor
US6037621A (en) 1998-07-29 2000-03-14 Lucent Technologies Inc. On-chip capacitor structure
US6677637B2 (en) 1999-06-11 2004-01-13 International Business Machines Corporation Intralevel decoupling capacitor, method of manufacture and testing circuit of the same
JP4446525B2 (ja) 1999-10-27 2010-04-07 株式会社ルネサステクノロジ 半導体装置
US6417556B1 (en) 2000-02-02 2002-07-09 Advanced Micro Devices, Inc. High K dielectric de-coupling capacitor embedded in backend interconnect
US6383858B1 (en) 2000-02-16 2002-05-07 Agere Systems Guardian Corp. Interdigitated capacitor structure for use in an integrated circuit
US6303456B1 (en) 2000-02-25 2001-10-16 International Business Machines Corporation Method for making a finger capacitor with tuneable dielectric constant
US6297524B1 (en) 2000-04-04 2001-10-02 Philips Electronics North America Corporation Multilayer capacitor structure having an array of concentric ring-shaped plates for deep sub-micron CMOS
US6747307B1 (en) 2000-04-04 2004-06-08 Koninklijke Philips Electronics N.V. Combined transistor-capacitor structure in deep sub-micron CMOS for power amplifiers
US6822312B2 (en) 2000-04-07 2004-11-23 Koninklijke Philips Electronics N.V. Interdigitated multilayer capacitor structure for deep sub-micron CMOS
US6410954B1 (en) 2000-04-10 2002-06-25 Koninklijke Philips Electronics N.V. Multilayered capacitor structure with alternately connected concentric lines for deep sub-micron CMOS
US6570210B1 (en) 2000-06-19 2003-05-27 Koninklijke Philips Electronics N.V. Multilayer pillar array capacitor structure for deep sub-micron CMOS
US7259945B2 (en) * 2000-08-09 2007-08-21 Server Technology, Inc. Active arc-suppression circuit, system, and method of use
US6635916B2 (en) 2000-08-31 2003-10-21 Texas Instruments Incorporated On-chip capacitor
US6625006B1 (en) 2000-09-05 2003-09-23 Marvell International, Ltd. Fringing capacitor structure
US6974744B1 (en) 2000-09-05 2005-12-13 Marvell International Ltd. Fringing capacitor structure
US6690570B2 (en) 2000-09-14 2004-02-10 California Institute Of Technology Highly efficient capacitor structures with enhanced matching properties
US6385033B1 (en) 2000-09-29 2002-05-07 Intel Corporation Fingered capacitor in an integrated circuit
US6653681B2 (en) 2000-12-30 2003-11-25 Texas Instruments Incorporated Additional capacitance for MIM capacitors with no additional processing
US6980414B1 (en) 2004-06-16 2005-12-27 Marvell International, Ltd. Capacitor structure in a semiconductor device
US6542351B1 (en) 2001-06-28 2003-04-01 National Semiconductor Corp. Capacitor structure
US6740922B2 (en) 2001-08-14 2004-05-25 Agere Systems Inc. Interdigitated capacitor and method of manufacturing thereof
US6737698B1 (en) 2002-03-11 2004-05-18 Silicon Laboratories, Inc. Shielded capacitor structure
GB0207857D0 (en) 2002-04-05 2002-05-15 Zarlink Semiconductor Ltd Integrated circuit capacitors
DE10217567A1 (de) 2002-04-19 2003-11-13 Infineon Technologies Ag Halbleiterbauelement mit integrierter Kapazitätsstruktur und Verfahren zu dessen Herstellung
DE10217565A1 (de) 2002-04-19 2003-11-13 Infineon Technologies Ag Halbleiterbauelement mit integrierter gitterförmiger Kapazitätsstruktur
US7271465B2 (en) 2002-04-24 2007-09-18 Qualcomm Inc. Integrated circuit with low-loss primary conductor strapped by lossy secondary conductor
TW541646B (en) 2002-07-11 2003-07-11 Acer Labs Inc Polar integrated capacitor and method of making same
DE10249192A1 (de) 2002-10-22 2004-05-13 Infineon Technologies Ag Elektronisches Bauelement mit integriertem passiven elektronischen Bauelement und Verfahren zu dessen Herstellung
DE10303738B4 (de) 2003-01-30 2007-12-27 Infineon Technologies Ag Speicherkondensator und Speicherzellenanordnung
GB2398169B (en) 2003-02-06 2006-02-22 Zarlink Semiconductor Ltd An electrical component structure
US6963122B1 (en) 2003-02-21 2005-11-08 Barcelona Design, Inc. Capacitor structure and automated design flow for incorporating same
US6819542B2 (en) 2003-03-04 2004-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. Interdigitated capacitor structure for an integrated circuit
US6765778B1 (en) 2003-04-04 2004-07-20 Freescale Semiconductor, Inc. Integrated vertical stack capacitor
US6880134B2 (en) 2003-04-09 2005-04-12 Freescale Semiconductor, Inc. Method for improving capacitor noise and mismatch constraints in a semiconductor device
US7013436B1 (en) 2003-05-25 2006-03-14 Barcelona Design, Inc. Analog circuit power distribution circuits and design methodologies for producing same
JP2005109202A (ja) * 2003-09-30 2005-04-21 Sanyo Electric Co Ltd 半導体集積装置
US6949781B2 (en) 2003-10-10 2005-09-27 Taiwan Semiconductor Manufacturing Co. Ltd. Metal-over-metal devices and the method for manufacturing same
US7259956B2 (en) 2003-12-19 2007-08-21 Broadcom Corporation Scalable integrated circuit high density capacitors
US7050290B2 (en) 2004-01-30 2006-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated capacitor
JP2005286254A (ja) * 2004-03-30 2005-10-13 Nec Electronics Corp 半導体容量装置
US6903918B1 (en) 2004-04-20 2005-06-07 Texas Instruments Incorporated Shielded planar capacitor
FR2870042B1 (fr) 2004-05-07 2006-09-29 St Microelectronics Sa Structure capacitive de circuit integre
US7154734B2 (en) 2004-09-20 2006-12-26 Lsi Logic Corporation Fully shielded capacitor cell structure
JP4343085B2 (ja) 2004-10-26 2009-10-14 Ｎｅｃエレクトロニクス株式会社 半導体装置
US7009832B1 (en) 2005-03-14 2006-03-07 Broadcom Corporation High density metal-to-metal maze capacitor with optimized capacitance matching
US7202548B2 (en) 2005-09-13 2007-04-10 Via Technologies, Inc. Embedded capacitor with interdigitated structure
TWI296852B (en) 2005-12-07 2008-05-11 Winbond Electronics Corp Interdigitized capacitor
US7161228B1 (en) 2005-12-28 2007-01-09 Analog Devices, Inc. Three-dimensional integrated capacitance structure
US7645675B2 (en) 2006-01-13 2010-01-12 International Business Machines Corporation Integrated parallel plate capacitors
US20070181973A1 (en) 2006-02-06 2007-08-09 Cheng-Chou Hung Capacitor structure
TWI271754B (en) * 2006-02-16 2007-01-21 Jmicron Technology Corp Three-dimensional capacitor structure
KR100876881B1 (ko) 2006-02-24 2008-12-31 주식회사 하이닉스반도체 반도체 소자의 패드부
US7274085B1 (en) 2006-03-09 2007-09-25 United Microelectronics Corp. Capacitor structure
JP2009540541A (ja) * 2006-06-02 2009-11-19 ケネット・インコーポレーテッド 改良された金属‐絶縁体‐金属キャパシタ
US8330251B2 (en) 2006-06-26 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure for reducing mismatch effects
JP5274857B2 (ja) * 2007-03-29 2013-08-28 パナソニック株式会社 キャパシタ構造
US20090057826A1 (en) 2007-09-04 2009-03-05 Kim Sun-Oo Semiconductor Devices and Methods of Manufacture Thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6661079B1 (en) * 2002-02-20 2003-12-09 National Semiconductor Corporation Semiconductor-based spiral capacitor
CN1855468A (zh) * 2005-04-18 2006-11-01 联发科技股份有限公司 焊垫结构与半导体装置
CN1979849A (zh) * 2005-11-29 2007-06-13 联华电子股份有限公司 电容结构
CN101047209A (zh) * 2006-03-28 2007-10-03 台湾积体电路制造股份有限公司 电容器结构及多层电容器结构
CN101021659A (zh) * 2007-02-26 2007-08-22 友达光电股份有限公司 液晶像素及其制造方法与液晶显示器

Also Published As

Publication number Publication date
US7956438B2 (en) 2011-06-07
CN102224589A (zh) 2011-10-19
KR20110098915A (ko) 2011-09-02
KR101269291B1 (ko) 2013-05-29
US20100127351A1 (en) 2010-05-27
JP5369192B2 (ja) 2013-12-18
JP2012509593A (ja) 2012-04-19
EP2356679A1 (en) 2011-08-17
TW201034164A (en) 2010-09-16
TWI415245B (zh) 2013-11-11
WO2010059334A1 (en) 2010-05-27

Similar Documents

Publication Publication Date Title
CN102224589B (zh) 具有交互连接侧翼的整合电容器
CN102224567B (zh) 具有缆线平板的整合电容器
CN102224565B (zh) 具有十字元件阵列的整合电容器
CN102224566B (zh) 具有交替叠层部分的整合电容器
US7994609B2 (en) Shielding for integrated capacitors
US7994610B1 (en) Integrated capacitor with tartan cross section
KR101337075B1 (ko) 집적 커패시터의 차폐

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant