JP2005109202A

JP2005109202A - 半導体集積装置

Info

Publication number: JP2005109202A
Application number: JP2003341580A
Authority: JP
Inventors: Norihisa Onishi; 教久大西; Taketoshi Shiine; 雄寿椎根; Tetsuya Ibe; 哲也伊部; Hiroshi Fujita; 浩志藤田; Naoyuki Kushitani; 直行櫛谷
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2003-09-30
Filing date: 2003-09-30
Publication date: 2005-04-21

Abstract

【課題】電磁波障害の影響を低減できる半導体集積装置を提供することを目的とする。
【解決手段】半導体基板１０上に半導体素子が形成され、半導体基板１０の表面上に形成された絶縁膜１２と、半導体素子へ外部から電力を供給するために絶縁膜１２の表面上に設けられた導電性の電源配線１４及び接地配線１６とを含み、電源配線１４及び接地配線１６の少なくとも１つが２本以上に分割され、電源配線１４及び接地配線１６の少なくとも一部が交互に配列されてなる半導体集積装置により上記課題を解決することができる。
【選択図】図２

Description

本発明は、電磁波障害の影響を低減する半導体集積装置に関する。

半導体集積装置の内部回路の動作状況に応じて電源電位や接地電位が変動することによって装置外部へ電磁波が放射される電磁波障害（EMI:Electric Magnetic Interference)が発生する。特に、近年の半導体集積装置の動作クロックの高速化に伴って、装置内部の回路からの電磁波輻射が大きくなり、電磁波障害が顕著となってきている。

また、半導体集積装置において瞬間的に大きな電力が消費されることによって電源電圧や接地電位が変動し、内部回路の動作が不安定になることがある。これらの問題を回避するために、半導体集積装置外部の電源端子と接地端子との間にコンデンサ（容量要素）を挿入する方法が用いられている。このコンデンサは一般的にバイパスコンデンサと呼ばれる。

例えば、金属配線やポリシリコン配線の配線間にダミーパターンを敷き詰めることにより半導体基板上に容量を形成し、これらを電源配線や接地配線に接続することによりバイパスコンデンサの役割を持たせる技術が開示されている（例えば、特開２００１−２０３２７２号公報）。

特開２００１−２０３２７２号公報

半導体集積装置外部にバイパスコンデンサを接続する場合、半導体集積装置が配置されるプリント基板上に別途バイパスコンデンサを配置する領域が必要とされるため、回路全体の小型化を阻害する要因となる。また、バイパスコンデンサの挿入の効果を得るためには瞬時電流が大きい箇所に挿入を行うことが望ましいが、半導体集積装置外部にバイパスコンデンサを接続する場合には一般的に電源端子と接地端子との間に挿入され、半導体集積装置内の瞬時電流が大きい箇所の電源配線と接地配線との間に選択的にバイパスコンデンサを挿入することができない。従って、電磁波障害の抑制効果を十分に発揮することができない場合がある。

たとえ、特開２００１−２０３２７２号公報に記載された発明のように、半導体集積装置内の領域にダミーパターンによる容量を形成する場合でも、ダミーパターンをバイパスコンデンサとして利用するための設計工程が必要となり、さらに半導体基板上にダミーパターンを実際に形成する工程が必要となる。

本発明は、上記従来技術の問題を鑑み、電磁波障害の影響を低減できる半導体集積装置を提供することを目的とする。

上記課題を解決できる本発明は、半導体基板上に半導体素子が形成されてなる集積回路部を有する半導体集積装置であって、前記半導体基板の表面上に形成された絶縁膜と、前記集積回路部へ外部から電力を供給するために前記集積回路部の周囲の前記絶縁膜上に設けられた導電性の電源配線及び接地配線と、を含み、前記電源配線及び前記接地配線の少なくとも１つが２本以上に分割され、前記電源配線及び前記接地配線の少なくとも一部が交互に配列されてなることを特徴とする。

ここで、上記本発明の半導体集積装置において、前記電源配線及び前記接地配線と前記半導体基板との間に生ずる配線基板間容量Ｃｇと、前記電源配線と前記接地配線との間に生ずる配線間カップリング容量Ｃｃとが第１の関係Ｃｃ＞Ｃｇを満たすことが好適である。さらに、前記電源配線及び前記接地配線の少なくとも一部の対象箇所における配線間距離Ｓ１と、当該対象箇所が設けられた前記絶縁膜の膜厚Ｈ１とが第２の関係Ｈ１＞Ｓ１を満たすことが好適である。

また、上記本発明の半導体集積装置において、前記絶縁膜上、前記電源配線上及び前記接地配線上に設けられた層間絶縁膜と、前記層間絶縁膜上に設けられた第２層目以上の導電性の電源配線及び接地配線と、を含む多層配線の構造を有し、前記第２層目以上の電源配線と前記第２層目以上の接地配線の少なくとも一部の対象箇所における配線間距離Ｓ２と、当該対象箇所が設けられた前記層間絶縁膜の膜厚Ｈ２と、が第３の関係Ｈ２＞Ｓ２を満たすことが好適である。

ここで、半導体集積回路を生産する際の微細プロセスにおいて、半導体集積回路における配線の幅Ｗと膜厚Ｔとが第４の関係Ｔ＞Ｗを満たす場合に上記第１〜第３の関係を満たす可能性が高くなる。

さらに、多層配線の少なくとも１つの異なる層間において電源配線と接地配線とが交互に積層されてなることが好適である。また、電源配線及び接地配線の幅を変化させて凹凸を持たせることも好適である。

本発明によれば、電磁波障害の影響を効果的に低減できる半導体集積装置を提供することができる。

（第１の実施の形態）
本発明の第１の実施の形態における半導体集積装置１００は、図１の装置平面図に示すように、集積回路部１０２、電源配線部１０４及び入出力セル部１０６の各領域を含んで構成される。

集積回路部１０２は、半導体基板上にプレーナ技術等を用いて形成された多数の半導体素子により構成される。集積回路部１０２の周囲には、図１に示すように、半導体集積装置の外部から集積回路部１０２へ電力を供給するための電源配線部１０４が設けられる。また、電源配線部１０４の周囲には入出力セル部１０６が設けられる。入出力セル部１０６は、集積回路部１０２へ電力を供給したり、集積回路部１０２へ必要な信号を入力したり、集積回路部１０２から信号を出力したりするために用いられる。この半導体集積装置１００は、通常金属プレート上に樹脂等でマウントされ、樹脂ケースによって全体を覆われてパッケージングされる。

電源配線部１０４は、図２の断面図に示すように、半導体基板１０の表面上を覆う絶縁膜１２と、その絶縁膜１２の表面上に設けられた電源配線１４及び接地配線１６を含んで構成される。半導体基板１０は、シリコン基板、砒化ガリウム基板等とすることができる。絶縁膜１２としては、シリコン酸化膜、シリコン窒化膜、チタン酸バリウム等の半導体集積装置に用いられる一般的な誘電材料を用いることができる。また、電源配線１４及び接地配線１６としては、アルミニウム、銅、銀、金、タングステン、モリブデン等の金属材料やポリシリコン等の半導体材料等の半導体集積装置に用いられる一般的な導電材料を用いることができる。

電源配線１４及び接地配線１６の両方又は一方は、その全長に亘って又は少なくともその一部分が２本以上に細分化される。細分化された電源配線１４及び接地配線１６は交互に所定の配線間間隔を隔てて配列される。例えば、図３の電源配線部１０４の拡大平面図に示すように、電力供給に必要な電源配線１４及び接地配線１６の両方を細い配線に分割し、集積回路部１０２の周囲に設けられる電源配線部１０４の全長に亘って交互に所定間隔を隔てて配列することが好適である。また、図４に電源配線部１０４の拡大平面図に示すように、電源配線１４及び接地配線１６の一部のみを細分化し、その細分化された領域において交互に所定間隔を隔てて配列する構造としても良い。

このように、電源配線１４又は接地配線１６を細分化して配線本数を多くし、それらを交互に並設することによって、電源配線１４と接地配線１６との間に生ずる配線間カップリング容量の総量を増加させることができる。このような構成とすることによって、電源配線部１０４の電源配線１４及び接地配線１６との間の配線間カップリング容量を半導体集積装置１００に対するバイパスコンデンサとして利用することができる。また、図５に示すように、電源配線１４及び接地配線１６と半導体基板１０との間に生ずる配線基板間容量Ｃｇ並びにフリンジ容量Ｃｆもバイパスコンデンサとして利用できる。

また、電源配線１４又は接地配線１６を分割して並べて配置する際に、分割数の増加に伴って電源配線１４と接地配線１６との配線間の間隔を狭くすることが好適である。これによって、配線間カップリング容量を増加させることができる。特に、配線間隔を配線ルールの最小値とすることにより、隣接する配線間に生ずるカップリング容量を最大限に増加させることができる。

例えば、従来の半導体集積装置において電源配線と接地配線の配線幅が１００μｍであった場合、それぞれの配線幅を１μｍに細分化して１００本とし、電源配線１４と接地配線１６の間隔を従来の１００分の１として交互に配置することによって、配線間のカップリング容量の合計を従来の約２００倍にまで増加させることができる。

ここで、図５に示すように、電源配線１４及び接地配線１６と半導体基板１０との間に生ずる配線基板間容量Ｃｇと電源配線１４と接地配線１６との間に生ずる配線間カップリング容量Ｃｃとが第１の関係Ｃｃ＞Ｃｇを満たすように電源配線１４及び接地配線１６のレイアウトを行うことが好適である。

ここで、少なくとも電源配線１４と接地配線１６とが交互に並設された領域において、電源配線１４と接地配線１６との間の配線間距離Ｓ１と半導体基板１０上に形成された絶縁膜１２の膜厚Ｈ１とが第２の関係Ｈ１＞Ｓ１を満たすように成膜を行うことが好適である。以上のように、電源配線及び接地配線の分割数を多くし、配線間隔が配線ルールの最小値に近くするほど容量は増大し、配線間隔を電源配線１４及び接地配線１６との間の容量をバイパスコンデンサの一部として置き換えることができるほどに大きくすることができる。

また、バイパスコンデンサの挿入の効果を得るためには瞬時電流が大きい箇所に挿入を行うことが望ましい。例えば、１０ＭＨｚ以上のクロック周波数に同期して動作する回路を含むロジック部付近の電源と接地との間にバイパスコンデンサを挿入すると効果が高い。従って、半導体集積装置１００にロジック部が含まれる場合には、そのロジック部の周辺において本実施の形態における電源配線１４又は接地配線１６の構成を適用することが好適である。このように、瞬時電流が大きい箇所の電源配線と接地配線とを細分化し、そこに生ずる容量をバイパスコンデンサとして利用することによって、電磁波障害の抑制効果を高めることができる。

また、図６に示すように、電源配線１４及び接地配線１６の配線を異なる幅Ｗａ，Ｗｂとして、配線幅方向に凹凸を持たせることも好適である。このとき、電源配線１４と接地配線１６の凹凸が互いに嵌合しあうように配置することによって配線間カップリング容量をより増加させることができる。

以上のように、本実施の形態によれば、電源配線と接地配線との間に従来に比べて格段に大きな容量を形成することができる。この容量は電源配線と接地配線との間のバイパスコンデンサの一部として置き換えることができ、ＥＭＩの低減に寄与することができる。

（第２の実施の形態）
上記第１の実施の形態では、半導体集積装置１００には単一の配線層として電源配線１４及び接地配線１６が設けられていた。第２の実施の形態における半導体集積装置の電源配線部は、図７の断面図に示すように、半導体基板１０の表面上を覆う絶縁膜１２ａと、その絶縁膜１２の表面上に設けられた第１層目の電源配線１４ａ及び接地配線１６ａと、絶縁膜１２ａ，電源配線１４ａ及び接地配線１６ａ上に設けられた層間絶縁膜１２ｂと、層間絶縁膜１２ｂ上に設けられた電源配線１４ｂ及び接地配線１６ｂとを含んで構成される。

ここで、第１層目の電源配線１４ａ及び接地配線１６ａと同様に、第２層目の電源配線１４ｂ及び接地配線１６ｂの両方又は一方は、その全長に亘って又は少なくともその一部分が２本以上に細分化される。細分化された電源配線１４ｂ及び接地配線１６ｂは交互に所定の配線間間隔を隔てて配列される。

このとき、図８に示すように、電源配線１４ａ，１４ｂ及び接地配線１６ａ，１６ｂと半導体基板１０との間に生ずる配線基板間容量Ｃｇ及びフリンジ容量Ｃｆと、電源配線１４ａと接地配線１６ａ及び電源配線１４ｂと接地配線１６ｂとの間に生ずる同一層内の配線間カップリング容量Ｃｃと、電源配線１４ａと接地配線１６ｂ及び電源配線１４ｂと接地配線１６ａとの間に生ずる層間の配線容量Ｃｌが発生する。これらの容量をバイパスコンデンサとして利用することができる。

上記第１の実施の形態と同様に、第２層目の電源配線１４ｂ及び第２層目の接地配線１６ｂの幅Ｗ２と膜厚Ｔ２とが第４の関係Ｔ２＞Ｗ２を満たすことが好適である。また、第２層目の電源配線１４ｂと第２層目の接地配線における配線間距離Ｓ２と、層間絶縁膜１２ｂの膜厚Ｈ２とが第３の関係Ｈ２＞Ｓ２を満たすことが好適である。このような関係を満たすことにより、電源配線１４及び接地配線１６との間の容量をバイパスコンデンサとしての役割を果たすことができる程度に大きくすることができる。

このとき、図７のように、第１層目の電源配線１４ａと第２層目の接地配線１６ｂとが同一領域に重ね合わせられ、第１層目の接地配線１６ａと第２層目の電源配線１４ｂとが同一領域に重ね合わせられるように電源配線と接地配線とを交互に積層させることも好適である。このように、電源配線と接地配線とを交互に積層させた構造とすることによって、層間の配線容量をより増加させることができる。

また、半導体集積回路を生産する際の微細プロセスにおいて、配線パターンの幅Ｗ（Ｗ１又はＷ２）と配線膜厚Ｔ（Ｔ１又はＴ２）とが第４の関係Ｔ＞Ｗ（すなわち、Ｔ１＞Ｗ１又はＴ２＞Ｗ２）を満たすようにパターンニングを行うことが好適である。このような最小ルールに則って配線を行うことによって、上記第１〜第３の関係を満たす電源配線及び接地配線を形成できる可能性が高くなる。

なお、本実施の形態では、電源配線及び接地配線を２層とした形態について説明を行ったが、さらに３層以上の多層配線構造とすることもできる。この場合も、本実施の形態と同様に、配線幅と配線膜厚との関係、配線間距離と層間絶縁膜の膜厚との関係を満たすようにすることが好ましい。また、３層目以上の層においても電源配線及び接地配線とを下の層と交互に積層させることも好ましい。

本発明の実施の形態における半導体集積装置の内部平面構造を示す図である。本発明の実施の形態における電源配線部の断面構造を示す図である。本発明の実施の形態における電源配線部の拡大断面図の一例を示す図である。本発明の実施の形態における電源配線部の拡大断面図の別例を示す図である。本発明の実施の形態における電源配線及び接地配線とで形成されるカップリング容量を説明する図である。本発明の実施の形態における電源配線及び接地配線の平面構造を示す図である。本発明の実施の形態における電源配線部の断面構造を示す図である。本発明の実施の形態における電源配線及び接地配線とで形成されるカップリング容量を説明する図である。

符号の説明

１０半導体基板、１２，１２ａ絶縁膜、１２ｂ層間絶縁膜、１４，１４ａ，１４ｂ電源配線、１６，１６ａ，１６ｂ接地配線、１００半導体集積装置、１０２集積回路部、１０４電源配線部、１０６入出力セル部。

Claims

半導体基板上に半導体素子が形成されてなる集積回路部を有する半導体集積装置であって、
前記半導体基板の表面上に形成された絶縁膜と、
前記集積回路部へ外部から電力を供給するために前記集積回路部の周囲の前記絶縁膜上に設けられた導電性の電源配線及び接地配線と、を含み、
前記電源配線及び前記接地配線の少なくとも１つが２本以上に分割され、前記電源配線及び前記接地配線の少なくとも一部が交互に配列されてなることを特徴とする半導体集積装置。
請求項１に記載の半導体集積装置において、
前記電源配線及び前記接地配線と前記半導体基板との間に生ずる配線基板間容量Ｃｇと、前記電源配線と前記接地配線との間に生ずる配線間カップリング容量Ｃｃと、が第１の関係Ｃｃ＞Ｃｇを満たすことを特徴とする半導体集積装置。
請求項１又は２に記載の半導体集積装置において、
前記電源配線及び前記接地配線の少なくとも一部の対象箇所における配線間距離Ｓ１と、当該対象箇所が設けられた前記絶縁膜の膜厚Ｈ１と、が第２の関係Ｈ１＞Ｓ１を満たすことを特徴とする半導体集積装置。
請求項１〜３のいずれか１つに記載の半導体集積装置において、
前記絶縁膜上、前記電源配線上及び前記接地配線上に設けられた層間絶縁膜と、
前記層間絶縁膜上に設けられた第２層目以上の導電性の電源配線及び接地配線と、を含む多層配線の構造を有し、
前記第２層目以上の電源配線と前記第２層目以上の接地配線の少なくとも一部の対象箇所における配線間距離Ｓ２と、当該対象箇所が設けられた前記層間絶縁膜の膜厚Ｈ２と、が第３の関係Ｈ２＞Ｓ２を満たすことを特徴とする半導体集積装置。
請求項３又は４に記載の半導体集積装置において、
半導体集積回路における配線の幅Ｗと膜厚Ｔとが第４の関係Ｔ＞Ｗを満たすことを特徴とする半導体集積装置。
請求項４に記載の半導体集積装置において、
多層配線の少なくとも１つの異なる層間において電源配線と接地配線とが交互に積層されてなることを特徴とする半導体集積装置。
請求項１〜６のいずれか１つに記載の半導体集積装置において、
電源配線及び接地配線の幅を変化させて凹凸を持たせたことを特徴とする半導体集積装置。