JP2005079700A - マイクロストリップライン構造を有する基板、マイクロストリップライン構造を有する半導体装置、及びマイクロストリップライン構造を有する基板の製造方法 - Google Patents

マイクロストリップライン構造を有する基板、マイクロストリップライン構造を有する半導体装置、及びマイクロストリップライン構造を有する基板の製造方法 Download PDF

Info

Publication number
JP2005079700A
JP2005079700A JP2003305166A JP2003305166A JP2005079700A JP 2005079700 A JP2005079700 A JP 2005079700A JP 2003305166 A JP2003305166 A JP 2003305166A JP 2003305166 A JP2003305166 A JP 2003305166A JP 2005079700 A JP2005079700 A JP 2005079700A
Authority
JP
Japan
Prior art keywords
substrate
microstrip line
line structure
structure according
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003305166A
Other languages
English (en)
Other versions
JP4148069B2 (ja
Inventor
Naoto Sasaki
直人 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003305166A priority Critical patent/JP4148069B2/ja
Priority to KR1020040065659A priority patent/KR20050022321A/ko
Priority to TW093125659A priority patent/TWI256681B/zh
Priority to US10/926,040 priority patent/US7259644B2/en
Priority to CNB200410068269XA priority patent/CN100338817C/zh
Publication of JP2005079700A publication Critical patent/JP2005079700A/ja
Application granted granted Critical
Publication of JP4148069B2 publication Critical patent/JP4148069B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/081—Microstriplines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/088—Stacked transmission lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Waveguides (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】 マイクロストリップライン構造を有するインターポーザにおける、近接する導線間での電界などによる相互影響を始めとする諸問題の解決を図ったマイクロストリップライン構造を有する基板、マイクロストリップライン構造を有する半導体装置、およびマイクロストリップライン構造を有する基板の製造方法を提供する。
【解決手段】 本発明によるマイクロストリップライン構造を有する基板１は、マイクロストリップラインを形成する信号線層７の周囲に、接地導電層５および絶縁層６からなる積層膜が配置される。また、マイクロストリップラインが形成される溝９は、非屈曲湾曲面形状を有する。そして、信号線層７は、各溝ごとに分離された構造とする。
【選択図】 図１

Description

本発明は、半導体または絶縁体である基体より成るマイクロストリップライン構造を有する基板、マイクロストリップライン構造を有する半導体装置、及びマイクロストリップライン構造を有する基板の製造方法に関わる。
従来より、半導体分野においては、プロセス技術の微細化が製品開発の重要な指標とされており、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ；大規模集積回路）の小型化、高機能化、および低消費電力などが、１チップに様々な機能を集積するＳＯＣ（Ｓｙｓｔｅｍ Ｏｎ ａ Ｃｈｉｐ）に類するプロセス技術によって実現されてきた。
しかし、ＳＯＣにおいては、製品サイクルの短期化や、それに伴う開発コストの低減化が図りにくいという問題があり、これを補完する目的で、多種多様なダイ・チップを単一のパッケージに混載するＭＣＭ（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ）による手法が用いられるようになった。ＭＣＭにおいては、開発済みのダイ・チップをそのまま流用できるため、開発期間の短期化や、開発費用の低減などのメリットがある。また、製造プロセス上の問題からＳＯＣにおいては困難とされてきた、大容量フラッシュメモリおよびＤＲＡＭなどの集積が可能となる点も、ＭＣＭの利点と言える。
近年、半導体装置を有する機器、特に携帯型の機器においては、部品の実装点数の増加に対して、実装面積の不足などによる対応の困難性が顕著となり、ＳＯＣによる実装の限界も指摘されている。
この問題に対して、例えば複数のチップを縦積みにしたスタック型のＭＣＭによって実装面積を減少させ、解決を図る傾向が強まっている。すなわち、ＭＣＭに対する認識は、ＳＯＣを補完する一手段から、半導体技術における主要な実装手法へと変わりつつある。
このＭＣＭにおいては、マイクロストリップライン構造を有するインターポーザを構成する基板が用いられる。
一方、シリコンより成る基板の表面にマイクロストリップライン構造を形成することが提案された（例えば特許文献１）。
特開平７−３３６１１４号公報（Ｆｉｇ．１，段落番号[０００６]）。
ところで、近接する２本の導線に電圧を供給する場合、その電圧が直流ならば、あるいは交流であっても周波数が低ければ、その２本の導線が持つ抵抗による影響のみが、相互の導線およびその内部の電流に及ぼされるのに対し、交流電流において周波数がマイクロ波帯に入ると、導線自身のインダクタンスや導線間のキャパシタンスに起因する電界によっても相互の影響が生じるようになる。
この問題は、マイクロ波が、その周波数の高さに起因して、一般に表皮効果と呼称される、導体の内部よりも表面付近を集中的に流れる性質によって、一層その影響が大となる。
したがって、マイクロストリップライン構造を有する基板においては、各配線における相互影響は一般的な基板におけるよりも生じやすく、結果的にこの基板を有する半導体装置全体の動作にまでも支障がきたされるおそれがある。
したがって、一般にＭＣＭを作製する場合には、ＳＯＣに比べて配線が長大化する傾向もあることを鑑みても、特に基板がインターポーザのような各配線間の距離に余裕を持たせることが難しいものである場合には、各配線間の相互影響を可能な限り低減することが望ましい。
さらに、基板に断面が矩形の溝をきってマイクロストリップライン構造の配線部を形成する試みもなされているが、この構成によるマイクロストリップライン構造は、カバレジの悪さによる絶縁層や導電層などの層間密着性、各層における欠陥やそれに起因するリークの発生が問題となる。
本発明の目的は、上述したマイクロストリップラインを有する基板と、その基板をインターポーザとして有する半導体装置における諸問題の解決を図るものである。
本発明によるマイクロストリップライン構造を有する基板は、基板を構成する基体の少なくとも一主面に、目的とするマイクロストリップラインのパターンに対応する、非屈曲湾曲面の内面形状を有する溝を有し、溝の内面形状に沿って、接地導電層と絶縁層とを有する積層膜が成膜され、積層膜上に、上記マイクロストリップラインを構成する信号線層が形成され、信号線層が、各溝ごとに分離された構成を有することを特徴とするものである。
なお、非屈曲湾曲面とは、曲率が連続的に変化する曲面であればよく、本発明においては、曲面の曲率が必ずしも一定でなくとも良い。
また、本発明によるマイクロストリップライン構造を有する基板においては、上述の基体が半導体もしくは絶縁体である構成をとり得るものであり、基体が絶縁体である場合には、半導体と一体に形成され得るものである。
そして、上述の積層膜は、絶縁層を複数有して成り得る。
本発明によるマイクロストリップライン構造を有する半導体装置は、その基板を構成する基体の少なくとも一主面に、目的とするマイクロストリップラインのパターンに対応する、非屈曲湾曲面の内面形状を有する溝を有し、溝の内面形状に沿って、接地導電層と絶縁層とを有する積層膜が成膜され、この積層膜上に、マイクロストリップラインを構成する信号線層が形成され、信号線層が、各溝ごとに分離された構成を有することを特徴とするものである。
また、本発明によるマイクロストリップライン構造を有する半導体装置においては、上述の基体が半導体もしくは絶縁体である構成をとり得るものであり、基体が絶縁体である場合には、半導体と一体に形成され得るものである。
そして、上述の積層膜は、絶縁層を複数有して成り得る。
そして、本発明によるマイクロストリップライン構造を有する半導体装置においては、半導体装置は例えばメインボード基板とインターポーザ基板といった複数の基板から成る構成をとり得るものであり、上述の基体が、これらメインボード基板またはインターポーザ基板の少なくともいずれか一方を構成する基体とすることができる。
また、本発明によるマイクロストリップライン構造を有する基板の製造方法は、基板を構成する基体の少なくとも一主面に、目的とするマイクロストリップラインのパターンに対応して非屈曲湾曲面の内面形状を有する溝を形成する溝形成工程と、この溝の内面形状に沿って、接地導電層と絶縁層とを有する積層膜を成膜する積層成膜工程と、この積層膜上に信号線層を形成する工程とを有し、信号線層を、各溝ごとに分離することを特徴とするものである。
また、本発明によるマイクロストリップライン構造を有する基板においては、上述の基体が半導体もしくは絶縁体である構成をとり得るものであり、基体が絶縁体である場合には、半導体と一体に形成され得るものである。
そして、上述の積層膜は、絶縁層を複数有して成り得る。
本発明によるマイクロストリップライン構造を有する基板においては、半導体の基体を有して成ることから、半導体製造技術を用いることが可能となり、微細加工を容易に行うことができ、本発明によるマイクロストリップライン構造を有する半導体装置においては、容易に高集積化が図られるものである。
本発明によるマイクロストリップライン構造を有する基板においては、信号線層が基板に埋め込まれ、なおかつ信号線層が絶縁層および接地導電層から成る積層膜によって囲まれた構造を有することから、近接する複数の導線間における、各配線の電界に由来する相互影響の低減が図られる。
したがって、本発明によるマイクロストリップライン構造を有する半導体装置においては、高速動作が可能となるものである。
さらに、本発明によるマイクロストリップライン構造を有する基板においては、絶縁体基体を用いる場合に、半導体基体と一体として形成されることから、本発明によるマイクロストリップライン構造を有する半導体装置においては、基板の機械的および物理的強度の低下の防止が図られる。
本発明によるマイクロストリップライン構造を有する基板においては、半導体の基体を有して成ることから、半導体製造技術を用いることが可能となり、微細加工を容易に行うことができることから、本発明によるマイクロストリップライン構造を有する半導体装置においては、容易に高集積化が図られるものである。
さらに、本発明によるマイクロストリップライン構造を有する基板においては、複数の配線における接地導電層が共通化された構造とすることができることから、各溝内の接地導電層に対して個別に接地電位を与える必要がない。
本発明によるマイクロストリップライン構造を有する基板の製造方法によれば、マイクロストリップラインが形成される溝の形状を、例えば半円筒型の曲面構造とすることにより、カバレジの改善が図られ、絶縁層や導電層などの各層間の密着性の向上が図られる。したがって、各層における断線の回避が図られるなど、本発明構成によれば、重要かつ多くの効果をもたらすことができるものである。
以下、本発明によるマイクロストリップライン構造を有する基板、マイクロストリップライン構造を有する半導体装置およびマイクロストリップライン構造を有する基板の製造方法の実施の形態例を説明するが、本発明は、この実施の形態例に限定されるものでないことは言うまでもない。
まず、本発明によるマイクロストリップライン構造を有する基板の実施の形態例を、その製造方法の実施の形態例とともに、図面を参照して説明する。
図１および図２を参照して、本発明によるマイクロストリップライン構造を有する基板の第１の実施の形態例を、その製造方法の実施の形態例とともに説明する。
〔第１の実施の形態例〕
この実施の形態例においては、本発明によるマイクロストリップライン構造を有する基板１は、例えば図１にその概略断面図を示すように、半導体基体２ａ例えばシリコンインターポーザを構成するシリコン基体から成り、この半導体基体２ａに形成された例えば断面半円の非屈曲湾曲面を有する溝９内に、絶縁層４と、接地導電層５と、絶縁層６と、信号線層７とを有する配線８が配された構造を有する。
この例における基板１の製造方法の実施の形態例について、図２を参照して説明する。
図２Ａに示すように、まず例えばシリコンよりなる半導体基体２ａを用意する。この基体２ａの一主面に、リソグラフィーにより、溝形成用のエッチングマスクとなる、目的とするマイクロストリップラインのパターンに対応する開口を有するレジスト３を形成する。
そして、半導体基体２ａの表面において、レジスト３の開口を通じて、例えばプラズマエッチングによる等方性エッチングを行って、例えば断面半円筒状の非屈曲湾曲面溝９を形成する溝形成工程を行う。
次に、図２Ｂに示すように、このプラズマエッチングにより形成した曲面溝９の内部に、この溝９の内面形状に沿って、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により例えばＳｉＯよりなる絶縁層４を、例えば１００ｎｍの厚さに形成する。更に、その上に例えばＡｌＣｕよりなる接地導電層５を、スパッタにより、例えば５０ｎｍの厚さをに形成する。
その後、図示しないが、表面平坦化のレジストを塗布（図示せず）し、表面からＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によって平坦研磨して、各溝間上に存在する接地導電層５を研磨除去して、各溝９内の接地配線層５を分離し、その後、レジスト剥離液によって、レジストを除去する。
これにより、図２Ｃに示すように、半導体基体２ａの表面における多数の曲面溝９の内部にのみ、絶縁層４および接地導電層５を形成する。
続いて、図示しないが、半導体基体２ａの表面における多数の曲面溝９の内部に、絶縁層４および接地導電層５に続いて、例えばプラズマＣＶＤにより、絶縁層６を例えば１００ｎｍの厚さを以って形成し、接地導電層５と絶縁層６とによる積層膜を形成する積層成膜工程を行う。
その後、スパッタにより例えばＡｌＣｕからなる信号線層７を全面的に形成し、同様に平坦化のレジストの塗布およびＣＭＰ処理を行うことにより、図１に示すような、各溝９内の配線８を相互に分離する工程を行う。このようにして、本発明によるマイクロストリップライン構造を有する基板１を作製する。
次に、本発明によるマイクロストリップライン構造を有する基板の第２の実施の形態例を、その実施の形態例とともに、図３および図４を参照して説明する。
なお、図３および図４において、図１および図２と共通する構成要素については、重複説明を避けるために同一の番号を付して示してある。
〔第２の実施の形態例〕
この実施の形態例においては、本発明によるマイクロストリップライン構造を有する基板１は、例えば図３にその概略断面図を示すように、半導体基体２ａおよび絶縁体基体２ｂから成り、絶縁体基体２ｂに形成された、例えば断面半円の非屈曲湾曲面を有する溝９内に、接地導電層５と、絶縁層６と、信号線層７とから成る配線８が配された構造を有する。
この例における基板１の製造方法の実施の形態例について、図４を参照して説明する。 図４Ａに示すように、まず、例えばシリコンよりなる半導体基体２ａを用意する。そして、この半導体基体２ａの例えば一主面に、例えばＣＶＤによりＳｉＯよりなる低誘電率の絶縁体基体２ｂを形成し、その後、絶縁体基体２ｂの例えば一主面に、リソグラフィー技術により、目的とするマイクロストリップラインのパターンに対応する開口を有する溝形成用のエッチングマスクとなるレジスト３を形成する。
そして、絶縁体基体２ｂの表面において、レジスト３の開口を通じて、例えばプラズマエッチングによる等方性エッチングを行って、例えば断面半円筒状の非屈曲湾曲面溝９を形成する溝形成工程を行う。
次に、図４Ｂに示すように、このプラズマエッチングにより形成した曲面溝９の内部に、例えばＡｌＣｕよりなる接地導電層５を、スパッタにより、例えば５０ｎｍの厚さに形成する。
続いて、図４Ｃに示すように絶縁体基体２ｂの表面における多数の曲面溝９の内部に、溝の内面形状に沿って、接地導電層５に続いて、プラズマＣＶＤにより絶縁層６を例えば１００ｎｍの厚さに形成し、接地導電層５と絶縁層６とによる積層膜を形成する積層成膜工程を行う。
その後、スパッタにより例えばＡｌＣｕからなる信号線層７を全面的に形成する。
その後、表面平坦化のレジストを塗布（図示せず）し、表面からＣＭＰによって平坦研磨して、各溝間上に存在する接地導電層５および信号線層７を研磨除去して、各溝内の接地導電層５および信号線層７を分離した後、レジスト剥離液によって、レジストを除去する。これにより、図３に示すような、各溝９内の配線８を相互に分離する工程を行う。 このようにして、本発明によるマイクロストリップライン構造を有する基板１を作製する。
〔第３の実施の形態例〕
この実施の形態例においては、本発明によるマイクロストリップライン構造を有する基板１は、例えば図５にその概略断面図を示すように、半導体基体２ａ例えばシリコンインターポーザを構成するシリコン基体から成り、この半導体基体２ａに形成された例えば断面半円の非屈曲湾曲面を有する溝９内に、絶縁層４と、接地導電層５と、絶縁層６と、信号線層７とを有する配線８が配された構造を有する。
上述の第１の実施の形態例においては各溝９間の接地導電層５を相互に分離させた場合を説明したが、この接地導電層５は、この第３の実施の形態例において説明するように相互に連結した構造とすることができる。
この例における基板１の製造方法の実施の形態例について、図６を参照して説明する。
図６Ａに示すように、まず例えばシリコンよりなる半導体基体２ａを用意する。この基体２ａの一主面に、リソグラフィーにより、溝形成用のエッチングマスクとなるレジスト３を形成する。
そして、半導体基体２ａの表面において、レジスト３の開口を通じて、例えばプラズマエッチングによる等方性エッチングを行って、例えば断面半円筒状の非屈曲湾曲面溝９を形成する溝形成工程を行う。
次に、図６Ｂに示すように、このプラズマエッチングにより形成した曲面溝９の内部に、この溝９の内面形状に沿って、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により例えばＳｉＯよりなる絶縁層４を、例えば１００ｎｍの厚さに形成する。更に、その上に例えばＡｌＣｕよりなる接地導電層５を、スパッタにより、例えば５０ｎｍの厚さに形成する。
続いて、図示しないが、半導体基体２ａの表面における多数の曲面溝の内部に、絶縁層４および接地導電層５に続いて、例えばプラズマＣＶＤにより、絶縁層６を例えば１００ｎｍの厚さを以って形成し、接地導電層５と絶縁層６とによる積層膜を形成する積層成膜工程を行う。
その後、スパッタにより例えばＡｌＣｕからなる信号線層７を全面的に形成し、平坦化のレジストの塗布およびＣＭＰ処理を行うことにより、図５に示すような、各溝９内の信号線層７を相互に分離する工程を行う。このようにして、本発明によるマイクロストリップライン構造を有する基板１を作製する。
〔第４の実施の形態例〕
この実施の形態例においては、本発明によるマイクロストリップライン構造を有する基板１は、例えば図７にその概略断面図を示すように、半導体基体２ａおよび絶縁体基体２ｂから成り、絶縁体基体２ｂに形成された、例えば断面半円の非屈曲湾曲面を有する溝９内に、接地導電層５と、絶縁層６と、信号線層７とから成る配線８が配された構造を有する。
この例における基板１の製造方法の実施の形態例について、図８を参照して説明する。
図８Ａに示すように、まず、例えばシリコンよりなる半導体基体２ａを用意する。そして、この半導体基体２ａの例えば一主面に、例えばＣＶＤによりＳｉＯよりなる低誘電率の絶縁体基体２ｂを形成し、その後、絶縁体基体２ｂの例えば一主面に、リソグラフィー技術により、目的とするマイクロストリップラインのパターンに対応する開口を有する溝形成用のエッチングマスクとなるレジスト３を形成する。
そして、絶縁体基体２ｂの表面において、レジスト３の開口を通じて、例えばプラズマエッチングによる等方性エッチングを行って、例えば断面半円筒状の非屈曲湾曲面溝９を形成する溝形成工程を行う。
次に、図８Ｂに示すように、このプラズマエッチングにより形成した曲面溝９の内部に、例えばＡｌＣｕよりなる接地導電層５を、スパッタにより、例えば５０ｎｍの厚さに形成する。
続いて、図８Ｃに示すように絶縁体基体２ｂの表面における多数の曲面溝９の内部に、溝の内面形状に沿って、接地導電層５に続いて、プラズマＣＶＤにより絶縁層６を例えば１００ｎｍの厚さに形成し、接地導電層５と絶縁層６とによる積層膜を形成する積層成膜工程を行う。
その後、スパッタにより例えばＡｌＣｕからなる信号線層７を全面的に形成する。
その後、表面平坦化のレジストを塗布（図示せず）し、表面からＣＭＰによって平坦研磨して、各溝間上に存在する信号線層７を研磨除去して、各溝内の信号線層７を分離した後、レジスト剥離液によって、レジストを除去する。これにより、図７に示すような、各溝９内の信号線層７を相互に分離する工程を行う。 このようにして、本発明によるマイクロストリップライン構造を有する基板１を作製する。
なお、本発明によるマイクロストリップライン構造を有する基板においては、工程および目的とする基板構成の内容に応じて、ＣＭＰを含めた各工程は適宜行い得る。
次に、上述のマイクロストリップライン構造を有する基板から成る、マイクロストリップライン構造を有する半導体装置の実施の形態例について、図９〜図１１を参照して説明する。
このマイクロストリップライン構造を有する半導体装置２１は、図９にその概略構成図を示すように、マイクロストリップライン構造を有する基板１を有し、また、複数の半導体チップ、例えば一般にメモリと呼称される内部記憶装置２２と、例えばＣＰＵ（中央演算処理装置）２３と、例えばＲＦ（高周波）回路２４とを有する。
内部記憶装置２２と、ＣＰＵ２３と、ＲＦ回路２４とが、基板１に形成されたマイクロストリップライン構造による配線８により、電気的に相互に連結される。
そして、本発明による半導体装置２１内における基板１を、例えば上述したシリコンインターポーザとし、多層配線構造を有する半導体装置においても、マイクロストリップライン構造を有する構成がとられ得る。
この、本発明によるマイクロストリップライン構造を有する半導体装置の形成および構造の第１および第２の実施の形態例について、図１０および図１１を参照して、その製造方法と共に説明する。
〔第１の実施の形態〕
この実施の形態例においては、まず、本発明によるマイクロストリップライン構造を有する基板面に、その全面に渡って、図１０Ａに示すように、例えばプラズマＣＶＤによってＳｉＮから成る保護膜１１を形成する。
この場合、例えば図１で説明したマイクロストリップライン構造を有する基板１において、その配線８の所定部に、図６Ｂに示すように、配線８と同時に形成された幅広の所謂パッド部８ａが形成されている。
この構造において、保護膜１１のパッド部８ａ上に、バンプ形成のために保護膜１１に開口１１ａをあけ、この開口１１ａを通じて例えばＴｉ／Ｃｕ系よりなるバリアメタル層すなわち第１バンプ形成層１２をスパッタにより、例えばＮｉよりなる第２バンプ形成層１３を鍍金により、それぞれ形成する。
その後、第２バンプ形成層１３上に、例えばＳｎ／Ａｇ系よりなる第３バンプ形成層１４を鍍金により形成し、リフローによって第３バンプ形成層１４の肩部をなだらかな凸面として、図１０Ｂに示すようにバンプ１５を形成する。
そして、図９のＸ−Ｘ´における概略断面図である図１０Ｃに示すように、配線８とバンプ１５とを介して、内部記憶装置２２あるいは高周波ＲＦ回路２４を基板１上に配して、半導体装置２１を形成するものである。
〔第２の実施の形態〕
この実施の形態例においては、まず、本発明によるマイクロストリップライン構造を有する基板面に、その全面に渡って、図１１Ａに示すように、例えばプラズマＣＶＤによってＳｉＮから成る保護膜１１を形成する。
この場合、例えば図３で説明したマイクロストリップライン構造を有する基板１において、その配線８の所定部に、図７Ｂに示すように、配線８と同時に形成された幅広の所謂パッド部８ａが形成されている。
この構造において、保護膜１１のパッド部８ａ上に、バンプ形成のために保護膜１１に開口１１ａをあけ、この開口１１ａを通じて例えばＴｉ／Ｃｕ系よりなるバリアメタル層すなわち第１バンプ形成層１２をスパッタにより、例えばＮｉよりなる第２バンプ形成層１３を鍍金により、それぞれ形成する。
その後、第２バンプ形成層１３上に、例えばＳｎ／Ａｇ系よりなる第３バンプ形成層１４を鍍金により形成し、リフローによって第３バンプ形成層１４の肩部をなだらかな凸面として、図１１Ｂに示すようにバンプ１５を形成する。
そして、図９のＸ−Ｘ´における概略断面図である図１１Ｃに示すように、配線８とバンプ１５とを介して、内部記憶装置２２あるいは高周波ＲＦ回路２４を基板１の上に配して、半導体装置２１を形成するものである。
以上、本発明によるマイクロストリップライン構造を有する半導体装置の実施の形態例を説明したが、本発明によるマイクロストリップライン構造を有する半導体装置は、この実施の形態例に限られるものではなく、種々の変更および変形をなされ得ることは言うまでもない。
例えば、図１２及び図１３にその概略断面図を示すように、マイクロストリップライン構造を有する基板の第３及び第４の実施の形態例における基板１、すなわち図５及び図７に示した、各溝９内の接地導電層５が相互に連結された構造を有する基板１の基板面に、その全面に渡って例えばプラズマＣＶＤによってＳｉＮから成る保護膜１１が形成されて構成される装置とすることもできる。
また、本発明によるマイクロストリップライン構造を有する基板およびマイクロストリップライン構造を有する基板の製造方法は、この実施の形態例に限られるものではなく、種々の変更および変形をなされ得ることは言うまでもない。
例えば、本発明によるマイクロストリップライン構造を有する基板においては、例えば半導体基体２ａまたは絶縁体基体２ｂに形成される溝の形状は、必ずしも曲率一定の曲面に限られるものではなく、その曲率が連続的に変化する、オーバル形あるいは楕円形などの非屈曲湾曲面であれば良い。
また、接地導電層と絶縁層とから成る積層膜は、用途および必要に応じて、絶縁層を複数有する構成とすることができるものである。
例えば、図１４Ａおよび図１４Ｂに示すように、マイクロストリップライン構造を有する基板において、絶縁層４および絶縁層６に加え、基板上の全面に渡って絶縁層３１を、所望の厚さ及び形状を以って配する構成とすることもできるものである。
本発明によるマイクロストリップライン構造を有する基板の一例の概略横断面図である。 本発明によるマイクロストリップライン構造を有する基板の一例における、一製造工程における概略断面図である。 本発明によるマイクロストリップライン構造を有する基板の一例の概略横断面図である。 本発明によるマイクロストリップライン構造を有する基板の一例における、一製造工程における概略断面図である。 本発明によるマイクロストリップライン構造を有する基板の一例の概略横断面図である。 本発明によるマイクロストリップライン構造を有する基板の一例における、一製造工程における概略断面図である。 本発明によるマイクロストリップライン構造を有する基板の一例の概略横断面図である。 本発明によるマイクロストリップライン構造を有する基板の一例における、一製造工程における概略断面図である。 本発明によるマイクロストリップライン構造を有する半導体装置の一例の概略上面図である。 本発明によるマイクロストリップライン構造を有する半導体装置の一例の構造を示す概略断面図である。 本発明によるマイクロストリップライン構造を有する半導体装置の一例の構造を示す概略断面図である。 本発明によるマイクロストリップライン構造を有する半導体装置の一例の製造の一工程における概略断面図である。 本発明によるマイクロストリップライン構造を有する半導体装置の一例の製造の一工程における概略断面図である。 本発明によるマイクロストリップライン構造を有する基板の一例の概略横断面図である。
符号の説明
１・・・基板、２ａ・・・半導体基体、２ｂ・・・絶縁体基体、３・・・レジスト、４・・・絶縁層、５・・・接地導電層、６・・・絶縁層、７・・・信号線層、８・・・配線、８ａ・・・パッド部、９・・・溝、１１・・・保護膜、１１ａ・・・開口、１２・・・第１バンプ形成層、１３・・・第２バンプ形成層、１４・・・第３バンプ形成層、１５・・・バンプ、２１・・・半導体装置、２１ａ・・半導体装置要部、２２・・・内部記憶装置、２３・・・中央演算処理装置、２４・・・高周波ＲＦ回路、３１・・・絶縁層

Claims (16)

  1. マイクロストリップライン構造を有する基板であって、
    該基板を構成する基体の少なくとも一主面に、目的とするマイクロストリップラインのパターンに対応する、非屈曲湾曲面の内面形状を有する溝を有し、
    該溝の内面形状に沿って、接地導電層と絶縁層とを有する積層膜が成膜され、
    該積層膜上に、上記マイクロストリップラインを構成する信号線層が形成され、
    上記信号線層が、各上記溝ごとに分離された構成を有することを特徴とするマイクロストリップライン構造を有する基板。
  2. 上記基体が半導体であることを特徴とする請求項１に記載のマイクロストリップライン構造を有する基板。
  3. 上記基体が絶縁体であることを特徴とする請求項１に記載のマイクロストリップライン構造を有する基板。
  4. 上記絶縁体が、半導体と一体に形成されることを特徴とする請求項３に記載のマイクロストリップライン構造を有する基板。
  5. 上記積層膜が、絶縁層を複数有して成ることを特徴とする請求項１に記載のマイクロストリップライン構造を有する基板。
  6. マイクロストリップライン構造を有する半導体装置であって、
    該半導体装置の基板を構成する基体の少なくとも一主面に、目的とするマイクロストリップラインのパターンに対応する、非屈曲湾曲面の内面形状を有する溝を有し、
    該溝の内面形状に沿って、接地導電層と絶縁層とを有する積層膜が成膜され、該積層膜上に、上記マイクロストリップラインを構成する信号線層が形成され、
    上記信号線層が、各上記溝ごとに分離された構成を有することを特徴とするマイクロストリップライン構造を有する半導体装置。
  7. 上記基体が半導体であることを特徴とする請求項６に記載のマイクロストリップライン構造を有する半導体装置。
  8. 上記基体が絶縁体であることを特徴とする請求項６に記載のマイクロストリップライン構造を有する半導体装置。
  9. 上記絶縁体が、半導体と一体に形成されることを特徴とする請求項８に記載のマイクロストリップライン構造を有する半導体装置。
  10. 上記積層膜が、絶縁層を複数有して成ることを特徴とする請求項６に記載のマイクロストリップライン構造を有する半導体装置。
  11. 上記半導体装置が、メインボード基板とインターポーザ基板とから成る半導体装置であって、
    上記基体が、上記メインボード基板または上記インターポーザ基板の少なくともいずれか一方を構成する基体であることを特徴とする請求項６に記載のマイクロストリップライン構造を有する半導体装置。
  12. マイクロストリップライン構造を有する基板の製造方法であって、
    上記基板を構成する基体の少なくとも一主面に、目的とするマイクロストリップラインのパターンに対応して、非屈曲湾曲面の内面形状を有する溝を形成する溝形成工程と、
    該溝の内面形状に沿って、接地導電層と絶縁層とを有する積層膜を成膜する積層成膜工程と、
    該積層膜上に信号線層を形成する工程とを有し、
    上記信号線層を、各上記溝ごとに分離することを特徴とするマイクロストリップライン構造を有する基板の製造方法。
  13. 上記基体が半導体であることを特徴とする請求項１２に記載のマイクロストリップライン構造を有する基板の製造方法。
  14. 上記基体が絶縁体であることを特徴とする請求項１２に記載のマイクロストリップライン構造を有する基板の製造方法。
  15. 上記絶縁体を、半導体と一体に形成する工程を有することを特徴とする請求項１４に記載のマイクロストリップライン構造を有する基板の製造方法。
  16. 上記積層成膜工程において、絶縁層を複数形成することを特徴とする請求項１２に記載のマイクロストリップライン構造を有する基板の製造方法。
JP2003305166A 2003-08-28 2003-08-28 マイクロストリップライン構造を有する基板、マイクロストリップライン構造を有する半導体装置、及びマイクロストリップライン構造を有する基板の製造方法 Expired - Fee Related JP4148069B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003305166A JP4148069B2 (ja) 2003-08-28 2003-08-28 マイクロストリップライン構造を有する基板、マイクロストリップライン構造を有する半導体装置、及びマイクロストリップライン構造を有する基板の製造方法
KR1020040065659A KR20050022321A (ko) 2003-08-28 2004-08-20 마이크로 스트립 라인 구조를 가지는 기판, 마이크로스트립 라인 구조를 가지는 반도체 장치, 및 마이크로스트립 라인 구조를 가지는 기판의 제조 방법
TW093125659A TWI256681B (en) 2003-08-28 2004-08-26 Substrate having microstrip line structure, semiconductor device having microstrip line structure, and manufacturing method of substrate having microstrip line structure
US10/926,040 US7259644B2 (en) 2003-08-28 2004-08-26 Substrate having microstrip line structure, semiconductor device having microstrip line structure, and manufacturing method of substrate having microstrip line structure
CNB200410068269XA CN100338817C (zh) 2003-08-28 2004-08-27 具有微带线结构的衬底及其制作方法和具有微带线结构的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003305166A JP4148069B2 (ja) 2003-08-28 2003-08-28 マイクロストリップライン構造を有する基板、マイクロストリップライン構造を有する半導体装置、及びマイクロストリップライン構造を有する基板の製造方法

Publications (2)

Publication Number Publication Date
JP2005079700A true JP2005079700A (ja) 2005-03-24
JP4148069B2 JP4148069B2 (ja) 2008-09-10

Family

ID=34214047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003305166A Expired - Fee Related JP4148069B2 (ja) 2003-08-28 2003-08-28 マイクロストリップライン構造を有する基板、マイクロストリップライン構造を有する半導体装置、及びマイクロストリップライン構造を有する基板の製造方法

Country Status (5)

Country Link
US (1) US7259644B2 (ja)
JP (1) JP4148069B2 (ja)
KR (1) KR20050022321A (ja)
CN (1) CN100338817C (ja)
TW (1) TWI256681B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166476A (ja) * 2006-12-28 2008-07-17 Fuji Electric Device Technology Co Ltd 薄膜トランスおよびその製造方法
WO2011108562A1 (ja) * 2010-03-02 2011-09-09 独立行政法人物質・材料研究機構 電磁波共振器とその製造方法、およびそれを用いた電磁波発生素子
JP2014013333A (ja) * 2012-07-05 2014-01-23 National Institute For Materials Science 電磁波共振器、電磁波発生素子及びそれらの製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7889031B2 (en) * 2004-11-24 2011-02-15 Banpil Photonics, Inc. High-speed electrical interconnects and method of manufacturing
JP4912960B2 (ja) * 2007-06-06 2012-04-11 日本メクトロン株式会社 プリント配線板
KR101358925B1 (ko) * 2007-10-18 2014-02-06 삼성전자주식회사 인터포저 및 이를 갖는 프로브 카드
US9178256B2 (en) 2012-04-19 2015-11-03 Qualcomm Mems Technologies, Inc. Isotropically-etched cavities for evanescent-mode electromagnetic-wave cavity resonators
US8884725B2 (en) 2012-04-19 2014-11-11 Qualcomm Mems Technologies, Inc. In-plane resonator structures for evanescent-mode electromagnetic-wave cavity resonators
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8802504B1 (en) 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
JP7155930B2 (ja) * 2018-11-20 2022-10-19 トヨタ自動車株式会社 ハイブリッド車両の制御システム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3982271A (en) * 1975-02-07 1976-09-21 Rca Corporation Heat spreader and low parasitic transistor mounting
US5075655A (en) * 1989-12-01 1991-12-24 The United States Of America As Represented By The Secretary Of The Navy Ultra-low-loss strip-type transmission lines, formed of bonded substrate layers
US5510758A (en) * 1993-04-07 1996-04-23 Matsushita Electric Industrial Co., Ltd. Multilayer microstrip wiring board with a semiconductor device mounted thereon via bumps
US5519363A (en) 1994-05-31 1996-05-21 The Whitaker Corporation Controlled impedance lines connected to optoelectronic devices
JP3141692B2 (ja) * 1994-08-11 2001-03-05 松下電器産業株式会社 ミリ波用検波器
JPH08125412A (ja) * 1994-10-19 1996-05-17 Mitsubishi Electric Corp 伝送線路，及びその製造方法
US6847066B2 (en) * 2000-08-11 2005-01-25 Oki Electric Industry Co., Ltd. Semiconductor device
US6720245B2 (en) * 2000-09-07 2004-04-13 Interuniversitair Microelektronica Centrum (Imec) Method of fabrication and device for electromagnetic-shielding structures in a damascene-based interconnect scheme

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166476A (ja) * 2006-12-28 2008-07-17 Fuji Electric Device Technology Co Ltd 薄膜トランスおよびその製造方法
WO2011108562A1 (ja) * 2010-03-02 2011-09-09 独立行政法人物質・材料研究機構 電磁波共振器とその製造方法、およびそれを用いた電磁波発生素子
US8872503B2 (en) 2010-03-02 2014-10-28 National Institute For Materials Science Electromagnetic wave resonator and its fabrication process as well as electromagnetic wave generator
JP2014013333A (ja) * 2012-07-05 2014-01-23 National Institute For Materials Science 電磁波共振器、電磁波発生素子及びそれらの製造方法

Also Published As

Publication number Publication date
CN1591967A (zh) 2005-03-09
TW200520057A (en) 2005-06-16
CN100338817C (zh) 2007-09-19
KR20050022321A (ko) 2005-03-07
TWI256681B (en) 2006-06-11
US20050046524A1 (en) 2005-03-03
JP4148069B2 (ja) 2008-09-10
US7259644B2 (en) 2007-08-21

Similar Documents

Publication Publication Date Title
US10553538B2 (en) Semiconductor package having a variable redistribution layer thickness
US8866258B2 (en) Interposer structure with passive component and method for fabricating same
US8971014B2 (en) Protection structure for metal-oxide-metal capacitor
US7282419B2 (en) Thin-film capacitor device, mounting module for the same, and method for fabricating the same
JP2005175434A (ja) 集積回路内に形成されたインダクタ
JP2006191050A (ja) インダクター及びインダクター形成方法
TWI292676B (en) Method of providing multiple voltages, method for forming thin film capacitor, semiconductor apparatus, communication system and computer system
JP4148069B2 (ja) マイクロストリップライン構造を有する基板、マイクロストリップライン構造を有する半導体装置、及びマイクロストリップライン構造を有する基板の製造方法
TWI652514B (zh) 波導結構以及其製作方法
JP2006196668A (ja) 半導体装置及びその製造方法
TW200929475A (en) Interposer and method for manufacturing interposer
US10475878B2 (en) BEOL capacitor through airgap metallization
CN105575945A (zh) 一种mom电容及其制作方法
KR100881488B1 (ko) Ｍｉｍ 캐패시터를 갖는 반도체 소자 및 그의 제조방법
JP2002261100A (ja) 半導体装置及びその製造方法
US6830984B2 (en) Thick traces from multiple damascene layers
TW202002225A (zh) 配線基板及半導體裝置
US20210167007A1 (en) Redistribution structure and semiconductor package including the same
KR100577527B1 (ko) 고주파 소자 및 그 제조 방법
JP2007081267A (ja) 半導体装置およびその製造方法
JP2004235586A (ja) 半導体装置
JP2009218526A (ja) クロック配線構造、半導体装置、及び半導体装置の製造方法
US20210143056A1 (en) Spacer-based conductor cut
JP2004260141A (ja) 集積回路ボンディングパッド及びその形成方法
US20120295404A1 (en) Method of manufacturing semiconductor package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080603

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080616

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees