DE10303738B4 - Speicherkondensator und Speicherzellenanordnung - Google Patents

Speicherkondensator und Speicherzellenanordnung Download PDF

Info

Publication number
DE10303738B4
DE10303738B4 DE10303738A DE10303738A DE10303738B4 DE 10303738 B4 DE10303738 B4 DE 10303738B4 DE 10303738 A DE10303738 A DE 10303738A DE 10303738 A DE10303738 A DE 10303738A DE 10303738 B4 DE10303738 B4 DE 10303738B4
Authority
DE
Germany
Prior art keywords
electrodes
storage capacitor
electrode
metal parts
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10303738A
Other languages
English (en)
Other versions
DE10303738A1 (de
Inventor
Georg Georgakos
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10303738A priority Critical patent/DE10303738B4/de
Priority to US10/766,689 priority patent/US7027287B2/en
Publication of DE10303738A1 publication Critical patent/DE10303738A1/de
Application granted granted Critical
Publication of DE10303738B4 publication Critical patent/DE10303738B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Speicherkondensator,
mit mindestens einer ersten Elektrode (1), welche durch eine Säule aus mehreren voneinander beabstandeten Metallteilen (5) und jeweils zwei dieser Metallteile verbindenden Kontaktelementen (6) gebildet ist, und
mit zweiten Elektroden (2), welche jeweils durch eine Säule aus mehreren voneinander beabstandeten Metallteilen (5) und jeweils zwei dieser Metallteile verbindenden Kontaktelementen (6) gebildet sind,
wobei die zweiten Elektroden (2) benachbart zu der mindestens einen ersten Elektrode (1) und um die mindestens eine erste Elektrode (1) herum derart angeordnet sind, dass dazwischen eine laterale Kapazität ausgebildet ist,
dadurch gekennzeichnet,
dass die zweiten Elektroden (2) in Form eines Sechsecks um die mindestens eine erste Elektrode (1) herum angeordnet sind.

Description

  • Die vorliegende Erfindung betrifft einen Speicherkondensator, wie er insbesondere für 1T-, 2T- und 3T-Speicherzellen beispielsweise bei System-on-Chip-Anwendungen eingesetzt werden kann, der eine möglichst große Kapazität mit geringem Flächenaufwand realisiert.
  • Bei dynamischen RAM-Speichern wird die von einer Speicherzelle zu speichernde Information in der Regel auf einem Kondensator gehalten, der Speicherkondensator genannt wird. Bei System-on-Chip-Anwendungen in einer reinen Logiktechnologie werden Speicherkondensatoren häufig über die Gate-Kapazität eines MOS-Transistors oder über eine Parallelschaltung von Gate- und Diffusionskapazität realisiert.
  • Aufgrund von Leckströmen verliert ein Speicherkondensator langsam seine Ladung, was zu einem Verlust der auf dem Kondensator gespeicherten Information führen kann. Um dem entgegen zu wirken, wird in mikroelektronischen Schaltungen die Ladung aller Speicherkondensatoren in bestimmten Zeitabständen wieder aufgefrischt, wodurch die gespeicherte Information erhalten bleibt. Dieser Zeitabstand hängt unter anderem von der Größe der Speicherkapazität ab.
  • Durch die zunehmende Integration werden Leckströme gerade bei den oben erwähnten System-on-Chip-Anwendungen immer größer und es kommen neue Leckstromquellen wie der Gate-Leckstrom aufgrund von zunehmend dünnen Oxidschichten hinzu. Zusätzlich wird die Gesamtspeicherkapazität kleiner.
  • Aus der WO 01/99163 A2 ist ein Kondensator nach dem Oberbegriff des Anspruchs 1 bekannt, welcher mittels einer mehrschichtigen säulenartigen Anordnung ausgestaltet ist. Als Einsatzgebiet werden in der WO 01/99163 A2 für einen solchen Kondensator Radioanwendungen, Anwendungen die bei Analogschaltungen ein unerwünschtes Rauschen verringern, sowie Anwendungen, die bei Digital-Schaltungen zur Entkopplung benutzt werden, genannt. Bei all diesen Anwendungen liegt laut der WO 01/99163 A2 der Vorteil des mit einer mehrschichtigen säulenartigen Anordnung aufgebauten Kondensators in der Größe der ausgebildeten Kapazität im Verhältnis zum Flächenbedarf.
  • Der Erfindung liegt die Aufgabe zugrunde, einen Speicherkondensator mit einer möglichst großen Speicherkapazität mit möglichst geringem Flächenaufwand bereitzustellen, welcher sich insbesondere in einer reinen Logiktechnologie ohne zusätzliche, und damit teuere, Prozessschritte realisieren lässt.
  • Diese Aufgabe wird erfindungsgemäß durch einen Speicherkondensator gemäß Anspruch 1 bzw. einer Speicherzellenanordnung nach Anspruch 8 gelöst. Die abhängigen Ansprüche definieren bevorzugte und vorteilhafte Ausführungen der Erfindung.
  • Im Rahmen der vorliegenden Erfindung wird der Speicherkondensator durch Koppelkapazitäten von Metallen gebildet. Dabei werden erfindungsgemäß eine innere Elektrode und eine äußere Elektrode des Speicherkondensators aus Säulen aufgebaut, die Metallstücke und diese Metallstücke verbindende Kontaktelemente umfassen. Dabei werden erfindungsgemäß mehrere äußere Elektroden um eine innere Elektrode herum in Sechseckform gruppiert, um die Kapazität für den Speicherkondensator zu maximieren und eine Abschirmung zu benachbarten Speicherkondensatoren oder Speicherzellen zu gewährleisten.
  • In einer Speicherzellenanordnung sind mehrere Speicherkondensatoren in gleichmäßigen Formen nebeneinander angeordnet, wobei die äußeren Elektroden von den benachbarten Speicherkondensatoren gemeinsam benutzt werden. Aus Fertigungsgesichtspunkten und wegen der besseren Abschirmung zu den benachbarten Speicherkondensatoren ist dabei die Form eines Sechsecks zu bevorzugen. Alle äußeren Elektroden der Speicherzellenanordnung können erfindungsgemäß mit einem weiteren Metallteil miteinander verbunden sein, das auf einem Referenzpotential oder einer Versorgungsspannung liegt.
  • Die vorliegende Erfindung eignet sich vorzugsweise zum Einsatz in mikroelektronischen Schaltungen, um beispielsweise bei System-on-Chip-Anwendungen 1T-, 2T- oder 3T-Speicherzellen zu realisieren. Selbstverständlich ist die Erfindung jedoch nicht auf diesen bevorzugten Anwendungsbereich beschränkt.
  • Die vorliegende Erfindung wird nachfolgend näher unter Bezugnahme auf die beigefügte Zeichnung anhand bevorzugter Ausführungsbeispiele erläutert.
  • 1 zeigt eine Seitenansicht eines Speicherkondensators gemäß einem bevorzugtem Ausführungsbeispiel der Erfindung.
  • 2 zeigt eine Draufsicht auf einen Speicherkondensator.
  • 3 zeigt Beispiele für gleichmäßige Anordnungen von äußeren (zweiten) Elektroden um innere (erste) Elektroden bei Speicherkondensatoren.
  • 4 zeigt Beispiele für Verbindungen zwischen den äußeren Elektroden von benachbarten Speicherkondensatoren.
  • 5 zeigt Beispiele für die Ansteuerung eines erfindungsgemäßen Speicherkondensators mittels 1T-, 2T- und 3T-Speicherzellen.
  • 1 zeigt eine Seitenansicht eines Speicherkondensators mit einer inneren (ersten) Elektrode 1 in der Mitte, zwei dazu benachbarten äußeren (zweiten) Elektroden 2 und einem die äußeren Elektroden verbindenden Metallteil 3.
  • Erfindungsgemäß werden laterale Kapazitäten zwischen benachbarten Leitern zum Aufbau des Speicherkondensators verwendet. Dazu wird jeweils eine Säule aus Metallteilen 5 und diese Metallteile 5 verbindende Kontaktelementen 6 aufgebaut, um die entsprechende Elektrode 1 bzw. 2 des Speicherkondensators zu bilden, wie es 1 darstellt. Zwischen einer Säule und einer benachbarten Säule bildet sich dann jeweils die gewünschte Speicherkapazität aus, wobei die beiden Säulen insbesondere zueinander parallel angeordnet sind.
  • Beim Einsatz in mikroelektronischen Schaltungen sind die Metallteile 5 so genannte "Landing-Pads" und liegen jeweils in einer Metallebene 4. Die die Metallteile 5 verbindenden Kontaktelemente 6 sind dabei so genannte "Vias" und liegen zwischen den Metallebenen 4.
  • Die Vorteile dieser Lösung im Vergleich zum herkömmlichen Aufbau eines Speicherkondensators in mikroelektronischen Schaltungen sind die Reduzierung von Leckströmen innerhalb der Speicherkapazität selbst, durch Vermeidung von MOS- beziehungsweise Diffusionskapazitäten, und eine einfache Realisierung über die Standard-Metallisierung in einem reinen Standard-CMOS-Prozess.
  • Um die Speicherkapazität zu maximieren und eine Abschirmung zu benachbarten Speicherkondensatoren zu gewährleisten, ordnet man um eine innere Elektrode 1 mehrere äußere Elektroden 2 an, wie es beispielhaft in 2 dargestellt ist.
  • 2 zeigt eine Draufsicht auf einen Speicherkondensator ohne Metallteil mit einer inneren Elektrode 1 in der Mitte und vier dazu benachbarten äußeren Elektroden 2 in Form einer Raute, wobei die zwischen den äußeren Elektroden 2 und der inneren Elektrode 1 gebildeten lateralen Speicherkapazitäten angedeutet sind.
  • Die äußeren Elektroden 2 werden über Kontaktelemente mit einem Metallteil 3 verbunden, das auf einem Referenzpotential oder einer Versorgungsspannung liegt (vgl. 1). Die innere Elektrode wird über ein Kontaktelement mit einer Auswahlschaltung (z.B. einem Auswahltransistor) gekoppelt.
  • Zur Bildung einer Speicherzellenanordnung können mehrere der zuvor beschriebenen Speicherkondensatoren nebeneinander angeordnet werden, wobei äußere Elektroden gemeinsam von benachbarten Speicherkondensatoren genutzt werden.
  • Des Weiteren ist es möglich, einem Speicherkondensator nicht nur eine innere Elektrode zuzuordnen, sondern mehrere, die dann über separate Verbindungen parallel angeschlossen sind, um so die Kapazität des Speicherkondensators zu erhöhen. Im Prinzip kann jedoch das erfindungsgemäße Prinzip bereits durch eine innere (erste) Elektrode und eine äußere (zweite) Elektrode, die jeweils wie beschrieben säulenartig aufgebaut sind, realisiert werden.
  • Die äußeren Elektroden eines Speicherkondensators können in mehreren Formen um die entsprechende innere Elektrode herum angeordnet werden.
  • Gemäß der Erfindung ist die Form eines Sechsecks die vorteilhafteste Form. 3 zeigt drei Formen für eine gleichmäßige Anordnung der äußeren Elektroden 2 um innere Elektroden 1 in einer erfindungsgemäßen Speicherzellenanordnung.
  • Die drei in 3 gezeigten Formen unterscheiden sich im Wesentlichen im Platzbedarf. Nimmt man eine Seitenlänge eines "Landing-Pads" als Bezugslänge A, und wählt auch den gleichen Abstand A zwischen zwei benachbarten "Landing-Pads", so errechnet sich für die Form des Rechtecks eine benötigte relative Fläche von 16A2, für die Form des Sechsecks eine relative Fläche von 12A2 und für die Form der Raute eine relative Fläche von nur 8A2. Da es lithographisch leichter und mit höherer Ausbeute abbildbar ist, ist die Form des Sechsecks, die im dreidimensionalen Raum wie eine Honigwabe ("Honeycomb") aussieht, aus Fertigungsgesichtspunkten im Vergleich zu den beiden anderen Formen zu bevorzugen. Zusätzlich ist die Abschirmung zu den Nachbarspeicherzellen bei der Form des Sechsecks besser als bei den beiden anderen Formen.
  • Durch weitere Verbindungen der äußeren Elektroden, wie in 4 beispielhaft dargestellt, lässt sich die Kapazität eines Speicherkondensators weiter steigern. Dabei kann die Verbindung zwischen benachbarten äußeren Elektroden 2 innerhalb eines Speicherkondensators sowohl in lediglich einer der Metallebenen 4 als auch in mehreren oder sämtlichen Metallebenen 4 erfolgen. Dasselbe gilt für eine mögliche Verbindung zwischen äußeren Elektroden 2 benachbart angeordneter Speicherkondensatoren. Ebenso ist im Prinzip auch denkbar, auf diese Weise mehrere innere Elektroden 1 eines Speicherkondensators zu verbinden.
  • Bei mikroelektronischen Schaltungen wird durch die Verbindung von zwei in 4 jeweils senkrecht oder waagerecht benachbarten äußeren Elektroden in jeder Metallebene die Speicherkapazität bei der Form des Rechtecks ohne Flächenverlust erhöht (siehe 4 links). Genauso wird durch eine Verbindung von zwei jeweils waagerecht benachbarten äußeren Elektroden in jeder Metallebene die Speicherkapazität bei der Form des Sechsecks ohne Flächenverlust erhöht (siehe 4 rechts). Dabei hat die Form des Sechsecks im Vergleich zur Form des Rechtecks den geringeren Flächenbedarf.
  • 5 zeigt mögliche Anwendungen eines erfindungsgemäßen Speicherkondensators 7 bei 1T-, 2T- und 3T-Halbleiterspeichern bzw. entsprechenden Speicherzellenanordnungen.
  • Gemäß 5A wird der Speicherkondensator 7 über seine inneren Elektroden über einen Auswahltransistor 10 angesteuert, welcher wiederum über eine Bitleitung 8 und eine Wortleitung 9 adressiert wird. Darüber hinaus sind die äußeren Elektroden des Speicherkondensators 7 mit einem Referenzpotential Vref verbunden (1T-Speicherzellenkonzept).
  • Gemäß 5B wird der Speicherkondensator über zwei Auswahltransistoren 10a, 10b angesteuert. Der Auswahltransistor 10a wird über eine erste Bitleitung 8a und eine erste Wortleitung 9a adressiert, während der Auswahltransistor 10b über eine zweite Bitleitung 8b und eine zweite Wortleitung 9b adressiert wird (2T-Speicherzellenkonzept). Der Speicherkondensator 7 ist über seine inneren Elektroden mit den beiden Auswahltransistoren 10a, 10b verbunden, während die äußeren Elektroden wieder auf dem Referenzpotential Vref liegen.
  • Gemäß 5C kommen drei Transistoren 10a, 10b, 10c zum Einsatz, welche mit dem Speicherkondensator 7 wie gezeigt verschaltet sind. Die dem Auswahltransistor 10a zugeordnete erste Bitleitung 8a und erste Wortleitung 9a dienen zum Schreiben oder Speichern von Information in den Speicherkondensator 7, welcher auf einem ersten Referenzpotential Vref1 liegt. Die dem Auswahltransistor 10c zugeordnete zweite Bitleitung 8b und zweite Wortleitung 9b dienen zum Auslesen von in dem Speicherkondensator gespeicherter Information. Der dem Speicherkondensator 7 mit dem Auswahltransistor 10c verbindende Transistor 10b liegt auf einem zweiten Referenzpotential Vref2 (3T-Speicherzellenkonzept).
  • Selbstverständlich können die Anschlüsse der inneren und äußeren Elektroden des Speicherkondensators an den bzw. die Auswahltransistoren und das Referenzpotential (oder das Versorgungspotential) auch miteinander vertauscht werden.

Claims (9)

  1. Speicherkondensator, mit mindestens einer ersten Elektrode (1), welche durch eine Säule aus mehreren voneinander beabstandeten Metallteilen (5) und jeweils zwei dieser Metallteile verbindenden Kontaktelementen (6) gebildet ist, und mit zweiten Elektroden (2), welche jeweils durch eine Säule aus mehreren voneinander beabstandeten Metallteilen (5) und jeweils zwei dieser Metallteile verbindenden Kontaktelementen (6) gebildet sind, wobei die zweiten Elektroden (2) benachbart zu der mindestens einen ersten Elektrode (1) und um die mindestens eine erste Elektrode (1) herum derart angeordnet sind, dass dazwischen eine laterale Kapazität ausgebildet ist, dadurch gekennzeichnet, dass die zweiten Elektroden (2) in Form eines Sechsecks um die mindestens eine erste Elektrode (1) herum angeordnet sind.
  2. Speicherkondensator nach Anspruch 1, dadurch gekennzeichnet, dass die mindestens eine erste Elektrode (1) im Wesentlichen parallel zu den zweiten Elektroden (2) angeordnet ist.
  3. Speicherkondensator nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die ersten Elektroden (1) miteinander verbunden sind.
  4. Speicherkondensator nach einem der Ansprüche 1–3, dadurch gekennzeichnet, dass die zweiten Elektroden (2) miteinander verbunden sind.
  5. Speicherkondensator nach Anspruch 4, dadurch gekennzeichnet, dass die zweiten Elektroden (2) miteinander über ein weiteres Metallteil (3) verbunden sind, welches von der mindestens einen ersten Elektrode (1) in deren Längsrichtung durch entsprechende der Kontaktelemente (6) der zweiten Elektroden (2) beabstandet ist.
  6. Speicherkondensator nach einem der Ansprüche 1–5, dadurch gekennzeichnet, dass die Metallteile (5) der mindestens einen ersten Elektrode (1) und der zweiten Elektrode (2) jeweils in gemeinsamen Ebenen (4) liegen.
  7. Speicherkondensator nach einem der Ansprüche 1–6, dadurch gekennzeichnet, dass die Metallteile (5) der zweiten Elektroden (2) jeweils in gemeinsamen Ebenen (4) liegen und miteinander in mindestens einer dieser Ebenen (4) verbunden sind.
  8. Speicherzellenanordnung, mit mehreren Speicherkondensatoren (7) nach einem der Ansprüche 1–7, wobei die Anordnung der Speicherkondensatoren (7) derart ist, dass die zweiten Elektroden (2) benachbarter Speicherkondensatoren (7) gemeinsam genutzt sind.
  9. Speicherzellenanordnung nach Anspruch 8, dadurch gekennzeichnet, dass alle zweiten Elektroden (2) sämtlicher Speicherkondensatoren (7) über ein weiteres Metallteil (3) miteinander verbunden sind.
DE10303738A 2003-01-30 2003-01-30 Speicherkondensator und Speicherzellenanordnung Expired - Fee Related DE10303738B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10303738A DE10303738B4 (de) 2003-01-30 2003-01-30 Speicherkondensator und Speicherzellenanordnung
US10/766,689 US7027287B2 (en) 2003-01-30 2004-01-28 Storage capacitor with high memory capacity and low surface area

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10303738A DE10303738B4 (de) 2003-01-30 2003-01-30 Speicherkondensator und Speicherzellenanordnung

Publications (2)

Publication Number Publication Date
DE10303738A1 DE10303738A1 (de) 2004-08-19
DE10303738B4 true DE10303738B4 (de) 2007-12-27

Family

ID=32730635

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10303738A Expired - Fee Related DE10303738B4 (de) 2003-01-30 2003-01-30 Speicherkondensator und Speicherzellenanordnung

Country Status (2)

Country Link
US (1) US7027287B2 (de)
DE (1) DE10303738B4 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7548407B2 (en) 2005-09-12 2009-06-16 Qualcomm Incorporated Capacitor structure
KR100954912B1 (ko) * 2007-12-26 2010-04-27 주식회사 동부하이텍 커패시터
TWI482209B (zh) * 2008-03-05 2015-04-21 Ind Tech Res Inst 記憶體電容的電極結構及其製造方法
US7944732B2 (en) * 2008-11-21 2011-05-17 Xilinx, Inc. Integrated capacitor with alternating layered segments
US7994610B1 (en) 2008-11-21 2011-08-09 Xilinx, Inc. Integrated capacitor with tartan cross section
US8207592B2 (en) 2008-11-21 2012-06-26 Xilinx, Inc. Integrated capacitor with array of crosses
US7994609B2 (en) * 2008-11-21 2011-08-09 Xilinx, Inc. Shielding for integrated capacitors
US8362589B2 (en) * 2008-11-21 2013-01-29 Xilinx, Inc. Integrated capacitor with cabled plates
US7956438B2 (en) * 2008-11-21 2011-06-07 Xilinx, Inc. Integrated capacitor with interlinked lateral fins
US8810002B2 (en) * 2009-11-10 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical metal insulator metal capacitor
US8653844B2 (en) 2011-03-07 2014-02-18 Xilinx, Inc. Calibrating device performance within an integrated circuit
US8941974B2 (en) 2011-09-09 2015-01-27 Xilinx, Inc. Interdigitated capacitor having digits of varying width
US9370103B2 (en) 2013-09-06 2016-06-14 Qualcomm Incorported Low package parasitic inductance using a thru-substrate interposer
US9270247B2 (en) 2013-11-27 2016-02-23 Xilinx, Inc. High quality factor inductive and capacitive circuit structure
US9524964B2 (en) 2014-08-14 2016-12-20 Xilinx, Inc. Capacitor structure in an integrated circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001099163A2 (en) * 2000-06-19 2001-12-27 Koninklijke Philips Electronics N.V. Multiplayer pillar arry capacitor structure for deep -sub-micron cmos

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208725A (en) * 1992-08-19 1993-05-04 Akcasu Osman E High capacitance structure in a semiconductor device
US5583359A (en) * 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit
KR0147655B1 (ko) * 1995-07-13 1998-08-01 김광호 반도체 장치의 캐패시터 제조방법
US5978206A (en) * 1997-09-30 1999-11-02 Hewlett-Packard Company Stacked-fringe integrated circuit capacitors
US6262450B1 (en) * 1998-04-22 2001-07-17 International Business Machines Corporation DRAM stack capacitor with vias and conductive connection extending from above conductive lines to the substrate
DE19842704C2 (de) * 1998-09-17 2002-03-28 Infineon Technologies Ag Herstellverfahren für einen Kondensator mit einem Hoch-epsilon-Dielektrikum oder einem Ferroelektrikum nach dem Fin-Stack-Prinzip unter Einsatz einer Negativform
JP2001189234A (ja) * 1999-12-28 2001-07-10 Tdk Corp 積層コンデンサ
US6452250B1 (en) * 2000-01-20 2002-09-17 Advanced Micro Devices, Inc. Stacked integrated circuit and capacitor structure containing via structures
US6297524B1 (en) * 2000-04-04 2001-10-02 Philips Electronics North America Corporation Multilayer capacitor structure having an array of concentric ring-shaped plates for deep sub-micron CMOS
DE10126604C1 (de) * 2001-05-31 2002-12-19 Infineon Technologies Ag Speicherzellenanordnung und Verfahren zu ihrer Herstellung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001099163A2 (en) * 2000-06-19 2001-12-27 Koninklijke Philips Electronics N.V. Multiplayer pillar arry capacitor structure for deep -sub-micron cmos

Also Published As

Publication number Publication date
US20040190219A1 (en) 2004-09-30
US7027287B2 (en) 2006-04-11
DE10303738A1 (de) 2004-08-19

Similar Documents

Publication Publication Date Title
DE10303738B4 (de) Speicherkondensator und Speicherzellenanordnung
DE3941926C2 (de) Halbleiterspeichereinrichtung
DE4000429C2 (de) Dram
DE4433695C2 (de) Dynamische Halbleiterspeichervorrichtung
DE3915438C2 (de)
DE69606771T2 (de) Platzsparende isolierung eines leseverstärker in einer dynamischen ram-architektur
DE4009836C2 (de) Halbleiterspeichervorrichtung mit vermindertem Wortleitungskopplungsrauschen
DE3247538C2 (de)
DE4122829A1 (de) Halbleiterspeichereinrichtung
DE4024295A1 (de) Dynamische halbleiterspeichervorrichtung
DE69911102T2 (de) Verbesserte dynamische Direktzugriffspeicherschaltung und Herstellungsverfahren
EP0056434B1 (de) Monolithisch integrierter Halbleiterspeicher
EP0428785B1 (de) Halbleiterspeicher
DE10234945B3 (de) Halbleiterspeicher mit einer Anordnung von Speicherzellen
DE102004006948A1 (de) Speichervorrichtung und Verfahren zum Lesen von Daten aus einer Speicherzelle
DE10126610B4 (de) Speichermodul und Verfahren zum Testen eines Halbleiterchips
DE102005056906B4 (de) Integrierte Schaltungsanordnung mit in Reihe geschalteten Kondensatoren und Verwendung
DE69923900T2 (de) Architektur für eine Speicherschaltung
DE102004062451A1 (de) Halbleiterspeicherbauelement mit verschränkten Leitungen, Leitungsentwurfsstruktur und Leitungsentwurfsverfahren
DE60118833T2 (de) Halbleiter-Speicher mit unterteilter Wortleitungstruktur
DE69119252T2 (de) Halbleiterspeicheranordnung
DE10058782B4 (de) Verfahren zum Herstellen einer Kondensatoranordnung
DE4018979A1 (de) Dynamischer randomspeicher mit verbesserter leseverstaerkerschaltung
DE69724708T2 (de) Verbesserungen betreffend integrierte Schaltungen
DE10392539T5 (de) Speicherchiparchitektur mit nichtrechteckigen Speicherbänken und Verfahren zum Anordnen von Speicherbänken

Legal Events

Date Code Title Description
ON Later submitted papers
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee