DE60118833T2

DE60118833T2 - Halbleiter-Speicher mit unterteilter Wortleitungstruktur

Info

Publication number: DE60118833T2
Application number: DE60118833T
Authority: DE
Inventors: Masaharu Yokohama-shi Wada; Kenji Kawasaki-shi Tuchida; Tsuneo Kamakura-shi Inaba; Atsushi Yokohama-shi Takeuchi; Toshimi Yokohama-shi Ikeda; Kuninori Nakahara-ku Kawasaki-shi Kawabata
Original assignee: Toshiba Corp; Fujitsu Ltd
Current assignee: Toshiba Corp; Fujitsu Semiconductor Ltd
Priority date: 2000-06-06
Filing date: 2001-06-06
Publication date: 2006-11-23
Anticipated expiration: 2021-06-07
Also published as: US6452860B2; KR100420089B1; DE60118833D1; JP2001344966A; KR20010111007A; US20010048631A1; TW516183B; EP1162623A1; EP1162623B1

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleiterspeicheranordnung mit einer segmentartigen Wortleitungsstruktur. Speziell bezieht sich die Erfindung auf einen dynamischen Halbleiterspeicher (DRAM), der ein in eine Vielzahl von Zellenfeldblöcken unterteiltes Speicherzellenfeld umfasst. Insbesondere bezieht sich die vorliegende Erfindung auf eine Technik zur Anordnung von Verdrahtungsschichten auf dem Speicherzellenfeld.
In einem bekannten Halbleiterspeicher mit einer Mehrschichtstruktur ist die Mehrschichtmetallverdrahtung auf einem Speicherzellenfeld vorgesehen. Die obere Schicht (die oberste Schicht) dieser Metallverdrahtung wird als Datenübertragungsleitungen oder als Steuersignalleitungen (wie beispielsweise eine Spaltenauswahlleitung) verwendet. Die zweite Schicht von oben wird beispielsweise als Wortleitungen verwendet. Im Falle eines DRAM mit einem Feld von dynamischen Speicherzellen (DRAM-Zellen) unter Verwendung einer gestapelten Kondensatorstruktur sind Plattenelektroden von Bitleitungen und Zellenkondensatoren auf dem Feld in der Weise vorgesehen, dass die Plattenelektroden in einer Schicht angeordnet sind, welche von oben tiefer als die zweite Metallverdrahtungsschicht liegt. In einer Schicht unter der Schicht, in der die Plattenelektroden vorgesehen sind, sind Gate-Leitungen (Wortleitungen) einer DRAM-Zelle vorgesehen, welche aus Polysilizium oder Silizid hergestellt sind.
Eine segmentartige Wortleitungsstruktur ist in an sich bekannter Weise als Struktur für ein DRAM vorgesehen, dessen Speicherzellenfeld in eine Vielzahl von Zellenfeldblöcken unterteilt ist. In der segmentartigen Wortleitungsstruktur sind Hauptwortleitungen und Unterwortleitungen in verschiedenen Ebenen vorgesehen. Normalerweise sind acht oder vier Unterwortleitungen mit einer Hauptwortleitung verbunden.
9 zeigt ein Beispiel einer konventionellen segmentartigen Wortleitungsstruktur. In diesem Beispiel sind acht Unterwortleitungen mit einer Hauptwortleitung verbunden, wobei 9 einen Teil eines DRAM mit dieser Struktur zeigt.
In 9 bezeichnet das Bezugszeichen 1 Zellenfeldblöcke, welche durch Teilung eines Speicherzellenfeldes 19 erhalten werden. Das Bezugszeichen 3 bezeichnet einen Haupt-Zeilendecoderbereich, der an einem Ende des Speicherzellenfeldes 19 angeordnet ist. Das Bezugszeichen 17 bezeichnet einen Hauptzeilendecoder, das Bezugszeichen 7 einen Haupt-Wortleitungstreiber und das Bezugszeichen 2 eine Hauptwortleitung, die durch den Haupt-Wortleitungstreiber 7 angesteuert wird. Das Bezugszeichen 8 bezeichnet einen Unter-Zeilendecoderbereich, das Bezugszeichen 12 einen Unterzeilendecoder und das Bezugszeichen 13 einen Kontakt zwischen einer Hauptwortleitung 2 und dem Unterzeilendecoder 12. Das Bezugszeichen 14 bezeichnet eine Wortleitungs-Treibersteuersignalleitung und das Bezugszeichen 15 einen Kontakt zwischen der Wortleitungs-Treibersteuersignalleitung 14 und dem Unterzeilendecoder 12. Das Bezugszeichen 10 bezeichnet einen Unter-Wortleitungstreiber und das Bezugszeichen 11 durch den Unter-Wortleitungstreiber 10 angesteuerte Unterwortleitungen. Das Bezugszeichen 16 bezeichnet einen Leseverstärkerbereich, in dem ein Bitleitungs-Leseverstärker angeordnet ist. Das Bezugszeichen 18 bezeichnet einen Abschnittstreiber, durch den ein Zellenfeldblock-Auswahlsignal zur Auswahl des Unterzeilendecoders 12 in die Wortleitungs-Treibersteuersignalleitung 14 eingespeist wird.
In dieser Wortleitungsstruktur ist es zweckmäßig, dass die Hauptwortleitungen 2 durch eine Metallverdrahtungsschicht hergestellt und die Gate-Leitungen der DRAM-Zelle als Unterwortleitungen verwendet werden. In diesem Falle ist der Verdrahtungsabstand der als Hauptwortleitungen 2 verwendeten Metallverdrahtungsschicht ohne starke Einschränkungen festlegbar, so dass ein Bereich vorgesehen werden kann, der für einen anderen Zweck verwendbar ist. In einem derartigen Bereich kann ein von den Hauptwortleitungen 2 verschiedener Verdrahtungsschichtteil unter Verwendung der oben beschriebenen Metallverdrahtungsschicht vorgesehen werden.
10 zeigt, wie die gleiche Metallverdrahtungsschicht (eine Verdrahtungsschicht) zur Realisierung der Hauptwortleitungen 2 und anderer Verdrahtungsleitungen in der oben beschriebenen DRAM-Struktur verwendet wird. In 10 bezeichnen die gleichen Bezugszeichen wie in 9 gleichartige oder entsprechende Strukturkomponenten.
Gemäß 10 wird die Metallverdrahtungsleitung 9 unter Verwendung einer Metallverdrahtungsschicht gebildet, welche sich in derselben Ebene wie die Hauptwortleitungen 2 befindet (beispielsweise die zweite Verdrahtungsschicht von oben). Die Metallverdrahtungsleitung 9 bildet von den Hauptwortleitungen 2 verschiedene Steuersignalleitungen; alternativ wird sie als Stromversorgungsleitungen verwendet.
In dieser Struktur ist die oberste Metallverdrahtungsschicht (nicht dargstellt) global auf dem Speicherzellenfeld 19 angeordnet. Die Hauptwortleitungen 2 sind gemeinsam mit den Zellenfeldblöcken 1 vorgesehen. Mit anderen Worten verlaufen die Hauptwortleitungen 2 über den anderen Endteil des Speicherzellenfeldes 19, d.h., über den Endteil, welche dem Teil gegenüberliegt, in dem der Hauptzeilendecoder 17 vorgesehen ist.
Andererseits erstreckt sich die Metallverdrahtungsleitung 9 nicht über den Zellenfeldblock 1. Das bedeutet, dass die Metallverdrahtungsleitung 9 nicht über den Unterzeilendecoder 12 verläuft. Die Metallverdrahtungsleitung 9 ist mit der Metallverdrahtung 5 einer anderen Schicht über einen Kontakt 6 in der Weise verbunden, dass der Unterzeilendecoder-Bereich 8 mit einem anderen Unterzeilendecoder-Bereich 8 verbunden ist.
Da neuere DRAM's eine große Speicherkapazität besitzen, ist der Betrag der im gesamten Zellenkondensator gespeicherten Ladung signifikant groß. Daher ist es unbedingt erforderlich, dass die Widerstandskomponenten der Stromversorgungsleitungen ohne Notwendigkeit der Vergrößerung der Chip-Fläche oder der Anzahl von Stromversorgungsanschlüssen verringert werden.
Wenn die Stromversorgungsspannung klein ist, ist die Funktion der Schaltungen entsprechend langsam. Obwohl einige der Schaltungen durch Einspeisung eines hohen Potentials mit hoher Geschwindigkeit arbeiten können, macht dies die Verwendung einer Stromversorgung zur Erzeugung dieses hohen Potentials zusätzlich zu der normalen Stromversorgung nötig. Da eine Vergrößerung der Anzahl von Stromversorgungstypen zu einer Verringerung der Breite jeder Stromversorgungsleitung führt, ist der Verdrahtungswiderstand der Stromversorgungsleitungen unvermeidlich groß.
Um eine hohe Geschwindigkeit des Datenzugriffs zu erreichen, müssen die Schaltungen mit hoher Geschwindigkeit arbeiten und es müssen die Widerstandskomponenten der Steuersignalleitungen (wie beispielsweise der Steuersignalleitung eines Bitleseverstärkers) auf ein Minimum reduziert werden.
Wenn die Schaltungen mit hoher Geschwindigkeit arbeiten, vergrößert sich der Leistungsverbrauch, was zu einem Rauschen in den Schaltungen führt. Um dieses Rauschen zu reduzieren, müssen die Widerstandskomponenten der Stromversorgungsleitungen reduziert werden.
Im DRAM mit einer segmentartigen Wortleitungsstruktur verlaufen die von den Hauptwortleitungen 2 verschiedenen Verdrahtungsleitungen (wie beispielsweise die als Stromversorgungsleitungen oder Steuersignalleitungen verwendete Metallverdrahtungsleitung 9) nicht über die Außenseite ihres Zellenfeldblocks 1. Aufgrund dieser Struktur ist es schwierig, die Forderung vollständig zu erfüllen, dass die gesamten Widerstandskomponenten in Signalleitungen und Steuersignalleitungen reduziert werden müssen.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine Halbleiterspeicheranordnung zu schaffen, in der die gesamten Widerstandskomponenten in Stromversorgungsleitungen und Steuersignalleitungen reduziert werden, damit eine schnelle Funktionsweise möglich wird.
Zur Lösung dieser Aufgabe sieht die vorliegende Erfindung eine Halbleiterspeicheranordnung mit einer segmentartigen Wortleitungsstruktur vor, in der eine Vielzahl von Hauptwortleitungen (2) und eine Vielzahl von Unterwortleitungen (11) in unterschiedlichen Ebenen angeordnet sind, mit folgenden Merkmalen: ein in eine Vielzahl von Zellenfeldblöcken (1) unterteiltes Speicherzellenfeld (19) zwischen denen Unter-Spaltedecoderbereiche (8) angeordnet sind, eine Vielzahl von ersten Metallverdrahtungsleitungen (4, 4a, 4'), die unter Verwendung derselben Verdrahtungsschicht als Hauptwortleitungen (2) ausgebildet sind, über die Unter-Spaltendecoderbereiche (8) verlaufen und den Zellenfeldblocks (1) gemeinsam zugeordnet sind.
In der Halbleiterspeicheranordnung gemäß vorliegender Erfindung soll das Rauschen in den als Stromversorgungsleitungen verwendeten ersten Metallverdrahtungsleitungen (4, 4a) vorzugsweise unter Verwendung eines Kondensators (31, 41), der in einem Endbereich des Speicherzellenfeldes (19) angeordnet ist, zu Erdleitungen abgeleitet werden.
In der Halbleiterspeicheranordnung gemäß vorliegender Erfindung ermöglichen die Stromversorgungsleitungen und die Steuersignalleitungen eine direkte Verbindung zwischen den Zellenfeldblöcken. Diese Struktur ist für einen sehr schnellen Datenzugriff vorteilhaft, da die Widerstandskomponenten in den Stromversorgungsleitungen und den Steuersignalleitungen wesentlich reduziert werden können. Diese Zusammenfassung der Erfindung beschreibt nicht notwendigerweise alle notwendigen Merkmale, so dass die Erfindung auch eine Unterkombination dieser beschriebenen Merkmale sein kann.
Die Erfindung wird nachfolgend anhand einer detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen beschrieben. Es zeigt:
1 ein Layout eines Teils eines DRAM, mit einer segmentartigen Wortleitungsstruktur gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung;
2 ein äquivalentes Schaltbild eines im DRAM nach 1 verwendeten Zellenfeldblocks;
3 ein Layout eines Teils eines DRAM mit einer segmentartigen Wortleitungsstruktur gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung;
4 ein äquivalentes Schaltbild des Kondensatorbereichs des DRAM nach 3;
5A ein Schaltbild eines MOS-Kondensators, der einen Kondensatorbereich nach 4 bildet, und
5B die Struktur dieses MOS-Kondensators;
6 ein Layout eines Teils eines DRAM mit einer segmentartigen Wortleitungsstruktur gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung;
7 einen Querschnitt einer DRAM-Zelle, welche den Kondensatorbereich des DRAM nach 6 bildet;
8 ein Layout eines Teils eines DRAM mit einer segmentartigen Wortleitungsstruktur gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung;
9 ein Layout eines Teils eines bekannten DRAM mit einer segmentartigen Wortleitungsstruktur, woraus dessen Probleme ersichtlich sind; und
10 ein Layout, aus dem ersichtlich ist, wie im DRAM nach 9 von der Hauptworteitung verschiedene Verdrahtungsleitungen unter Verwendung derselben Metallverdrahtungsschicht wie die Hauptwortleitung ausgebildet werden.
Ausführungsbeispiele der vorliegenden Erfindung werden nun anhand der beigefügten Zeichnungen beschrieben.
(Erstes Ausführungsbeispiel)
1 zeigt ein Layout eines Teils eines DRAM mit einer segmentartigen Wortleitungsstruktur gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung. In 1 bezeichnen die gleichen Bezugszeichen wie in den 9 und 10, welche das bekannte DRAM zeigen, gleiche oder entsprechende Strukturelemente.
Das DRAM nach 1 besitzt eine Wortleitungsstruktur, welche derjenigen des DRAM nach 9 gleichartig ist. Das in 1 dargestellte DRAM unterscheidet sich von demjenigen nach 10 in der Anordnung der ersten Metallverdrahtungsleitungen 4, welche unter Verwendung derselben Schicht wie die Hauptwortleitungen 2 (beispielsweise die zweite Schicht von oben) ausgebildet sind.
In 1 bezeichnet das Bezugszeichen 1 Zellenfeldblöcke, welche durch Unterteilen eines Speicherzellenfeldes 19 erhalten werden. Das Bezugszeichen 3 bezeichnet einen Hauptzeilendecoder-Bereich, der am Ende des Speicherzellenfeldes 19 angeordnet ist. Das Bezugszeichen 17 bezeichnet einen Hauptzeilendecoder, der gemeinsam mit den Zellenfeldblöcken 1 vorgesehen ist und zur Auswahl einer Zeile dient. Das Bezugszeichen 7 bezeichnet einen durch den Hauptzeilendecoder 17 ausgewählten Hauptwortleitungs-Treiber. Das Bezugszeichen 2 bezeichnet eine durch den Hauptwortleitungs-Treiber 7 angesteuerte Hauptwortleitung.
Das Bezugszeichen 8 bezeichnet einen Unterzeilendecoder-Bereich, der an einem Endteil jedes Zellenfeldblocks 1 angeordnet ist. Das Bezugszeichen 12 bezeichnet einen Unterzeilendecoder, der zur Zeilenauswahl in jedem Zellenfeldblock 1 dient. Das Bezugszeichen 13 bezeichnet einen Kontakt zwischen der Hauptwortleitung 2 und dem Unterzeilendecoder 12. Das Bezugszeichen 16 bezeichnet einen Leseverstärkerbereich, der im Endteil des Zellenfeldblocks 1 angeordnet ist, während ein Bitleitungs-Leseverstärker beispielsweise in diesem Bereich angeordnet ist.
In derselben Schicht wie die Hauptwortleitungen 2 ist eine Vielzahl von ersten Metallverdrahtungsleitungen 4 vorgesehen. Diese Verdrahtungsleitungen 4 dienen als von den Hauptwortleitungen 2 verschiedene Stromversorgungsleitungen und auch als Steuersignalleitungen. Die ersten Metallverdrahtungsleitungen 4 sind parallel zu den Hauptwortleitungen 2 (d.h., in der Figur in Horizontalrichtung) angeordnet und verlaufen zwischen benachbarten Zellenfeldblöcken 1 über den Unterzeilendecoder 12.
In der über den ersten Metallverdrahtungsleitungen 4 angeordneten Schicht ist eine zweite Metallverdrahtungsleitung 5 zur Ansteuerung jedes Zellenfeldblocks 1 vorgesehen. Diese zweite Metallverdrahtungsleitung 5 verläuft in einer Richtung senkrecht zur Richtung, in der die Hauptwortleitungen 2 verlaufen (die Richtung, in der die zweite Metallverdrahtungsleitung 5 verläuft, erstreckt sich in der Figur in Vertikalrichtung). Auf jedem Zellenfeldblock 1 ist eine Vielzahl von Kontakten 6 zur Verbindung der ersten Metallverdrahtungsleitungen 4 und der zweiten Metallverdrahtungsleitung 5 vorgesehen.
Eine Ausgestaltung, welche die oben beschriebene Anordnung ermöglicht, ist die folgende. Im Stand der Technik verlaufen die Metallverdrahtungsleitungen 9 nicht über die Außenseite ihres Zellefeldblocks 1. Im oben beschriebenen Ausführungsbeispiel gemäß vorliegender Erfindung sind die ersten Metallverdrahtungsleitungen 4 in der Weise angeordnet, dass sie über den Unterzeilendecoder-Bereich 12 verlaufen und die Zellenfeldblöcke 1 miteinander verbinden. Das Ausführungsbeispiel ist in der Weise ausgestaltet, dass die ersten Metallverdrahtungsleitungen 4 als Stromversorgungsleitungen (welche eine Spannung VCC, eine Spannung VSS, eine intern reduzierte Spannung Vint, eine Zusatzspannung Vpp, eine negative Wortleitungsabschalt-Steuerspannung Vnn, eine negative Gate-Sperrspannung Vbb, usw. liefern) oder als Steuersignalleitungen, wie beispielsweise eine Leitung, die ein Bitleseverstärker-Treibersignal liefert, verwendet werden.
Aus Übersichtlichkeitsgründen ist die Anzahl der Metallverdrahtungsleitungen in 1 auf 2 begrenzt. Obwohl in jedem Zellenfeldblock eine Datenleitung (Bitleitung) zur Spaltenauswahl verwendet wird, ist eine derartige Datenleitung nicht dargestellt. Ebenso sind ein Unterwortleitungstreiber, eine Unterwortleitung, eine Unterwortleitungstreiber-Steuersignalleitung und ein Kontakt zwischen der Wortleitungstreiber-Steuersignalleitung und dem Unterzeilen-Decoder 12 nicht dargestellt.
2 zeigt ein Ausführungsbeispiel des Zellenfeldblocks 1. In diesem Zellenfeldblock 1 ist eine Vielzahl von DRAM-Zellen 41 in Matrixform angeordnet. Jede DRAM-Zelle 41 ist in der Schnittstelle zwischen einer Bitleitung 42 und einer Unterwortleitung 11 angeordnet. In den DRAM-Zellen 41 ist jeweils ein Zellenkondensator 41a zur Ladungsspeicherung und ein Zellentransistor 41b zur Ladungsübertragung vorgesehen.
Wie oben beschrieben, können im Ausführungsbeispiel gemäß vorliegender Erfindung die Metallverdrahtungsleitungen 4, welche eine Richtungsverbindung der Zellenfeldblöcke 1 ermöglichen, als Stromversorgungsleitungen oder Steuersignalleitungen verwendet werden. Speziell sind die Metallverdrahtungsleitungen 4 in der Weise angeordnet, dass sie zwischen benachbarten Zellenfeldblöcken 1 über den Unterzeilendecoder-Bereich 8 verlaufen. Diese Struktur ermöglicht eine Richtungsverbindung zwischen den Zellenfeldblöcken 1. In dem Fall, in dem die Metallverdrahtungsleitungen 4 als Stromversorgungsleitungen verwendet werden, können ihre Widerstandskomponenten wesentlich reduziert werden. In dem Fall, in dem sie als Steuersignalleitungen (beispielsweise als Leseverstärker-Treibersignalleitung, durch die ein Treibersignal zum Leseverstärker jedes Leseverstärkerbereiches 16 zugeführt wird) verwendet werden, können die Widerstandskomponenten der Steuersignalleitungen wesentlich reduziert werden. Es ist erwünscht, dass die Leseverstärker-Treibersignalleitung in jedem Zellenfeldblock 1 nahe zum Leseverstärker 16 angeordnet ist.
Wie oben beschrieben, wird die Funktionsgeschwindigkeit der Schaltungen hoch gehalten und es werden die Widerstandskomponenten der Steuersignalleitungen (beispielsweise eine Bitleseverstärker-Treibersignalleitung) wesentlich reduziert, wenn der Datenzugriff mit hoher Geschwindigkeit ausgeführt wird. Daher kann das Rauschen in einer Schaltung selbst dann unterdrückt werden, wenn ein großer Strom für eine sehr schnelle Funktion verwendet wird.
(Zweites Ausführungsbeispiel)
3 zeigt ein Layout-Muster eines Teils eines DRAM mit einer segmentartigen Wortleitungsstruktur gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung. In 1 bezeichnen die gleichen Bezugszeichen wie in 1 gleichartige oder entsprechende Strukturelemente.
Das DRAM nach 3 unterscheidet sich von demjenigen nach 1 in der Weise, dass benachbart zu einem Speicherzellenfeld 19 ein Kondensatorbereich (Kondensatorfeld) 30 vorgesehen ist. Speziell ist eine Vielzahl von MOS-Kondensatoren 31 am anderen Ende des Speicherzellenfeldes 19 in der Weise angeordnet, dass der Kondensatorbereich 30 gebildet wird (4). (Im vorliegenden Ausführungsbeispiel sind die MOS-Kondensatoren 31 im Bereich gegenüber dem Bereich angeordnet, in dem der Hauptzeilendecoder-Bereich 3 angeordnet ist.) Wie die 5A und 5B zeigen, sind die MOS-Kondensatoren 31 so ausgebildet, dass Rauschen zwischen den Stromversorgungsleitungen (VCC) und Erdleitungen (VSS), die beide als erste Metallverdrahtungsleitungen 4 ausgebildet sind, abgeleitet wird.
Das oben beschriebene Ausführungsbeispiel ist insofern vorteilhaft, als ein Paar von Elektroden der MOS-Kondensatoren 31 mit den ersten Metallverdrahtungsleitungen 4, (welche als Stromversorgungsleitungen und Erdleitungen verwendet werden) bei Aufrechterhaltung eines kleinen Widerstandes verbunden werden können. Daher kann das Stromversorgungsrauschen wesentlich reduziert werden.
(Drittes Ausführungsbeispiel)
6 zeigt ein Layout-Muster eines Teils eines DRAM mit einer segmentartigen Wortleitungsstruktur gemäß dem dritten Ausführungsbeispiel der vorliegenden Erfindung. In 6 bezeichnen die gleichen Bezugszeichen wie in 3 gleichartige oder entsprechende Strukturelemente.
Das DRAM nach 6 ist demjenigen nach 3 in der Weise gleichartig, dass ein Kondensatorbereich (Kondensatorfeld) 30a in der Nachbarschaft des Speicherzellenfeldes 19 angeordnet ist. Allerdings unterscheidet sich das erstere vom letzteren in der Struktur des Kondensatorbereiches 30a. Das heißt, der Kondensatorbereich 30a des dritten Ausführungsbeispiels, welcher sich am anderen Ende des Speicherzellenfeldes 19 (d.h., im Bereich gegenüber dem Bereich, in dem im vorliegenden Ausführungsbeispiel der Hauptzeilendecoder-Bereich 3 angeordnet ist) befindet, ist durch eine Vielzahl von parallelgeschalteten DRAM-Zellen definiert.
Im dritten Ausführungsbeispiel ist der Kondensatorbereich 30a ein Block, in dem ebenso wie im Zellenfeldblock 1 eine Vielzahl von DRAM-Zellen in Matrixform angeordnet ist. (2). Die DRAM-Zellen 41 sind in der Weise ausgebildet, dass ihr Transistor 41b normalerweise eingeschaltet ist.
Die Abschnittstruktur der DRAM-Zelle 41 wird anhand von 7 beschrieben. Gemäß dieser Figur besitzt der Zellenkondensator 41a eine Kondensatorelektrode 41a-1 und eine Plattenelektrode 41a-2. Der Zellentransistor 41b besitzt eine Gate-Leitung 41b-1 und ein Paar von Diffusionszonen 41b-2. Der Zellenkondensator 41a ist an eine der Diffusionszonen 41b-2 des Zellentransistors 41b angeschlossen. Eine Metallverdrahtungsleitung 45, welche sich gegenüber der ersten Metallverdrahtungsleitung 4 auf einer tieferen Ebene befindet, ist mittels eines Kontaktes 44 mit der anderen Diffusionszone 41b-2 verbunden. Die erste Metallverdrahtungsleitung 4 ist mittels eines Kontaktes 46 mit der Metallverdrahtungsleitung 45 verbunden.
In 6 bezeichnet das Bezugszeichen 20 einen für die Plattenelektrode 41a-2 des Zellenkondensators 41a vorgesehenen Knoten. Dieser Knoten ist mit der ersten Metallverdrahtungsleitung 4a verbunden, die zur Realisierung eines Erdpotentials verwendet wird. Diese erste Metallverdrahtungsschicht 4a ist mittels eines Kontaktes 25 mit den zweiten Metallverdrahtungsleitungen 23 verbunden (die Anzahl der zweiten Metallverdrahtungsleitungen 23 ist in 6 aus Übersichtlichkeitsgründen in Form von zwei Leitungen dargestellt).
Auf der Seite der Kondensator-Elektrode 41a-1 des Zellenkondensators 41a verläuft eine Bitleitung zum Leseverstärkerbereich 16a. Die Metallverdrahtungsleitung 4 (Knoten 28), welche zur Realisierung eines Stromversorgungspotentials verwendet wird, ist mittels eines Kontaktes 24 mit dem Knoten 22 verbunden. Ein Teil der ersten Metallverdrahtungsleitung 4 verläuft zum Leseverstärkerbereich 16a (wo die Plattenelektrode 41a-2 angeordnet ist) und dient daher als erste Metallverdrahtungsleitung 27. Auf dem Leseverstärkerbereich 16a ist die oben beschriebene erste Metallverdrahtungsleitung 27 über den Kontakt 21 mit einer Bitleitung verbunden. Die erste Metallverdrahtungsleitung 27 ist mittels des Kontaktes 26 mit dem Knoten 22 verbunden.
Aufgrund der oben beschriebenen Struktur können die gepaarten Elektroden der Zellkondensatoren 41a im Kondensatorbereich 30a mit den ersten Metallverdrahtungsleitungen 4, 4a verbunden werden, welche als Stromversorgungsleitungen und Erdleitungen mit kleinem Widerstand dienen. Daher kann das Stromversorgungsrauschen wesentlich reduziert werden, wie dies auch beim DRAM des zweiten Ausführungsbeispiels der Fall ist.
Bei der Herstellung des oben beschriebenen Zellentransistors 41b ist es wünschenswert, dass die Dotierungskonzentration im Zeitpunkt der Kanalimplantation in der Weise gesteuert wird, dass der Zellentransistor 41b normalerweise eingeschaltet ist. Gemäß der vorliegenden Erfindung entspricht der Kondensatorbereich 30a in seiner Struktur dem Zellenfeldblock 1. In einem solchen Fall wird in die Gate-Leitung (Unterwortleitung) 11 des Zellentransistors 41b eine Einschaltspannung eingespeist. Wie sich daraus ergibt, werden die gleichen Vorteile, wie sie oben im Hinblick auf das zweite Ausführungsbeispiel beschrieben wurden, erreicht, wenn der Kondensatorbereich 30a in seiner Struktur dem Zellenfeldblock 1 entspricht. Darüber hinaus können die DRAM-Zellen 41 in zyklischer Form angeordnet werden. Dadurch wird eine einfache Ausgestaltung von Masken möglich, was bei der Festlegung des Herstellungsverfahrens vorteilhaft ist. 8 zeigt ein Layout eines DRAM mit einer segmentartigen Wortleitungsstruktur gemäß dem vierten Ausführungsbeispiel der Erfindung. In 8 bezeichnen die gleichen Bezugszeichen wie in 1 gleichartige oder entsprechende Strukturkomponente.
(Viertes Ausführungsbeispiel)
Das in 8 dargestellte DRAM besitzt eine Wortleitungsstruktur, welche derjenigen des DRAM nach 1 gleichartig ist. Das DRAM nach 8 besitzt eine Mehrfachbankstruktur, in der eine Vielzahl von Speicherbänken BK vorgesehen ist, wobei diese Speicherbänke BK jeweils eine Vielzahl von Zellenfeldblöcken 1 umfassen, wie dies oben beschrieben wurde. Das DRAM des vierten Ausführungsbeispiels unterscheidet sich von demjenigen des ersten Ausführungsbeispiels in der Anordnung der von den Hauptwortleitungen 2 verschiedenen ersten Metallverdrahtungsleitungen 4'. Speziell verlaufen die von den Hauptwortleitungen 2 verschiedenen ersten Metallverdrahtungsleitungen 4' über den Hauptzeilendecoder-Bereich 3, der zwischen den Speicherbänken BK angeordnet ist, in der Weise, dass sie sich auf einer Vielzahl von Speicherbänken BK befinden.
Die oben beschriebene Struktur besitzt die gleichen Vorteile, wie sie oben in Bezug auf das erste Ausführungsbeispiel beschrieben wurden. Darüber hinaus ist der Verdrahtungswiderstand zwischen den Speicherbänken BK klein. Innerhalb eines Chips wird daher eine globale Verdrahtungsverbindung in einem Zustand kleinen Widerstandes erreicht.
Die Struktur des vierten Ausführungsbeispiels ist auf DRAM's des zweiten und dritten Ausführungsbeispiels anwendbar.
Wie oben beschrieben, kann die vorliegende Erfindung in einer Halbleiterspeicheranordnung vorgesehen werden, welche eine segmentartige Wortleitungsstruktur besitzt und in welcher die gesamten Widerstandskomponenten in den Stromversorgungsleitungen und in den Steuersignalleitungen reduziert sind. Wird ein Datenzugriff mit hoher Geschwindigkeit durchgeführt, so wird die Funktionsgeschwindigkeit der Schaltungen hoch gehalten, wobei die Widerstandskomponenten der Steuersignalleitungen (beispielsweise eine Bitleseverstärker-Steuersignalleitung) wesentlich verringert sind. Daher kann das Rauschen in einer Schaltung selbst dann unterdrückt werden, wenn ein großer Strom für eine schnelle Funktionsweise verwendet wird.

Claims

Halbleiterspeicheranordnung mit einer segmentartigen Wortleitungsstruktur, in der eine Vielzahl von Hauptwortleitungen (2) und eine Vielzahl von Unterwortleitungen (11) in unterschiedlichen Ebenen angeordnet sind, gekennzeichnet durch ein in eine Vielzahl von Zellenfeldblöcken (1) unterteiltes Speicherzellenfeld (19), zwischen denen Unter-Spaltendecoderbereiche (8) angeordnet sind, eine Vielzahl von ersten Metallverdrahtungsleitungen (4, 4a, 4'), die unter Verwendung derselben Verdrahtungsschicht als Hauptwortleitungen (2) ausgebildet sind, über die Unter-Spaltendecoderbereiche (8) verlaufen, denen Zellenfeldblocks (1) gemeinsam zugeordnet sind und als von den Hauptwortleitungen verschiedene Stromversorgungsleitungen für die Zellenfeldblöcke und/oder Steuersignalleitungen dienen.
Halbleiterspeicheranordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Vielzahl von ersten Metallverdrahtungsleitungen (4, 4a, 4') parallel zu den Hauptwortleitungen (2) verlaufen.
Halbleiterspeicheranordnung nach Anspruch 1, dadurch gekennzeichnet, dass jeder der Speicherfeldblöcke (1) eine Vielzahl von in Matrixform angeordneten Speicherzellen (41) enthält.
Halbleiterspeicheranordnung nach Anspruch 1, dadurch gekennzeichnet, dass jeder der Unter-Spaltendecoderbereiche (8) mit einer Vielzahl von Unterspaltendecodern (12) zur Auswahl einer speziellen Unterwortleitung (11) aus der Vielzahl von Unterwortleitungen (11) versehen ist.
Halbleiterspeicheranordnung nach Anspruch 1, gekennzeichnet durch eine Vielzahl von zweiten Metallverdrahtungsleitungen (5), die in Bezug auf die Vielzahl von Hauptwortleitungen (2) in einer höheren Ebene angeordnet sind und senkrecht zu der Vielzahl von Hauptwortleitungen (2) verlaufen.
Halbleiterspeicheranordnung nach Anspruch 5, dadurch gekennzeichnet, dass die Vielzahl von zweiten Metallverdrahtungsleitungen (5) über eine Vielzahl von Kontakten (6) mit der Vielzahl von ersten Metallverdrahtungsleitungen (4, 4a, 4') verbunden sind.
Halbleiterspeicheranordnung nach Anspruch 1, gekennzeichnet durch ein mit einer Vielzahl von Kondensatoren (31, 41) versehenes Kondensatorfeld (30, 30a).
Halbleiterspeicheranordnung nach Anspruch 7, dadurch gekennzeichnet, dass die Vielzahl von Kondensatoren (31, 41) mit Verdrahtungsleitungen verbunden sind, welche zu den ersten Metallverdrahtungsleitungen (4, 4a) gehören und als Stromversorgungsleitung und Erdungsleitung dienen.
Halbleiterspeicheranordnung nach Anspruch 8, dadurch gekennzeichnet, dass jeder der Kondensatoren (31, 42) als Rauschnebenschluss zwischen der Stromversorgungsleitung und der Erdungsleitung dient.
Halbleiterspeicheranordnung nach Anspruch 7, dadurch gekennzeichnet, dass die Kondensatoren der Vielzahl von Kondensatoren MOS-Kondensatoren (31) sind.
Halbleiterspeicheranordnung nach Anspruch 7, dadurch gekennzeichnet, dass das Kondensatorfeld (30a) Blöcke enthält, welche in ihrer Konfiguration der Vielzahl von Zellenfeldblöcken (1) gleichartig sind.
Halbleiterspeicheranordnung nach Anspruch 11, dadurch gekennzeichnet, dass die Vielzahl von Kondensatoren (41) Speicherzellen sind, welche in ihrer Struktur der Vielzahl von Speicherzellen (41) gleichartig sind.
Halbleiterspeicheranordnung nach Anspruch 12, dadurch gekennzeichnet, dass die Vielzahl von Kondensatoren (41) dynamische Speicherzellen sind, die jeweils einen Zellenkondensator (41a) und einen Zellentransistor (41b) enthalten und dass sich der Zellentransistor (41b) in einem normalerweise eingeschalteten Zustand befindet.
Halbleiterspeicheranordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Vielzahl von Zellenfeldblöcken (1) eine Vielzahl von Speicherbänken (BK) bilden und dass die Vielzahl von ersten Metallverdrahtungsleitungen (4) der Vielzahl von Speicherbänken (BK) gemeinsam zugeordnet sind.
Halbleiterspeicheranordnung nach Anspruch 14, dadurch gekennzeichnet, dass die Vielzahl von Speicherbänken (BK) durch Haupt-Spaltendecoderbereiche (3) voneinander getrennt sind und dass die ersten Metallverdrahtungsleitungen (4') über die Haupt-Spaltendecoderbereiche (3) verlaufen.
Halbleiterspeicheranordnung nach Anspruch 15, dadurch gekennzeichnet, dass jeder der Haupt-Spaltendecoderbereiche (3) mit einer Vielzahl von Hauptspaltendecodern versehen ist, die jeweils eine spezielle Hauptwortleitung (2) aus der Vielzahl von Hauptwortleitungen (2) auswählen.