DE3046524C2 - Halbleitervorrichtung - Google Patents
HalbleitervorrichtungInfo
- Publication number
- DE3046524C2 DE3046524C2 DE3046524A DE3046524A DE3046524C2 DE 3046524 C2 DE3046524 C2 DE 3046524C2 DE 3046524 A DE3046524 A DE 3046524A DE 3046524 A DE3046524 A DE 3046524A DE 3046524 C2 DE3046524 C2 DE 3046524C2
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- gate electrode
- source
- transistors
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 239000003990 capacitor Substances 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Die Erfindung bezieht sich auf eine Halbleitervorrichtung
gemäß dem Oberbegriff des Patentanspruchs 1.
Eine solche Halbleitervorrichtung ist aus der Zeitschrift
"Electronics", 28. September 1978, Seiten 109-116, bekannt.
Aus der DE 27 29 658 A1 ist eine Halbleitervorrichtung mit
zwei in Serie geschalteten Transistoren in einer Fläche eines
Halbleiterkörpers bekannt, die so aufgebaut ist, daß ein
Bauelement mit verkürztem Kanal entsteht. Zu diesem Zweck
wird eine zweigeteilte Gate-Elektrode vorgesehen, an die ein
Signal angelegt wird, mit dessen Hilfe eine Zone geschaffen
wird, die die Ränder des Kanals bilden kann. Die Steuerung
des Kanals kann dann durch ein veränderliches Signal erfol
gen, das an die eigentliche Gate-Elektrode angelegt wird. Die
genannten Druckschriften lassen nicht erkennen, wie ihre
Lehren dazu beitragen könnten, die eingangs geschilderte
Halbleitervorrichtung in einer Speicherschaltung einzuset
zen. Insbesondere die Übertragung der Erkenntnisse aus der
DE 27 29 658 A1 auf die aus der zuerst genannten Druckschrift
bekannte Halbleitervorrichtung ist nicht möglich, da dieser
Kombination das Streben nach einem Bauelement mit verkürztem
Kanal entgegensteht.
Der Erfindung liegt die Aufgabe zugrunde, eine Halbleitervor
richtung der eingangs angegebenen Art zu schaffen, bei der
mit geringem Flächenaufwand auf dem Halbleiterkörper kleine
Überlappungs- und Speicherkapazitäten erzielt werden können.
Aufgrund ihrer Eigenschaften soll sich die zu schaffende
Halbleitervorrichtung besonders für die Anwendung in inte
grierten Speicherschaltungen eignen.
Die der Erfindung zugrundeliegende Aufgabe wird durch die im
kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merk
male gelöst. Eine vorteilhafte Weiterbildung der Erfindung
ist im Patentanspruch 2 gekennzeichnet.
Die Erfindung wird nun anhand der Zeichnung beispielshalber
erläutert. Es zeigen:
Fig. 1 eine Draufsicht auf einen kleinen Abschnitt eines
Halbleiter-Chips mit der räumlichen Anordnung einer
Halbleitervorrichtung gemäß der Erfindung,
Fig. 2 ein elektrisches Schaltbild der Halbleitervorrichtung
gemäß der Erfindung und
Fig. 3 einen Schnitt längs der Linie 8-8 der in Fig. 1 darge
stellten Halbleitervorrichtung.
Die in Fig. 1 dargestellte Halbleitervorrichtung ist
eine Zelle mit drei
in Serie geschalteten Transistoren. Der in der
Mitte liegende Transistor 10 wird als Blindkondensator
in einer dynamischen RAM-Zellenmatrix benutzt, wie sie
in der oben genannten Zeitschrift "Electronics" vom 28. September 1978,
Seiten 109-116, beschrieben ist. Der Transistor 11 ist
der Blindzellen-Zugriffstransistor, an dessen Gate-
Elektrode 16 über eine Leitung 18 eine Xdum-Zeilenadressen
leitung angeschlossen ist. Die Gate-Elektrode 41 des drit
ten Transistors 40 ist über eine Leitung 42 an eine Vor
ladungs-Taktspannung ΦPC angeschlossen. Die Gate-Elektrode
15 der Blindzellenkapazität (Transistor 10) ist über die
Leitung 17 ständig an eine Vorspannung Vdd von typischer
weise +5V angelegt. Die Leitung 19 ist in diesem Fall die
Spaltenleitungshälfte, an die (in einem 64K-Bit-RAM)
128 1-Transistor-Speicherzellen angeschlossen sind und
die auch an eine Seite eines bistabilen Lese-Differenz
verstärkers angeschlossen ist. Ein Lastelement 20 ist die
Last für einen Leseverstärker in einer integrierten Speicherschaltung, wie er unter Verwendung der
Halbleitervorrichtung der hier beschriebenen Art aufgebaut werden
kann; sie kann so ausgebildet sein,
wie in der US-PS 4 081 701 angegeben ist.
Im Betrieb der
Schaltung von Fig. 2 nimmt die Taktspannung ΦPC zunächst
den Wert "1" an und entlädt den als Kondensator wirkenden
Transistor 10 über den Transistor 40 nach Masse. Dies be
deutet, daß die Inversionsschicht 24, die den unteren Belag
des Blindzellenkondensators bildet, entladen wird. An die
sem Zeitpunkt liegt an der Leitung Xdum ein Signal mit dem
Wert "0". Im Anschluß daran geht die Taktspannung ΦPC auf
den Wert "0" oder Vss über, wobei dann, wenn diese Blind
zellenzeile vom X-Decodierer ausgewählt wird, das Signal
an der Leitung 18 den Wert "1" annimmt, wenn das Signal an
der Leitung Xdum einen hohen Wert annimmt. Bei gesperrtem
Transistor 40 und eingeschaltetem Transistor 11 entlädt
sich die Spaltenleitungshälfte 19 geringfügig in die Kapa
zität des Transistors 10. Typischerweise hat die Blind
zellenkapazität etwa ein Drittel der Größe einer Speicher
zellenkapazität in der Speicherzellenmatrix. Die Blind
zelle auf einer Seite und eine Speicherzelle auf der ande
ren Seite des Lese-Differenzverstärkers werden gleich
zeitig adressiert, und die Blindzellenkapazität zieht die
Spannung an der Leitung 19 nach unten auf einen Wert etwa
in der Mitte zwischen dem von einer "1" und von einer "0"
an der Speicherzellenkapazität erzeugten Wert.
Die Halbleitervorrichtung der hier beschriebenen Art kann so
hergestellt werden, daß die
Gate-Elektrode 41 ein Teil einer zweiten
Lage aus polykristallinem Silizium ist, die auch die Gate-Elektrode
16 bildet, und das Gate-Oxid 23 für den Transistor 40 ist
das gleiche Oxid wie für den Transistor 11.
Anstelle der Struktur, die in den Fig. 1 und 3 dargestellt
ist, bei der die Gate-Elektrode 15 aus polykristallinem Sili
zium der ersten Lage besteht, können auch die Gate-Elek
troden 16 und 41 aus polykristallinem Silizium der ersten
Lage bestehen, wobei dann die Gate-Elektrode 15 aus poly
kristallinem Silizium der zweiten Lage besteht. In diesem
Fall würden die Seiten der Gate-Elektrode 15 die Gate-
Elektroden 16 und 41 überlappen.
Die Vorteile der in den Fig. 1 bis 3 dargestellten
Struktur sind die reduzierte Überlappungskapazität, die
reduzierte Kapazität am Schaltungspunkt 13 und die klei
nere Zellengröße. Wenn zur Bildung der stark dotierten Zonen 12 und 14
eine N⁺-Diffusion durchgeführt wird, erfolgt auch eine
Diffusion unter die das Gate-Oxid bildenden Isolierschichten 22 oder 23, so daß eine
Überlappung zwischen den Außenkanten der Gate-Elektroden
15 und 16 mit den seitlich N⁺-diffundierten Abschnitten
der Zonen 12 und 14 entsteht. Wenn die dazwischen liegen
de Source/Drain-Zone 13 durch den gleichen Diffusions
schritt gebildet würde, wie dies gewöhnlich der Fall ist,
würde die gleiche Diffusion in seitlicher Richtung statt
finden, was zu einer zusätzlichen Überlappungskapazität
und zu den sogenannten Kurzkanaleffekten führen würde. Da
die Source/Drain-Zone 13 von den Rändern der invertier
ten Zonen 24 und 25 gebildet wird, tritt diese zusätzliche
Überlappungskapazität nicht auf, und die Kurzkanaleffekte
sind nicht so bedeutend. Außerdem ist die Kapazität zum
Substrat, die zwischen einer diffundierten N⁺-Zone ent
sprechend der Zone 13 aufgetreten wäre, nicht vorhanden.
Wenn beide Transistoren gesperrt sind, hat die Kapazität
der Source/Drain-Zone 13 tatsächlich den Wert Null. An
diesem Schaltungspunkt kann nahezu keine Spannung gespei
chert werden, so daß die Schaltung schneller arbeiten
kann, da der Schaltungspunkt nicht geladen oder entladen
werden muß. Außerdem ist der Platz, der gewöhnlich von einer
diffundierten Zone 13 zwischen den zwei Gate-Elektroden
15 und 16 besetzt wird, eliminiert, so daß die Zelle we
sentlich kleiner ist.
Claims (2)
1. Halbleitervorrichtung mit drei in Serie geschalteten
Transistoren in einer Fläche eines Halbleiterkörpers, wobei
jeder Transistor eine Source-Drain-Strecke und eine leitende
Gate-Elektrode aufweist und unterhalb der leitenden Gate-
Elektrode jedes Transistors eine dünne Inversionsschicht
entsteht, wenn eine Gate-Spannung angelegt wird, die größer
als eine Schwellenspannung ist, dadurch gekennzeichnet, daß
ein inneres Ende der Source-Drain-Strecke jedes Transistors
(10, 11, 40) einstückig mit dem inneren Ende der Source-
Drain-Strecke eines benachbarten Transistors über die Inver
sionsschicht (24, 25) verbunden ist, daß die Source-Zone
oder die Drain-Zone jedes Transistors (10, 11, 40) an dem
inneren Ende der Source-Drain-Strecken vom Rand der Inver
sionsschicht (24, 25) unterhalb der Gate-Elektrode des be
nachbarten Transistors gebildet ist, daß die Gate-Elektrode
(15, 16, 41) wenigstens eines der Transistoren (10, 11; 40)
benachbart und mit teilweiser Überlappung zur Gate-Elektrode
eines benachbarten Transistors (10, 11, 40) liegt, von die
ser Gate-Elektrode (16, 15, 41) jedoch durch eine Isolier
schicht (22, 23) isoliert ist, und daß zwei stark dotierte
Zonen (12, 14) in der Fläche des Halbleiterkörpers an den
äußeren Enden der Source-Drain-Strecken von zwei (11, 40)
der Transistoren (10, 11, 40) die Source- oder Drain-Zonen
bilden, wobei zwischen benachbarten Transistoren keine stark
dotierten Source- oder Drain-Zonen in der Fläche des Halb
leiterkörpers vorhanden sind, und daß drei Transistoren (10,
11, 40) eine Speicherzelle bilden, in der der zweite Transi
stor (10) zwischen den beiden anderen Transistoren (11, 40)
angeordnet ist und einen Speicherkondensator bildet.
2. Halbleitervorrichtung nach Anspruch 1, dadurch gekenn
zeichnet, daß an der Gate-Elektrode des zweiten Transistors
(10) eine feste Vorspannung liegt, daß an der Gate-Elektrode
des ersten Transistors (11) eine Adressierspannung liegt,
wobei der erste Transistor (11) als Zugriffstransistor wirkt,
und daß an die Gate-Elektrode des dritten Transistors (40)
eine Taktspannung angelegt ist, wobei er der Vorentladung
des vom zweiten Transistor (10) gebildeten Speicherkondensa
tors dient.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/102,301 US4319263A (en) | 1978-05-18 | 1979-12-10 | Double level polysilicon series transistor devices |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3046524A1 DE3046524A1 (de) | 1981-08-27 |
DE3046524C2 true DE3046524C2 (de) | 1994-06-16 |
Family
ID=22289175
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3046524A Expired - Lifetime DE3046524C2 (de) | 1979-12-10 | 1980-12-10 | Halbleitervorrichtung |
Country Status (3)
Country | Link |
---|---|
US (1) | US4319263A (de) |
JP (1) | JPS56115561A (de) |
DE (1) | DE3046524C2 (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4380863A (en) * | 1979-12-10 | 1983-04-26 | Texas Instruments Incorporated | Method of making double level polysilicon series transistor devices |
US4449224A (en) * | 1980-12-29 | 1984-05-15 | Eliyahou Harari | Dynamic merged load logic (MLL) and merged load memory (MLM) |
US4472821A (en) * | 1982-05-03 | 1984-09-18 | General Electric Company | Dynamic shift register utilizing CMOS dual gate transistors |
US4468574A (en) * | 1982-05-03 | 1984-08-28 | General Electric Company | Dual gate CMOS transistor circuits having reduced electrode capacitance |
JPS62108574A (ja) * | 1985-11-06 | 1987-05-19 | Rohm Co Ltd | Mosトランジスタ装置 |
JP2952887B2 (ja) * | 1989-05-20 | 1999-09-27 | 富士通株式会社 | 半導体装置およびその製造方法 |
JPH0590587A (ja) * | 1991-09-30 | 1993-04-09 | Sony Corp | 絶縁ゲート型電界効果トランジスタ |
JP3281700B2 (ja) * | 1993-12-22 | 2002-05-13 | 三菱電機株式会社 | 半導体装置 |
KR0177785B1 (ko) * | 1996-02-03 | 1999-03-20 | 김광호 | 오프셋 구조를 가지는 트랜지스터 및 그 제조방법 |
US5920085A (en) * | 1996-02-03 | 1999-07-06 | Samsung Electronics Co., Ltd. | Multiple floating gate field effect transistors and methods of operating same |
US5714786A (en) * | 1996-10-31 | 1998-02-03 | Micron Technology, Inc. | Transistors having controlled conductive spacers, uses of such transistors and methods of making such transistors |
US7023030B2 (en) * | 1999-02-24 | 2006-04-04 | Quantum Semiconductor, Llc | Misfet |
US7616490B2 (en) * | 2006-10-17 | 2009-11-10 | Sandisk Corporation | Programming non-volatile memory with dual voltage select gate structure |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5154789A (de) * | 1974-11-09 | 1976-05-14 | Nippon Electric Co | |
JPS5951143B2 (ja) * | 1976-08-25 | 1984-12-12 | 株式会社日立製作所 | Mis形半導体装置 |
US4099196A (en) * | 1977-06-29 | 1978-07-04 | Intel Corporation | Triple layer polysilicon cell |
DE2729658A1 (de) * | 1977-06-30 | 1979-01-11 | Siemens Ag | Feldeffekttransistor mit extrem kurzer kanallaenge |
JPS54127688A (en) * | 1978-03-28 | 1979-10-03 | Cho Lsi Gijutsu Kenkyu Kumiai | Method of fabricating semiconductor |
US4213139A (en) * | 1978-05-18 | 1980-07-15 | Texas Instruments Incorporated | Double level polysilicon series transistor cell |
-
1979
- 1979-12-10 US US06/102,301 patent/US4319263A/en not_active Expired - Lifetime
-
1980
- 1980-12-09 JP JP17373180A patent/JPS56115561A/ja active Pending
- 1980-12-10 DE DE3046524A patent/DE3046524C2/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US4319263A (en) | 1982-03-09 |
JPS56115561A (en) | 1981-09-10 |
DE3046524A1 (de) | 1981-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3414057C2 (de) | ||
DE69229467T2 (de) | Nichtflüchtige Halbleiterspeicheranordnung mit über den entsprechend verknüpften Auswahltransistoren gestapelten Dünnschichtspeichertransistoren | |
DE4208694C2 (de) | Halbleiter-Speicherelement | |
DE2619849C3 (de) | Speicher in integrierter Schaltungstechnik | |
DE3844120C2 (de) | Halbleitereinrichtung mit grabenförmiger Struktur | |
DE4437960C2 (de) | Halbleiterspeichervorrichtung | |
EP0025130B1 (de) | Hochintegrierter Festwertspeicher | |
DE2632036C2 (de) | Integrierte Speicherschaltung mit Feldeffekttransistoren | |
DE19832795B4 (de) | Statische Zelle eines Speichers für wahlfreien Zugriff mit optimiertem Seitenverhältnis und Halbleiterspeichervorrichtung, die mindestens eine Speicherzelle umfasst | |
DE2552644C2 (de) | Integrierter Halbleiter-Festspeicher und Verfahren zu seiner Herstellung | |
DE3530897A1 (de) | Integrierte halbleiterschaltung | |
DE2916884A1 (de) | Programmierbare halbleiterspeicherzelle | |
DE69839034T2 (de) | Halbleiter-Speicher-Vorrichtung und Verfahren zu deren Herstellung | |
DE3046524C2 (de) | Halbleitervorrichtung | |
DE3447722A1 (de) | Halbleiterschaltungsvorrichtung | |
DE69513207T2 (de) | Halbleitervorrichtung | |
DE4312651C2 (de) | Dram | |
EP1097458B1 (de) | Speicheranordnung aus einer vielzahl von resistiven ferroelektrischen speicherzellen | |
DE69230019T2 (de) | Anordnung von Transistoren zur Fertigung einer Basiszelle für eine integrierte Masterslice-Halbleiteranordnung und integrierte Masterslice-Halbleiteranordnung | |
DE3046376C2 (de) | Halbleiter-Speichervorrichtung | |
DE2532594A1 (de) | Halbleiterspeicher | |
DE19824209A1 (de) | Halbleitervorrichtung | |
DE3140268A1 (de) | Halbleiteranordnung mit mindestens einem feldeffekttransistor und verfahren zu ihrer herstellung | |
DE3134233A1 (de) | Dynamische cmos-speicherzelle und verfahren zu deren herstellung | |
DE2642615A1 (de) | Halbleiterspeicher |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8128 | New person/name/address of the agent |
Representative=s name: PRINZ, E., DIPL.-ING. LEISER, G., DIPL.-ING., PAT. |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |