DE2729658A1 - Feldeffekttransistor mit extrem kurzer kanallaenge - Google Patents

Feldeffekttransistor mit extrem kurzer kanallaenge

Info

Publication number
DE2729658A1
DE2729658A1 DE19772729658 DE2729658A DE2729658A1 DE 2729658 A1 DE2729658 A1 DE 2729658A1 DE 19772729658 DE19772729658 DE 19772729658 DE 2729658 A DE2729658 A DE 2729658A DE 2729658 A1 DE2729658 A1 DE 2729658A1
Authority
DE
Germany
Prior art keywords
gate electrode
effect transistor
field effect
source
transistor according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19772729658
Other languages
English (en)
Inventor
Karl-Heinrich Dr Ing Horninger
Lothar Dr Schrader
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19772729658 priority Critical patent/DE2729658A1/de
Priority to GB19497/78A priority patent/GB1586423A/en
Priority to FR7819007A priority patent/FR2396416A1/fr
Priority to JP8046178A priority patent/JPS5414175A/ja
Publication of DE2729658A1 publication Critical patent/DE2729658A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Description

272965Θ
SIEMENS AKTIENGESELLSCHAFT ? Unser Zeichen Berlin und München ^ VPA77P7077 BRD Feldeffekttransistor mit kurzer Kanallänge
Die Erfindung bezieht sich auf einen Feldeffekttransistor mit extrem kurzer Kanallänge nach der im Oberbegriff des Patentanspruches 1 angegebenen Art.
Solche Transistoren sind beispielsweise aus der Zeitschrift "IEEE Journal of Solid-state Circuits», Vol. SC-10, No. 5, Okt. 1975, S. 322 - 331, bekannt. Zur Erzeugung einer hohen "punchthrough-Spannung", die als derjenige Wert der Drainspannung definiert ist, bei dem das drainseitige Verarmungsgebiet das Sourcegebiet erreicht, und zur gleichzeitigen Vermeidung eines nennenswerten Einflusses der Drainspannung auf den lansistor-Innenwiderstand werden die in dieser Veröffentlichung beschriebenen Transistoren als sogenannte DMOS-Feldeffekttransistören ausgeführt, worunter eine MOS-Transistorstruktur zu verstehen ist, die durch eine Doppel-Diffusionstechnik erhalten wird. Hierbei werden die Source- und Draingebiete an der Oberfläche einer dotierten Halbleiterschicht in einem normalen Abstand voneinander eindiffundiert,wobei jedoch diesem Diffusionsvorgang ein anderer vorausgeht, bei dem im Sourcebereich eine die Dotierung der Halbleiterschicht wesentlich verstärkende Diffustonswanne gebildet wird, in die dann das Sourcegebiet eindiffundiert wird.
Bei der DMOS-Technik entsteht ein Transistorkanal, dessen überwiegender Teil zwischen dem Rand der Diffusionswanne und dem Rand des Draingebietes verläuft, während nur ein sehr kleiner Teil desselben zwischen dem Rand der Diffusionswanne und dem Rand des in diese eingebetteten Sourcegebietes liegt. Dieser letztere Teil 29.6.1977 / St 1 Htr «09882/0392
* 77 P 7 O 7 7 BRO
bestimmt die wirksame Kanallänge des Transistors, innerhalb der eine Steuerung des Ladungsträgertransports mittels einer gegen die Halbleiteroberfläche isolierten Gateelektrode und einer dieser zugeführten Steuerspannung erfolgt,während die "punch-through-Spannung" Werte annimmt, die auch bei MOS-Feldeffekttransistören mit einer dem Source-Drain-Abstand entsprechenden Kanallänge auftreten.
Bei den in DMOS-Technik hergestellten Feldeffekttransistoren tritt jedoch der Nachteil auf, daß die wirksame Kanallänge von dem Verlauf des Doppel-Diffusionsprozesses abhängt. Da im allgemeinen eine Vielzahl von gleichartigen Transistoren, die insbesondere auf einem gemeinsamen Substrat angeordnet sind, diesem Prozeß gleichzeitig unterworfen werden, sind die wirksamen Kanallängen sowie die Sättigungsspannungen aller dieser Transistoren, letztere unter der Voraussetzung gleicher Gatespannungen, untereinander gleich groß oder stehen zumindest in einem prozeßabhängigen Verhältnis zueinander.
Der Erfindung liegt die Aufgabe zugrunde, einen Feldeffekttransistor der eingangs genannten Art mit extrem kurzer Kanallänge anzugeben, bei dem die vorstehenden Nachteile der bekannten Transistoren nicht auftreten. Das wird erfindungsgemäß durch eine Ausbildung nach den im kennzeichnenden Teil des Patentanspruches 1 angeführten Merkmalen erreicht.
Der Feldeffekttransistor nach der Erfindung zeichnet sich vor allem dadurch aus, daß seine wirksame Kanallänge durch die geometrischen Abmessungen von geätzten Bereichen bestimmt wird, die für jeden einzelnen der einem gemeinsamen Diffusionsprozeß unterworfenen Transistoren individuell definierbar sind. Außerdem ist die sich an der Drainelektrode ergebende Sättigungsspannung der einzelnen Feldeffekttransistoren in einfacher W„ise wählbar bzw. einstellbar.
Ein bevorzugtes Ausführungsbeispiel der Erfindung wird im folgenden anhand der Zeichnung näher erläutert. Dargestellt ist ein Feldeffekttransistor, dessen Kanalbereich an der Oberfläche einer pdotierten Halblei"erschicht 1, z.B- aus Silizium, zwischen den η dotierten Source- und Draingebieten 2 und 3 liegt. Die Halbleiter-
809882/0392
5 77 P 7 077 BRO
oberfläche ist dabei von einer ersten Isolierschicht 4, z.B. aus SiO , bedeckt, über der eine zweigeteilte, erste Gateelektrode 5a, 5b angeordnet ist. Die beiden Elektrodenteile 5a und 5b sind durch einen im wesentlichen quer zur Bewegungsrichtung der zwischen dem Source- und Draingebiet transportierten Ladungsträger verlaufenden, engen Spalt 6 voneinander getrennt. Über der ersten Gateelektrode 5a, 5b befindet sich eine zweite Isolierschicht 7, die diese Elektrode auch im Bereich der den Spalt 6 begrenzenden Elektrodenflächen abdeckt. Eine oberhalb des Spaltbereiches angeordnete, zweite Gateelektrode 8, die so geformt ist, daß sie in den Spalt 6 hineinragt, ist mit einem Steuerspannungsanschluß 9 versehen, der mit einer steuernden Gatespannung Uq2 beschaltet ist. Wie in der Zeichnung schematisch angedeutet, weisen die Elektrodenteile 5a und 5b jeweils Anschlüsse 10 und 11 auf, die mit Vorspannungen U-. und Uß1. bestelltet sind. Das Sourcegebiet 2 ist über einen Anschluß 12 mit einem Bezugspotential verbunden, das Draingebiet über einen Anschluß 13 mit einer Drainspannung U^. Die Halbleiterschicht 1 ist über einen Anschluß 1a an ein Substratpotential U_b gelegt.
Bei Zuführung positiver Vorspannungen UQ1a und U^. an die Teile 5a und 5b der ersten Gateelektrode.und beim Anlegen einer positiven Drainspannung an den Anschluß 13 erfolgt eine Steuerung des Ladungsträgertransports zwischen dem Sourcegebiet 2 und dem Draingebiet 3 in Abhängigkeit von einer im allgemeinen positiven Gatespannung Uq2» die der zweiten Gateelektrode 9 zugeführt wird. Die Steuerung erfolgt innerhalb des wirksamen Kanalbereiches 14, dessen Länge etwa der Breite des Spalts 6 entspricht. Das elektrische Verhalten entspricht dabei dem eines Feldeffekttransistors vom Anreicherungstyp (enhancemen^-Typ). Die Spaltbreite ist geometrisch festlegbar, beispielsweise durch Wahl der Abmessungen einer Maskenöffnung, die bei einer Spaltätzung benutzt wird. Daher ist es möglich, bei einer Mehrzahl derartiger, in gemeinsamen Arbeitsgängen hergestellter Transistoren die Spaltbreiten und damit die wirksamen Kanallängen derselben unterschiedlich zu bemessen. Die Breite des Spaltes 6 und damit die wirksame Kanallänge 14 der einzelnen Transistoren kann z.B. 1 ,um oder noch weniger betragen.
Durch die Wahl der Vorspannung U_. ist die Sättigungsspannung Unc am Drainanschluß 13 ingej-ijijjqjigr/ ffgicpg wählbar und zwar unabhängig
-4- (o 77 p 7 0 77 BRO
von der steuernden Gatespannung UG2· Zweckmäßigerweise wird die dem Elektrodenteil 5b zugefUhrte Vorspannung UQ1b größer gewählt als Up1 , um eine gut kontrollierbare Kanalsteuerung mittels U^2 zu erreichen. Mit besonderem Vorteil ist die Vorspannung UG1& variabel, wobei dann die Sättigungsspannung des Transistors auch im Betrieb individuell den jeweiligen Erfordernissen angepaßt werden kann.
Nach einer Weiterbildung des Erfindungsgedankens wird die Halbleiterschicht 1 nicht, wie oben beschrieben, p-dotiert, sondern p"-dotiert oder F-dotlert, wobei gleichzeitig der Kanalbereich in seiner oberflächenseitigen Dotierung auf einen p-Wert angeheben wird, beispielsweise durch eine lokale Implantation von Akzeptor-Ionen. Damit wird eine Verringerung der Störkapazitäten an den pn-übergängen der Source- und Draingebiete 2 und 3 und eine Erhöhung der Durchbruchspannungen an den übergängen erreicht, ohne daß sich die übrigen elektrischen Eigenschaften des Transistors hierdurch ändern. Auch bei einer p-Dotierung der Halbleiterschicht 1 ist eine Anhebung der oberflächenseitigen Dotierung des Kanalbereiches I4auf einen etwas höheren Wert zweckmäßig, um eine sichere Kanalsteuerung mittels U-~ zu erzielen.
Bei der Herstellung des Feldeffekttransistors nach der Erfindung wird zweckmäßigerweise so vorgegangen, daß auf der Halbleiterschicht 1 zunächst die erste, die Halbleiteroberfläche abdeckende Isolierschicht 4 aufgebracht wird, über die dann eine erste leitende Beschichtung gelegt wird. Aus dieser wird die geteilte, erste Gateelektrode 5a, 5b in der Weise gebildet, daß der Spalt 6 durch eine selektive Herausätzung eines schmalen Streifens dieser Beschichtung entsteht, wobei der Umriß der Elektroden 5a und 5b durch gleichzeitiges Wegätzen weiterer randseitiger Teile dieser Beschichtung bestimm* werden kann. Schließlich wird nach dem Aufbringen einer weiteren, die erste Gateelektrode 5a, 5b auch im Bereich des Spaltes 6 abdeckenden Isolierschicht 7 oberhalb des Spaltbereiches 6 eine zweite elektrisch leitende Beschichtung vorgesehen, aus der nittels an sich bekannter, beispielsweise photolithographischer Schritte die zweite Gateelektrode 8 gebildet wird. Ein entsprechender Umriß der ersten Gateelektrode 5a, 5b führt dann dazu, daß diese Teile
809882/0392
f 77 P 7 O 7 7 BRD
bei einer anschließenden Implantation von Donator-Ionen zur Bildung der Source- und Draingebiete 2 und 3 als Masken verwendet werden.
Zur Anhebung der oberflächenseitigen Dotierung im Kanalbereich 14 wird vorzugsweise nach dem Ausbilden des Spaltes 6 in der ersten leitenden Beschichtung eine Ionenimplantation mit Akzeptor-Ionen vorgenommen, die durch Wahl einer entsprechenden Beschleunigungsspannung mit einer solchen Ionenbeschleunigung erfolgt, daß die erste Gateelektrode 5a, 5b nicht mehr durchdrungen wird, so daß sie als Dotierungsmaske dient.
Die genannten Halbleiterdotierungen des Ausführungsbeispiels können auch so abgeändert werden, daß sich die Leitfähigkeitstypen der einzelnen Halbleiterbereiche jeweils umkehren,wobei auch Betriebsspannungen der entgegengesetzten Polarität vorzusehen sind. Die erste Gateelektrode 5a, 5b und/oder die zweite Gateelektrode 8 kann aus stark dotiertem Halbleitermaterial, insbesondere aus Polysilizium, bestehen oder als metallische Beschichtung, insbesondere aus Aluminium, ausgeführt sein.
9 Patentansprüche 1Figur
809882/U392
-t-

Claims (9)

  1. Patentansprüche
    77 P 7 077 BRD
    ί1.JFeldeffekttransistor mit extrem kurzer Kanallänge, der eine dotierte Halbleiterschicht mit oberfBshenseitig eingefügten entgegengesetzt dotierten Source- und Draingebieten und eine von der Halbleiteroberfläche durch eine Isolierschicht getrennte, erste Gateelektrode aufweist, dadurch gekennzeichnet , daß die erste Gateelektrode (5a, 5b) durch einen im wesentlichen quer zur Bewegungsrichtung der zwischen dem Source- und Draingebiet (2 und 3) transportierten Ladungsträger verlaufenden, engen Spalt (6) zweigeteilt ist, daß oberhalb des Spaltbereiches eine zweite Gateelektrode (8) vorgesehen ist, die durch eine zweite Isolierschicht (7) gegen die erste Gateelektrode (5a, 5b) isoliert ist, und daß beide Teile (5a, 5b) der ersten Gateelektrode mit jeweils einer Vorspannungsquelle (10, 11) verbunden sind, während die zweite Gateelektrode (8) mit einem Steuerspannungsanschluß (9) versehen ist.
  2. 2. Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Gateelektrode (8) so geformt ist, daß sie in den Spalt (6) der ersten Gateelektrode (5a, 5b) hineinragt.
  3. 3. Feldeffekttransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die dem drainseitigen Teil (5a) der ersten Gateelektrode zugeführte Vorspannung (Uq-J81) einstellbar ist.
  4. 4. Feldeffekttransistor nach einem der Ansprüche 1 bis 3» dadurch gekennzeichnet, daß die dem sourceseitigen Teil (5b) der ersten Gateelektrode zugeführte Vorspannung (UG1b) größer ist als die dem drainseitigen Teil (5a) zugeführte Vorspannung (UQ1a).
  5. 5. Feldeffekttransistor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnex, daß die Halbleiterschicht (1) in einem unterhalb des Spalts (6) liegenden, oberflächenseitigen,'streifenförmigen Gebiet (14) eine erhöhte Dotierung aufweise.
  6. 6. Feldeffekttransistor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die erste und/oder die zweite Gateelektrode (5a, 5b bzw. 8) aus stark dotiertem Halbleitermaterial,
    809882/0392
    l 77 P 7 O 7 7 BRD
    insbesondere Polysilizium, besteht.
  7. 7. Feldeffekttransistor nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die erste und/oder zweite Gateelektrode (5a, 5b bzw. 8) als metallische Beschichtung, insbesondere aus Aluminium, ausgeführt ist.
  8. 8. Verfahren zur Herstellung eines Feldeffekttransistors nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß auf der dotierten Halbleiterschicht (1) zunächst die erste, die Halbleiteroberfläche bedeckende Isolierschicht (4) aufgebracht und über derselben eine erste leitende Beschichtung vorgesehen wird, aus der die erste Gateelektrode (5a, 5b) in der Weise gebildet wird, daß durch selektives Wegätzen eines zwischen demSource- und Draingebiet (2 und 3) liegenden Streifens dieser Beschichtung und ggf. weiterer randseitiger Teile derselben eine den Halbleiterbereich zwischen dem Source- und Draingebiet (2 und 3) mit Ausnahme eines unterhalb des genannten Streifens liegende; streifenförmigen Halbleitergebiets (14) überdeckende, zweiteilige Elektrodenform entsteht, daß nach dem Aufbringen einer die erste Gateelektrode (5a, 5b) abdeckenden Isolierschicht (7) auf dieser oberhalb des weggeätzten StrelÄns der ersten leitenden Beschichtung eine zweite elektrisch leitende Beschichtung vorgesehen wird, aus der die zweite Gateelektrode (8) gebildet wird, und daß eine Ionenimplantation vorgenommen wird, die unter Verwendung der ersten Gateelektrode (5a, 5b) als Dotierungsmaske zur Bildung der Source- und Draingebiete (2 und 3) führt.
  9. 9. Verfahren zur Herstellung eines Feldeffekttransistors nach Anspruch 8, dadurch gekennzeichnet, daß eine Erhöhung der oberflächenseitigen Dotierung der Halbleiterschicht (1) innerhalb des streifenförmigen Gebiets (14) durch eine Ionenimplantation vorgenommen wird, die nach dem Wegätzen des Streifens der ersten leitenden Beschichtung mit einer solchen Ionenbeschleunigung erfolgt, daß die erste leitende Beschichtung als Dotierungsmaske dient.
    809882/0392
DE19772729658 1977-06-30 1977-06-30 Feldeffekttransistor mit extrem kurzer kanallaenge Ceased DE2729658A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE19772729658 DE2729658A1 (de) 1977-06-30 1977-06-30 Feldeffekttransistor mit extrem kurzer kanallaenge
GB19497/78A GB1586423A (en) 1977-06-30 1978-05-15 Field-effect transistors
FR7819007A FR2396416A1 (fr) 1977-06-30 1978-06-26 Transistor a effet de champ a canal de courte longueur
JP8046178A JPS5414175A (en) 1977-06-30 1978-06-30 Short channel length fet and method of producing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19772729658 DE2729658A1 (de) 1977-06-30 1977-06-30 Feldeffekttransistor mit extrem kurzer kanallaenge

Publications (1)

Publication Number Publication Date
DE2729658A1 true DE2729658A1 (de) 1979-01-11

Family

ID=6012852

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772729658 Ceased DE2729658A1 (de) 1977-06-30 1977-06-30 Feldeffekttransistor mit extrem kurzer kanallaenge

Country Status (4)

Country Link
JP (1) JPS5414175A (de)
DE (1) DE2729658A1 (de)
FR (1) FR2396416A1 (de)
GB (1) GB1586423A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3046524A1 (de) * 1979-12-10 1981-08-27 Texas Instruments Inc., 75222 Dallas, Tex. "halbleitervorrichtung und verfahren zu ihrer herstellung"
EP0066675A1 (de) * 1981-06-08 1982-12-15 International Business Machines Corporation Verfahren zur Herstellung der Feldeffekttransistoren

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4587709A (en) * 1983-06-06 1986-05-13 International Business Machines Corporation Method of making short channel IGFET

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1153252A (en) * 1966-04-15 1969-05-29 Philco Ford Corp Improvements in and relating to Semiconductor Devices

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3355598A (en) * 1964-11-25 1967-11-28 Rca Corp Integrated logic arrays employing insulated-gate field-effect devices having a common source region and shared gates
GB1139170A (en) * 1965-12-22 1969-01-08 Mullard Ltd Thin film transistors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1153252A (en) * 1966-04-15 1969-05-29 Philco Ford Corp Improvements in and relating to Semiconductor Devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3046524A1 (de) * 1979-12-10 1981-08-27 Texas Instruments Inc., 75222 Dallas, Tex. "halbleitervorrichtung und verfahren zu ihrer herstellung"
EP0066675A1 (de) * 1981-06-08 1982-12-15 International Business Machines Corporation Verfahren zur Herstellung der Feldeffekttransistoren

Also Published As

Publication number Publication date
JPS5414175A (en) 1979-02-02
FR2396416A1 (fr) 1979-01-26
FR2396416B1 (de) 1982-12-17
GB1586423A (en) 1981-03-18

Similar Documents

Publication Publication Date Title
DE2904769C2 (de) V-Nut-MOS-Feldeffekttransistor
DE2706623C2 (de)
DE2652253C2 (de) Verfahren zur Steuerung der seitlichen Breite eines Dotierungsprofils in einem Halbleiterkörper eines Halbleiterbauelementes
DE2214935C2 (de) Integrierte MOS-Schaltung
EP0003231B1 (de) MIS-Feldeffekttransistor mit kurzer Kanallänge und Verfahren zu dessen Herstellung
DE4111046C2 (de) MOS-Einrichtung mit einer als Kanal arbeitenden Anreicherungsschicht
DE3813665C2 (de) Halbleiterbauelement mit umgekehrt T-förmiger Gatestruktur
EP0080523B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem Paar von komplementären Feldeffekttransistoren und mindestens einem Bipolartransistor
DE2439875C2 (de) Halbleiterbauelement mit negativer Widerstandscharakteristik
EP0033003B1 (de) Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE3145230A1 (de) "halbleiteranordnung"
DE19632077B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
EP0045447B1 (de) Transistoranordnung mit hoher Kollektor-Emitter-Durchbruchsspannung
DE2739586C2 (de) Statischer Inverter mit Isolierschicht-Feldeffekttransistoren und Verfahren zur Herstellung
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2832154C2 (de)
DE2607203B2 (de) Feldeffekttransistor vom Anreicherungstyp
DE2503864B2 (de) Halbleiterbauelement
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
EP0006428B1 (de) Halbleiteranordnung für ein Schwellwertelement
DE2729656A1 (de) Feldeffekttransistor mit extrem kurzer kanallaenge
DE2729657A1 (de) Feldeffekttransistor mit extrem kurzer kanallaenge
DE2727944C2 (de)
DE4441901C2 (de) MOSFET auf SOI-Substrat und Verfahren zu dessen Herstellung
DE1639349C3 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode, Verfahren zu seiner Herstellung und Verwendung eines solchen Feldeffekt-Transistors in einer integrierten Schaltung

Legal Events

Date Code Title Description
OAM Search report available
OC Search report available
8110 Request for examination paragraph 44
8131 Rejection