DE2652253C2 - Verfahren zur Steuerung der seitlichen Breite eines Dotierungsprofils in einem Halbleiterkörper eines Halbleiterbauelementes - Google Patents

Verfahren zur Steuerung der seitlichen Breite eines Dotierungsprofils in einem Halbleiterkörper eines Halbleiterbauelementes

Info

Publication number
DE2652253C2
DE2652253C2 DE2652253A DE2652253A DE2652253C2 DE 2652253 C2 DE2652253 C2 DE 2652253C2 DE 2652253 A DE2652253 A DE 2652253A DE 2652253 A DE2652253 A DE 2652253A DE 2652253 C2 DE2652253 C2 DE 2652253C2
Authority
DE
Germany
Prior art keywords
zones
layer
width
pattern
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2652253A
Other languages
English (en)
Other versions
DE2652253A1 (de
Inventor
Leopoldo Dy New Providence N.J. Yau
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE2652253A1 publication Critical patent/DE2652253A1/de
Application granted granted Critical
Publication of DE2652253C2 publication Critical patent/DE2652253C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/131—Reactive ion etching rie
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

dadurch gekennzeichnet, daß
f) das Materialmuster aus einem Resistmaterial als Resistmuster (18) hergestellt wird und
g) die Trimmung des Resistmusters (18; 24) in einem oxidierenden Plasma erfolgt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Zonenerzeugung in dem Körper durch Ionenimplantation erfolgt derart, daß die Zonen gegenüber dem Körper den entgegengesetzten Leitungstyp besitzen.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Beschichtung (16) aus Siliciumnitrid aufgebaut wird.
4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Beschichtung (16) aus polykristallinem Silicium aufgebaut wird.
5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Dotiermaske (34) durch Aufwachsenlassen einer Siliciumdioxidschicht (32) auf den Oberflächenteilen des Halbleiterkörpers hergestellt wird, die nicht von dem restlichen Teil (30) der Siliciumnitridschicht (16) bedeckt sind.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß durch das Dotierfenster in der Siliciumdioxidschicht (32) hindurch aufeinanderfolgend Ionen zur Herstellung von Basis- (36) und Emitterzonen (38) in den Halbleiterkörper implantiert werden.
7. Verfahren nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, daß die nicht mit dem ungetrimmten Materialmuster (18) bedeckten Zonen im Halbleiterkörper (10,12) zur Erzeugung inaktiver Basiszonen (22, 20) Ionen mit einer hohen Dosis implantiert werden und daß in die durch die Trimmung des Materialmusters und durch die anschließende Entfernung der Beschichtung (16) freigelegten Teile der Oberfläche des Halbleiterkörpers zur Erzeugung von Basis-Pufferzonen (26, 28) Ionen mit einer vergleichsweise niedrigen Dosis implantiert werden, wobei die seitliche Ausdehnung der Pufferbasiszonen dem vom Resistmuster (18) vorbestimmbaren abgetrimmten Betrag entspricht
Die Erfindung bezieht sich auf ein Dotierungssteuerungsverfahren der im Oberbegriff des Anspruches 1 angegebenen Art, mit dem bei Halbleiterbauelementen eine Kontrolle seitlicher Dotierungsprofile im Submikrometerbereich erreicht werden kann. Ein derartiges Verfahren ist durch die DE-OS 24 23 846 bekannt
Aus der DE-OS 24 23 846 sind über den Oberbegriff des Anspruches 1 auch die Merkmale der Ansprüche 4, 6, 7 und 8 bekannt, wobei im Gegensatz zum Anmeldungsgegenstand jedoch die Dotierung überwiegend durch Diffusion erfolgt. Aus dem FR 20 95 201 ist es bekannt, Resistmaterial mit einem Elektronenstrahl zu trimmen. Aus der DE-OS 24 33 839 ist es bekannt, Basis- und Emitterzonen durch Ionenimplantation herzustellen.
Es ist bekannt, Mikrowellen-Bipolartransistoren im sogenannten Emitter-Selbstausrichtungsverfahren herzustellen. Um den Signal-Rausch-Abstand eines solchen Transistors zu maximieren, muß der gesamte Basiswiderstand der Einheit auf ein Minimum reduziert werden, während gleichzeitig eine ausreichende Stromverstärkung aufrechtzuerhalten ist. Bei einem solchen Bauelement umfaßt die Basis typischerweise inaktive und aktive Zonen. Der Gesamtwiderstand der Basis ist die Summe der Widerstände dieser beiden Basiszonen. Um die Stromverstärkung konstant zu halten, kann der Widerstand der aktiven Basiszone nur durch Reduzieren der Breite des Emitterstreifens des Bauelementes reduziert werden. Der Widerstand der inaktiven Basiszone wird durch eine relativ hohe Dotierungskonzentration in diesem Bereich reduziert.
Bei ein'jm typischen Transistor mit selbstausgerichtetem Emitter sind die Emitter- und die inaktive Basiszone direkt benachbart zueinander. Wenn die inaktive Basiszone aus Gründen eines geringen Gesamtwiderstandes vergleichsweise stark dotiert ist, gibt ihre Nachbarschaft zum Emitter, der gleichfalls stark dotiert ist, Anlaß zu einem sogenannten weichen Emitter/Basis-Übergang, der in vielen Anwendungsfällen unerwünscht
ist. Ein weicher Übergang ist ein solcher, der einen relativ hohen Leckstrom und einer vergleichsweise niedrige Durchbruchspannung aufweist.
Ein Vorschlag zur Verbesserung der Eigenschaften des Emitter/Basis-Übergangs eines Transistors mit selbstausgerichtetem Emitter ist der, im Bauelement eine sogenannte Pufferbasiszone vorzusehen; vgl. beispielsweise DE-OS 24 23 846, insb. Fig. 5 und zugehöriger Text. Dieser Pufferteil ist zwischen die relativ schwach dotierte aktive Basiszone und die relativ stark dotierte inaktive Basiszone eingeschoben. Die Dotierstoffkonzentration in dem Pufferteil liegt üblicherweise zwischen denen der aktiven und inaktiven Basiszone. Da die Breite des Pufferteils im Regelfall sehr klein ist (beispielsweise kleiner als 0,3 Mikrometer), trägt ihre Gegenwart im Halbleiterbauelement nicht nennenswert zum Basisgesamtwiderstand bei.
Die bekannte Methode zum Erhalt einer Pufferbasis-
zone in einem Transistor mit selbst ausgerichtetem Emitter hat den Nachteil, daß eine mehrstufige chemische Ätzung durch vier niedergeschlagene Schichten hindurch erforderlich ist, wobei auch eine gezielte, genau gesteuerte Hinterschneidungsätzing stattzufinden hat. Insbesondere dieser Ätzschritt hat sich aber als schwierig reproduzierbar erwiesen.
Demgemäß suchte man nach einer Methode, die die Bildung einer Pufferbasiszone in einem Transistor mit selbstausgerichtetem Emitter in einfacher, jedoch leicht reproduzierbarer Weise ermöglichen würde, wobei zugleich erkannt wurde, daß eine solche Methode, wenn sie verfügbar wäre, auch bei der Kontrolle seitlicher Dotierungsprofile bei anderen Halbleiterbauelementen brauchbar sein würde.
Demgemäß ist es Aufgabe der Erfindung, ein Verfahren zum einfachen und reproduzierbaren Steuern eines seitlichen Dotierungsprofils in einem Halbleiterkörper eines Halbleiterbauelementes bereitzustellen.
Die erfindungsgemäße Lösung dieser Aufgabe ist im Patentanspruch I gekennzeichnet.
Dadurch, daß nach dem neuen Verfahren mit einem zu betriminenden Resistmaterialmuster gearbeitet wird, und das Restistmaterial bereits in sehr frühem Stadium bei der Halbleiterbauelementherstellung aufgebracht wird, vermeidet man einerseits jede mit wiederholter Maskierung verknüpften Ausrichtprobleme und sorgt andererseits automatisch für eine gute Selektivität bei der Trimmung des Restistmusters, da diese Trimmbehandlung immer, d. h. ohne weiteren Kunstgriffe, so ausgeführt werden kann, daß der übrige Halbleiteraufbau nicht beeinträchtigt wird und eine hohe Genauigkeit der betrimmten Musterzeichnung preoduzierbar erhalten wird.
Bei einer Ausführungsform des Verfahren wird z. B. in Verbindung mit der Herstellung eines Bipolartransistors mit selbst ausgerichtetem Emitter jener Bauart, bei welcher eine submikrometer-breite Pufferbasiszone zwischen einer inaktiven und einer aktiven Basiszone vorhanden ist, im wesentlichen wie folgt gearbeitet:
Auf einem Siliciumkörper des einen Leitungstyps wird eine Siliciumnitridschicht und hierauf ein Resistmaterial-Muster erzeugt. Sodann wird durch eine vergleichsweise hochdosierte Ionenimplantation eine inaktive Basiszone des entgegengesetzten Leitungstyps in Zonen des Siliciumkörpers erzeugt, die nicht von dem Resistmaterialmuster maskiert sind. Als nächstes und in einem wesentlichen Schritt wird das Resistmaterial in einem oxidierenden Plasma um einen vorbestimmten Betrag getrimmt. Jene Teile der Siliciumnitridschicht, die vom betrimmten Resistmaterial nicht maskiert sind, werden dann abgeätzt. Sodann wird mit einer vergleichsweise niedrig dosierten Ionenimplantation eine Zone des entgegengesetzten Leitungstyps im Siliciumkörper in jenen Zonen erzeugt, die vom getrimmten Resistmaterialmuster nicht mehr maskiert sind, um dadurch eine Pufferbasiszone zu bilden, deren seitliche Ausdehnung dem vom Resistmaterial abgetrimmten vorbestimmten Betrag entspricht. Anschließend werden in einer Reihe von Schritten die aktive Basiszone und die Emitterzone im Siliciumkörper erzeugt
Nachstehend ist die Erfindung anhand eines in der Zeichnung dargestellten Ausführungsbeispieles, nämlich eines Mikrowellen-Bipolartransistors mit selbstausgerichtetem Emitter, beschrieben; es zeigen
Fig. 1 bis 5 Schnittansichten eines Teils des Halbleiterbauelementes in verschiedenen Herstellungsstadien.
Wie in F i g. 1 dargestellt, befindet sich eine epitaktische Schicht 10 auf einem N-Siliciumsubstrat 12. Die Schicht 10 ist beispielsweise 2,5 bis 3,5 μπι (in y-Richtung) dick und mit Arsen mit einer Konzentration von etwa 5 χ 1015 Arsenatomen pro cm3 dotiert Auf die Schicht 10 ist eine etwa 25 nm dicke Passivierungsschicht 14, beispielsweise aus Siliciumdioxid, niedergeschlagen. Auf dem Siliciumdioxid befindet sich eine etwa
ίο 100 nm dicke Siliciumnitridschicht 16.
Auf die Schicht 16 wird eine Photo- oder Elektronenresistschicht, die im Einzelfall ein Positiv- oder ein Negativresistmaterial sein kann, aufgebracht, selektiv belichtet und zu einem vorbestimmten Muster entwikkelt. Ein solches Muster ist in Fig. 1 in Form eines Stabes 18 dargestellt dessen Abmessungen in der x-, y- und z-Richtung etwa 1,5 μπι, 1 μπι bzw. 37 μΐη betragen.
Das Resistmuster 18 dient als Maske, um eine Implantation von Ionen, mit denen die Oberseite der Anordnung nach Fig. ] bombardiert wird, in dem unterhalb des Resistmusters 18 gelegenen Teil der epitaktischen Schicht 10 zu verhindern. Die einzelnen Parameter der Ionenimplantation, werden so gewählt, daß die Schichten 16 und 14 durchdrungen und die Eigenschaften gewünschter Teile der Schicht 10 modifiziert werden. Alternativ können die vom Resistmuster 18 nicht bedeckten Teile der Schicht 16 vor Ausführung des lonenimplantationsschrittes entfernt werden.
Im einzelnen werden (siehe F i g. 2) inaktive P+-Basiszonen 20 und 22 in der epitaktischen Schicht implantiert. Beispielsweise kann die Implantation der Zonen 20 und 22 durch Richten einer Strahlung von 5 χ ΙΟ15 Borionen/ cm2 mit 60 00OeV auf die Oberseite der Anordnung nach F i g. 2 bewerkstelligt werden. Alternativ können, wenn zuerst die vom Resistmuster 18 nicht bedeckten Teile der Schicht 16 entfernt werden, die Zonen 20 und 22 mit der vorstehend angegebenen Dosis, jedoch bei 20 000 eV implantiert werden. Jedenfalls werden durch diese vergleichsweise hochdosierte Ionenimplantation in der Schicht 10 die inaktiven Basiszonen 20 und 22 erzeugt, für die ein vergleichsweise niedriger Widerstand kennzeichnend ist.
Als nächster Schritt folgt eine Trimmung der Breite des in F i g. 2 dargestellten Resistmusters 18 um einen vorbestimmten Betrag. Vorteilhafterweise erfolgt dieses nach dem bekannten Plasmaätz-Verfahren, mit dem die gewünschte Trimmung des Resistmusters in einigen
so wenigen Minuten vorgenommen werden kann.
Die Trimmung kann beispielsweise in einer Plasmaätzapparatur, wie diese von der International Plasma Corporation als Modell 2005 angeboten wird oder in einer anderen äquivalenten Apparatur ausgeführt werden. Durch Anordnen der zu ätzenden Probe in einem Sauerstoffplasma bei einem Druck von etwa 33 mbar wird eine genau gesteuerte Submikrometer-Trimmung des Resistmaterials erreicht. Bei 4O0C und bei einer Leistungseinstellung von 300 Watt wurde als typische Ätzgeschwindigkeit 0,1 μπι pro Minute für ein Negativresistmaterial wie Polyglycidylmethacrylatcoäthylacrylat in der Apparatur erhalten. Sonach ist zum Erhalt einer inaktiven Pufferbasiszone einer Breite von 0,2 bis 0,5 μπι eine Gesamtätzzeit im Bereich von nur 2 bis 5 Minuten erforderlich.
In der vorstehend beschriebenen Weise wird eine isotrope Plasmaätzung des Resistmaterials erhalten. Nach einer Trimmung um beispielsweise 0,25 μσι
sowohl in der Breite als auch in der Höhe hat das Resistmuster die Form, wie diese in F i g. 3 bei 24 dargestellt ist. Das ursprüngliche Resistmuster 18 ist dort noch mit gestrichelter Linie eingezeichnet.
Vor der lonenimplantierung der Pufferbasiszonen 26 und 28 (F i g. 3) ist es vorteilhaft, jedoch nicht notwendig, jene Teile der Siliciumnitridschicht 16 zu entfernen, die vom getrimmten Resistmuster 24 nicht mehr maskiert sind. Dieses kann beispielsweise in der vorerwähnten Plasmaätzapparatur im Rahmen eines idfferentiellen Ätzschrittes erfolgen, bei dem die unmaskierten Teile der Schicht 16 angegriffen werden, aber das Muster 24 praktisch unverändert belassen wird. Wird beispielsweise die Anordnung nach F i g. 3 innerhalb der Hochfrequenzabschirmung der vorbeschriebenen Plasmaätzapparatur in einer Atmosphäre aus 96% Kohlenstofffluorid und 4% Sauerstoff bei 0,667 mbar und einer Leistung von 100 Watt angeordnet, dann werden die unmaskierten Teile der Siliciumnitridschicht 16 entfernt. Typischerweise werden für diese Entfernung nur 1 bis 2 Minuten benötigt. Die ursprüngliche obere Fläche der entfernten Teile der Schicht 16 ist in F i g. 3 durch strichpunktierte Linien dargestellt. An dieser Stelle des Fertigungsprozesses verbleiben nur das Resistmuster 24 und der direkt unter dem Muster 24 befindliche Siliciumnitridteil 30 auf der Schicht 14.
Als nächstes werden die P-Pufferbasiszonen 26 und 28 (F i g. 3) durch ein Borimplantat beispielsweise mit einer Dosis von 1 χ 1014 Ionen/cm2 bei lOOOOeV erzeugt. Alternativ kann vor Erzeugung der Pufferzonen 26 und 28 das Resistmaterial 24 von der Siliciumnitridzone 30 beispielsweise durch Plasmaätzung oder durch chemische Naßätzung entfernt werden. In diesem Fall können in einem einzigen Ionenimplantationsschritt sowohl die Pufferzonen 26 und 28 als auch die aktive Basiszone erzeugt werden. Diese aktive Basiszone, die in F i g. 3 nicht dargestellt ist, die jedoch weiter unten in Verbindung mit F i g. 5 beschrieben ist, wird unter der Zone 30 in der Schicht 10 zwischen den Zonen 26 und 28 erzeugt.
Für das vorliegende Beispiel sei jedoch angenommen, daß das Resistmuster 24 der F i g. 3 auf der Anordnung als Maskiermuster verbleibt und daß deshalb nur die Pufferzonen 26 und 28 durch den vorstehend beschriebenen Ionenimplantationsschritt erzeugt werden. Danach wird das Muster 24 in der oben beschriebenen Weise entfernt, und es wird eine relativ dicke Siliciumdioxidschicht thermisch auf jenen Teilen der ursprünglichen Siliciumdioxidschicht 14 aufgebracht, die von dem Siliciumnitridteil 30 nicht maskiert sind. Die resultierende Anordnung ist in F i g. 4 dargestellt, in der die Siliciumdioxidschicht 32 ihre ursprüngliche Dicke von etwa 25 nm direkt unter dem Siliciumnitridteil 30 und eine Dicke c/von etwa 150 nm in den anderen Teilen besitzt
Während der vorstehend beschriebenen Verfahrensschritte, insbesondere während des Oxidwachstums, tritt etwas seitliche Diffusion der implantierten P-Zonen auf. Dieses ist in F i g. 4 dadurch dargestellt, daß der Spalt g zwischen den Pufferbasiszonen 26 und 28 etwas kleiner ist als die Breite des Teils 30. Zusätzlich ist der in F i g. 4 dargestellte Spalt h geringfügig kleiner als der idealisierte, in Fig.2 dargestellte Spalt, wie dieser ursprünglich zwischen den Zonen 20 und 22 vorhanden war.
Bei einigen Herstellungsprozeduren ist die seitliche Bewegung der einander zugekehrten Begrenzungen der ursprünglich erzeugten Zonen 20 und 22 in F i g. 2 exakt vorhersagbar und reproduzierbar. In diesen Fällen kann der vorstehend beschriebene Implantationsschritt, mit dem die Basispufferzonen 26 und 28 (siehe Fig. 3) erzeugt werden, tatsächlich weggelassen werden. Die seitliche Bewegung eines Teils der ursprünglich in die Zonen 20 und 22 implantierten Dotierstoffe wird dann die relativ schwach dotierten Pufferzonen bilden.
Sodann werden der Siliciumnitridteil 30 (Fig.4) und der direkt darunter gelegene relativ dünne Teil der
κι Siliciumdioxidschicht weggeätzt. Ein Teil der relativ dicken Siliciumdioxidschicht 32 wird dabei gleichfalls abgeätzt, es verbleibt jedoch ein wesentlicher Teil der Schicht 32 auf der Anordnung. Dieser restliche Teil ist in F i g. 5 mit 34 bezeichnet. Damit ist ein Fenster der Breite w in der verbleibenden Schicht 34 verfügbar, so daß in die Schicht 10 in bekannter Weise seibsläusgerichtete aktive Basis- und Emitterzonen aufeinanderfolgend implantiert werden können. Beispielsweise wird eine aktive P-Basiszone 36 in die Schicht 10 durch
2« Bestrahlen mit 5 χ 1013 Borionen pro cm2 bei 300OeV durch das Fenster in der Schicht 34 implantiert. Nachfolgend wird zur Erzeugung einer N+ -Emitterzone 38 das angegebene Fenster mit 2 χ ΙΟ15 Arsenionen/ cm2 bei 50 00OeV bestrahlt. Zusätzlich kann sich je eine Warmbehandlung an die Basis- und Emitterimplantationsschritte anschließen, um fegliche von dem Ionenbombardement herrührende Kristallschäden in der Schicht 10 auszuheilen und gleichzeitig die Dotierstoffe in die Zonen 36 und 38 (in Fig.5 nach
jn unten) hineinzutreiben.
In Fig. 5 liegt ein Teil der Pufferzonen 26 und 28 zwischen der Emitterzone 38 und den inaktiven Basiszonen 20 und 22. Aus den oben angegebenen Gründen hat eine solche Anordnung, bei der die relativ stark dotierten inaktiven Basiszonen und die Emitterzonen durch die relativ schwach dotierte Pufferzonen getrennt sind, vorteilhafte Betriebskenndaten.
Die elektrischen Kontakte zur Basis- und Emitterzone der Anordnung nach F i g. 5 erfolgen auf die übliche
Weise. So können beispielsweise öffnungen (dargestellt durch gestrichelte Linien) in der Schicht 34 erzeugt und kann ein geeignetes Leitermaterial (dargestellt durch strichpunktierte Linien) auf das Bauelement aufgebracht werden, um die inaktiven Basiszonen 20 und 22 zu kontaktieren. Diese im Kontakt mit den Zonen 20 und 22 befindlichen Leiter sind mit 40 und 42 bezeichnet. In ähnlicher Weise wird ein Leiter 44 auf der Anordnung erzeugt, um den elektrischen Kontakt zur Emitterzone 38 herzustellen. Der Kollektorelektrodenanschluß erfolgt dann am Substrat IZ
Zwar ist das Verfahren anhand der Herstellung eines Bipolartransistors mit selbstausgerichtetem Emitter beschrieben worden, das Verfahren ist aber auch bei der Herstellung anderer Bauelemente anwendbar.
Bei der Herstellung eines Feldeffekttransistors mit isoliertem Gate (IGFET) kann eine gemusterte Schicht aus polykristallinem Silicium, die von einer entsprechend gemusterten Resistschicht bedeckt ist, als Maske für die Implantation der Source- und Drainzonen in den Halbleiterkörper verwendet werden. Während der weiteren Verfahrensschritte neigen dann die einander gegenüberstehenden und den Kanal des IGFETs zwischen sich begrenzenden Stirnflächen der implantierten Zonen dazu, sich seitlich aufeinander zuzubewegen. Demgemäß fiberdeckt dann die polykristallme Silidumschicht, die als die Gate-Elektrode des Bauelementes vorgesehen ist, Teile der Source- und Drainzone. Dieses gibt AnIaB zu unerwünschten parasitären
Kapazitätseffekten, die das Hochfrequenzverhalten des Bauelementes begrenzen, und kann zusätzlich einen Niederspannungsdurchbruch bei kurzkanaligen IGFETs verursachen.
Wie beim obigen Beispiel der Herstellung eines ■, Bipolartransistors wird daher das Resistmuster auf der polikristallinen Siliciumschicht, das den zur Erzeugung ;ines IGFET-Bauelementes erforderlichen Aufbau hat, anfänglich breiter als die gewünschte Endbreite der Gate-Elektrode gemacht. Nach Plasmaätzung des nicht ι ο vom Resistmuster maskierten polykristallinen Siliciums verden die Source- und Drainzonen durch Ionenimplantation im Bauelement auf die übliche Weise unter Verwendung des Resistmusters und des restlichen polykristallinen Siliciums als zusammengesetzte Maske erzeugt. Dann wird das Resistmuster in der oben angegebenen genau gesteuerten Weise getrimmt, um die zu erwartende seitliche Verschiebung der implantierten Source- und Drainzone zu kompensieren. Mit anderen Worten, das Resistmuster wird so getrimmt, daß seine Breite nahezu exakt dem Endabstand entspricht, der nach der weiteren Bearbeitung zwischen den einander zugekehrten Stirnflächen der Source- und Drainzonen vorhanden sein wird. Als nächstes wird unter Verwendung des getrimmten Resistmaterial als Maske das freiliegende polykristalline Silicium abgeätzt, so daß die Breite des stehengebliebenen polykristallinen Siliciums der des getrimmten Resistmaterials entspricht, also kleiner als der anfängliche Abstand zwischen den implantierten Source- und Darinzonen geworden ist. Sodann wird das Resistmaterial entfernt und wird die erforderliche Weiterverarbeitung durchgeführt, während der die einkalkulierte Aufeinanderzuwanderung von Source- und Drainzone erfolgt, so daß die einander zugekehrten Stirnflächen von Source- und Drainzone schließlich in nahezu exakter Ausrichtung mit dem aus dem polykristallinen Silicium aufgebauten Gate stehen. Auf diese Weise wird ein IGFET-Bauelement mit vorteilhaften Eigenschaften leicht und reproduzierbar hergestellt.
Weiterhin können Bauelemente, wie Schottky-Sperrschichtgate-FETs und pn-Übergangsgate-FETs in ähnlicher Weise hergestellt werden. Bei den Schottky-Sperrschichtgate- und bei den pn-Übergangsgate-FETs, bei denen die Source- und Drainzonen im Regelfall stark implantiert sind, verhindert eine Pufferzone ähnlich der im oben beschriebenen Bipolartransistorherstellungsverfahren erzeugten einen Niederspannungsdurchbruch zwischen dem Gate und den stark implantierten Source- und Drainzonen.
Hierzu 2 Blatt Zeichnungen

Claims (1)

Patentansprüche:
1. Verfahren zur Steuerung der seitlichen Breite eines Dotierungsprofils in einem Halbleiterkörper eines Halbleiterbauelementes, bei dem
a) auf eine Oberfläche des Halbleiterkörpers eine wenigstens der Passivierung dienende Beschichtung und darüber ein Materialmuster aufgebracht werden,
b) Zonen eines bestimmten Leitungstyps in vom Materialmuster nicht bedeckten Teilen des Halbleiterkörpers dergestalt erzeugt werden, daß ihr seitlicher Abstand im Körper etwa der Breite des Musters entspricht,
c) das Materialmuster anschließend um einen vorbestimmten Betrag zur Reduzierung seiner Breite getrimmt wird,
d) die von dem betrimmten Materialmuster nicht mehr maskierten Teile der Beschichtung sowie anschließend das MateriaJmuster entfernt werden und
e) falls erforderlich, auf dem nicht mit dem verbliebenen Teil der Beschichtung bedeckten Teil der Oberfläche des Halbleiterkörpers eine Dotiermaske hergestellt und der restliche Teil der Beschichtung zur Herstellung eines Dotierfensters entfernt wird, dessen Breite im wesentlichen der Breite des getrimmten Materialmusters entspricht,
DE2652253A 1975-11-20 1976-11-16 Verfahren zur Steuerung der seitlichen Breite eines Dotierungsprofils in einem Halbleiterkörper eines Halbleiterbauelementes Expired DE2652253C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/633,602 US3997367A (en) 1975-11-20 1975-11-20 Method for making transistors

Publications (2)

Publication Number Publication Date
DE2652253A1 DE2652253A1 (de) 1977-06-02
DE2652253C2 true DE2652253C2 (de) 1982-06-03

Family

ID=24540323

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2652253A Expired DE2652253C2 (de) 1975-11-20 1976-11-16 Verfahren zur Steuerung der seitlichen Breite eines Dotierungsprofils in einem Halbleiterkörper eines Halbleiterbauelementes

Country Status (11)

Country Link
US (1) US3997367A (de)
JP (1) JPS5264279A (de)
BE (1) BE848345A (de)
CA (1) CA1064164A (de)
DE (1) DE2652253C2 (de)
ES (1) ES453471A1 (de)
FR (1) FR2332615A1 (de)
GB (1) GB1562095A (de)
IT (1) IT1064386B (de)
NL (1) NL176818C (de)
SE (1) SE428614B (de)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4202002A (en) * 1977-01-19 1980-05-06 International Business Machines Corporation Ion-implanted layers with abrupt edges
US4070211A (en) * 1977-04-04 1978-01-24 The United States Of America As Represented By The Secretary Of The Navy Technique for threshold control over edges of devices on silicon-on-sapphire
NL7706802A (nl) * 1977-06-21 1978-12-27 Philips Nv Werkwijze voor het vervaardigen van een half- geleiderinrichting en halfgeleiderinrichting vervaardigd met behulp van de werkwijze.
US4241165A (en) * 1978-09-05 1980-12-23 Motorola, Inc. Plasma development process for photoresist
US4198250A (en) * 1979-02-05 1980-04-15 Intel Corporation Shadow masking process for forming source and drain regions for field-effect transistors and like regions
US4231811A (en) * 1979-09-13 1980-11-04 Intel Corporation Variable thickness self-aligned photoresist process
US5202574A (en) * 1980-05-02 1993-04-13 Texas Instruments Incorporated Semiconductor having improved interlevel conductor insulation
US4356623A (en) * 1980-09-15 1982-11-02 Texas Instruments Incorporated Fabrication of submicron semiconductor devices
US4366613A (en) * 1980-12-17 1983-01-04 Ibm Corporation Method of fabricating an MOS dynamic RAM with lightly doped drain
DE3273695D1 (en) * 1981-01-29 1986-11-13 Sumitomo Electric Industries A schottky-barrier gate field effect transistor and a process for the production of the same
US4472874A (en) * 1981-06-10 1984-09-25 Tokyo Shibaura Denki Kabushiki Kaisha Method of forming planar isolation regions having field inversion regions
US4601095A (en) * 1981-10-27 1986-07-22 Sumitomo Electric Industries, Ltd. Process for fabricating a Schottky-barrier gate field effect transistor
US4585342A (en) * 1984-06-29 1986-04-29 International Business Machines Corporation System for real-time monitoring the characteristics, variations and alignment errors of lithography structures
IT1214805B (it) * 1984-08-21 1990-01-18 Ates Componenti Elettron Spositivi a semiconduttore con giunprocesso per la fabbricazione di dizioni planari a concentrazione di carica variabile e ad altissima tensione di breakdown
US4821094A (en) * 1985-11-08 1989-04-11 Lockheed Missiles & Space Company, Inc. Gate alignment procedure in fabricating semiconductor devices
DE3602461A1 (de) * 1986-01-28 1987-07-30 Telefunken Electronic Gmbh Verfahren zum herstellen eines sperrschicht-feldeffekttransistors
US4728617A (en) * 1986-11-04 1988-03-01 Intel Corporation Method of fabricating a MOSFET with graded source and drain regions
JPS63182860A (ja) * 1987-01-26 1988-07-28 Toshiba Corp 半導体装置とその製造方法
US4933295A (en) * 1987-05-08 1990-06-12 Raytheon Company Method of forming a bipolar transistor having closely spaced device regions
US4871684A (en) * 1987-10-29 1989-10-03 International Business Machines Corporation Self-aligned polysilicon emitter and contact structure for high performance bipolar transistors
US5171718A (en) * 1987-11-27 1992-12-15 Sony Corporation Method for forming a fine pattern by using a patterned resist layer
US4818714A (en) * 1987-12-02 1989-04-04 Advanced Micro Devices, Inc. Method of making a high performance MOS device having LDD regions with graded junctions
US5015595A (en) * 1988-09-09 1991-05-14 Advanced Micro Devices, Inc. Method of making a high performance MOS device having both P- and N-LDD regions using single photoresist mask
US5064773A (en) * 1988-12-27 1991-11-12 Raytheon Company Method of forming bipolar transistor having closely spaced device regions
US5223914A (en) * 1989-04-28 1993-06-29 International Business Machines Corporation Follow-up system for etch process monitoring
EP0394597A1 (de) * 1989-04-28 1990-10-31 International Business Machines Corporation System zum Verfolgen eines Ätzprozesses in einer RIE-Vorrichtung und dessen Verwendung zur Herstellung reproduzierbarer Strukturen hoher Auflösung
KR960000225B1 (ko) * 1991-08-26 1996-01-03 가부시키가이샤 한도오따이 에네루기 겐큐쇼 절연게이트형 반도체장치의 제작방법
US5272095A (en) * 1992-03-18 1993-12-21 Research Triangle Institute Method of manufacturing heterojunction transistors with self-aligned metal contacts
US5318916A (en) * 1992-07-31 1994-06-07 Research Triangle Institute Symmetric self-aligned processing
JP3437863B2 (ja) 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
TW297142B (de) 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
JP3030368B2 (ja) 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6777763B1 (en) * 1993-10-01 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US5795830A (en) * 1995-06-06 1998-08-18 International Business Machines Corporation Reducing pitch with continuously adjustable line and space dimensions
US6232048B1 (en) 1996-12-31 2001-05-15 Advanced Micro Devices Method for preparing narrow photoresist lines
US6150072A (en) * 1997-08-22 2000-11-21 Siemens Microelectronics, Inc. Method of manufacturing a shallow trench isolation structure for a semiconductor device
US6069046A (en) * 1997-11-26 2000-05-30 Advanced Micro Devices, Inc. Transistor fabrication employing implantation of dopant into junctions without subjecting sidewall surfaces of a gate conductor to ion bombardment
US6121155A (en) * 1998-12-04 2000-09-19 Advanced Micro Devices Integrated circuit fabrication critical dimension control using self-limiting resist etch
US6284755B1 (en) * 1998-12-08 2001-09-04 Merck & Co., Inc. Inhibitors of prenyl-protein transferase
US6444536B2 (en) * 1999-07-08 2002-09-03 Agere Systems Guardian Corp. Method for fabricating bipolar transistors
US6168993B1 (en) * 2000-01-19 2001-01-02 Advanced Micro Devices, Inc. Process for fabricating a semiconductor device having a graded junction
US6376308B1 (en) * 2000-01-19 2002-04-23 Advanced Micro Devices, Inc. Process for fabricating an EEPROM device having a pocket substrate region
US6255147B1 (en) * 2000-01-31 2001-07-03 Advanced Micro Devices, Inc. Silicon on insulator circuit structure with extra narrow field transistors and method of forming same
US6716571B2 (en) * 2001-03-28 2004-04-06 Advanced Micro Devices, Inc. Selective photoresist hardening to facilitate lateral trimming
US6774365B2 (en) 2001-03-28 2004-08-10 Advanced Micro Devices, Inc. SEM inspection and analysis of patterned photoresist features
US6815359B2 (en) * 2001-03-28 2004-11-09 Advanced Micro Devices, Inc. Process for improving the etch stability of ultra-thin photoresist
EP1374289B1 (de) * 2001-03-28 2008-12-03 Advanced Micro Devices, Inc. Verfahren zur herstellung eines transistorgatters mit erhöhter leistung mittels elektronenstrahlung und integrierte schaltung mit diesem transistorgatter
US6630288B2 (en) 2001-03-28 2003-10-07 Advanced Micro Devices, Inc. Process for forming sub-lithographic photoresist features by modification of the photoresist surface
US6653231B2 (en) 2001-03-28 2003-11-25 Advanced Micro Devices, Inc. Process for reducing the critical dimensions of integrated circuit device features
US6589709B1 (en) 2001-03-28 2003-07-08 Advanced Micro Devices, Inc. Process for preventing deformation of patterned photoresist features
US6828259B2 (en) 2001-03-28 2004-12-07 Advanced Micro Devices, Inc. Enhanced transistor gate using E-beam radiation
US6573165B2 (en) * 2001-07-06 2003-06-03 Texas Instruments Incorporated Method of providing polysilicon spacer for implantation
US7179752B2 (en) * 2001-07-10 2007-02-20 Tokyo Electron Limited Dry etching method
US20030092281A1 (en) * 2001-11-13 2003-05-15 Chartered Semiconductors Manufactured Limited Method for organic barc and photoresist trimming process
US6586303B2 (en) * 2001-12-05 2003-07-01 United Microelectronics Corp. Method for fabricating a mask ROM
KR100486111B1 (ko) * 2002-07-10 2005-04-29 매그나칩 반도체 유한회사 반도체소자의 소자분리막 제조방법
KR100559994B1 (ko) * 2003-08-08 2006-03-13 동부아남반도체 주식회사 측벽 방식을 이용한 플래시 메모리의 플로팅 게이트 형성방법
US7288829B2 (en) * 2004-11-10 2007-10-30 International Business Machines Corporation Bipolar transistor with self-aligned retrograde extrinsic base implant profile and self-aligned silicide
FR3030876B1 (fr) 2014-12-22 2017-12-15 Commissariat Energie Atomique Procede de realisation de motifs

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3592707A (en) * 1968-06-17 1971-07-13 Bell Telephone Labor Inc Precision masking using silicon nitride and silicon oxide
US3816198A (en) * 1969-09-22 1974-06-11 G Babcock Selective plasma etching of organic materials employing photolithographic techniques
US3649393A (en) * 1970-06-12 1972-03-14 Ibm Variable depth etching of film layers using variable exposures of photoresists
US3890176A (en) * 1972-08-18 1975-06-17 Gen Electric Method for removing photoresist from substrate
US3940288A (en) * 1973-05-16 1976-02-24 Fujitsu Limited Method of making a semiconductor device
SE405526B (sv) * 1973-07-16 1978-12-11 Western Electric Co Transistor och sett for dess tillverkning
JPS5034175A (de) * 1973-07-27 1975-04-02

Also Published As

Publication number Publication date
NL176818C (nl) 1985-06-03
FR2332615B1 (de) 1980-09-12
JPS5264279A (en) 1977-05-27
IT1064386B (it) 1985-02-18
US3997367A (en) 1976-12-14
NL176818B (nl) 1985-01-02
SE7612468L (sv) 1977-05-21
BE848345A (fr) 1977-03-16
ES453471A1 (es) 1977-11-16
SE428614B (sv) 1983-07-11
GB1562095A (en) 1980-03-05
JPS5724938B2 (de) 1982-05-26
DE2652253A1 (de) 1977-06-02
NL7612850A (nl) 1977-05-24
CA1064164A (en) 1979-10-09
FR2332615A1 (fr) 1977-06-17

Similar Documents

Publication Publication Date Title
DE2652253C2 (de) Verfahren zur Steuerung der seitlichen Breite eines Dotierungsprofils in einem Halbleiterkörper eines Halbleiterbauelementes
DE3780369T2 (de) Verfahren zum herstellen einer halbleiterstruktur.
DE68927309T2 (de) Abgegrenzter Leistungs-MOSFET mit topographischer Anordnung mit profiljustierender eingelassener Source
DE69030415T2 (de) Verfahren zur Herstellung eines DMOS Transistors
EP0080523B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem Paar von komplementären Feldeffekttransistoren und mindestens einem Bipolartransistor
EP0003231B1 (de) MIS-Feldeffekttransistor mit kurzer Kanallänge und Verfahren zu dessen Herstellung
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2414033C3 (de) Verfahren zur Herstellung von Halbleitervorrichtungen mit selektiv auf einer Oberfläche eines Halbleitersubstrats angeordneten Schichten aus einem Oxid des Substratmaterials
DE69029942T2 (de) Verfahren zur Herstellung von MOS-Leistungstransistoren mit vertikalem Strom
DE2707693C3 (de) Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation
DE2449688A1 (de) Verfahren zur herstellung einer dotierten zone eines leitfaehigkeitstyps in einem halbleiterkoerper sowie nach diesem verfahren hergestellter transistor
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
DE3326534A1 (de) Schottkybarrieren-mos-bauelemente
EP0020998B1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
EP0032550A1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
DE2915024C2 (de) Verfahren zum Herstellen eines MOS-Transistors
DE3939305C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
CH661150A5 (de) Verfahren zum erzeugen einer schmalen nut in einem substratgebiet, insbesondere einem halbleitersubstratgebiet.
DE2160427A1 (de) Halbleiteranordnung mit einem Halb leiterwiderstand und Verfahren zur Her stellung einer derartigen Anordnung
WO2001018870A2 (de) Ladungskompensationshalbleiteranordnung und verfahren zu deren herstellung
DE2028146A1 (de) Transistoren und Verfahren zu deren Herstellung
DE69016840T2 (de) Verfahren zur Herstellung eines lateralen Bipolartransistors.
DE2447354A1 (de) Verfahren zur herstellung eines feldeffekttransistors
DE1950069B2 (de) Verfahren zum Herstellung einer Halbleiteranordnung
DE3018594C2 (de) Verfahren zum Herstellen eines Sperrschicht-Feldeffekttransistors

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8339 Ceased/non-payment of the annual fee