KR100420089B1 - 세그먼트 방식의 워드선 구성을 포함하는 반도체 기억 장치 - Google Patents
세그먼트 방식의 워드선 구성을 포함하는 반도체 기억 장치 Download PDFInfo
- Publication number
- KR100420089B1 KR100420089B1 KR10-2001-0031431A KR20010031431A KR100420089B1 KR 100420089 B1 KR100420089 B1 KR 100420089B1 KR 20010031431 A KR20010031431 A KR 20010031431A KR 100420089 B1 KR100420089 B1 KR 100420089B1
- Authority
- KR
- South Korea
- Prior art keywords
- cell array
- word line
- line
- sub
- word lines
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
Claims (17)
- 복수의 메인 워드선과 복수의 서브 워드선에 의한 계층 구조를 갖는 세그먼트 방식의 워드선 구성을 갖는 반도체 기억 장치로서,복수의 셀 어레이 블록으로 분할된 메모리 셀 어레이- 상기 복수의 셀 어레이 블록 사이에는 서브 로우 디코더 영역이 각각 배치되어 있음-, 및상기 메인 워드선과 동일층 배선에 의해 형성되고, 상기 서브 로우 디코더 영역 상을 각각 통과하고 상기 복수의 셀 어레이 블록 상에 공통으로 배치된 복수의 제1 메탈 배선을 포함하며,상기 복수의 제1 메탈 배선은, 상기 복수의 셀 어레이 블록의 전원선 및 상기 복수의 메인 워드선 이외의 제어 신호선 중 적어도 하나에 이용되는 반도체 기억 장치.
- 제1항에 있어서,상기 복수의 제1 메탈 배선은 상기 복수의 메인 워드선과 병행 배치되어 있는 반도체 기억 장치.
- 삭제
- 제1항에 있어서,상기 복수의 셀 어레이 블록에는 각각 복수의 메모리 셀이 행렬 형상으로 배열되는 반도체 기억 장치.
- 제1항에 있어서,상기 서브 로우 디코더 영역에는 각각 상기 복수의 서브 워드선 중에서 특정한 서브 워드선을 선택하기 위한 복수의 서브 로우 디코더가 배치되어 있는 반도체 기억 장치.
- 제1항에 있어서,상기 복수의 메인 워드선으로부터 상층 배선에 의해 형성된 복수의 제2 메탈 배선을 더 포함하고, 상기 복수의 제2 메탈 배선은 상기 복수의 메인 워드선과 직교하는 방향으로 배치되는 반도체 기억 장치.
- 제6항에 있어서,상기 복수의 제2 메탈 배선은 복수의 컨택트에 의해 상기 복수의 제1 메탈 배선과 접속되어 있는 반도체 기억 장치.
- 제1항에 있어서,상기 메모리 셀 어레이의 일단측에는 복수의 컨덴서를 포함하는 컨덴서 어레이가 더 설치되어 있는 반도체 기억 장치.
- 제8항에 있어서,상기 복수의 컨덴서 각각은 상기 복수의 제1 메탈 배선중 전원선 및 접지선에 이용되는 제1 메탈 배선과 접속되어 있는 반도체 기억 장치.
- 제9항에 있어서,상기 복수의 컨덴서 각각은 상기 전원선과 상기 접지선 사이에서 노이즈를 바이패스하는 반도체 기억 장치.
- 제8항에 있어서,상기 복수의 컨덴서는 각각 MOS 캐패시터로 이루어진 반도체 기억 장치.
- 제8항에 있어서,상기 컨덴서 어레이는 상기 복수의 셀 어레이 블록과 마찬가지로 구성된 블록에 의해 형성되는 반도체 기억 장치.
- 제12항에 있어서,상기 복수의 컨덴서는 각각 상기 복수의 메모리 셀과 마찬가지로 구성된 메모리 셀에 의해 형성되는 반도체 기억 장치.
- 제13항에 있어서,상기 복수의 컨덴서는 각각 셀 캐패시터와 셀 트랜지스터를 포함한 다이내믹형의 메모리 셀이고,상기 셀 트랜지스터 각각은 항상 온(ON) 상태로 설정되어 있는 반도체 기억 장치.
- 제1항에 있어서,상기 복수의 셀 어레이 블록에 의해 복수의 메모리 뱅크가 각각 구성되며, 상기 복수의 제1 메탈 배선은 상기 복수의 메모리 뱅크 상에 공통으로 배치되는 반도체 기억 장치.
- 제15항에 있어서,상기 복수의 메모리 뱅크 사이에는 각각 메인 로우 디코더 영역이 배치되며, 상기 복수의 제1 메탈 배선은 상기 메인 로우 디코더 영역 상을 각각 통과하여 배치되는 반도체 기억 장치.
- 제16항에 있어서,상기 메인 로우 디코더 영역에는 각각 상기 복수의 메인 워드선 중에서 특정한 메인 워드선을 선택하기 위한 복수의 메인 로우 디코더가 배치되는 반도체 기억 장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000-168995 | 2000-06-06 | ||
JP2000168995A JP2001344966A (ja) | 2000-06-06 | 2000-06-06 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010111007A KR20010111007A (ko) | 2001-12-15 |
KR100420089B1 true KR100420089B1 (ko) | 2004-02-25 |
Family
ID=18671926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0031431A KR100420089B1 (ko) | 2000-06-06 | 2001-06-05 | 세그먼트 방식의 워드선 구성을 포함하는 반도체 기억 장치 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6452860B2 (ko) |
EP (1) | EP1162623B1 (ko) |
JP (1) | JP2001344966A (ko) |
KR (1) | KR100420089B1 (ko) |
DE (1) | DE60118833T2 (ko) |
TW (1) | TW516183B (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3846277B2 (ja) * | 2001-11-14 | 2006-11-15 | セイコーエプソン株式会社 | 半導体記憶装置及び電子機器 |
US6879505B2 (en) * | 2003-03-31 | 2005-04-12 | Matrix Semiconductor, Inc. | Word line arrangement having multi-layer word line segments for three-dimensional memory array |
US7233024B2 (en) | 2003-03-31 | 2007-06-19 | Sandisk 3D Llc | Three-dimensional memory device incorporating segmented bit line memory array |
JP4970760B2 (ja) * | 2004-09-15 | 2012-07-11 | 三星電子株式会社 | 半導体メモリ装置のライン配置構造 |
KR100558561B1 (ko) | 2004-10-28 | 2006-03-10 | 삼성전자주식회사 | 반도체 메모리 장치 |
JP4907967B2 (ja) * | 2005-12-01 | 2012-04-04 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
KR102586179B1 (ko) * | 2018-10-04 | 2023-10-10 | 에스케이하이닉스 주식회사 | 반도체 장치 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03101152A (ja) * | 1989-09-13 | 1991-04-25 | Toshiba Micro Electron Kk | 半導体メモリ |
JPH07130164A (ja) * | 1993-11-01 | 1995-05-19 | Nec Corp | 半導体装置 |
JPH09106691A (ja) * | 1995-10-11 | 1997-04-22 | Nec Corp | 半導体記憶装置 |
US5687108A (en) * | 1996-04-10 | 1997-11-11 | Proebsting; Robert J. | Power bussing layout for memory circuits |
KR20000005622A (ko) * | 1998-06-30 | 2000-01-25 | 아끼구사 나오유끼 | 반도체기억장치 |
JP2000049305A (ja) * | 1998-07-28 | 2000-02-18 | Hitachi Ltd | 半導体記憶装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5875148A (en) * | 1993-01-29 | 1999-02-23 | Oki Electric Industry Co., Ltd. | Semiconductor memory |
JP3561012B2 (ja) | 1994-11-07 | 2004-09-02 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JP3333352B2 (ja) * | 1995-04-12 | 2002-10-15 | 株式会社東芝 | 半導体記憶装置 |
JP3869045B2 (ja) | 1995-11-09 | 2007-01-17 | 株式会社日立製作所 | 半導体記憶装置 |
JPH10284705A (ja) | 1997-04-10 | 1998-10-23 | Hitachi Ltd | ダイナミック型ram |
US5933387A (en) | 1998-03-30 | 1999-08-03 | Richard Mann | Divided word line architecture for embedded memories using multiple metal layers |
JP3898377B2 (ja) | 1999-05-11 | 2007-03-28 | 富士通株式会社 | 半導体集積回路 |
-
2000
- 2000-06-06 JP JP2000168995A patent/JP2001344966A/ja active Pending
-
2001
- 2001-06-04 US US09/871,646 patent/US6452860B2/en not_active Expired - Lifetime
- 2001-06-05 KR KR10-2001-0031431A patent/KR100420089B1/ko not_active IP Right Cessation
- 2001-06-05 TW TW090113627A patent/TW516183B/zh not_active IP Right Cessation
- 2001-06-06 DE DE60118833T patent/DE60118833T2/de not_active Expired - Lifetime
- 2001-06-06 EP EP01112939A patent/EP1162623B1/en not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03101152A (ja) * | 1989-09-13 | 1991-04-25 | Toshiba Micro Electron Kk | 半導体メモリ |
JPH07130164A (ja) * | 1993-11-01 | 1995-05-19 | Nec Corp | 半導体装置 |
JPH09106691A (ja) * | 1995-10-11 | 1997-04-22 | Nec Corp | 半導体記憶装置 |
US5687108A (en) * | 1996-04-10 | 1997-11-11 | Proebsting; Robert J. | Power bussing layout for memory circuits |
KR20000005622A (ko) * | 1998-06-30 | 2000-01-25 | 아끼구사 나오유끼 | 반도체기억장치 |
JP2000049305A (ja) * | 1998-07-28 | 2000-02-18 | Hitachi Ltd | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
US6452860B2 (en) | 2002-09-17 |
KR20010111007A (ko) | 2001-12-15 |
TW516183B (en) | 2003-01-01 |
DE60118833D1 (de) | 2006-05-24 |
US20010048631A1 (en) | 2001-12-06 |
EP1162623B1 (en) | 2006-04-19 |
JP2001344966A (ja) | 2001-12-14 |
DE60118833T2 (de) | 2006-11-23 |
EP1162623A1 (en) | 2001-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7729195B2 (en) | Semiconductor memory device having split word line driver circuit with layout patterns that provide increased integration density | |
US6373776B2 (en) | Dynamic ram and semiconductor device | |
US9240221B2 (en) | Semiconductor memory device with a selection transistor having same shape and size as a memory cell transistor | |
US7634744B2 (en) | Semiconductor memory device and method for generating ROM data pattern | |
US6191990B1 (en) | Semiconductor integrated circuit device having stabilizing capacitors connected between power lines of main amplifiers | |
JP3333352B2 (ja) | 半導体記憶装置 | |
JP2007053321A (ja) | 半導体記憶装置 | |
US20080094870A1 (en) | Semiconductor memory device | |
JPH11283365A (ja) | メモリセルアレイを有する半導体メモリ | |
KR100420089B1 (ko) | 세그먼트 방식의 워드선 구성을 포함하는 반도체 기억 장치 | |
US7804700B2 (en) | Semiconductor memory device with reduced coupling noise | |
KR100541818B1 (ko) | 반도체 메모리 장치의 라인 배치구조 | |
US9165923B2 (en) | Semiconductor device having plural standard cells | |
US9251886B2 (en) | Semiconductor storage device | |
US20090034353A1 (en) | Semiconductor memory device | |
US7129549B2 (en) | Semiconductor integrated circuit device | |
JP4780616B2 (ja) | 半導体記憶装置 | |
KR20000005622A (ko) | 반도체기억장치 | |
US20120243315A1 (en) | Semiconductor memory device | |
JP3235544B2 (ja) | 半導体記憶装置 | |
US8848460B2 (en) | Semiconductor device having plural data buses and plural buffer circuits connected to data buses | |
JP2003007852A (ja) | 半導体記憶装置 | |
JPH0513709A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130115 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20140117 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20150119 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20160119 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20170119 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20180118 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |