DE19625169A1 - Hierarchische Wortleitungsstruktur für Halbleiterspeichervorrichtung - Google Patents

Hierarchische Wortleitungsstruktur für Halbleiterspeichervorrichtung

Info

Publication number
DE19625169A1
DE19625169A1 DE19625169A DE19625169A DE19625169A1 DE 19625169 A1 DE19625169 A1 DE 19625169A1 DE 19625169 A DE19625169 A DE 19625169A DE 19625169 A DE19625169 A DE 19625169A DE 19625169 A1 DE19625169 A1 DE 19625169A1
Authority
DE
Germany
Prior art keywords
sub
word line
word
drivers
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19625169A
Other languages
English (en)
Inventor
Jae-Hong Jeong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19625169A1 publication Critical patent/DE19625169A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Description

1. Bereich der Erfindung
Die vorliegende Erfindung betrifft eine Halbleiter­ speichervorrichtung und besonders eine verbesserte hierar­ chische Wortleitungsstruktur für eine Halbleiterspeicher­ vorrichtung, mit der durch Verwendung eines Unter-Wortleitungstreibers und eines Wort-Nebenschlusses in einer Wortleitungsstruktur in einer Halbleitervorrichtung aus einer Zweifach-Wortleitungsstruktur, die eine Haupt-Wortleitung und eine Unter-Wortleitung enthält, die Chipgröße der Halbleiterspeichervorrichtung minimiert werden kann, eine gewünschte Herstellungs-Abstandsfläche erhalten werden kann und eine Datenzugriffszeit schneller gemacht werden kann.
2. Beschreibung der herkömmlichen Technik
Eine Halbleiterspeichervorrichtung enthält gewöhnlich eine Vielzahl von Wortleitungen WL, die aus einem Material wie beispielsweise Polysilizium oder Polysilizid mit einem verhältnismäßig hohen elektrischen Widerstand geformt sind. Da die meisten der Wortleitungen eine geringe Breite, eine große Länge und einen verhältnismäßig hohen Widerstand be­ sitzen, tritt eine zum Produkt aus der Kapazität C der Wortleitung und deren Widerstand R proportionale RC-Verzögerung auf, wenn von einem Zeilendecoder eine Zellen-Treiberspannung eingespeist wird, um beim Lesen/Schreiben von Daten auf eine entfernte Speicherzelle zuzugreifen, so daß die Zugriffsgeschwindigkeits-Eigenschaften verschlech­ tert werden.
Deshalb wird eine Haupt-Wortleitung (MWL) mit einem niedrigen elektrischen Widerstand parallel zu einer Unter-Wortleitung (SWL) angeordnet, die das Gate eines Zelltran­ sistors bildet und mit der Haupt-Wortleitung über elektri­ sche Kontakte in einem vorbestimmten Abstand entlang dieser verbunden ist, so daß die Zugriffsgeschwindigkeits-Eigen­ schaften der Speichervorrichtung verbessert werden können. Die oben beschriebene Technik wird als Wort-Shunt oder Wort-Strap bzw. Wort-Nebenschluß bezeichnet. Zur Implemen­ tierung einer derartigen Technik sollten die Anzahl der Haupt-Wortleitungen und die Anzahl der Unter-Wortleitungen gleich sein.
Der Begriff "word strap" bzw. Wort-Nebenschluß bezieht sich auf eine Leitungsmetallisierung mit verhältnismäßig niedrigem Widerstand, die von einem Leitungsknoten aus ver­ läuft, um ihn mit einer entfernten Wortleitung oder Unter-Wortleitung aus einem halbleitenden Material mit einem hö­ heren Widerstand zu verbinden. Der Gesamtwiderstand, auf den ein über den Wortleitungs-Nebenschluß vom Treiberknoten zu einer zu der Wortleitung oder Unter-Wortleitung gehören­ den Speicherzelle laufendes Signal trifft, wird somit durch Verwendung des Nebenschlusses niedriger gemacht, als wenn das Signal dieselbe Entfernung nur über die Wortleitung mit höherem Widerstand zurücklegen müßte.
Fig. 1 zeigt eine Schaltungsanordnung einer Wortlei­ tung einer herkömmlichen Halbleiterspeichervorrichtung, die durch Implementieren einer Wort-Nebenschlußtechnik aufge­ baut ist. Wie darin gezeigt, sind Haupt-Wortleitungen MWL₁ bis MWLn mit einem Zeilendecoder 10 verbunden und in einer Vielzahl von Zeilen angeordnet und eine Vielzahl von Unter-Wortleitungen SWL sind parallel unter jeder Haupt-Wortleitung MWL angeordnet, mit einem vorbestimmten Abstand zuein­ ander angeordnet und elektrisch mit der Haupt-Wortleitung MWL verbunden.
Nun wird die Arbeitsweise der herkömmlichen Speicher­ vorrichtung mit dem oben beschriebenen Aufbau erläutert.
Wenn einer der Zeilendecoder 10 gemäß einem angelegten Zeilenadreß-Informationssignal A1 freigegeben wird, wird eine entsprechende Haupt-Wortleitung MWL auf den Pegel ak­ tiv high gebracht und jede der elektrisch mit der so akti­ vierten Haupt-Wortleitung MWL verbundenen Unter-Wortleitungen SWL wird folglich auf den Pegel aktiv high (Zustand high) gebracht und das Datum der mit der entsprechenden Unter-Wortleitung SWL verbundenen Speicherzelle (nicht ge­ zeigt) wird gelesen oder ein von außen eingegebenes Datum wird in die Zelle geschrieben.
Bei der herkömmlichen, durch Implementieren einer Wort-Nebenschlußtechnik aufgebauten Speichervorrichtung sollte jedoch die Anzahl der zur Verbesserung der RC-Verzögerungseigenschaften der Wortleitungen verwendeten Haupt-Wortleitungen MWL dieselbe sein wie die Anzahl der Wortleitungen. Wird die Dichte der Zellen erhöht, wird der Abstand der Wortleitungen verringert und die Entfernung zwischen den Haupt-Wortleitungen MWL wird verringert. Da die Entfernung zwischen Haupt-Wortleitungen in einem Her­ stellungsprozeß einer DRAM Speichervorrichtung wie bei­ spielsweise einer 256 Mb oder größeren Speichervorrichtung 0,6 µm oder weniger beträgt, werden deshalb die Schwierig­ keiten bei der Herstellung elektrischer Kontakte für die Haupt-Wortleitungen (zum Beispiel durch Implementieren ei­ nes Wort-Nebenschlußprozesses) vergrößert und somit die Ausbeute stark verringert.
Um die oben erwähnten Probleme zu lösen, wurde zur Verwendung bei der Herstellung von DRAM Vorrichtungen mit mehr als 256 Mb eine Speichervorrichtung mit einer Zwei­ fach-Wortleitungsstruktur entwickelt, wie im U.S. Patent Serien-Nr. 5,416,748 mit dem Titel "Semiconductor memory device having dual word line structure" beschrieben, die Offenbarung dieser früheren Patenschrift ist durch Bezug­ nahme darauf hierin enthalten.
Fig. 2 zeigt eine Schaltungsanordnung der Wortleitun­ gen in einer herkömmlichen Halbleiterspeichervorrichtung, die eine derartige hierarchische Zweifach-Wortleitungsstruktur anwendet. Wie in Fig. 2 gezeigt enthält die Spei­ chervorrichtung eine Vielzahl von aus metallischem Material geformten Haupt-Wortleitungen MWL₁ bis MWLn und eine Viel­ zahl von aus einem Material wie beispielsweise Polysilizium oder Polysilizid geformtem Unter-Wortleitungen SWL, wobei das Gate eines mit jeder Unter-Wortleitung SWL verbundenen Zelltransistors (nicht gezeigt) durch diese gebildet wird.
Die Haupt-Wortleitungen MWL₁ bis MWLn sind parallel mit den Zeilendecodern 10, die in derselben Spalte angeordnet sind und mit Unter-Wortleitungstreibern (SWD) 20, die in N Zei­ len und M Spalten zwischen jeweils zwei benachbarten Haupt-Wortleitungen angeordnet sind, verbunden und jeder Unter-Wortleitungstreiber 20 ist mit einer entsprechenden Haupt-Wortleitung MWL verbunden. Zusätzlich ist eine Unter-Wort­ leitung SWL mit einem Ausgangsknoten jedes entsprechenden Unter-Wortleitungstreibers 20 verbunden und Leistungsknoten der in derselben Spalte angeordneten Unter-Wortleitungstreiber 20 sind abwechselnd in Intervallen mit einer ent­ sprechenden aus einem Paar von Codierleitungen CL verbun­ den, die mit einem Worttreiberdecoder (nicht gezeigt) ver­ bunden sind.
Die herkömmliche hierarchische Zweifach-Wortleitungsstruktur mit einer Haupt-Wortleitung MWL und einer Unter-Wortleitung SWL wie in Fig. 2 gezeigt ist darauf gerichtet, zum Treiben der Unter-Wortleitung einen Unter-Wortleitungstreiber 20 anstatt einer Wort-Nebenschlußtechnik wie in Fig. 1 gezeigt zu verwenden. Deren Arbeitsweise wird nun beschrieben.
Wenn einer der Zeilendecoder 10 gemäß einem von außen daran angelegten Zeilenadreß-Informationssignal A1 freige­ geben wird, dann wird die mit dem so freigegebenen Zeilen­ decoder 10 verbundene Haupt-Wortleitung MWL freigegeben. Danach wird eine der Codierleitungen CL einer ausgewählten Spalte gemäß an einen Blockdecoder (nicht gezeigt) und ei­ nen Unter-Worttreiberdecoder angelegten Adreßinformations­ signalen (nicht gezeigt) freigegeben. Deshalb wird ein ent­ sprechender Unter-Wortleitungstreiber 20 gemäß dem über die durch den Zeilendecoder 10 freigegebene Haupt-Wortleitung MWL an dessen Eingangsknoten angelegten Signal und dem über die zugehörige Codierleitung CL an dessen Leistungsknoten angelegten Signal freigegeben und die mit dem Ausgangskno­ ten des so freigegebenen Unter-Wortleitungstreibers 20 ver­ bundene Unter-Wortleitung SWL wird aktiv gemacht, wodurch das Datum der zu der aktivierten Unter-Wortleitung SWL ge­ hörenden Speicherzelle gelesen wird oder ein von außen ein­ gegebenes Datum in die Speicherzelle geschrieben wird.
Die die oben beschriebene hierarchische Zweifach-Wortleitungsstruktur verwendende herkömmliche Halbleiter­ speichervorrichtung hat darin Vorteile, daß der Herstel­ lungsprozeß dafür einfach ist und die Ausbeute an Halblei­ terspeichervorrichtungen durch Aufrechterhalten eines aus­ reichenden Abstands zwischen den als Haupt-Wortleitungen verwendeten metallischen Leitungen erhöht werden kann.
Da jedoch die Layoutfläche eines jeden Unter-Wortleitungstreibers groß ist, wird die Größe des Speicherchips groß. Um eine derartige Speichervorrichtung ohne Erhöhung der Chipgröße herzustellen, wird die Ausbeute an Halblei­ tervorrichtungen verringert, da es nötig ist, die Größe anderer Bereiche des Speicherchips zu verringern.
Zusammenfassung der Erfindung
Es ist folglich ein Ziel der vorliegenden Erfindung, eine Halbleiterspeichervorrichtung bereitzustellen, die die bei der herkömmlichen Halbleiterspeichervorrichtung auftre­ tenden Probleme löst.
Es ist ein weiteres Ziel der vorliegenden Erfindung, eine verbesserte hierarchische Wortleitungsstruktur für eine Halbleiterspeichervorrichtung bereitzustellen, mit der durch Verwendung eines Unter-Wortleitungstreibers und eines Wort-Nebenschlusses in einer Wortleitungsstruktur einer Halbleitervorrichtung mit einer zweifachen oder hierarchi­ schen Wortleitungsstruktur, die eine Haupt-Wortleitung und eine Unter-Wortleitung enthält, eine Chipgröße der Halblei­ tervorrichtung minimiert wird, eine gewünschte Herstellungs-Abstandsfläche erhalten werden kann und eine Datenzu­ griffszeit schneller wird.
Um die obigen Ziele zu erreichen, wird eine hierarchi­ sche Wortleitungsstruktur für eine Halbleiterspeichervor­ richtung mit einer Vielzahl von Speichergruppenblöcken, von denen jeder eine Vielzahl von Zeilen und Spalten von Spei­ cherzellen enthält, wobei jeder Speichergruppenblock einen Zeilendecoder, eine Vielzahl von mit dem Zeilendecoder ver­ bundenen und jeweils in einer aus der Vielzahl von Zeilen angeordneten Haupt-Wortleitungen, eine Vielzahl von Unter-Wortleitungstreibern mit jeweils einem Eingangsknoten, ei­ nem Leistungsknoten und einem Ausgangsknoten und in einer Vielzahl von Spalten und Unterzeilen in jeder aus der Viel­ zahl von Zeilen zwischen zwei benachbarten Haupt-Wortleitungen angeordnet, besitzt, wobei die Eingangsknoten der Unter-Worttreiber in jeder Zeile mit einer zugehörigen aus der Vielzahl von Haupt-Wortleitungen verbunden sind und Codierleitungen mit den Leistungsknoten der in derselben Spalte angeordneten Unter-Wortleitungstreiber verbunden sind, bereitgestellt, wobei die hierarchische Wortlei­ tungsstruktur folgendes umfaßt:
die Unter-Wortleitungstreiber in jeden zwei benachbar­ ten Spalten so angeordnet sind, daß ihre jeweiligen Aus­ gangsknoten einander gegenüberliegen,
eine Unter-Wortleitung mit dem Ausgangsknoten jedes aus der Vielzahl von Unter-Wortleitungstreibern verbunden ist, wobei die Unter-Wortleitung vom Ausgangsknoten in Richtung der benachbarten Spalte verläuft; und
ein parallel zu jeder Unter-Wortleitung verlaufender Wortleitungs-Nebenschluß, wobei ein Ende dieses Wortleitungs-Nebenschlusses gemeinsam mit dem Ausgangsknoten des entsprechenden Unter-Wortleitungstreibers und der zugehöri­ gen Unter-Wortleitung verbunden ist und ein anderes Ende dieses Wortleitungs-Nebenschlusses über eine Kontaktmetal­ lisierung mit einem mittleren Teil der Unter-Wortleitung verbunden ist.
Die Unter-Wortleitung kann mit dem Unter-Worttreiber nur über den Wortleitungs-Nebenschluß verbunden sein oder die Unter-Wortleitung kann in einen ersten Abschnitt, der mit dem Ausgangsknoten des Unter-Worttreibers verbunden ist, und einen zweiten Abschnitt, der mit dem anderen Ende des Wortleitungs-Nebenschlusses verbunden ist, unterteilt sein. Oder die Unter-Wortleitung kann nicht unterteilt sein und gemeinsam an einem Ende mit dem Ausgangsknoten des Unter-Worttreibers und an einem mittleren Punkt mit dem ande­ ren Ende des Wortleitungs-Nebenschlusses verbunden sein.
Kurze Beschreibung der Zeichnungen
Fig. 1 ist ein Diagramm, das eine herkömmliche Schal­ tungsanordnung von Wortleitungen und Unter-Wortleitungen in einer unter Verwendung einer Wort-Nebenschlußtechnik aufge­ bauten Halbleiterspeichervorrichtung zeigt;
Fig. 2 ist ein Diagramm, das eine herkömmliche Schal­ tungsanordnung von Wortleitungen in einer Halbleiterspei­ chervorrichtung zeigt, die einen hierarchischen zweifachen Wortleitungsaufbau anwendet;
Fig. 3 ist ein Blockdiagramm, das eine Wortleitungs­ struktur einer Halbleiterspeichervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 4A und 4B sind Schaltungsdiagramme eines Unter-Wortleitungstreibers von Fig. 3, wobei Fig. 4A einen NMOS Unter-Wortleitungstreiber und Fig. 4B einen CMOS Unter-Wortleitungstreiber gemäß der vorliegenden Erfindung zei­ gen;
Fig. 5 ist ein Blockdiagramm einer Wortleitungsstruk­ tur einer Halbleiterspeichervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
Fig. 6 ist ein Blockdiagramm einer Wortleitungsstruk­ tur einer Halbleiterspeichervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung;
Fig. 7 ist ein Blockdiagramm einer Wortleitungsstruk­ tur einer Halbleiterspeichervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung;
Fig. 8 ist ein Blockdiagramm einer Wortleitungsstruk­ tur einer Halbleiterspeichervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung; und
Fig. 9 ist ein Blockdiagramm einer Wortleitungsstruk­ tur einer Halbleiterspeichervorrichtung gemäß einer sech­ sten Ausführungsform der vorliegenden Erfindung.
Ausführliche Beschreibung der Erfindung
Fig. 3 zeigt einen Aufbau von hierarchischen Wortlei­ tungen in einer DRAM Halbleiterspeichervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
Wie in Fig. 3 gezeigt enthält eine DRAM Halbleiter­ speichervorrichtung, die eine Wortleitungsstruktur gemäß der vorliegenden Erfindung implementiert, eine Vielzahl von Speichergruppenblöcken 100-1 bis 100-j. Da die Speicher­ gruppenblöcke 100-1 bis 100-j zueinander identisch sind, wird nur der Speichergruppenblock 100-1 wie in Fig. 3 ge­ zeigt beschrieben.
Der Speichergruppenblock 100-1 enthält einen Zeilende­ coder 10, mit dem eine Vielzahl von Haupt-Wortleitungen MWL₁ bis MWLn verbunden und so angeordnet sind, daß sie in Zeilenrichtung verlaufen. Eine Vielzahl von Unter-Worttreibern (SWD) 20 ist in einer Vielzahl von Spalten und Unterzeilen zwischen jeweils zwei benachbarten Haupt-Wortleitungen angeordnet und jeder der Unter-Worttreiber 20 einer bestimmten Zeile besitzt einen mit der zugehörigen Haupt-Wortleitung MWL verbundenen Eingangsknoten IN.
Jeder Unter-Worttreiber besitzt auch einen Ausgangs­ knoten ON, mit dem ein Wortleitungs-Nebenschluß WSL und ein erster Unter-Wortleitungsabschnitt SWL-1 verbunden sind, die parallel zueinander in der Zeilenrichtung verlaufen. Jeder Wortleitungs-Nebenschluß WSL ist aus einem metalli­ schen Material mit einem niedrigen elektrischen Widerstand geformt und erstreckt sich von seinem zugehörigen Unter-Worttreiber 20 aus in der Zeilenrichtung um eine Entfer­ nung, die größer als die Länge des zugehörigen ersten Unter-Wortleitungsabschnitts SWL-1 ist.
Ein zweiter Unter-Wortleitungsabschnitt SWL-2, der am ersten Unter-Wortleitungsabschnitt SWL-1 ausgerichtet ist und in einem kleinen Abstand von diesem angeordnet ist, verläuft von einem Unterteilungspunkt SP zwischen diesen aus in der Zeilenrichtung. Der zweite Unter-Wortleitungsabschnitt SWL-2 verläuft parallel zum Wortleitungs-Neben­ schluß WSL und ist durch eine Kontaktmetallisierung CM elektrisch mit dem entfernten Ende des Wortleitungs-Nebenschlusses WSL verbunden, um dadurch elektrisch mit dem Aus­ gangsknoten ON des zugehörigen Unter-Worttreibers 20 ver­ bunden zu sein.
Wie Fachleute erkennen werden, sind die Unter-Wortleitungsabschnitte SWL-1 und SWL-2 aus einem Polysilizium oder einem Polysilizid geformt und bilden die Gates von Speicherzellentransistoren der Speichervorrichtung. Die Unter-Wortleitungsabschnitte SWL-1 und SWL-2 bilden somit zusammen eine Unter-Wortleitung SWL. Das bedeutet, gemäß der vorliegenden Erfindung besteht jede Unter-Wortleitung SWL in der herkömmlichen Wortleitungsanordnung wie in Fig. 2 gezeigt statt dessen aus einem ersten Abschnitt SWL-1 und einem zweiten Abschnitt SWL-2, wobei wie in Fig. 3 gezeigt ein Wortleitungs-Nebenschluß verwendet wird.
Wie aus Fig. 3 weiter ersichtlich ist, verlaufen die zu einem in einer ersten oder linksseitigen Spalte angeord­ neten Unter-Worttreiber 20 gehörenden Wortleitungs-Nebenschlüsse und Unter-Wortleitungsabschnitte nach rechts in Richtung des entsprechenden in der zweiten oder rechtssei­ tigen Spalte angeordneten Unter-Worttreibers 20, während die zum entsprechenden Unter-Worttreiber 20 der zweiten oder rechtsseitigen Spalte gehörenden Wortleitungs-Nebenschluß WSL und Unter-Wortleitungsabschnitte SWL-1, SWL-2 nach links in Richtung des entsprechenden Unter-Worttreibers 20 der ersten oder linksseitigen Spalte verlaufen, derart, daß die zum Unter-Worttreiber 20 der ersten oder linksseitigen Spalte gehörenden Wortleitungs-Nebenschluß WSL und Unter-Wortleitungsabschnitte SWL-1, SWL-2 so ange­ ordnet sind, daß sie parallel zu und in der Nähe der zum entsprechenden Unter-Worttreiber 20 der zweiten oder rechtsseitigen Spalte gehörenden Wortleitungs-Nebenschluß WSL und Unter-Wortleitungsabschnitte SWL-1, SWL-2 verlau­ fen, wobei sich eine derartige Anordnung fortlaufend zwi­ schen jeden zwei Spalten von Unter-Worttreibern 20 in jeder Unterzeile im gesamten Speichergruppenblock 100-1 wieder­ holt. Es ist deshalb möglich, zwischen den benachbarten Wortleitungs-Nebenschlüssen WSL, die in Zeilenrichtung par­ allel angeordnet sind, eine vorbestimmte Entfernung auf­ rechtzuerhalten. Das bedeutet, im Vergleich zur herkömmli­ chen Anordnung kann mehr als der doppelte Abstand zwischen den Wortleitungs-Nebenschlüssen erhalten werden.
Sowohl die Unterteilungspunkte SP zwischen den Unter-Wortleitungsabschnitten SWL-1, SWL-2 der Unter-Wortleitungen SWL als auch die Kontaktmetallisierungen CM zwischen den Wortleitungs-Nebenschlüssen WSL und den zweiten Unter-Wortleitungsabschnitten SWL-2 befinden sich vorzugsweise mittig zwischen den benachbarten linksseitigen und rechts­ seitigen Spalten von Unter-Wortleitungstreibern 20; die Unterteilungspunkte SP zwischen den Unter-Wortleitungsabschnitten SWL-1, SWL-2 einer Spalte sind jedoch in einem Zickzack-Verhältnis zu denen der benachbarten Spalte ange­ ordnet, ebenso die zugehörigen Kontaktmetallisierungen CM, so daß die Kontaktmetallisierungen CM einander nicht beein­ flussen, wenn die Wortleitungs-Nebenschlüsse WSL und die zweiten Unter-Wortleitungsabschnitte SWL-2 in einem Wort-Nebenschluß-Herstellungsschritt in elektrischen Kontakt miteinander gebracht werden.
In der Spaltenrichtung zwischen jeder Spalte von Unter-Worttreibern 20 ist eine Vielzahl von mit einer ent­ sprechenden Vielzahl von Leseverstärkern (SA) 30 auf im Stand der Technik bekannte Weise verbundenen Bitleitungs­ paaren BL, /BL so angeordnet, daß sie die Unter-Wortleitungsabschnitte SWL-1 und SWL-2 kreuzen. Eine Vielzahl von Speicherzellen MC, die jeweils aus einem Kondensator und einem Transistor (nicht gezeigt) bestehen, ist an entspre­ chenden Kreuzungen der Bitleitungspaare und der Unter-Wortleitungsabschnitte SWL-1, SWL-2 angeordnet. Die Anzahl von Speicherzellen, die durch jeden Unter-Wortleitungstreiber 20 getrieben werden, wird doppelt so groß wie bei der herkömmlichen hierarchischen Wortleitungsstruktur, so daß es möglich ist, die Anzahl der erforderlichen Unter-Wortleitungstreiber 20 um die Hälfte zu verringern.
Zu jeder Spalte von Unter-Worttreibern 20 gehört ein Unter-Worttreiberdecoder (SDD) 40. Ein Paar von Codierlei­ tungen CL verläuft in der Spaltenrichtung von jedem Unter-Worttreiberdecoder 40 und die Leistungsknoten PN von ab­ wechselnden Unter-Worttreibern 20 in jeder Spalte sind auf herkömmliche Weise mit der einen oder der anderen aus dem Paar von Codierleitungen verbunden. Es sollte klar sein, daß ein Blockdecoder (nicht gezeigt) und eine Vielzahl von Worttreiberdecodern (nicht gezeigt) wie in der oben erwähn­ ten früheren U.S. Patentanmeldung beschrieben zusammen mit den oder als Ersatz für die Unter-Worttreiberdecoder 40 bereitgestellt werden könnten, derartige Elemente werden hier jedoch nicht weiter beschrieben, da sie für die Imple­ mentierung der Wortleitungsstruktur gemäß der vorliegenden Erfindung nicht wesentlich sind, es reicht aus, nur zu be­ schreiben, daß die jeweiligen Codierleitungen CL jeder Spalte auf herkömmliche Weise zu den Leistungsknoten PN der jeweiligen Unter-Worttreiber 20 jeder Spalte angeordnet sind.
Mit Bezug auf Fig. 4A und 4B enthält der Unter-Wortleitungstreiber 20 NMOS und/oder PMOS Transistoren. Eine mit dem Eingangsknoten IN verbundene Haupt-Wortleitung MWL, eine Unter-Wortleitung SWL (oder ein erster Unter-Wortleitungsabschnitt) und ein Wortleitungs-Nebenschluß WSL, die mit einem Ausgangsknoten ON verbunden sind, und ein mit der Codierleitung CL verbundener Leistungsknoten PN sind darin ebenfalls gezeigt. Der oben beschriebene Aufbau des Unter-Wortleitungstreibers ist herkömmlich, abgesehen davon, daß in der vorliegenden Erfindung die Unter-Wortleitung SWL oder ein erster Abschnitt SWL-1 von dieser und der Wortleitungs-Nebenschluß WSL gemeinsam mit dem Ausgangsknoten ON des Unter-Worttreibers 20 verbunden sind.
Die Arbeitsweise der die Wortleitungsstruktur gemäß der ersten Ausführungsform der vorliegenden Erfindung an­ wendenden Halbleiterspeichervorrichtung wird nun mit Bezug auf Fig. 3 erläutert.
Der Zeilendecoder 10 an jedem der Speichergruppenblöc­ ke 100-1 bis 100-j treibt als Reaktion auf ein an den Zei­ lendecoder 10 angelegtes erstes Adreßinformationssignal AI1 selektiv eine der Haupt-Wortleitungen MWL und jeder Unter-Worttreiberdecoder SDD 40 treibt als Reaktion auf das Deco­ dieren eines daran angelegten zweiten Adreßinformations­ signals AI2 eine der Codierleitungen CL auf einen aktiven Pegel high.
Das bedeutet, der Zeilendecoder 10 treibt eine der Haupt-Wortleitungen MWL gemäß dem Decodieren des daran an­ gelegten ersten Adreßinformationssignals AI1 und das durch Decodieren des zweiten Adreßinformationssignals AI2 durch den Unter-Worttreiber 40 ausgewählte Codiersignal einer Codierleitung CL treibt den entsprechenden in der Spalte, in der die Codierleitung CL in Kontakt mit der freigegebe­ nen Haupt-Wortleitung MWL steht, befindlichen Unter-Wortleitungstreiber 20.
Deshalb nehmen die gemeinsam mit dem Ausgangsknoten ON des selektiv getriebenen Unter-Wortleitungstreibers 20 ver­ bundene Unter-Wortleitung SWL und Wortleitungs-Nebenschluß WSL den aktiven Zustand high ein. Zu diesem Zeitpunkt nimmt der direkt mit dem Unter-Wortleitungstreiber 20 verbundene Unter-Wortleitungsabschnitt SWL-1 einen aktiven Pegel high an und der Unter-Wortleitungsabschnitt SWL-2 nimmt über den Wortleitungs-Nebenschluß WSL einen aktiven Pegel high an. Das Datum der zugehörigen Speicherzelle wird gelesen, wenn die Unter-Wortleitung SWL den aktiven Pegel high annimmt oder ein von außen angelegtes Datum wird in die Speicher­ zelle geschrieben. Da der Wortleitungs-Nebenschluß WSL hier im Vergleich zur Unter-Wortleitung SWL aus einem Material mit einem verhältnismäßig niedrigen elektrischen Widerstand besteht, wird die Datenzugriffszeit der an der unterteilten Unter-Wortleitung SWL-2 befindlichen Speicherzelle kurz.
Fig. 5 zeigt eine Wortleitungsstruktur einer Spei­ chervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. Wie in Fig. 5 gezeigt, wird statt der ersten und zweiten Unter-Wortleitungsabschnitte SWL-1, SWL-2 in der Ausführungsform von Fig. 3 nur eine zusammen­ hängende, nicht unterteilte Unter-Wortleitung SWL bereitge­ stellt und der Wortleitungs-Nebenschluß WSL ist über eine Kontaktmetallisierung CM mit einem mittleren Punkt der ein­ zelnen Unter-Wortleitung SWL verbunden.
Fig. 6 zeigt eine Wortleitungsstruktur einer Halblei­ terspeichervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung. Wie darin gezeigt, wird die Unter-Wortleitung SWL in dieser Ausführungsform nur durch den Wortleitungs-Nebenschluß WSL getrieben, von der ein Ende mit dem Ausgangsknoten ON des Unter-Wortleitungstreibers 20 verbunden ist und das andere Ende über eine Kon­ taktmetallisierung CM mit dem mittleren Punkt der Unter-Wortleitung SWL verbunden ist, ohne daß die Unter-Wortleitung SWL mit dem Ausgangsknoten ON des Unter-Wortleitungstreibers 20 verbunden ist. Das bedeutet, der oben be­ schriebene Aufbau gemäß der dritten Ausführungsform von Fig. 6 besitzt darin einen Vorteil, daß die Anzahl der zum Verbinden der Ausgangsknoten ON der Unter-Wortleitungstreiber 20 mit den Unter-Wortleitungen SWL erforderlichen Kontaktpunkte um die Hälfte verringert werden kann.
Fig. 7 zeigt eine Wortleitungsstruktur einer Halblei­ terspeichervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung. Wie darin gezeigt sind die Wortleitungs-Nebenschlüsse WSL und die ersten Unter-Wortleitungsabschnitte SWL-1 der Unter-Wortleitungen SWL in jeweils abwechselnden Unterzeilen und in jeweils abwech­ selnden linksseitigen und rechtsseitigen Spalten (d. h. linksseitige Spalte der ersten Unterzeile und rechtsseitige Spalte der zweiten Unterzeile) mit den Ausgangsknoten ON der entsprechenden Unter-Wortleitungstreiber 20 verbunden, wobei die Wortleitungs-Nebenschlüsse WSL auf ähnliche Weise wie oben mit Bezug auf Fig. 3 beschrieben über Kontaktme­ tallisierungen mit den zugehörigen zweiten Unter-Wortleitungsabschnitten SWL-2 verbunden sind, das heißt, die zuge­ hörigen Wortleitungs-Nebenschlüsse WSL und Unter-Wortleitungen SWL (das heißt SWL-1 und SWL-2) verlaufen immer par­ allel zueinander. In der Ausführungsform von Fig. 7 verlau­ fen die Wortleitungs-Nebenschlüsse WSL und die ersten Unter-Wortleitungsabschnitte SWL-1, die mit dem Ausgangskno­ ten ON ihrer zugehörigen Unter-Worttreiber 20 in den ent­ sprechenden anderen Unterzeilen und Spalten verbunden sind, jedoch anders als in der Ausführungsform von Fig. 3 nicht nur in der Zeilenrichtung in Richtung der anderen Spalte, sondern besitzen auch Teile, die im rechten Winkel, das heißt, in der Spaltenrichtung verlaufen, um so seitlich versetzt zu sein und entlang der benachbarten Unterzeile zu verlaufen.
Ausführlicher betrachtet verläuft der mit dem Aus­ gangsknoten ON des Unter-Worttreibers 20 in der rechtssei­ tigen Spalte der ersten Unterzeile verbundene erste Unter-Wortleitungsabschnitt SWL-1 nur eine kurze Entfernung in der Zeilenrichtung und verläuft dann seitlich versetzt, das heißt, in der Spaltenrichtung in die benachbarte zweite Unterzeile, von welchem Punkt aus er wiederum in der Zei­ lenrichtung in Richtung der ersten oder linksseitigen Spal­ te verläuft, bis er an deren Unterteilungspunkt SP endet. Der zugehörige zweite Unter-Wortleitungsabschnitt SWL-2 verläuft in der Zeilenrichtung vom Unterteilungspunkt SP des ersten Unter-Wortleitungsabschnitts SWL-1 und daran ausgerichtet in der zweiten Unterzeile in Richtung der linksseitigen Spalte. Der entsprechende Wortleitungs-Nebenschluß WSL verläuft vom Ausgangsknoten ON des Unter-Worttreibers 20 in der Zeilenrichtung zu einem Punkt hinter dem Unterteilungspunkt SP des ersten Unter-Wortleitungsabschnitts SWL-1 und verläuft dann in der Spaltenrichtung in Richtung des zweiten Unter-Wortleitungsabschnitts SWL-2, mit dem er über eine Kontaktmetallisierung CM verbunden ist.
Entsprechend verläuft der erste Unter-Wortleitungsabschnitt SWL-1 vom Unter-Worttreiber 20 in der ersten oder linksseitigen Spalte und der zweiten Unterzeile vom Aus­ gangsknoten ON in der Zeilenrichtung nur eine kurze Entfer­ nung in Richtung der benachbarten zweiten oder rechtsseiti­ gen Spalte, bevor er seitlich versetzt in der Spaltenrich­ tung zur ersten Unterzeile verläuft, an welchem Punkt er wiederum in der Zeilenrichtung zu seinem Unterteilungspunkt SP verläuft, wobei sein zugehöriger zweiter Unter-Wortleitungsabschnitt SWL-2 vom Unterteilungspunkt entlang der ersten Unterzeile verläuft und der entsprechende Wortleitungs-Nebenschluß WSL vom Ausgangsknoten ON gemeinsam mit dem ersten Unter-Wortleitungsabschnitt SWL-1 und in der Zeilenrichtung entlang der zweiten Unterzeile zu einem Punkt hinter dem Unterteilungspunkt SP verläuft, von wel­ chem Punkt der Wortleitungs-Nebenschluß WSL in der Spalten­ richtung zum zweiten Unter-Wortleitungsabschnitt SWL-2 ver­ läuft, mit dem er über eine Kontaktmetallisierung CM ver­ bunden ist.
Fig. 8 zeigt einen Wortleitungs-Schaltungsaufbau ei­ ner Halbleiterspeichervorrichtung gemäß einer fünften Aus­ führungsform der vorliegenden Erfindung. Statt der unter­ teilten Unter-Wortleitungen SWL-1 und SWL-2 wie in Fig. 7 gezeigt, wird in der Anordnung von Fig. 8 nur eine einzel­ ne Unter-Wortleitung SWL bereitgestellt und der Wortleitungs-Nebenschluß WSL ist über eine Kontaktmetallisierung CM mit dem mittleren Punkt der Unter-Wortleitung SWL ver­ bunden.
Fig. 9 zeigt eine Wortleitungs-Schaltungsanordnung für eine Halbleiterspeichervorrichtung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung. Diese Ausfüh­ rungsform ist darauf gerichtet, eine nicht unterteilte Unter-Wortleitung SWL nur durch einen Wortleitungs-Nebenschluß WSL zu treiben, der zwischen dem Ausgangsknoten ON des Unter-Wortleitungstreibers 20 und einem mittleren Punkt der nicht unterteilten Unter-Wortleitung SWL verläuft, ohne die Unter-Wortleitung SWL mit dem Ausgangsknoten des Unter-Wortleitungstreibers 20 zu verbinden. Das bedeutet, diese Ausführungsform hat die Vorteile, daß die zwischen dem Unter-Wortleitungstreiber 20 und der Unter-Wortleitung SWL erforderliche Anzahl von Kontakten wie in der dritten Aus­ führungsform von Fig. 6 verringert werden kann. Da es auch nicht nötig ist, die nicht unterteilten Unter-Wortleitungen SWL der abwechselnden Spalten und Unterzeilen mit den Unter-Worttreibern 20 zu verbinden, müssen die Unter-Wortleitungen nicht wie in den Ausführungsformen von Fig. 7 und 8 in der Spaltenrichtung verlaufen, sondern können nur in der Zeilenrichtung verlaufen und nur die entsprechenden Wortleitungs-Nebenschlüsse müssen Teile haben, die seitlich versetzt sind.
Wie oben beschrieben hat die Halbleiterspeichervor­ richtung der vorliegenden Erfindung darin Vorteile, daß ein gewünschter Abstand zwischen den als Haupt-Wortleitungen verwendeten metallischen Leitungen erreicht wird und es möglich ist, einen Abstand zwischen den als Haupt-Wortleitungen verwendeten metallischen Leitungen und einen Abstand zwischen den Unter-Wortleitungen zu erhalten, der doppelt so groß wie bei herkömmlichen Anordnungen ist. Deshalb wird der Herstellungsprozeß für die Halbleitervorrichtung einfa­ cher und dessen Ausbeute wird verbessert und die Wortlei­ tungsanordnung der vorliegenden Erfindung ist besonders nützlich, falls die Anzahl der in der DRAM Halbleiterspei­ chervorrichtung mit mehr als 256 Mb verwendeten metalli­ schen Schichten mehr als drei beträgt.
Da zusätzlich beim Entwurf einer hierarchischen Wort­ leitung die Anzahl von Unter-Worttreibern, die Layoutfläche einnehmen, durch Verwendung eines Wortleitungs-Nebenschlusses zwischen zwei Unter-Wortleitungstreibern verringert werden kann, kann die Größe des Halbleiterspeicherchips minimiert werden. Die Layoutfläche des Wortleitungs-Nebenschlusses beträgt zum Beispiel etwa 1/5 der Layoutfläche des NMOS Unter-Wortleitungstreibers und beträgt etwa 1/8 der Layoutfläche des CMOS Unter-Wortleitungstreibers.
Bei Verwendung der Wortleitungsanordnung der vorlie­ genden Erfindung mit NMOS Unter-Wortleitungstreibern kann deshalb die Layoutfläche im Vergleich zur herkömmlichen hierarchischen Wortleitungsstruktur, in der ein NMOS Unter-Wortleitungstreiber verwendet wird, um 40% verringert wer­ den. Wird zusätzlich die Wortleitungsanordnung der vorlie­ genden Erfindung mit CMOS Unter-Wortleitungstreibern ver­ wendet, wird die Layoutfläche um etwa 43,8% verringert. Wird außerdem die Wortleitungsanordnung der vorliegenden Erfindung verwendet, während die Chipgröße beibehalten wird, wird der Halbleiterspeicherzellenprozeß einfacher und seine Ausbeute kann merklich erhöht werden, da es möglich ist, auf der Grundlage eines 256 Mb DRAM während eines Her­ stellungsprozesses für Speicherzellen in der Wortleitungs­ richtung mehr als 10% der Herstellungs-Abstandsfläche zu erhalten.
Obwohl die bevorzugten Ausführungsformen der vorlie­ genden Erfindung zum Zweck der Darstellung beschrieben wur­ den, werden Fachleute erkennen, daß verschiedene Änderun­ gen, Zusätze und Ersetzungen möglich sind, ohne vom Bereich und vom Geist der Erfindung abzuweichen, wie sie in den beigefügten Patentansprüchen beschrieben ist.

Claims (11)

1. In einer Halbleiterspeichervorrichtung mit einer Vielzahl von Speichergruppenblöcken, von denen jeder eine Vielzahl von Zeilen und Spalten von Speicherzellen enthält, wobei jeder Speichergruppenblock einen Zeilendecoder (10), eine Vielzahl von mit dem Zeilendecoder (10) verbundenen und jeweils in einer aus der Vielzahl von Zeilen angeordneten Haupt-Wortleitungen, eine Vielzahl von Unter-Wortleitungstreibern (20), von denen jeder einen Eingangsknoten, einen Leistungsknoten und einen Ausgangsknoten besitzt und die in einer Vielzahl von Spalten und Unterzeilen in jeder aus der Vielzahl von Zeilen zwischen zwei benachbarten der Haupt-Wortleitungen angeordnet sind, besitzt, wobei die Eingangs­ knoten der Unter-Worttreiber (20) in jeder Zeile mit einer zugehörigen aus der Vielzahl von Haupt-Wortleitungen ver­ bunden sind und Codierleitungen mit den Leistungsknoten der in derselben Spalte angeordneten Unter-Wortleitungstreiber (20) verbunden sind, eine hierarchische Wortleitungsstruktur, die folgendes umfaßt:
wobei die Unter-Worttreiber (20) in jeden zwei benach­ barten Spalten so angeordnet sind, daß ihre jeweiligen Aus­ gangsknoten einander gegenüberliegen,
eine mit dem Ausgangsknoten jedes aus der Vielzahl von Unter-Wortleitungstreibern (20) verbundene Unter-Wortleitung, wobei die Unter-Wortleitung vom Ausgangsknoten in Richtung der benachbarten Spalte verläuft; und
ein parallel zu jeder Unter-Wortleitung verlaufender Wortleitungs-Nebenschluß, wobei ein Ende des Wortleitungs-Nebenschlusses gemeinsam mit dem Ausgangsknoten des ent­ sprechenden Unter-Wortleitungstreibers (20) und der Unter-Wortleitung verbunden ist und ein anderes Ende des Wortleitungs-Nebenschlusses über eine Kontaktmetallisierung mit einem mittleren Teil der Unter-Wortleitung verbunden ist.
2. Die Wortleitungsstruktur von Anspruch 1, bei der jede Unter-Wortleitung an einem mittleren Punkt entlang dieser in einen direkt mit dem Ausgangsknoten des entspre­ chenden Unter-Worttreibers (20) verbundenen ersten Unter-Wortleitungsabschnitt und einen vom ersten Unter-Wortleitungsabschnitt getrennten und nicht direkt mit dem Aus­ gangsknoten verbundenen zweiten Unter-Wortleitungsabschnitt unterteilt ist und bei der das andere Ende des Wortleitungs-Nebenschlusses mit dem zweiten Unter-Wortleitungsabschnitt verbunden ist.
3. Die Schaltungsstruktur von Anspruch 1, bei der der Wortleitungs-Nebenschluß auf wenigstens einem Teil seiner Länge parallel zu der entsprechenden Unter-Wortleitung bis zu einem Unterteilungspunkt der Unter-Wortleitung verläuft und elektrisch mit der unterteilten Unter-Wortleitung in Kontakt ist.
4. Die Schaltungsstruktur von Anspruch 3, bei der sich der Unterteilungspunkt der Unter-Wortleitung an einer mitt­ leren Position entlang dieser zwischen den benachbarten zwei Spalten von Unter-Wortleitungstreibern (20) befindet.
5. Die Schaltungsstruktur von Anspruch 3, bei der die Unterteilungspunkte der jeweils von den Unter-Worttreibern (20) einer Spalte aus verlaufenden Unter-Wortleitungen in der Zeilenrichtung bezüglich den Unterteilungspunkten der je­ weils von den Unter-Worttreibern (20) der benachbarten Spalte aus verlaufenden Unter-Wortleitungen abwechselnd im Zick­ zack angeordnet sind.
6. Die Schaltungsstruktur von Anspruch 1, bei der die Wortleitungs-Nebenschlüsse aus einem metallischen Material mit einem niedrigen elektrischen Widerstand bestehen.
7. Die Schaltungsstruktur von Anspruch 6, bei der das metallische Material ein aus der Aluminium und Wolfram ent­ haltenden Gruppe ausgewähltes ist.
8. In einer Halbleiterspeichervorrichtung mit einer Vielzahl von Speichergruppenblöcken, von denen jeder eine Vielzahl von Zeilen und Spalten von Speicherzellen enthält, wobei jeder Speichergruppenblock einen Zeilendecoder (10), eine Vielzahl von mit dem Zeilendecoder verbundenen und jeweils in einer aus der Vielzahl von Zeilen angeordneten Haupt-Wortleitungen, eine Vielzahl von Unter-Wortleitungstreibern (20), von denen jeder einen Eingangsknoten, einen Leistungsknoten und einen Ausgangsknoten besitzt und die in einer Vielzahl von Spalten und Unterzeilen in jeder aus der Vielzahl von Zeilen zwischen zwei benachbarten der Haupt-Wortleitungen angeordnet sind, besitzt, wobei die Eingangs­ knoten der Unter-Worttreiber (20) in jeder Zeile mit einer zugehörigen aus der Vielzahl von Haupt-Wortleitungen ver­ bunden sind und Codierleitungen mit den Leistungsknoten der in derselben Spalte angeordneten Unter-Wortleitungstreiber (20) verbunden sind, eine hierarchische Wortleitungsstruktur, die folgendes umfaßt:
wobei die Unter-Worttreiber (20) in jeden zwei benach­ barten Spalten so angeordnet sind, daß ihre jeweiligen Aus­ gangsknoten einander gegenüberliegen,
ein an seinem einen Ende mit dem Ausgangsknoten jedes Unter-Worttreibers (20) verbundener und in Richtung der be­ nachbarten Spalte verlaufender Wortleitungs-Nebenschluß; und
eine parallel zu jedem Wortleitungs-Nebenschluß ver­ laufende Unter-Wortleitung, wobei die Unter-Wortleitung an einem mittleren Punkt entlang dieser mit dem anderen Ende des entsprechenden Wortleitungs-Nebenschlusses verbunden ist.
9. Die Schaltungsstruktur von Anspruch 8, bei der die Wortleitungs-Nebenschlüsse aus einem metallischen Material mit einem niedrigen elektrischen Widerstand bestehen.
10. Die Schaltungsstruktur von Anspruch 9, bei der das metallische Material ein aus der Aluminium und Wolfram ent­ haltenden Gruppe ausgewähltes ist.
11. Die Schaltungsstruktur von Anspruch 9, bei der die Unter-Wortleitung an ihrem einen Ende zusammen mit dem ei­ nen Ende des Wortleitungs-Nebenschlusses mit dem Ausgangs­ knoten des entsprechenden Unter-Worttreibers (20) verbunden ist.
DE19625169A 1996-04-04 1996-06-24 Hierarchische Wortleitungsstruktur für Halbleiterspeichervorrichtung Withdrawn DE19625169A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960010181A KR100186300B1 (ko) 1996-04-04 1996-04-04 계층적 워드라인 구조를 갖는 반도체 메모리 소자

Publications (1)

Publication Number Publication Date
DE19625169A1 true DE19625169A1 (de) 1997-10-09

Family

ID=19455061

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19625169A Withdrawn DE19625169A1 (de) 1996-04-04 1996-06-24 Hierarchische Wortleitungsstruktur für Halbleiterspeichervorrichtung

Country Status (5)

Country Link
US (1) US5708620A (de)
JP (1) JPH09282884A (de)
KR (1) KR100186300B1 (de)
DE (1) DE19625169A1 (de)
TW (1) TW302480B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10338171A1 (de) * 2003-08-20 2005-04-07 Keller Grundbau Gmbh Schlanke Pfähle

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0955482A (ja) * 1995-06-08 1997-02-25 Mitsubishi Electric Corp 半導体記憶装置
US5687114A (en) 1995-10-06 1997-11-11 Agate Semiconductor, Inc. Integrated circuit for storage and retrieval of multiple digital bits per nonvolatile memory cell
DE69630773D1 (de) * 1996-04-11 2003-12-24 St Microelectronics Srl Multiblockspeicher
US5883826A (en) * 1996-09-30 1999-03-16 Wendell; Dennis Lee Memory block select using multiple word lines to address a single memory cell row
KR100224667B1 (ko) * 1996-12-10 1999-10-15 윤종용 계층적 입출력라인 구조를 갖는 반도체 메모리장치 및 이의 배치방법
US6011746A (en) * 1997-02-06 2000-01-04 Hyundai Electronics America, Inc. Word line driver for semiconductor memories
US5953244A (en) * 1997-02-12 1999-09-14 Sharp Kabushiki Kaisha Semiconductor memory device capable of page mode or serial access mode
KR100253277B1 (ko) * 1997-02-19 2000-05-01 김영환 계층적워드라인구조
US6487116B2 (en) 1997-03-06 2002-11-26 Silicon Storage Technology, Inc. Precision programming of nonvolatile memory cells
US5870335A (en) 1997-03-06 1999-02-09 Agate Semiconductor, Inc. Precision programming of nonvolatile memory cells
JP3938803B2 (ja) * 1997-03-31 2007-06-27 株式会社日立製作所 ダイナミック型ｒａｍ
US5896340A (en) * 1997-07-07 1999-04-20 Invox Technology Multiple array architecture for analog or multi-bit-cell memory
KR100469146B1 (ko) * 1997-12-24 2005-07-07 주식회사 하이닉스반도체 서브로오디코더배열방법
JPH11265995A (ja) * 1998-03-17 1999-09-28 Mitsubishi Electric Corp 半導体記憶装置
KR100529706B1 (ko) * 1998-04-21 2005-11-22 마츠시타 덴끼 산교 가부시키가이샤 반도체 기억장치
US5940315A (en) * 1998-09-01 1999-08-17 Micron Technology, Inc. Strapped wordline architecture for semiconductor memory
KR100361862B1 (ko) * 1998-12-30 2003-02-20 주식회사 하이닉스반도체 반도체 메모리장치 및 이의 센싱전류 감소방법
US6282145B1 (en) 1999-01-14 2001-08-28 Silicon Storage Technology, Inc. Array architecture and operating methods for digital multilevel nonvolatile memory integrated circuit system
DE19908205C1 (de) * 1999-02-25 2000-04-13 Siemens Ag Integrierter Speicher
JP2002184181A (ja) * 2000-03-24 2002-06-28 Mitsubishi Electric Corp 半導体記憶装置
KR100368590B1 (ko) * 2000-04-17 2003-01-24 삼성전자 주식회사 비등분할 메모리 블록을 가진 반도체 메모리 장치
US6396742B1 (en) 2000-07-28 2002-05-28 Silicon Storage Technology, Inc. Testing of multilevel semiconductor memory
JP2003179162A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 半導体記憶装置
EP1359588A3 (de) * 2002-04-30 2005-11-30 STMicroelectronics Pvt. Ltd Speicherarchitektur mit erhöhter Geschwindigkeit und reduziertem Stromverbrauch
US7110319B2 (en) * 2004-08-27 2006-09-19 Micron Technology, Inc. Memory devices having reduced coupling noise between wordlines
US7606057B2 (en) * 2006-05-31 2009-10-20 Arm Limited Metal line layout in a memory cell
KR100851547B1 (ko) * 2006-09-29 2008-08-11 삼성전자주식회사 프로그램 특성을 향상시킬 수 있는 플래시 메모리 장치
KR100934858B1 (ko) * 2008-03-19 2009-12-31 주식회사 하이닉스반도체 반도체 메모리 장치
KR100945804B1 (ko) * 2008-06-24 2010-03-08 주식회사 하이닉스반도체 반도체 메모리 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172335A (en) * 1987-02-23 1992-12-15 Hitachi, Ltd. Semiconductor memory with divided bit load and data bus lines
US5107459A (en) * 1990-04-20 1992-04-21 International Business Machines Corporation Stacked bit-line architecture for high density cross-point memory cell array
JP2812099B2 (ja) * 1992-10-06 1998-10-15 日本電気株式会社 半導体メモリ
US5506816A (en) * 1994-09-06 1996-04-09 Nvx Corporation Memory cell array having compact word line arrangement

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10338171A1 (de) * 2003-08-20 2005-04-07 Keller Grundbau Gmbh Schlanke Pfähle

Also Published As

Publication number Publication date
JPH09282884A (ja) 1997-10-31
TW302480B (en) 1997-04-11
KR100186300B1 (ko) 1999-04-15
US5708620A (en) 1998-01-13
KR970071803A (ko) 1997-11-07

Similar Documents

Publication Publication Date Title
DE19625169A1 (de) Hierarchische Wortleitungsstruktur für Halbleiterspeichervorrichtung
DE4122829C2 (de) Halbleiterspeichereinrichtung
DE4211844C2 (de) Halbleiterspeichereinrichtung
DE4433695C2 (de) Dynamische Halbleiterspeichervorrichtung
DE4000429C2 (de) Dram
DE2557359C2 (de) Gegen Datenverlust bei Netzausfall gesichertes dynamisches Speichersystem
DE3915438C2 (de)
DE3937068C2 (de) Dynamische Halbleiterspeicheranordnung
DE3939337C2 (de)
EP1184871A1 (de) MRAM-Anordnung
DE3220273A1 (de) Halbleiterspeichervorrichtung
DE4024295A1 (de) Dynamische halbleiterspeichervorrichtung
DE4015452C2 (de)
DE19614561A1 (de) Dynamische Halbleiterspeichervorrichtung
DE69127126T2 (de) Direktzugriffsspeicher mit Hilfsredundanzschaltung
EP0004557B1 (de) Kapazitiver, integrierter Halbleiterspeicher
DE3046376C2 (de) Halbleiter-Speichervorrichtung
DE69123294T2 (de) Halbleiterspeicheranordnung
DE69724499T2 (de) Verbesserungen für oder in Bezug auf Halbleiterspeicheranordnungen
EP0078338A1 (de) FET-Speicher
DE102004062451A1 (de) Halbleiterspeicherbauelement mit verschränkten Leitungen, Leitungsentwurfsstruktur und Leitungsentwurfsverfahren
DE10008243B4 (de) Integrierter Speicher mit Plattenleitungssegmenten
DE2713024B2 (de) Speicher mit Blindzellen
DE60118833T2 (de) Halbleiter-Speicher mit unterteilter Wortleitungstruktur
DE3939314C2 (de)

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: G11C 800

8127 New person/name/address of the applicant

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8127 New person/name/address of the applicant

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

8139 Disposal/non-payment of the annual fee