DE3220273A1 - Halbleiterspeichervorrichtung - Google Patents
HalbleiterspeichervorrichtungInfo
- Publication number
- DE3220273A1 DE3220273A1 DE19823220273 DE3220273A DE3220273A1 DE 3220273 A1 DE3220273 A1 DE 3220273A1 DE 19823220273 DE19823220273 DE 19823220273 DE 3220273 A DE3220273 A DE 3220273A DE 3220273 A1 DE3220273 A1 DE 3220273A1
- Authority
- DE
- Germany
- Prior art keywords
- field effect
- effect transistor
- insulated gate
- input terminal
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/419—Read-write [R-W] circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
Description
die Fig. 3A zeigt ein Blockschaltbild für den internen Aufbau eines statischen RAM gemäß einem anderen Ausführungsbeispiel,
die Fig. 4 zeigt ein Schaltbild einer Speicherzelle für 1 Bit in einem Speicherzellenfeld; die Fig. 5 zeigt ein Schaltbild eines Datenausgangspuffers ;
Periphere Schaltungen
Claims (11)
- PA>ENTÄNWÄLTE - '.,',2,- O 6, £Κ) ζ, fSCHIFF ν. FÜNER STREHL SCHÜBEL-HOPF EBB1NGHAUS FINCKMARIAHILFPLATZ 2 & 3, MÖNCHEN 9O POSTADRESSE: POSTFACH 95 O1 6O. D-8OOO MÖNCHEN 95HITACHI, LTD. ^ Ra±HITACHI MICROCOMPUTER ENGINEERING LTD. DEÄ-25 719Halbleiterspeichervorrichtung PATENTANSPRÜCHEStatischer Halbleiterspeicher mit wahlfreiem Zugriff, gekennzeichnet durch Speicherzellen, von denen jedes ein Paar von zueinander komplementären Signalen abgibt,eine erste, unsymmetrische Differenzverstärkerschaltung (P1), an deren nicht—invertierenden Eingangsanschluß ein Signal von dem Paar der komplementären Signale und an deren invertierenden Eingangsanschluß das andere Signal des Paars der komplementären Signale angelegt wird, und die ein zu dem dem nicht invertierenden Eingangsanschluß zugeführten Signal gleichphasiges erstes Ausgangssignal abgibt,eine zweite unsymmetrische Differenzverstärkerschaltung (P2), an deren invertierenden Eingangsanschluß das eine Signal angelegt wird und an deren nicht invertierenden Ausgangs-_ ο —anschluß das andere Signal angelegt wird und die ein zweites Ausgangssignal abgibt, das gleichphasig mit dem ihrem nicht invertierenden Eingangsanschluß zugeführten Signal ist,und durch eine erste Einrichtung, an die das erste Ausgangssignal und das zweite Ausgangssignal angelegt werden, und die ein drittes Ausgangssignal auf der Basis des ersten Ausgangssignals und des zweiten Ausgangssignals bildet.
- 2. Statischer Halbleiterspeicher mit wahlfreiem Zugriff nach Anspruch 1, dadurch gekennzeichnet, daß die erste Einrichtung eine dritte unsymmetrische Differenzverstärkerschaltung aufweist, an deren nicht-invertierenden Eingangsanschluß das erste Ausgangssignal und- an deren invertierenden Eingangsanschluß das zweite Ausgangssignal angelegt werden und die ein viertes Ausgangssignal bildet, das gleichphasig mit dem an ihrem nicht-invertierenden Eingangsanschluß liegenden Signal ist, und durch eine zweite Einrichtung, die das vierte Ausgangssignal aufnimmt und das dritte Ausgangssignal bildet.
- 3. Statischer Halbleiterspeicher mit .wahlfreiem Zugriff nach Anspruch 1, dadurch gekennzeichnet , daß die erste Einrichtung eine vierte unsymmetrische Differenzverstärkerschaltung aufweist, an deren nicht—invertierenden Eingangsanschluß das erste Ausgangssignal und an deren invertierenden Eingangsanschluß das zweite Ausgangssignal angelegtwird, und die ein fünftes Ausgangssignal abgibt, das gleichphasig ist zu dem an ihrem nicht-invertierenden Eingangsanschluß anliegenden Signal,daß eine fünfte unsymmetrische Differenzverstärkerschaltung vorgesehen ist, an deren invertierenden Eingangsanschluß das erste Ausgangssignal und an deren nicht-invertierenden Eingangsanschluß das zweite Ausgangssignal angelegt wird und die ein sechstes Ausgangssignal bildet, das gleichphasig mit den an ihrem nicht—invertierenden Eingangsanschluß anliegenden Signal ist, und daß eine Einrichtung vorgesehen ist, die das fünfte Ausgangssignal und sechste Ausgangssignal aufnimmt und das dritte Ausgangssignal bildet.
- 4. Statischer Halbleiterspeicher mit wahlfreiem Zugriff nach Anspruch 1, dadurch gekennzeichnet , daß die erste und die zweite unsymmetrische Differenzverstärkerschaltung jeweils eine unsymmetrische Differenzverstärkerschaltung sind, welche einen ersten Feldeffekttransistor mit isoliertem Gate von einem ersten Leitfähigkeitstyp aufweist, dessen Gateelektrode an den nicht—invertierten Eingangsanschluß angeschlossen ist, ferner einen zweiten Feldeffekttransistor, mit isoliertem Gate vom ersten Leitfähigkeitstyp, dessen Gateelektrode mit dem invertierenden Eingangsanschluß verbunden ist und dessen Sourceelektrode mit der Sourceelektrode des ersten Feldeffekttransistors mit isoliertem Gate verbunden ist, und die eine aktive Lastvorrichtung aufweist, welche an die jeweiligen Drainelektroden des ersten und deszweiten Feldeffekttransistors mit isoliertem Gate angeschlossen ist, und in der das Signal, das gleichphasig zu dem an den nicht invertierenden Eingangsanschluß·angelegten Signal ist, an der Drainelektrode des zweiten Feldeffekttransistors mit isoliertem Gate abgegeben wird.
- 5. Statischer Halbleiterspeicher mit wahlfreiem Zugriff nach Anspruch 2, dadurch gekennzeichnet , daß jede der ersten und der zweiten unsymmetrischen Differenzverstärkerschaltungen eine Differenzverstärkerschaltung ist, welche einen dritten Feldeffekttransistor mit isoliertem Gate eines ersten Leitfähigkeitstyps aufweist., dessen Gateelektrode an den nicht—invertierenden Eingangsanschluß angeschlossen ist, daß sie einen vierten Feldeffekttransistor mit isoliertem Gate eines ersten Leitfähigkeitstyps aufweist, dessen Gateelektrode an den invertierenden Eingangsanschluß angeschlossen ist und dessen Sourceelektrode mit der Sourceelektrode des dritten Feldeffekttransistors mit isoliertem Gate verbunden ist und daß eine zweite aktive Lastvorrichtung vorhanden ist, die Teile an die jeweiligen Drainelektroden des dritten und des vierten Feldeffekttransistors mit isoliertem Gate angeschlossen ist, und wobei das Signal, das gleichphasig ist zu dem an den nicht—invertierenden Eingangsanschluß angelegten Signal, an der Drainelektrode des vierten Feldeffekttransistors mit isoliertem Gate abgeleitet wird, daß weiterhin die dritte unsymmetrische Differenzverstärkerschaltung einen ersten Feldeffekttransistor mit isoliertemGate von einem ersten Leitfähigkeitstyp aufweist, dessen Gate an den nicht-invertierenden Eingangsanschluß angeschlossen ist, daß sie ferner einen■zweiten Feldeffekttransistor mit isoliertem Gate vom ersten Leitfähigkeitstyp umfaßt, dessen Gateelektrode an den invertierenden Eingangsanschluß angeschlossen ist und dessen Sourceelektrode mit der Sourceelektrode des ersten Feldeffekttransistors mit isoliertem Gate verbunden ist, und daß sie eine erste aktive Lasteinrichtung aufweist, die an die jeweiligen Drainelektroden des ersten und des zweiten Feldeffekttransistors mit isoliertem Gate angeschlossen ist, und bei der das Signal, das gleichphasig ist mit dem an den nicht—invertierenden Eingangsanschluß angelegten Signal, an der Drainelektrode des zweiten Feldeffekttransistors mit isoliertem Gate anfällt.
- 6. Statischer Halbleiterspeicher mit wahlfreiem Zugriff nach Anspruch 3, dadurch ge kennzeichnet, daß sowohl die erste wie die zweite unsymmetrische Differenzverstärkerschaltung eine unsymmetrische Differenzverstärkerschaltung ist, welche einen dritten Feldeffekttransistor mit isoliertem Gate eines ersten Leitfähigkeitstyps aufweist, dessen Gateelektrode mit dem nicht-invertierenden Eingangsanschluß verbunden ist, die weiter einen vierten Feldeffekttransistor mit isoliertem Gate vom ersten Leitfähigkeitstyp umfaßt, dessen Gate an den invertierenden Eingangsanschlußangeschlossen ist und dessen Sourceelektrode mit der Sourceelektrode des dritten Feldeffekttransistors mit isoliertem Gate verbunden ist, daß bei ihr die zweite aktive Lasteinrichtung an die jeweiligen Drainelektroden des dritten und des vierten Feldeffekttransistors mit isoliertem Gate angeschlossen ist, und bei der das Signal, das gleichphasig ist mit dem an den nicht-invertierenden Eingangsanschluß angelegten Signal, an der Drainelektrode des vierten Feldeffekttransistors mit isoliertem Gate abgeleitet wird, und daß sowohl die vierte wie die fünfte unsymmetrische Differenzverstärkerschaltung eine unsymmetrische Differenzverstärkerschaltung ist, welche einen ersten Feldeffekttransistor mit isoliertem Gate eines ersten Leitfähigkeitstyps aufweist, dessen Gateelektrode an den nicht-invertie- renden Eingangsanschluß angeschlossen ist, die weiter einen zweiten Feldeffekttransistor mit isoliertem Gate des ersten Leitfähigkeitstyps umfaßt, dessen Gateelektrode an den invertierenden Eingangsanschluß angeschlossen ist, und dessen Sourceelektrode mit der Sourceelektrode des ersten Feldeffekttransistors mit isoliertem Gate verbunden ist, und bei der die erste aktive Lastvorrichtung an die jeweiligen Drainelektroden des ersten und des zweiten Feldeffekttransistors mit isoliertem Gate angeschlossen sind., und bei der das Signal, das zu dem an den nicht—invertierenden Eingangsanschluß angelegten Signal gleichphasig ist, an der Drainelektrode des zweiten Feldeffekttransistors mit isoliertem Gate abgeleitet wird.
- 7. Statischer Halbleiterspeicher mit wahlfreiem Zugriff nach Anspruch 4, dadurch gekennzeichnet, daß■die erste Lasteinrichtung einen fünften Feldeffekttransistor mit isoliertem Gate eines zweiten Leitfähigkeitstyps aufweist, dessen Drainelektrode mit der Drainelektrode des zweiten Feldeffekttransistors mit isoliertem Gate verbunden ist und dessen Gateelektrode an die Drainelektrode des ersten Feldeffekttransistors mit isoliertem Gate verbunden ist, und daß die erste Lasteinrichtung zwischen der Gateelektrode und der Sourceelektrode des fünften Feldeffekttransistors mit isoliertem Gate geschaltet ist.
- 8. Statischer Halbleiterspeicher mit wahlfreiem Zugriff nach Anspruch 5 oder Anspruch 6, dadurch gekennzeichnet, daß die erste Lasteinrichtung einen fünften Feldeffekttransistor mit isoliertem. Gate eines zweiten Leitfähigkeitstyps aufweist, dessen Drainelektrode mit der Drainelektrode des zweiten Feldeffekttransistors mit isoliertem Gate verbunden ist und dessen Gateelektrode an die Drainelektrode des ersten Feldeffekttransistors mit isoliertem Gate angeschlossen ist, und daß die erste Last-. einrichtung zwischen die Gateelektrode und die Sourceelektrode des fünften Feldeffekttransistors mit isoliertem Gate geschaltet ist,und daß die zweite aktive Lasteinrichtung einen sechsten Feldeffekttransistor mit isoliertem Gate eines zweiten Leitfähigkeitstyps aufweist, dessen Drainelektrode mit derDrainelektrode des vierten Feldeffekttransistors mit isoliertem Gate verbunden ist.und dessen Gateelektrode an die Drainelektrode des dritten Feldeffekttransistors mit isoliertem Gate angeschlossen ist, wobei die zweite Lasteinrichtung zwischen die Gateelektrode und die Sourceelektrode des sechsten Feldeffekttransistors mit isoliertem Gate geschaltet ist.
- 9. Statischer Halbleiterspeicher mit wahlfreiem Zugriff nach Anspruch 7, dadurch gekennzeichnet, daß die erste Lasteinrichtung einen siebten Feldeffekttransistor mit isoliertem Gate des zweiten Leitfähigkeitstyps aufweist, dessen Sourceelektrode mit der Sourceelektrode des fünften Feldeffekttransistors mit isoliertem Gate verbunden ist und dessen Gateelektrode und Drainelektrode an die Gateelektrode des fünften Feldeffekttransistors mit isoliertem Gate angeschlossen sind.
- 10. Statischer Halbleiterspeicher mit wahlfreiem Zugriff nach Anspruch 8, dadurch gekennzeichnet , daß die erste Lasteinrichtung einen siebten Feldeffekttransistor mit isoliertem Gate eines zweiten Leitfähigkeitstyps aufweist, dessen Sourceelektrode mit der Sourceelektrode des fünften Feldeffekttransistors mit isoliertem Gate verbunden ist und dessen Gateelektrode und Drainelektrode mit der Gateelektrode des fünften Feldeffekttransistors mit isoliertem Gate verbunden sind, und daß die zweite Lasteinrichtung_ G —einen achten Feldeffekttransistor mit isoliertem Gate eines zweiten Leitfähigkeitstyps aufweist, dessen Sourceelektrode mit der Sourceelektrode des sechsten Feldeffekttransistors mit isoliertem Gate verbunden ist und dessen Gateelektrode und Drainelektrode mit der Gateelektrode des sechsten Feldeffekttransistors mit isoliertem Gate verbunden sind.
- 11. Statischer Halbleiterspeicher mit wahlfreiem Zugriff nach Anspruch 8, dadurch gekennzeichnet , daß die zweite Lasteinrichtung einen neunten Feldeffekttransistor mit isoliertem Gate eines zweiten Leitfähigkeitstyps aufweist, dessen Sourceelektrode mit der Sourceelektrode des sechsten Feldeffekttransistors mit isoliertem Gate verbunden ist und dessen Drainelektrode an die Drainelektrode des dritten Feldeffekttransistors mit isoliertem Gate angeschlossen ist und dessen Gateelektrode mit dem Schaltungsnullpunkt (Massepotential) des Schaltung verbunden ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56082474A JPS57198594A (en) | 1981-06-01 | 1981-06-01 | Semiconductor storage device |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3220273A1 true DE3220273A1 (de) | 1983-05-26 |
DE3220273C2 DE3220273C2 (de) | 1994-09-08 |
Family
ID=13775502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3220273A Expired - Lifetime DE3220273C2 (de) | 1981-06-01 | 1982-05-28 | Halbleiterspeicher |
Country Status (9)
Country | Link |
---|---|
US (1) | US4509147A (de) |
JP (1) | JPS57198594A (de) |
KR (4) | KR950007446B1 (de) |
DE (1) | DE3220273C2 (de) |
FR (1) | FR2506990B1 (de) |
GB (1) | GB2100542B (de) |
HK (1) | HK70786A (de) |
IT (1) | IT1151252B (de) |
MY (1) | MY8600553A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3504930A1 (de) * | 1984-02-13 | 1985-08-14 | Hitachi, Ltd., Tokio/Tokyo | Integrierte halbleiterschaltung |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59186188A (ja) * | 1983-04-07 | 1984-10-22 | Fujitsu Ltd | センス増幅器 |
JPS6025096A (ja) * | 1983-07-22 | 1985-02-07 | Toshiba Corp | センス回路 |
US4723228B1 (en) * | 1983-08-31 | 1998-04-21 | Texas Instruments Inc | Memory decoding circuitry |
EP0163721A1 (de) * | 1983-12-02 | 1985-12-11 | AT&T Corp. | Halbleiterspeichervorrichtung |
JPS60136084A (ja) * | 1983-12-26 | 1985-07-19 | Hitachi Ltd | 半導体集積回路装置 |
JPS60211693A (ja) * | 1984-04-06 | 1985-10-24 | Hitachi Ltd | Mos増幅回路 |
JPS61107594A (ja) * | 1984-10-31 | 1986-05-26 | Toshiba Corp | センス増幅回路 |
US4644197A (en) * | 1985-01-28 | 1987-02-17 | Motorola, Inc. | Reduced power sense amplifier |
JPH0650597B2 (ja) * | 1985-03-25 | 1994-06-29 | 日立超エル・エス・アイ・エンジニアリング株式会社 | 半導体メモリ |
JPS61224192A (ja) * | 1985-03-29 | 1986-10-04 | Sony Corp | 読出し増幅器 |
JPS61253695A (ja) * | 1985-05-07 | 1986-11-11 | Hitachi Ltd | 半導体記憶装置 |
JPH0766663B2 (ja) * | 1985-08-23 | 1995-07-19 | 株式会社日立製作所 | ダイナミツク型ram |
US4658160A (en) * | 1985-10-01 | 1987-04-14 | Intel Corporation | Common gate MOS differential sense amplifier |
US4713797A (en) * | 1985-11-25 | 1987-12-15 | Motorola Inc. | Current mirror sense amplifier for a non-volatile memory |
JPS62159905A (ja) * | 1986-01-08 | 1987-07-15 | Mitsubishi Electric Corp | 半導体差動増幅器 |
JPS62231500A (ja) * | 1986-03-31 | 1987-10-12 | Toshiba Corp | 半導体記憶装置 |
JPS62261217A (ja) * | 1986-05-07 | 1987-11-13 | Mitsubishi Electric Corp | Mosトランジスタ回路 |
IL83184A0 (en) * | 1986-07-15 | 1987-12-31 | Sundstrand Data Control | Method and apparatus for memory mapping topographical data |
JPS63200391A (ja) * | 1987-02-16 | 1988-08-18 | Toshiba Corp | スタテイツク型半導体メモリ |
US4769564A (en) * | 1987-05-15 | 1988-09-06 | Analog Devices, Inc. | Sense amplifier |
JPH0828119B2 (ja) * | 1987-06-05 | 1996-03-21 | 日本電気株式会社 | 半導体記憶装置 |
US4837743A (en) * | 1987-08-17 | 1989-06-06 | Texas Instruments Incorporated | Architecture for memory multiplexing |
US4954992A (en) * | 1987-12-24 | 1990-09-04 | Mitsubishi Denki Kabushiki Kaisha | Random access memory having separate read out and write in bus lines for reduced access time and operating method therefor |
JPH03116493A (ja) * | 1989-09-28 | 1991-05-17 | Toshiba Micro Electron Kk | センスアンプ回路 |
US4991141A (en) * | 1990-02-08 | 1991-02-05 | Texas Instruments Incorporated | Sense amplifier and method for sensing the outputs of static random access memory cells |
JPH04214297A (ja) * | 1990-12-13 | 1992-08-05 | Mitsubishi Electric Corp | 増幅回路 |
JP2738782B2 (ja) * | 1991-06-17 | 1998-04-08 | 三菱電機株式会社 | 半導体集積回路 |
JPH0562480A (ja) * | 1991-09-02 | 1993-03-12 | Mitsubishi Electric Corp | 半導体記憶装置 |
US5392247A (en) * | 1991-09-19 | 1995-02-21 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device including redundancy circuit |
JPH0685564A (ja) * | 1992-09-01 | 1994-03-25 | Mitsubishi Electric Corp | 増幅器回路 |
US5487048A (en) * | 1993-03-31 | 1996-01-23 | Sgs-Thomson Microelectronics, Inc. | Multiplexing sense amplifier |
US5377143A (en) * | 1993-03-31 | 1994-12-27 | Sgs-Thomson Microelectronics, Inc. | Multiplexing sense amplifier having level shifter circuits |
US5608681A (en) * | 1996-01-22 | 1997-03-04 | Lsi Logic Corporation | Fast memory sense system |
JP2003223788A (ja) * | 2002-01-29 | 2003-08-08 | Hitachi Ltd | 半導体集積回路装置 |
KR100805386B1 (ko) * | 2006-08-21 | 2008-02-25 | 주식회사 바이오랜드 | 굴피나무 열매 추출물을 함유하는 항노화용 조성물 |
US7505342B2 (en) * | 2006-10-30 | 2009-03-17 | Qualcomm Incorporated | Memory bus output driver of a multi-bank memory device and method therefor |
US7606097B2 (en) * | 2006-12-27 | 2009-10-20 | Micron Technology, Inc. | Array sense amplifiers, memory devices and systems including same, and methods of operation |
KR102081602B1 (ko) * | 2013-11-13 | 2020-04-14 | 엘지디스플레이 주식회사 | 투명표시장치 |
KR101599782B1 (ko) * | 2014-09-17 | 2016-03-04 | 한국과학기술원 | 전력 증폭기 및 전력 증폭기의 동작 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2731442A1 (de) * | 1976-07-12 | 1978-01-19 | Nippon Electric Co | Speicherschaltung mit isolierschicht-feldeffekttransistoren |
DE2812657A1 (de) * | 1977-03-25 | 1978-09-28 | Hitachi Ltd | Speichersystem |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3879621A (en) * | 1973-04-18 | 1975-04-22 | Ibm | Sense amplifier |
JPS5342633A (en) * | 1976-09-30 | 1978-04-18 | Toshiba Corp | Voltage sense circuit of semiconductor memory device |
NL7700969A (nl) * | 1977-01-31 | 1978-08-02 | Philips Nv | Versterkerschakeling. |
JPS5824874B2 (ja) * | 1979-02-07 | 1983-05-24 | 富士通株式会社 | センス回路 |
US4375619A (en) * | 1980-06-26 | 1983-03-01 | Bell Telephone Laboratories, Incorporated | FET Operational amplifier with increased output swing |
-
1981
- 1981-06-01 JP JP56082474A patent/JPS57198594A/ja active Granted
-
1982
- 1982-05-26 FR FR828209136A patent/FR2506990B1/fr not_active Expired
- 1982-05-26 GB GB8215385A patent/GB2100542B/en not_active Expired
- 1982-05-28 DE DE3220273A patent/DE3220273C2/de not_active Expired - Lifetime
- 1982-05-29 KR KR82002408A patent/KR950007446B1/ko active
- 1982-05-31 IT IT21608/82A patent/IT1151252B/it active
- 1982-06-01 US US06/383,945 patent/US4509147A/en not_active Ceased
-
1986
- 1986-09-18 HK HK707/86A patent/HK70786A/xx not_active IP Right Cessation
- 1986-12-30 MY MY553/86A patent/MY8600553A/xx unknown
-
1987
- 1987-05-28 KR KR1019870005327A patent/KR910000968B1/ko not_active IP Right Cessation
-
1990
- 1990-09-28 KR KR1019900015480A patent/KR950007191B1/ko not_active IP Right Cessation
-
1991
- 1991-02-19 KR KR1019910002612A patent/KR950007451B1/ko not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2731442A1 (de) * | 1976-07-12 | 1978-01-19 | Nippon Electric Co | Speicherschaltung mit isolierschicht-feldeffekttransistoren |
DE2812657A1 (de) * | 1977-03-25 | 1978-09-28 | Hitachi Ltd | Speichersystem |
Non-Patent Citations (9)
Title |
---|
DE-Z: Elektronik, H.8, 1980, S.30 u. 32 * |
Elektronik, H. 4, 21.2.80, S. 73-78 |
IEEE Journal of Solid-State Circuits, Vol. SC-12, No. 5, Okt. 1977, S. 497-501 * |
IEEE Journal of Solid-State Circuits, Vol. SC-12, No. 5, Oktober 1977, S. 497-501 |
IEEE Transactions on Electron Devices, Vol. ED-26, No. 26, Juni 1979, S. 882-885 |
IEEE Transactions on Electron Devices, Vol. ED-26, No. 6, Juni 1979, S. 882-885 * |
Tietze, Schenk: Halbleiter-Schaltungstechnik, Nachdruck d. 3. Aufl., Springer-Verlag, 1976, S. 50, 51 |
Tietze, Schenk: Halbleiter-Schaltungstechnik, Nachdruck der 3. Aufl., Springer-Verlag, 1976, S. 50, 51 |
US-Z: Electronic Engineering, Mid-March 1981, S.51-55 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3504930A1 (de) * | 1984-02-13 | 1985-08-14 | Hitachi, Ltd., Tokio/Tokyo | Integrierte halbleiterschaltung |
US4713796A (en) * | 1984-02-13 | 1987-12-15 | Hitachi, Ltd. | Semiconductor integrated circuit |
Also Published As
Publication number | Publication date |
---|---|
FR2506990B1 (fr) | 1989-04-28 |
IT1151252B (it) | 1986-12-17 |
KR920007522A (ko) | 1992-04-28 |
DE3220273C2 (de) | 1994-09-08 |
HK70786A (en) | 1986-09-26 |
KR950007451B1 (ko) | 1995-07-11 |
KR840000034A (ko) | 1984-01-30 |
US4509147A (en) | 1985-04-02 |
JPH0479080B2 (de) | 1992-12-14 |
GB2100542B (en) | 1984-12-12 |
KR910000968B1 (ko) | 1991-02-19 |
GB2100542A (en) | 1982-12-22 |
KR950007446B1 (ko) | 1995-07-11 |
IT8221608A0 (it) | 1982-05-31 |
FR2506990A1 (fr) | 1982-12-03 |
KR950007191B1 (ko) | 1995-07-03 |
MY8600553A (en) | 1986-12-31 |
JPS57198594A (en) | 1982-12-06 |
KR880014861A (ko) | 1988-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3220273A1 (de) | Halbleiterspeichervorrichtung | |
DE3841944C2 (de) | ||
DE69129138T2 (de) | DRAM mit einem Wortleitungsbetriebsschaltungssystem | |
DE3685615T2 (de) | Leseverstaerkerschaltung. | |
DE4432925C2 (de) | Halbleiterspeichervorrichtung | |
DE69123666T2 (de) | Halbleiterspeicheranordnung | |
DE69223711T2 (de) | Speicherzelle | |
DE3906895C2 (de) | ||
DE2414917A1 (de) | Leseverstaerker | |
DE69606170T2 (de) | Halbleiterspeicheranordnung | |
DE69322725T2 (de) | Halbleiterspeicheranordnung | |
DE2919166A1 (de) | Speichervorrichtung | |
DE19625169A1 (de) | Hierarchische Wortleitungsstruktur für Halbleiterspeichervorrichtung | |
DE4138340A1 (de) | Halbleiterspeichervorrichtung vom geteilten leseverstaerkertyp | |
DE3236729C2 (de) | ||
DE2646653C3 (de) | ||
DE2707456B2 (de) | Dynamischer RAM-Speicher | |
DE69121967T2 (de) | Datenbus-Klemmschaltung einer Halbleiterspeicheranordnung | |
DE19501535C2 (de) | Interne Stromversorgungsschaltung | |
DE3740314C2 (de) | ||
DE68914073T2 (de) | Integrierte Speicherschaltung mit parallelem und seriellem Ein- und Ausgang. | |
DE69126045T2 (de) | Speicherschaltung mit verbesserten Leistungsverbindungen | |
DE2519323C3 (de) | Statisches Drei-Transistoren-Speicherelement | |
DE69119287T2 (de) | Halbleiterspeicher | |
DE3888294T2 (de) | Eingangsschaltung, die in eine Halbleiteranlage eingegliedert ist. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OR8 | Request for search as to paragraph 43 lit. 1 sentence 1 patent law | ||
8105 | Search report available | ||
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: G11C 7/06 |
|
8172 | Supplementary division/partition in: |
Ref country code: DE Ref document number: 3250087 Format of ref document f/p: P Ref country code: DE Ref document number: 3250088 Format of ref document f/p: P |
|
Q171 | Divided out to: |
Ref country code: DE Ref document number: 3250088 Ref country code: DE Ref document number: 3250087 |
|
8172 | Supplementary division/partition in: |
Ref country code: DE Ref document number: 3250086 Format of ref document f/p: P |
|
Q171 | Divided out to: |
Ref country code: DE Ref document number: 3250086 |
|
AH | Division in |
Ref country code: DE Ref document number: 3250088 Format of ref document f/p: P Ref country code: DE Ref document number: 3250086 Format of ref document f/p: P Ref country code: DE Ref document number: 3250087 Format of ref document f/p: P |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |