KR101599782B1 - 전력 증폭기 및 전력 증폭기의 동작 방법 - Google Patents

전력 증폭기 및 전력 증폭기의 동작 방법 Download PDF

Info

Publication number
KR101599782B1
KR101599782B1 KR1020140123523A KR20140123523A KR101599782B1 KR 101599782 B1 KR101599782 B1 KR 101599782B1 KR 1020140123523 A KR1020140123523 A KR 1020140123523A KR 20140123523 A KR20140123523 A KR 20140123523A KR 101599782 B1 KR101599782 B1 KR 101599782B1
Authority
KR
South Korea
Prior art keywords
input signal
transistors
signal
harmonic
gate
Prior art date
Application number
KR1020140123523A
Other languages
English (en)
Inventor
박철순
장주영
오인열
손혁수
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020140123523A priority Critical patent/KR101599782B1/ko
Application granted granted Critical
Publication of KR101599782B1 publication Critical patent/KR101599782B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

전력 증폭기는 증폭부 및 공진 회로를 포함한다. 상기 증폭부는 n (n은 자연수)개의 트랜지스터들이 직렬 연결되고, 제2 내지 n 번째 트랜지스터들 각각의 게이트와 접지 전압 사이에 커패시터가 연결되고, 상기 제1 트랜지스터의 게이트에 입력 신호가 인가되고, 제n 트랜지스터의 드레인으로 증폭 신호가 제공된다. 상기 공진 회로는 상기 증폭부와 연결되고, 상기 n개의 트랜지스터들을 통해서 상기 입력 신호가 증폭되는 동안 발생하는 상기 입력 신호의 고조파 신호를 제거한다. 본 발명의 실시예들에 따른 전력 증폭기는 공진 회로를 이용하여 입력 신호가 증폭되는 동안 발생하는 입력 신호의 고조파 신호를 제거함으로써 성능을 증가시킬 수 있다.

Description

전력 증폭기 및 전력 증폭기의 동작 방법{POWER AMPLIFIER AND METHOD OF OPERATING POWER AMPLIFIER}
본 발명은 전력 증폭에 관한 것으로서, 더욱 상세하게는 전력 증폭기 및 전력 증폭기의 동작 방법에 관한 것이다.
전력 증폭기는 입력 신호를 증폭하여 증폭 신호를 제공할 수 있다. 전력 증폭기로부터 출력되는 증폭 신호는 시스템 내에 포함되는 다양한 장치를 구동하기 위해서 사용될 수 있다. 높은 성능의 전력 증폭기를 구현하기 위하여 전력 증폭기의 이득과 효율을 높이는 것은 필수적이다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 공진회로를 이용하여 입력 신호가 증폭되는 동안 발생하는 입력 신호의 고조파 신호를 제거함으로써 성능을 증가시킬 수 있는 전력 증폭기를 제공하는 것이다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 공진회로를 이용하여 입력 신호가 증폭되는 동안 발생하는 입력 신호의 고조파 신호를 제거함으로써 성능을 증가시킬 수 있는 전력 증폭기의 동작 방법을 제공하는 것이다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 필터를 이용하여 입력 신호가 증폭되는 동안 발생하는 입력 신호의 고조파 신호를 제거함으로써 성능을 증가시킬 수 있는 전력 증폭기를 제공하는 것이다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 필터를 이용하여 입력 신호가 증폭되는 동안 발생하는 입력 신호의 고조파 신호를 제거함으로써 성능을 증가시킬 수 있는 전력 증폭기의 동작 방법을 제공하는 것이다.
상기한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 전력 증폭기는 증폭부 및 공진회로를 포함한다. 상기 증폭부는 n (n은 자연수)개의 트랜지스터들이 직렬 연결되고, 제2 내지 n 번째 트랜지스터들 각각의 게이트와 접지 전압 사이에 커패시터가 연결되고, 상기 제1 트랜지스터의 게이트에 입력 신호가 인가되고, 제n 트랜지스터의 드레인으로 증폭 신호가 제공된다. 상기 공진회로는 상기 증폭부와 연결되고, 상기 n개의 트랜지스터들을 통해서 상기 입력 신호가 증폭되는 동안 발생하는 상기 입력 신호의 고조파 신호를 제거한다.
예시적인 실시예에 있어서, 상기 공진 회로는 상기 n개의 트랜지스터들 각각의 게이트와 상기 접지 전압 사이에 연결되어 상기 입력 신호의 고조파 신호를 제거할 수 있다.
예시적인 실시예에 있어서, 상기 공진 회로는 인덕터부 및 커패시터부를 포함할 수 있다. 상기 인덕터부는 상기 n 개의 트랜지스터들 각각의 게이트와 연결될 수 있다. 상기 커패시터부는 상기 인덕터부와 상기 접지 전압 사이에 연결될 수 있다.
예시적인 실시예에 있어서, 상기 인덕터부는 인덕터들 및 상기 인덕터들을 선택하는 인덕터 선택 스위치들을 포함할 수 있다. 상기 커패시터부는 커패시터들 및 상기 커패시터들을 선택하는 커패시터 선택 스위치들을 포함할 수 있다.
예시적인 실시예에 있어서, 상기 인턱터 선택 스위치들 및 상기 커패시터 선택 스위치들을 제어하여 상기 공진회로의 공진 주파수를 조절할 수 있다.
예시적인 실시예에 있어서, 상기 공진 회로의 공진 주파수는 상기 입력 신호의 상기 고조파 신호 중 제2 고조파 신호의 주파수와 동일할 수 있다.
예시적인 실시예에 있어서, 상기 공진 회로는 상기 n개의 트랜지스터들 중 일부 트랜지스터들 각각의 게이트와 접지 전압 사이에 연결되어 상기 입력 신호의 고조파 신호를 제거할 수 있다.
예시적인 실시예에 있어서, 상기 공진 회로는 상기 n개의 트랜지스터들 각각의 드레인과 상기 접지 전압 사이에 연결되어 상기 입력 신호의 상기 고조파 신호를 제거할 수 있다.
상기한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 전력 증폭기의 동작 방법은 입력 신호를 직렬 연결된 n (n은 자연수)개의 트랜지스터들 중 제1 번째 트랜지스터의 게이트에 인가하는 단계, 상기 n개의 트랜지스터들을 통해서 상기 입력 신호가 증폭되는 동안 상기 n개의 트랜지스터들 각각의 게이트와 상기 접지 전압 사이에 연결되는 공진 회로를 통해서 상기 입력 신호의 고조파 신호를 제거하는 단계 및 상기 n개의 트랜지스터들 중 제n 번째 트랜지스터의 드레인으로 증폭 신호를 출력하는 단계를 포함한다.
예시적인 실시예에 있어서, 전력 증폭기의 동작 방법은 상기 공진 회로에 포함되는 인덕터의 인덕턴스 및 커패시터의 커패시턴스를 제어하여 상기 공진 회로의 공진 주파수를 상기 입력 신호의 고조파 신호 중 제2 고조파 신호의 주파수와 일치시키는 단계를 더 포함할 수 있다.
상기한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 전력 증폭기는 증폭부 및 고조파 제거 필터를 포함한다. 상기 증폭부는n (n은 자연수)개의 트랜지스터들이 직렬 연결되고, 제2 내지 n 번째 트랜지스터들 각각의 게이트와 접지 전압 사이에 커패시터가 연결되고, 상기 제1 트랜지스터의 게이트에 입력 신호가 인가되고, 제n 트랜지스터의 드레인으로 증폭 신호가 제공된다. 상기 고조파 제거 필터는 상기 증폭부와 연결되고, 상기 n개의 트랜지스터들을 통해서 상기 입력 신호가 증폭되는 동안 발생하는 상기 입력 신호의 고조파 신호를 제거한다.
예시적인 실시예에 있어서, 상기 고조파 제거 필터는 미리 정해진 주파수 대역의 고조파 신호를 제거하는 밴드 패스 필터일 수 있다.
예시적인 실시예에 있어서, 상기 고조파 제거 필터는 상기 입력 신호의 상기 고조파 신호를 제거하는 하이 패스 필터일 수 있다.
상기한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 전력 증폭기의 동작 방법은 입력 신호를 직렬 연결된 n (n은 자연수)개의 트랜지스터들 중 제1 번째 트랜지스터의 게이트에 인가하는 단계, 상기 n개의 트랜지스터들을 통해서 상기 입력 신호가 증폭되는 동안 상기 n개의 트랜지스터들 각각의 게이트와 상기 접지 전압 사이에 연결되는 밴드 패스 필터 또는 하이 패스 필터를 통해서 상기 입력 신호의 고조파 신호를 제거하는 단계 및 상기 n개의 트랜지스터들 중 제n 번째 트랜지스터의 드레인으로 증폭 신호를 출력하는 단계를 포함한다.
상기한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 전력 증폭기는 증폭부 및 고조파 제거 필터를 포함한다. 상기 증폭부는 n (n은 자연수)개의 트랜지스터들이 직렬 연결되고, 제2 내지 n 번째 트랜지스터들 각각의 게이트와 접지 전압 사이에 커패시터가 연결되고, 상기 제1 트랜지스터의 게이트에 입력 신호가 인가되고, 제n 트랜지스터의 드레인으로 증폭 신호가 제공된다. 상기 고조파 제거 필터는 상기 n개의 트랜지스터들 중 일부 트랜지스터들 각각의 게이트에 연결되고, 상기 n개의 트랜지스터들을 통해서 상기 입력 신호가 증폭되는 동안 발생하는 상기 입력 신호의 고조파 신호를 제거한다.
본 발명의 실시예들에 따른 전력 증폭기는 공진회로를 이용하여 입력 신호가 증폭되는 동안 발생하는 입력 신호의 고조파 신호를 제거함으로써 성능을 증가시킬 수 있다.
도 1은 본 발명의 실시예들에 따른 전력 증폭기를 나타내는 도면이다.
도 2은 도 1의 전력 증폭기의 동작을 설명하기 위한 도면이다.
도 3는 도 1의 전력 증폭기에 포함되는 공진회로의 일 예를 나타내는 회로도이다.
도 4는 도 2의 공진 회로에 포함되는 인덕터부의 일 예를 나타내는 회로도이다.
도 5는 도 2의 공진 회로에 포함되는 커패시터부의 일 예를 나타내는 회로도이다.
도 6은 도 2의 공진 회로의 공진 주파수를 입력 신호의 제2 고조파 신호의 주파수와 일치시키는 일 예를 나타내는 도면이다.
도 7은 도 1의 전력 증폭기에 포함되는 n개의 트랜지스터들 중 일부 트랜지스터들 각각의 게이트와 접지 전압 사이에 공진 회로가 연결되는 일 예를 나타내는 회로도이다.
도 8은 본 발명의 일 실시예에 따른 전력 증폭기를 나타내는 회로도이다.
도 9는 본 발명의 실시예들에 따른 전력 증폭기의 동작 방법을 나타내는 순서도이다.
도 10은 본 발명의 실시예들에 따른 전력 증폭기를 나타내는 회로도이다.
도 11은 도 10의 전력 증폭기의 일 동작 예를 설명하기 위한 도면이다.
도 12는 도 10의 전력 증폭기의 다른 동작 예를 설명하기 위한 도면이다.
도 13은 본 발명의 실시예들에 따른 전력 증폭기의 동작 방법을 나타내는 순서도이다.
도 14는 본 발명의 실시예들에 따른 전력 증폭기를 나타내는 회로도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 전력 증폭기를 나타내는 도면이고, 도 2은 도 1의 전력 증폭기의 동작을 설명하기 위한 도면이다.
도 1 및 도 2를 참조하면, 전력 증폭기(10)는 증폭부(100) 및 공진 회로(300)를 포함한다. 증폭부(100)는 n (n은 자연수)개의 트랜지스터들(110_1 내지 110_N)이 직렬 연결되고, 제2 내지 n 번째 트랜지스터들(110_2 내지 110_N) 각각의 게이트와 접지 전압(VSS) 사이에 커패시터(130_2 내지 130_N)가 연결되고, 제1 트랜지스터(110_1)의 게이트에 입력 신호(IN)가 인가되고, 제n 트랜지스터(110_N)의 드레인으로 증폭 신호(OUT)가 제공된다. 예를 들어, n 개의 트랜지스터들(110_1 내지 110_N) 중 제k 번째 트랜지스터(110_K)는 제k-1 번째 트랜지스터(110_K-1) 및 제k+1 번째 트랜지스터(110_K+1) 사이에 연결될 수 있다. 제k-1 번째 트랜지스터(110_K-1), 제k 번째 트랜지스터(110_K) 및 제k+1 번째 트랜지스터(110_K+1)는 직렬 연결될 수 있다. 제k 번째 트랜지스터(110_K)의 게이트와 접지 전압(VSS) 사이에 커패시터가 연결될 수 있다. 제k 번째 트랜지스터(110_K)의 소스는 제k-1 번째 트랜지스터(110_K-1)의 드레인과 연결될 수 있다. 제k 번째 트랜지스터(110_K)의 드레인은 제k+1 번째 트랜지스터(110_K+1)의 소스와 연결될 수 있다.
예를 들어, 입력 신호(IN)는 제1 트랜지스터(110_1)의 게이트에 인가될 수 있다. 입력 신호(IN)는 n 개의 트랜지스터들(110_1 내지 110_N)을 통해서 증폭될 수 있다. 입력 신호(IN)가 n 개의 트랜지스터들(110_1 내지 110_N)을 통해서 증폭되는 동안 입력 신호(IN)의 고조파 신호가 발생될 수 있다. 입력 신호(IN)가 n 개의 트랜지스터들(110_1 내지 110_N)을 통해서 증폭되는 동안 입력 신호(IN)의 고조파 신호도 증폭될 수 있다.
공진 회로(300)는 증폭부(100)와 연결되고, n 개의 트랜지스터들(110_1 내지 110_N)을 통해서 입력 신호(IN)가 증폭되는 동안 발생하는 입력 신호(IN)의 고조파 신호를 제거한다. 공진 회로(300)는 제2 내지 제n 공진 회로들(310_2 내지 310_N) 중 하나의 공진 회로일 수 있다.
입력 신호(IN)의 고조파 신호는 증폭부(100)와 연결되는 공진 회로(300)를 통해서 접지 전압(VSS)으로 전달될 수 있다. 예를 들어 입력 신호(IN)가 n 개의 트랜지스터들(110_1 내지 110_N)을 통해서 증폭되는 동안 입력 신호(IN)의 고조파 신호가 발생될 수 있다. 입력 신호(IN)의 주파수는 F1일 수 있다. 입력 신호(IN)의 제2 고조파 신호의 주파수는 F2일 수 있고, 입력 신호(IN)의 제3 고조파 신호의 주파수는 F3일 수 있고, 입력 신호(IN)의 제4 고조파 신호의 주파수는 F4일 수 있다. 공진 회로(300)의 주파수 특성이 도 2에 도시된 바와 같다면, 입력 신호(IN)의 제2 고조파 신호는 제거될 수 있고, 입력신호의 제3 고조파 신호 및 입력 신호(IN)의 제4 고조파 신호는 일부 제거될 수 있다.
따라서 본 발명의 실시예들에 따른 전력 증폭기(10)는 공진 회로(300)를 이용하여 입력 신호(IN)가 증폭되는 동안 발생하는 입력 신호(IN)의 고조파 신호를 제거함으로써 성능을 증가시킬 수 있다.
예시적인 실시예에 있어서, 공진 회로(300)는 n 개의 트랜지스터들(110_1 내지 110_N) 각각의 게이트와 접지 전압(VSS) 사이에 연결되어 입력 신호(IN)의 고조파 신호를 제거할 수 있다. 예를 들어, 입력 신호(IN)의 고조파 신호는 n 개의 트랜지스터들(110_1 내지 110_N) 각각의 소스와 게이트 사이의 기생 커패시터를 통해서 n 개의 트랜지스터들(110_1 내지 110_N) 각각의 게이트로 전달될 수 있다. 또한 입력 신호(IN)의 고조파 신호는 n 개의 트랜지스터들(110_1 내지 110_N) 각각의 드레인과 게이트 사이의 기생 커패시터를 통해서 n 개의 트랜지스터들(110_1 내지 110_N) 각각의 게이트로 전달될 수 있다. 입력 신호(IN)의 고조파 신호가 n 개의 트랜지스터들(110_1 내지 110_N) 각각의 게이트에 전달되면 입력 신호(IN)의 고조파 신호는 n 개의 트랜지스터들(110_1 내지 110_N) 각각의 게이트와 연결되는 공진 회로(300)를 통해서 접지 전압(VSS)으로 전달될 수 있다.
도 3는 도 1의 전력 증폭기에 포함되는 공진 회로의 일 예를 나타내는 회로도이다.
도 3을 참조하면, 공진 회로(310_K)는 인덕터부(330_K) 및 커패시터부(350_K)를 포함할 수 있다. 인덕터부(330_K)는 n 개의 트랜지스터들(110_1 내지 110_N) 각각의 게이트와 연결될 수 있다. 커패시터부(350_K)는 인덕터부(330_K)와 접지 전압(VSS) 사이에 연결될 수 있다. 예를 들어, 제k 번째 트랜지스터(110_K)의 게이트와 접지 전압(VSS) 사이에 연결되는 제k 번째 공진 회로(300)는 인덕터부(330_K) 및 커패시터부(350_K)를 포함할 수 있다. 인덕터부(330_K)는 하나의 코일(331_K)을 포함할 수 있다. 커패시터부(350_K)는 하나의 커패시터(351_K)을 포함할 수 있다. 입력 신호(IN)의 고조파 신호는 n 개의 트랜지스터들(110_1 내지 110_N) 각각의 게이트와 연결되는 공진 회로(300)를 통해서 접지 전압(VSS)으로 전달될 수 있다.
도 4는 도 2의 공진 회로에 포함되는 인덕터부의 일 예를 나타내는 회로도이고, 도 5는 도 2의 공진 회로에 포함되는 커패시터부의 일 예를 나타내는 회로도이다.
도 4 및 도 5를 참조하면, 인덕터부(330_K)는 인덕터들(331_K 내지 334_K) 및 인덕터들(331_K 내지 334_K)을 선택하는 인덕터 선택 스위치들(335_K 내지 338_K)을 포함할 수 있다. 커패시터부(350_K)는 커패시터들(351_K 내지 354_K) 및 커패시터들(351_K 내지 354_K)을 선택하는 커패시터 선택 스위치들(355_K 내지 358_K)을 포함할 수 있다.
예를 들어, 인덕터부(330_K)는 제1 인덕터(331_K), 제2 인덕터(332_K), 제3 인덕터(333_K) 및 제4 인덕터(334_K)를 포함할 수 있고, 인덕터부(330_K)는 제1 인덕터 선택 스위치(335_K), 제2 인덕터 선택 스위치(336_K), 제3 인덕터 선택 스위치(337_K) 및 제4 인덕터 선택 스위치(338_K)를 포함할 수 있다. 제1 인덕터 선택 스위치(335_K), 제2 인덕터 선택 스위치(336_K), 제3 인덕터 선택 스위치(337_K) 및 제4 인덕터 선택 스위치(338_K)가 모두 턴-오프되는 경우, 인덕터부(330_K)의 인덕턴스는 최대일 수 있다. 제1 인덕터 선택 스위치(335_K), 제2 인덕터 선택 스위치(336_K), 제3 인덕터 선택 스위치(337_K) 및 제4 인덕터 선택 스위치(338_K)가 모두 턴-온되는 경우, 인덕터부(330_K)의 인덕턴스는 최소일 수 있다. 따라서 제1 인덕터 선택 스위치(335_K), 제2 인덕터 선택 스위치(336_K), 제3 인덕터 선택 스위치(337_K) 및 제4 인덕터 선택 스위치(338_K)를 선택적으로 턴-온 또는 턴-오프하는 경우, 인덕터부(330_K)의 인덕턴스를 조절할 수 있다.
예를 들어, 커패시터부(350_K)는 제1 커패시터(351_K), 제2 커패시터(352_K), 제3 커패시터(353_K) 및 제4 커패시터(354_K)를 포함할 수 있고, 커패시터부(350_K)는 제1 커패시터 선택 스위치(355_K), 제2 커패시터 선택 스위치(356_K), 제3 커패시터 선택 스위치(357_K) 및 제4 커패시터 선택 스위치(358_K)를 포함할 수 있다. 제1 커패시터 선택 스위치(355_K), 제2 커패시터 선택 스위치(356_K), 제3 커패시터 선택 스위치(357_K) 및 제4 커패시터 선택 스위치(358_K)가 모두 턴-온되는 경우, 커패시터부(350_K)의 커패시턴스는 최대일 수 있다. 따라서 제1 커패시터 선택 스위치(355_K), 제2 커패시터 선택 스위치(356_K), 제3 커패시터 선택 스위치(357_K) 및 제4 커패시터 선택 스위치(358_K)를 선택적으로 턴-온 또는 턴-오프하는 경우, 커패시터부(350_K)의 커패시턴스를 조절할 수 있다.
도 6은 도 2의 공진 회로의 공진 주파수를 입력 신호의 제2 고조파 신호의 주파수와 일치시키는 일 예를 나타내는 도면이다.
도 4 내지 6을 참조하면, 인턱터 선택 스위치들 및 커패시터 선택 스위치들(355_K 내지 358_K)을 제어하여 공진 회로(300)의 공진 주파수를 조절할 수 있다. 예를 들어, 제1 인덕터 선택 스위치(335_K), 제2 인덕터 선택 스위치(336_K), 제3 인덕터 선택 스위치(337_K) 및 제4 인덕터 선택 스위치(338_K)를 선택적으로 턴-온 또는 턴-오프하는 경우, 인덕터부(330_K)의 인덕턴스를 조절할 수 있다. 제1 인덕터 선택 스위치(335_K), 제2 인덕터 선택 스위치(336_K), 제3 인덕터 선택 스위치(337_K) 및 제4 인덕터 선택 스위치(338_K) 중 턴-온되는 인덕터 선택 스위치의 개수가 증가함에 따라 인덕터부(330_K)의 인덕턴스는 감소할 수 있다. 또한 제1 인덕터 선택 스위치(335_K), 제2 인덕터 선택 스위치(336_K), 제3 인덕터 선택 스위치(337_K) 및 제4 인덕터 선택 스위치(338_K) 중 턴-오프되는 인덕터 선택 스위치의 개수가 증가함에 따라 인덕터부(330_K)의 인덕턴스는 증가할 수 있다. 예를 들어 제1 커패시터 선택 스위치(355_K), 제2 커패시터 선택 스위치(356_K), 제3 커패시터 선택 스위치(357_K) 및 제4 커패시터 선택 스위치(358_K)를 선택적으로 턴-온 또는 턴-오프하는 경우, 커패시터부(350_K)의 커패시턴스를 조절할 수 있다. 제1 커패시터 선택 스위치(355_K), 제2 커패시터 선택 스위치(356_K), 제3 커패시터 선택 스위치(357_K) 및 제4 커패시터 선택 스위치(358_K) 중 턴-온되는 커패시터 선택 스위치의 개수가 증가함에 따라 커패시터부(350_K)의 커패시턴스는 증가할 수 있다. 또한, 제1 커패시터 선택 스위치(355_K), 제2 커패시터 선택 스위치(356_K), 제3 커패시터 선택 스위치(357_K) 및 제4 커패시터 선택 스위치(358_K) 중 턴-오프되는 커패시터 선택 스위치의 개수가 증가함에 따라 커패시터부(350_K)의 커패시턴스는 감소할 수 있다. 따라서 인덕터부(330_K)의 인덕턴스 및 커패시터부(350_K)의 커패시턴스를 조절하면 공진 회로(300)의 공진 주파수를 조절할 수 있다.
예시적인 실시예에 있어서, 공진 회로(300)의 공진 주파수는 입력 신호(IN)의 고조파 신호 중 제2 고조파 신호의 주파수와 동일할 수 있다. 예를 들어, 입력 신호(IN)의 고조파 신호는 제2 고조파 신호, 제3 고조파 신호 및 제4 고조파 신호를 포함할 수 있다. 입력 신호(IN)의 주파수는 F1일 수 있다. 입력 신호(IN)의 제2 고조파 신호의 주파수는 F2일 수 있고, 입력 신호(IN)의 제3 고조파 신호의 주파수는 F3일 수 있고, 입력 신호(IN)의 제4 고조파 신호의 주파수는 F4일 수 있다. 제2 고조파 신호, 제3 고조파 신호 및 제4 고조파 신호 중 제2 고조파 신호의 크기가 가장 클 수 있다. 공진 회로(300)의 공진 주파수가 입력 신호(IN)의 고조파 신호 중 제2 고조파 신호의 주파수와 동일하면, 제2 고조파 신호, 제3 고조파 신호 및 제4 고조파 신호 중 제2 고조파 신호의 크기가 가장 큰 고조파를 제거할 수 있다.
도 7은 도 1의 전력 증폭기에 포함되는 n개의 트랜지스터들 중 일부 트랜지스터들 각각의 게이트와 접지 전압 사이에 공진 회로가 연결되는 일 예를 나타내는 회로도이다.
도 7을 참조하면, 전력 증폭기(10a)는 증폭부(100) 및 공진 회로(300)를 포함한다. 증폭부(100)는 n (n은 자연수)개의 트랜지스터들(110_1 내지 110_N)이 직렬 연결되고, 제2 내지 n 번째 트랜지스터들(110_2 내지 110_N) 각각의 게이트와 접지 전압(VSS) 사이에 커패시터가 연결되고, 제1 트랜지스터(110_1)의 게이트에 입력 신호(IN)가 인가되고, 제n 트랜지스터(110_N)의 드레인으로 증폭 신호(OUT)가 제공된다. 공진 회로(300)는 증폭부(100)와 연결되고, n 개의 트랜지스터들(110_1 내지 110_N)을 통해서 입력 신호(IN)가 증폭되는 동안 발생하는 입력 신호(IN)의 고조파 신호를 제거한다.
예시적인 실시예에 있어서, 공진 회로(300)는 n 개의 트랜지스터들(110_1 내지 110_N) 중 일부 트랜지스터들 각각의 게이트와 접지 전압(VSS) 사이에 연결되어 입력 신호(IN)의 고조파 신호를 제거할 수 있다. 예를 들어, 공진 회로(300)는 n 개의 트랜지스터들(110_1 내지 110_N) 중 홀수 번째 트랜지스터들 각각의 게이트와 접지 전압(VSS) 사이에 연결되어 입력 신호(IN)의 고조파 신호를 제거할 수 있다. 이 경우, n 개의 트랜지스터들(110_1 내지 110_N) 중 첫 번째 트랜지스터의 게이트와 접지 전압(VSS) 사이에는 공진 회로(300)가 연결되지 않을 수 있다. 또한 공진 회로(300)는 n 개의 트랜지스터들(110_1 내지 110_N) 중 짝수 번째 트랜지스터들 각각의 게이트와 접지 전압(VSS) 사이에 연결되어 입력 신호(IN)의 고조파 신호를 제거할 수 있다. 공진 회로(300)가 n 개의 트랜지스터들(110_1 내지 110_N) 중 홀수 번째 트랜지스터들 또는 짝수 번째 트랜지스터들 각각의 게이트와 접지 전압(VSS) 사이에 연결되는 경우, 전력 증폭기(10a)에서 공진 회로(300)가 차지하는 복잡도를 줄일 수 있다.
도 8은 본 발명의 일 실시예에 따른 전력 증폭기를 나타내는 회로도이다.
도 8을 참조하면, 전력 증폭기(10b)는 증폭부(100) 및 공진 회로(300)를 포함한다. 증폭부(100)는 n (n은 자연수)개의 트랜지스터들(110_1 내지 110_N)이 직렬 연결되고, 제2 내지 n 번째 트랜지스터들(110_2 내지 110_N) 각각의 게이트와 접지 전압(VSS) 사이에 커패시터가 연결되고, 제1 트랜지스터(110_1)의 게이트에 입력 신호(IN)가 인가되고, 제n 트랜지스터(110_N)의 드레인으로 증폭 신호(OUT)가 제공된다. 공진 회로(300)는 증폭부(100)와 연결되고, n 개의 트랜지스터들(110_1 내지 110_N)을 통해서 입력 신호(IN)가 증폭되는 동안 발생하는 입력 신호(IN)의 고조파 신호를 제거한다.
예시적인 실시예에 있어서, 공진 회로(300)는 n 개의 트랜지스터들(110_1 내지 110_N) 각각의 드레인과 접지 전압(VSS) 사이에 연결되어 입력 신호(IN)의 고조파 신호를 제거할 수 있다.
도 9는 본 발명의 실시예들에 따른 전력 증폭기의 동작 방법을 나타내는 순서도이다.
도 1, 2 및 9를 참조하면, 전력 증폭기(10)는 증폭부(100) 및 공진 회로(300)를 포함한다. 증폭부(100)는 n (n은 자연수)개의 트랜지스터들(110_1 내지 110_N)이 직렬 연결되고, 제2 내지 n 번째 트랜지스터들(110_2 내지 110_N) 각각의 게이트와 접지 전압(VSS) 사이에 커패시터가 연결되고, 제1 트랜지스터(110_1)의 게이트에 입력 신호(IN)가 인가되고, 제n 트랜지스터(110_N)의 드레인으로 증폭 신호(OUT)가 제공된다. 공진 회로(300)는 증폭부(100)와 연결되고, n 개의 트랜지스터들(110_1 내지 110_N)을 통해서 입력 신호(IN)가 증폭되는 동안 발생하는 입력 신호(IN)의 고조파 신호를 제거한다. 공진 회로(300)는 n 개의 트랜지스터들(110_1 내지 110_N) 각각의 게이트와 접지 전압(VSS) 사이에 연결되어 입력 신호(IN)의 고조파 신호를 제거할 수 있다.
전력 증폭기(10)의 동작 방법에서는 입력 신호(IN)를 직렬 연결된 n (n은 자연수)개의 트랜지스터들(110_1 내지 110_N) 중 제1 번째 트랜지스터의 게이트에 인가한다(S100). 예를 들어, 입력 신호(IN)는 n 개의 트랜지스터들(110_1 내지 110_N)을 통해서 증폭될 수 있다. 입력 신호(IN)가 n 개의 트랜지스터들(110_1 내지 110_N)을 통해서 증폭되는 동안 입력 신호(IN)의 고조파 신호가 발생될 수 있다. 입력 신호(IN)가 n 개의 트랜지스터들(110_1 내지 110_N)을 통해서 증폭되는 동안 입력 신호(IN)의 고조파 신호도 증폭될 수 있다.
n 개의 트랜지스터들(110_1 내지 110_N)을 통해서 입력 신호(IN)가 증폭되는 동안 n 개의 트랜지스터들(110_1 내지 110_N) 각각의 게이트와 접지 전압(VSS) 사이에 연결되는 공진 회로(300)를 통해서 입력 신호(IN)의 고조파 신호를 제거한다(S300). 예를 들어 입력 신호(IN)가 n 개의 트랜지스터들(110_1 내지 110_N)을 통해서 증폭되는 동안 입력 신호(IN)의 고조파 신호가 발생될 수 있다. 입력 신호(IN)의 주파수는 F1일 수 있다. 입력 신호(IN)의 제2 고조파 신호의 주파수는 F2일 수 있고, 입력 신호(IN)의 제3 고조파 신호의 주파수는 F3일 수 있고, 입력 신호(IN)의 제4 고조파 신호의 주파수는 F4일 수 있다. 도 2에 도시된 바와 같이, 입력 신호(IN)의 제2 고조파 신호는 제거될 수 있고, 입력신호의 제3 고조파 신호 및 입력 신호(IN)의 제4 고조파 신호는 일부 제거될 수 있다. n 개의 트랜지스터들(110_1 내지 110_N) 중 제n 번째 트랜지스터의 드레인으로 증폭 신호(OUT)를 출력한다(S500)
전력 증폭기(10)의 동작 방법에서는 공진 회로(300)에 포함되는 인덕터의 인덕턴스 및 커패시터의 커패시턴스를 제어하여 공진 회로(300)의 공진 주파수를 입력 신호(IN)의 고조파 신호 중 제2 고조파 신호의 주파수와 일치시킬 수 있다(S700). 예를 들어, 공진 회로(300)는 인덕터부(330_K) 및 커패시터부(350_K)를 포함할 수 있다. 인덕터부(330_K)는 n 개의 트랜지스터들(110_1 내지 110_N) 각각의 게이트와 연결될 수 있다. 커패시터부(350_K)는 인덕터부(330_K)와 접지 전압(VSS) 사이에 연결될 수 있다. 인덕터부(330_K)는 인덕터들(331_K 내지 334_K) 및 인덕터들(331_K 내지 334_K)을 선택하는 인덕터 선택 스위치들(335_K 내지 338_K)을 포함할 수 있다. 커패시터부(350_K)는 커패시터들(351_K 내지 354_K) 및 커패시터들(351_K 내지 354_K)을 선택하는 커패시터 선택 스위치들(355_K 내지 358_K)을 포함할 수 있다.
예를 들어, 인덕터부(330_K)는 제1 인덕터(331_K), 제2 인덕터(332_K), 제3 인덕터(333_K) 및 제4 인덕터(334_K)를 포함할 수 있고, 인덕터부(330_K)는 제1 인덕터 선택 스위치(335_K), 제2 인덕터 선택 스위치(336_K), 제3 인덕터 선택 스위치(337_K) 및 제4 인덕터 선택 스위치(338_K)를 포함할 수 있다. 제1 인덕터 선택 스위치(335_K), 제2 인덕터 선택 스위치(336_K), 제3 인덕터 선택 스위치(337_K) 및 제4 인덕터 선택 스위치(338_K)를 선택적으로 턴-온 또는 턴-오프하는 경우, 인덕터부(330_K)의 인덕턴스를 조절할 수 있다. 커패시터부(350_K)는 제1 커패시터(351_K), 제2 커패시터(352_K), 제3 커패시터(353_K) 및 제4 커패시터(354_K)를 포함할 수 있고, 커패시터부(350_K)는 제1 커패시터 선택 스위치(355_K), 제2 커패시터 선택 스위치(356_K), 제3 커패시터 선택 스위치(357_K) 및 제4 커패시터 선택 스위치(358_K)를 포함할 수 있다. 제1 커패시터 선택 스위치(355_K), 제2 커패시터 선택 스위치(356_K), 제3 커패시터 선택 스위치(357_K) 및 제4 커패시터 선택 스위치(358_K)를 선택적으로 턴-온 또는 턴-오프하는 경우, 커패시터부(350_K)의 커패시턴스를 조절할 수 있다. 인덕터부(330_K)의 인덕턴스 및 커패시터부(350_K)의 커패시턴스를 조절하면 공진 회로(300)의 공진 주파수를 조절할 수 있다. 따라서 공진 회로(300)의 공진 주파수는 입력 신호(IN)의 고조파 신호 중 제2 고조파 신호의 주파수와 동일할 수 있다.
도 10은 본 발명의 실시예들에 따른 전력 증폭기를 나타내는 회로도이고, 도 11은 도 10의 전력 증폭기의 일 동작 예를 설명하기 위한 도면이고, 도 12는 도 10의 전력 증폭기의 다른 동작 예를 설명하기 위한 도면이다.
도 10 내지 12를 참조하면, 전력 증폭기(10c)는 증폭부(100) 및 고조파 제거 필터(400)를 포함한다. 증폭부(100)는n (n은 자연수)개의 트랜지스터들(110_1 내지 110_N)이 직렬 연결되고, 제2 내지 n 번째 트랜지스터들(110_2 내지 110_N) 각각의 게이트와 접지 전압(VSS) 사이에 커패시터가 연결되고, 제1 트랜지스터(110_1)의 게이트에 입력 신호(IN)가 인가되고, 제n 트랜지스터(110_N)의 드레인으로 증폭 신호(OUT)가 제공된다. 예를 들어, n 개의 트랜지스터들(110_1 내지 110_N) 중 제k 번째 트랜지스터(110_K)는 제k-1 번째 트랜지스터(110_K-1) 및 제k+1 번째 트랜지스터(110_K+1) 사이에 연결될 수 있다. 제k-1 번째 트랜지스터(110_K-1), 제k 번째 트랜지스터(110_K) 및 제k+1 번째 트랜지스터(110_K+1)는 직렬 연결될 수 있다. 제k 번째 트랜지스터(110_K)의 게이트와 접지 전압(VSS) 사이에 커패시터가 연결될 수 있다. 제k 번째 트랜지스터(110_K)의 소스는 제k-1 번째 트랜지스터(110_K-1)의 드레인과 연결될 수 있다. 제k 번째 트랜지스터(110_K)의 드레인은 제k+1 번째 트랜지스터(110_K+1)의 소스와 연결될 수 있다. 예를 들어, 입력 신호(IN)는 제1 트랜지스터(110_1)의 게이트에 인가될 수 있다. 입력 신호(IN)는 n 개의 트랜지스터들(110_1 내지 110_N)을 통해서 증폭될 수 있다. 입력 신호(IN)가 n 개의 트랜지스터들(110_1 내지 110_N)을 통해서 증폭되는 동안 입력 신호(IN)의 고조파 신호가 발생될 수 있다. 입력 신호(IN)가 n 개의 트랜지스터들(110_1 내지 110_N)을 통해서 증폭되는 동안 입력 신호(IN)의 고조파 신호도 증폭될 수 있다.
고조파 제거 필터(400)는 증폭부(100)와 연결되고, n 개의 트랜지스터들(110_1 내지 110_N)을 통해서 입력 신호(IN)가 증폭되는 동안 발생하는 입력 신호(IN)의 고조파 신호를 제거한다. 고조파 제거 필터(400)은 제2 내지 제N 고조파 제거 필터들(470_2 내지 470_N) 중 하나의 고조파 제거 필터일 수 있다.
예시적인 실시예에 있어서, 고조파 제거 필터(400)는 미리 정해진 주파수 대역의 고조파 신호를 제거하는 밴드 패스 필터일 수 있다. 입력 신호(IN)의 고조파 신호는 증폭부(100)와 연결되는 고조파 제거 필터(400)를 통해서 접지 전압(VSS)으로 전달될 수 있다. 예를 들어 입력 신호(IN)가 n 개의 트랜지스터들(110_1 내지 110_N)을 통해서 증폭되는 동안 입력 신호(IN)의 고조파 신호가 발생될 수 있다. 입력 신호(IN)의 주파수는 F1일 수 있다. 입력 신호(IN)의 제2 고조파 신호의 주파수는 F2일 수 있고, 입력 신호(IN)의 제3 고조파 신호의 주파수는 F3일 수 있고, 입력 신호(IN)의 제4 고조파 신호의 주파수는 F4일 수 있다. 고조파 제거 필터(400)의 주파수 특성은 도 11에 도시된 바와 같다면, 고조파 제거 필터(400)를 이용하여 입력 신호(IN)의 제2 고조파 신호, 제3 고조파 신호 및 제4 고조파 신호는 제거될 수 있다.
예시적인 실시예에 있어서, 고조파 제거 필터(400)는 입력 신호(IN)의 고조파 신호를 제거하는 하이 패스 필터(HPF)일 수 있다. 예를 들어 고조파 제거 필터(400)가 하이 패스 필터(HPF)인 경우, 제2 고조파 신호, 제3 고조파 신호 및 제4 고조파 신호뿐만 아니라 제j (j는 4보다 크다)고조파를 제거할 수 있다.
따라서 본 발명의 실시예들에 따른 전력 증폭기(10c)는 공진 회로(300)를 이용하여 입력 신호(IN)가 증폭되는 동안 발생하는 입력 신호(IN)의 고조파 신호를 제거함으로써 성능을 증가시킬 수 있다.
도 13은 본 발명의 실시예들에 따른 전력 증폭기의 동작 방법을 나타내는 순서도이다.
도 10 내지 13을 참조하면, 전력 증폭기(10c)는 증폭부(100) 및 고조파 제거 필터(400)를 포함한다. 증폭부(100)는n (n은 자연수)개의 트랜지스터들(110_1 내지 110_N)이 직렬 연결되고, 제2 내지 n 번째 트랜지스터들(110_2 내지 110_N) 각각의 게이트와 접지 전압(VSS) 사이에 커패시터가 연결되고, 제1 트랜지스터(110_1)의 게이트에 입력 신호(IN)가 인가되고, 제n 트랜지스터(110_N)의 드레인으로 증폭 신호(OUT)가 제공된다. 고조파 제거 필터(400)는 증폭부(100)와 연결되고, n 개의 트랜지스터들(110_1 내지 110_N)을 통해서 입력 신호(IN)가 증폭되는 동안 발생하는 입력 신호(IN)의 고조파 신호를 제거한다.
전력 증폭기(10c)의 동작 방법에서는 입력 신호(IN)를 직렬 연결된 n (n은 자연수)개의 트랜지스터들(110_1 내지 110_N) 중 제1 번째 트랜지스터의 게이트에 인가한다(S200). 예를 들어, 입력 신호(IN)는 n 개의 트랜지스터들(110_1 내지 110_N)을 통해서 증폭될 수 있다. 입력 신호(IN)가 n 개의 트랜지스터들(110_1 내지 110_N)을 통해서 증폭되는 동안 입력 신호(IN)의 고조파 신호가 발생될 수 있다. 입력 신호(IN)가 n 개의 트랜지스터들(110_1 내지 110_N)을 통해서 증폭되는 동안 입력 신호(IN)의 고조파 신호도 증폭될 수 있다.
n 개의 트랜지스터들(110_1 내지 110_N)을 통해서 입력 신호(IN)가 증폭되는 동안 n 개의 트랜지스터들(110_1 내지 110_N) 각각의 게이트와 접지 전압(VSS) 사이에 연결되는 밴드 패스 필터(BPF) 또는 하이 패스 필터(HPF)를 통해서 입력 신호(IN)의 고조파 신호를 제거한다(S400). 고조파 제거 필터(400)는 미리 정해진 주파수 대역의 고조파 신호를 제거하는 밴드 패스 필터(BPF)일 수 있다. 입력 신호(IN)의 고조파 신호는 증폭부(100)와 연결되는 고조파 제거 필터(400)를 통해서 접지 전압(VSS)으로 전달될 수 있다. 예를 들어 입력 신호(IN)가 n 개의 트랜지스터들(110_1 내지 110_N)을 통해서 증폭되는 동안 입력 신호(IN)의 고조파 신호가 발생될 수 있다. 입력 신호(IN)의 주파수는 F1일 수 있다. 입력 신호(IN)의 제2 고조파 신호의 주파수는 F2일 수 있고, 입력 신호(IN)의 제3 고조파 신호의 주파수는 F3일 수 있고, 입력 신호(IN)의 제4 고조파 신호의 주파수는 F4일 수 있다. 고조파 제거 필터(400)의 주파수 특성은 도 11에 도시된 바와 같다면, 고조파 제거 필터(400)를 이용하여 입력 신호(IN)의 제2 고조파 신호, 제3 고조파 신호 및 제4 고조파 신호는 제거될 수 있다. n 개의 트랜지스터들(110_1 내지 110_N) 중 제n 번째 트랜지스터의 드레인으로 증폭 신호(OUT)를 출력한다(S600). 따라서 본 발명의 실시예들에 따른 전력 증폭기(10c)의 동작 방법는 공진 회로(300)를 이용하여 입력 신호(IN)가 증폭되는 동안 발생하는 입력 신호(IN)의 고조파 신호를 제거함으로써 성능을 증가시킬 수 있다.
도 14는 본 발명의 실시예들에 따른 전력 증폭기를 나타내는 회로도이다.
도 14를 참조하면, 전력 증폭기(10d)는 증폭부(100) 및 고조파 제거 필터(400)를 포함한다. 증폭부(100)는 n (n은 자연수)개의 트랜지스터들(110_1 내지 110_N)이 직렬 연결되고, 제2 내지 n 번째 트랜지스터들(110_2 내지 110_N) 각각의 게이트와 접지 전압(VSS) 사이에 커패시터가 연결되고, 제1 트랜지스터(110_1)의 게이트에 입력 신호(IN)가 인가되고, 제n 트랜지스터(110_N)의 드레인으로 증폭 신호(OUT)가 제공된다. 고조파 제거 필터(400)는 n 개의 트랜지스터들(110_1 내지 110_N) 중 일부 트랜지스터들 각각의 게이트에 연결되고, n 개의 트랜지스터들(110_1 내지 110_N)을 통해서 입력 신호(IN)가 증폭되는 동안 발생하는 입력 신호(IN)의 고조파 신호를 제거한다.
예를 들어, 고조파 제거 필터(400)는 n 개의 트랜지스터들(110_1 내지 110_N) 중 홀수 번째 트랜지스터들 각각의 게이트와 접지 전압(VSS) 사이에 연결되어 입력 신호(IN)의 고조파 신호를 제거할 수 있다. 이 경우, n 개의 트랜지스터들(110_1 내지 110_N) 중 첫 번째 트랜지스터의 게이트와 접지 전압(VSS) 사이에는 고조파 제거 필터(400)가 연결되지 않을 수 있다. 또한 고조파 제거 필터(400)는 n 개의 트랜지스터들(110_1 내지 110_N) 중 짝수 번째 트랜지스터들 각각의 게이트와 접지 전압(VSS) 사이에 연결되어 입력 신호(IN)의 고조파 신호를 제거할 수 있다. 고조파 제거 필터(400)가 n 개의 트랜지스터들(110_1 내지 110_N) 중 홀수 번째 트랜지스터들 또는 짝수 번째 트랜지스터들 각각의 게이트와 접지 전압(VSS) 사이에 연결되는 경우, 전력 증폭기에서 고조파 제거 필터(400)가 차지하는 복잡도를 줄일 수 있다.
따라서 본 발명의 실시예들에 따른 전력 증폭기의 동작 방법는 공진 회로(300)를 이용하여 입력 신호(IN)가 증폭되는 동안 발생하는 입력 신호(IN)의 고조파 신호를 제거함으로써 성능을 증가시킬 수 있다

Claims (15)

  1. n (n은 자연수)개의 트랜지스터들이 직렬 연결되고, 제2 내지 n 번째 트랜지스터들 각각의 게이트와 접지 전압 사이에 커패시터가 연결되고, 제1 트랜지스터의 게이트에 입력 신호가 인가되고, 제n 트랜지스터의 드레인으로 증폭 신호가 제공되는 증폭부; 및
    상기 증폭부와 연결되고, 상기 n개의 트랜지스터들을 통해서 상기 입력 신호가 증폭되는 동안 발생하는 상기 입력 신호의 고조파 신호를 제거하는 공진 회로를 포함하는 전력 증폭기.
  2. 제1 항에 있어서,
    상기 공진 회로는 상기 n개의 트랜지스터들 각각의 게이트와 상기 접지 전압 사이에 연결되어 상기 입력 신호의 고조파 신호를 제거하는 것을 특징으로 하는 전력 증폭기.
  3. 제2 항에 있어서, 상기 공진 회로는,
    상기 n 개의 트랜지스터들 각각의 게이트와 연결되는 인덕터부 및
    상기 인덕터부와 상기 접지 전압 사이에 연결되는 커패시터부를 포함하는 것을 특징으로 하는 전력 증폭기.
  4. 제3 항에 있어서,
    상기 인덕터부는 인덕터들 및 상기 인덕터들을 선택하는 인덕터 선택 스위치들을 포함하고,
    상기 커패시터부는 커패시터들 및 상기 커패시터들을 선택하는 커패시터 선택 스위치들을 포함하는 것을 특징으로 하는 전력 증폭기.
  5. 제4 항에 있어서,
    상기 인턱터 선택 스위치들 및 상기 커패시터 선택 스위치들을 제어하여 상기 공진 회로의 공진 주파수를 조절하는 것을 특징으로 하는 전력 증폭기.
  6. 제5 항에 있어서,
    상기 공진 회로의 공진 주파수는 상기 입력 신호의 상기 고조파 신호 중 제2 고조파 신호의 주파수와 동일한 것을 특징으로 하는 전력 증폭기.
  7. 제1 항에 있어서,
    상기 공진 회로는 상기 n개의 트랜지스터들 중 일부 트랜지스터들 각각의 게이트와 접지 전압 사이에 연결되어 상기 입력 신호의 고조파 신호를 제거하는 것을 특징으로 하는 전력 증폭기.
  8. 제1 항에 있어서,
    상기 공진 회로는 상기 n개의 트랜지스터들 각각의 드레인과 상기 접지 전압 사이에 연결되어 상기 입력 신호의 상기 고조파 신호를 제거하는 것을 특징으로 하는 전력 증폭기.
  9. 입력 신호를 직렬 연결된 n (n은 자연수)개의 트랜지스터들 중 제1 번째 트랜지스터의 게이트에 인가하는 단계;
    상기 n개의 트랜지스터들을 통해서 상기 입력 신호가 증폭되는 동안 상기 n개의 트랜지스터들 각각의 게이트와 접지 전압 사이에 연결되는 공진 회로를 통해서 상기 입력 신호의 고조파 신호를 제거하는 단계; 및
    상기 n개의 트랜지스터들 중 제n 번째 트랜지스터의 드레인으로 증폭 신호를 출력하는 단계를 포함하는 전력 증폭기의 동작 방법.
  10. 제9 항에 있어서, 전력 증폭기의 동작 방법은,
    상기 공진 회로에 포함되는 인덕터의 인덕턴스 및 커패시터의 커패시턴스를 제어하여 상기 공진 회로의 공진 주파수를 상기 입력 신호의 고조파 신호 중 제2 고조파 신호의 주파수와 일치시키는 단계를 더 포함하는 것을 특징으로 하는 전력 증폭기의 동작 방법.
  11. n (n은 자연수)개의 트랜지스터들이 직렬 연결되고, 제2 내지 n 번째 트랜지스터들 각각의 게이트와 접지 전압 사이에 커패시터가 연결되고, 제1 트랜지스터의 게이트에 입력 신호가 인가되고, 제n 트랜지스터의 드레인으로 증폭 신호가 제공되는 증폭부; 및
    상기 증폭부와 연결되고, 상기 n개의 트랜지스터들을 통해서 상기 입력 신호가 증폭되는 동안 발생하는 상기 입력 신호의 고조파 신호를 제거하는 고조파 제거 필터를 포함하는 전력 증폭기.
  12. 제11 항에 있어서,
    상기 고조파 제거 필터는 미리 정해진 주파수 대역의 고조파 신호를 제거하는 밴드 패스 필터인 것을 특징으로 하는 전력 증폭기.
  13. 제11 항에 있어서,
    상기 고조파 제거 필터는 상기 입력 신호의 상기 고조파 신호를 제거하는 하이 패스 필터인 것을 특징으로 하는 전력 증폭기.
  14. 입력 신호를 직렬 연결된 n (n은 자연수)개의 트랜지스터들 중 제1 번째 트랜지스터의 게이트에 인가하는 단계;
    상기 n개의 트랜지스터들을 통해서 상기 입력 신호가 증폭되는 동안 상기 n개의 트랜지스터들 각각의 게이트와 접지 전압 사이에 연결되는 하이 패스 필터를 통해서 상기 입력 신호의 고조파 신호를 제거하는 단계; 및
    상기 n개의 트랜지스터들 중 제n 번째 트랜지스터의 드레인으로 증폭 신호를 출력하는 단계를 포함하는 전력 증폭기의 동작 방법.
  15. n (n은 자연수)개의 트랜지스터들이 직렬 연결되고, 제2 내지 n 번째 트랜지스터들 각각의 게이트와 접지 전압 사이에 커패시터가 연결되고, 제1 트랜지스터의 게이트에 입력 신호가 인가되고, 제n 트랜지스터의 드레인으로 증폭 신호가 제공되는 증폭부;
    상기 n개의 트랜지스터들 중 일부 트랜지스터들 각각의 게이트에 연결되고, 상기 n개의 트랜지스터들을 통해서 상기 입력 신호가 증폭되는 동안 발생하는 상기 입력 신호의 고조파 신호를 제거하는 고조파 제거 필터를 포함하는 전력 증폭기.
KR1020140123523A 2014-09-17 2014-09-17 전력 증폭기 및 전력 증폭기의 동작 방법 KR101599782B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140123523A KR101599782B1 (ko) 2014-09-17 2014-09-17 전력 증폭기 및 전력 증폭기의 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140123523A KR101599782B1 (ko) 2014-09-17 2014-09-17 전력 증폭기 및 전력 증폭기의 동작 방법

Publications (1)

Publication Number Publication Date
KR101599782B1 true KR101599782B1 (ko) 2016-03-04

Family

ID=55536073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140123523A KR101599782B1 (ko) 2014-09-17 2014-09-17 전력 증폭기 및 전력 증폭기의 동작 방법

Country Status (1)

Country Link
KR (1) KR101599782B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10425113B2 (en) 2017-05-16 2019-09-24 Samsung Electro-Mechanics Co., Ltd. Multiband radio frequency transmitter with receiving band variable filtering function

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910000968B1 (ko) * 1981-06-01 1991-02-19 가부시기가이샤 히다찌세이사꾸쇼 반도체 기억장치
KR20120046279A (ko) * 2009-07-24 2012-05-09 퀄컴 인코포레이티드 멀티 모드 동작에 대한 스위칭된 출력 매칭을 갖는 전력 증폭기
KR20130065214A (ko) * 2011-12-09 2013-06-19 연세대학교 산학협력단 전력 증폭기
KR20140096111A (ko) * 2011-11-11 2014-08-04 스카이워크스 솔루션즈, 인코포레이티드 높은 전력 부가 효율을 갖는 플립칩 선형 전력 증폭기

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910000968B1 (ko) * 1981-06-01 1991-02-19 가부시기가이샤 히다찌세이사꾸쇼 반도체 기억장치
KR20120046279A (ko) * 2009-07-24 2012-05-09 퀄컴 인코포레이티드 멀티 모드 동작에 대한 스위칭된 출력 매칭을 갖는 전력 증폭기
KR20140096111A (ko) * 2011-11-11 2014-08-04 스카이워크스 솔루션즈, 인코포레이티드 높은 전력 부가 효율을 갖는 플립칩 선형 전력 증폭기
KR20130065214A (ko) * 2011-12-09 2013-06-19 연세대학교 산학협력단 전력 증폭기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10425113B2 (en) 2017-05-16 2019-09-24 Samsung Electro-Mechanics Co., Ltd. Multiband radio frequency transmitter with receiving band variable filtering function

Similar Documents

Publication Publication Date Title
US20170373655A1 (en) High Frequency Common Mode Rejection Technique for Large Dynamic Common Mode Signals
EP1977516B1 (en) Low noise amplifier
KR100631973B1 (ko) 가변이득 광대역 증폭기
US9391569B2 (en) Multi-stage switched-capacitor DC blocking circuit for audio frontend
US9819315B2 (en) Scaleable RF tuned low noise amplifier
JP2008011526A (ja) 電力増幅器
JP2006311205A (ja) 無線用フィルタ回路およびノイズ低減方法
WO2014087479A1 (ja) 高周波電力増幅器
US10734957B2 (en) High linearly WiGig baseband amplifier with channel select filter
KR20110100448A (ko) 전력증폭기
US10116270B2 (en) Tunable power amplifier with wide frequency range
EP2306639A2 (en) Amplifier circuit and communication device
JP2002141759A (ja) 利得可変増幅器
KR101599782B1 (ko) 전력 증폭기 및 전력 증폭기의 동작 방법
US20170187340A1 (en) Capacitive Cross-Coupling and Harmonic Rejection
JP2004356329A (ja) 半導体レーザ駆動回路及び光通信器
US20170346456A1 (en) Active rc filters
JP2006279599A (ja) 増幅回路
JP2006222629A (ja) 増幅装置
JP5082993B2 (ja) 高周波電力増幅器
KR20090071867A (ko) 공통 부궤환 인덕터를 이용한 다중 밴드 저잡음 증폭기
KR101798042B1 (ko) Dpdt 스위치
JP2002252523A (ja) Ｆｅｔ帯域増幅器
JP4469693B2 (ja) 低域通過フィルタ付スイッチングアンプ、低域通過フィルタ付ｂｔｌ出力スイッチングアンプ
JP2012244276A (ja) ソースフォロア回路

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190201

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200129

Year of fee payment: 5