JP4469693B2

JP4469693B2 - 低域通過フィルタ付スイッチングアンプ、低域通過フィルタ付ｂｔｌ出力スイッチングアンプ

Info

Publication number: JP4469693B2
Application number: JP2004278245A
Authority: JP
Inventors: 剛志内藤
Original assignee: Kenwood KK
Current assignee: Kenwood KK
Priority date: 2004-09-24
Filing date: 2004-09-24
Publication date: 2010-05-26
Anticipated expiration: 2024-09-24
Also published as: JP2006094224A

Description

本発明は低域通過フィルタ付スイッチングアンプ、低域通過フィルタ付ＢＴＬ出力スイッチングアンプに係り、とくにスイッチング周波数ｆｓの切り換えが可能な低域通過フィルタ付スイッチングアンプ、低域通過フィルタ付ＢＴＬ出力スイッチングアンプに関する。

近年、オーディオアンプの小型化の要請に伴い電力損失の少ないスイッチングアンプ（Ｄ級増幅器）が普及し始めている。スイッチングアンプとは、アナログ原信号をＰＷＭ変調又はＰＤＭ変調又はΔΣ変調等のディジタル変調して形成した１ビットのディジタル信号（方形波信号）に基づき、定電圧源にシリーズ接続された一対のスイッチング素子（ＭＯＳＦＥＴ）を差動的にＯＮ／ＯＦＦ（スイッチング）して電圧増幅し、低域通過フィルタにより原信号分を抽出するアンプであり、低損失なため小型化に有利であるという特徴を有する。

図７に従来のオーディオ用スイッチングアンプの一例を示す。比較回路１によりアナログ原信号としての入力アナログオーディオ信号（信号帯域の最大周波数ｆｏ以下）が基準波としての三角波（三角波の周波数ｆｓ＞＞ｆｏ）と比較され、ＰＷＭ変調された１ビットのディジタル信号Ｄ０が形成される。定電圧源±Ｖ_DDに一対のスイッチング素子ＦＥＴ１、ＦＥＴ２がシリーズに接続されており、ドライバ回路２は、Ｄ０に基づきＦＥＴ１、ＦＥＴ２を差動的にスイッチングする（Ｄ０がハイのとき、ＦＥＴ１をＯＮ、ＦＥＴ２をＯＦＦとし、ローのときＦＥＴ１をＯＦＦ、ＦＥＴ２をＯＮとする）。ＦＥＴ１、ＦＥＴ２のスイッチング周波数はｆｓであるが、ｆｏがＡＭ放送受信の１５ｋＨｚの場合、数十乃至数百ｋＨｚ程度の周波数とされる。ＦＥＴ１、ＦＥＴ２の共通点Ｏと負荷スピーカＳＰへのアンプ出力端子ＯＵＴとの間に、Ｌ、Ｃ１、Ｃ２、Ｒの受動素子から成る低域通過フィルタ（ＬＰＦ）３が接続されており、アナログ原信号成分が抽出されるとともに、高周波ノイズ分が除去される。図７の破線で囲んだ部分はスイッチング出力段４である。

図７のスイッチングアンプを例えばＡＭ受信機の電力増幅段に用いる場合、ＦＥＴ１、ＦＥＴ２のスイッチング動作により生成される高周波ノイズ分は、回路パターンや空間を経てアンテナやフロントエンド等の回路に回り込み妨害を与えることがある。この妨害を回避若しくは低減するためにスイッチング周波数ｆｓを適宜可変する提案がされている。この際、スイッチング周波数ｆｓを第１の値と、第１の値の５乃至１０倍とに大幅に可変したいとき、スイッチングによるノイズ分の周波数分布が大きく変化するなどのため、低域通過フィルタ３を構成する回路定数を固定したままでいずれのスイッチング周波数ｆｓにも適合した低域通過フィルタ３の周波数特性を得ることが難しくなってしまう。このため、低域通過フィルタ３の周波数特性を適宜可変することがノイズ対策や出力歪対策上有効となる。

図８はＡＭ受信機の電力増幅段を成す低域通過フィルタ付スイッチングアンプにおいて周波数の高低２段階の可変に連動して低域通過フィルタのカットオフ周波数ｆｃを可変可能とする場合に考えられる回路例である。
高いスイッチング周波数ｆｓ（Ｈ）用の第１の一対のスイッチング素子ＦＥＴ１１、ＦＥＴ１２を定電圧源±Ｖ_DDと接続し、低いスイッチング周波数ｆｓ（Ｌ）用の第２の一対のスイッチング素子ＦＥＴ２１、ＦＥＴ２２を定電圧源±Ｖ_DDと接続する。基準発振器５はコントローラ６による動作モード切り替え制御で高スイッチング周波数モードとされたときは周波数がｆｓ（Ｈ）（例えば２５０ｋＨｚ）、低スイッチング周波数モードとされたときはｆｓ（Ｌ）（例えば５０ｋＨｚ）の三角波を発生し、比較回路１は入力アナログオーディオ信号を三角波と比較してＰＷＭ変調された１ビットのディジタル信号Ｄ０（Ｈ）又はＤ０（Ｌ）を形成する。ドライバ回路２０はコントローラ６による動作モード切り換え制御で高スイッチング周波数モードとされたときは１ビットのディジタル信号Ｄ０（Ｈ）に基づきＦＥＴ１１とＦＥＴ１２をスイッチングし、ＦＥＴ２１とＦＥＴ２２は開に固定する。反対に低スイッチング周波数モードとされたときは１ビットのディジタル信号Ｄ０（Ｌ）に基づきＦＥＴ２１とＦＥＴ２２をスイッチングし、ＦＥＴ１１とＦＥＴ１２は開に固定する。ＦＥＴ１１、ＦＥＴ１２の共通点Ｏ１、ＦＥＴ１１、ＦＥＴ１２の共通点Ｏ２とスピーカ負荷ＳＰへのアンプ出力端子ＯＵＴとの間には、低域通過フィルタ（ＬＰＦ）３０が接続されている。低域通過フィルタ３０は、Ｏ１とアンプ出力端子ＯＵＴの間に直列接続されたインダクタＬａ及びアナログスイッチＳＷａと、Ｏ２とＯＵＴの間に直列接続されたインダクタＬｂ及びアナログスイッチＳＷｂと、ＯＵＴとグランド間に接続されたコンデンサＣａ及びアナログスイッチＳＷｃと、ＯＵＴとグランド間に直列接続されたコンデンサＣｂ及び抵抗Ｒａとから成り、インダクタンスの大きさはＬａが大、Ｌｂが小の関係にある。低域通過フィルタ３０はコントローラ６による動作モード切り替え制御で高スイッチング周波数モードとされたときＳＷａが開、ＳＷｂが閉、ＳＷｃが開とされ、低域通過フィルタ３０のカットオフ周波数が高くなり、低スイッチング周波数モードに比して周波数分布が高域側にシフトしているスイッチングノイズを除去しながら信号成分は高い周波数まで通過できるようにして出力歪を抑える（図９の実線Ａ参照）。反対に、低スイッチング周波数モードとされたときＳＷａが閉、ＳＷｂが開、ＳＷｃが閉とされ、低域通過フィルタ３０のカットオフ周波数が低くなり、高スイッチング周波数モードに比して周波数分布が低域側にシフトしているスイッチングノイズを確実に除去できるようにする（図９の破線Ｂ参照）。コントローラ６は外部から高スイッチング周波数切り換え指令が与えられると、基準発振器５とドライブ回路２０を高スイッチング周波数モードに切り換え、低スイッチング周波数切り換え指令が与えられると、基準発振器５とドライブ回路２０を低スイッチング周波数モードに切り換える。

ところで一般にアナログスイッチＳＷａ乃至ＳＷｃはオン抵抗による入出力電力特性の非直線性が有り、低域通過フィルタ３０の中にＬＲＣ以外のアナログスイッチＳＷ１乃至ＳＷ３が組み込まれることは非直線性歪の原因となるので高い忠実度を得られず、出力歪が増大してしまう問題があった。

特開平９−２６０９６５号公報

本発明は上記した従来技術の問題に鑑み、アナログスイッチを使わずに低域通過フィルタの周波数特性を可変できる低域通過フィルタ付スイッチングアンプ、低域通過フィルタ付ＢＴＬ出力スイッチングアンプを提供することを、その目的とする。

請求項１の発明は、定電圧源にシリーズに接続されてアナログ原信号を１ビットディジタル信号に変調した信号に基づき差動的にスイッチングする一対のスイッチング素子と、該一対のスイッチング素子の共通点とアンプ出力端子との間にアナログ原信号成分を抽出するとともにスイッチングによるノイズ分を除去するＬＣ又はＬＲＣ型の低域通過フィルタを有し、スイッチング周波数が可変の低域通過フィルタ付スイッチングアンプにおいて、定電圧源にシリーズに接続されてアナログ原信号を１ビットディジタル信号に変調した信号に基づき差動的にスイッチングする一対のスイッチング素子を、スイッチング周波数ｆｓの切り換え段階１乃至ｉ（段階１の周波数＞段階２の周波数＞・・＞段階ｉの周波数）に応じて第１乃至第ｉまで設け、第１の一対のスイッチング素子の共通点とアンプ出力端子との間に、第１の一対のスイッチング素子が稼働状態、第２乃至第ｉの一対のスイッチング素子が開状態のときに第１の一対のスイッチング素子の共通点に現れるアナログ原信号成分の抽出とスイッチングによるノイズ分の除去をするＬＣ又はＬＣＲ型の低域通過フィルタを接続し、第ｊの一対のスイッチング素子の共通点と第（ｊ＋１）の一対のスイッチング素子の共通点との間にインダクタを接続し、第（ｊ＋１）の一対のスイッチング素子が稼働状態、第（ｊ＋１）以外の一対のスイッチング素子が開状態のときに第（ｊ＋１）の一対のスイッチング素子の共通点に現れるアナログ原信号成分の抽出とスイッチングによるノイズ分の除去を、第（ｊ＋１）の一対のスイッチング素子の共通点より後段に有る前記インダクタと低域通過フィルタの組み合わせで行うようにし（但し、ｊ＝１〜ｉ−１）、スイッチング周波数ｆｓが段階ｋへ切り換わると、第ｋの一対のスイッチング素子を稼働させ、第ｋ以外の他の一対のスイッチング素子は開とさせる制御手段と（但し、ｋ＝１〜ｉ）、を備えたを特徴としている。
請求項２の発明は、定電圧源にシリーズに接続されてアナログ原信号を１ビットディジタル信号に変調した信号に基づき差動的にスイッチングする＋極性側の一対のスイッチング素子、該一対のスイッチング素子の共通点と＋極性側アンプ出力端子との間にアナログ原信号成分を抽出するとともにスイッチングによるノイズ分を除去するＬＣ又はＬＲＣ型の＋極性側低域通過フィルタと、定電圧源にシリーズに接続されてアナログ原信号を１ビットディジタル信号に変調した前記信号の反転信号に基づき差動的にスイッチングする−極性側の一対のスイッチング素子、該一対のスイッチング素子の共通点と−極性側アンプ出力端子との間にアナログ原信号成分を抽出するとともにスイッチングによるノイズ分を除去するＬＣ又はＬＲＣ型の−極性側低域通過フィルタと、を有し、スイッチング周波数が可変の低域通過フィルタ付ＢＴＬ出力スイッチングアンプにおいて、＋極性側に、定電圧源にシリーズに接続されてアナログ原信号を１ビットディジタル信号に変調した信号に基づき差動的にスイッチングする＋極性側の一対のスイッチング素子を、スイッチング周波数ｆｓの切り換え段階１乃至ｉ（段階１の周波数＞段階２の周波数＞・・＞段階ｉの周波数）に応じて第１乃至第ｉまで設けるとともに、−極性側に、定電圧源にシリーズに接続されてアナログ原信号を１ビットディジタル信号に変調した前記信号の反転信号に基づき差動的にスイッチングする−極性側の一対のスイッチング素子を、スイッチング周波数ｆｓの切り換え段階１乃至ｉ（段階１の周波数＞段階２の周波数＞・・＞段階ｉの周波数）に応じて第１乃至第ｉまで設け、＋極性側の第１の一対のスイッチング素子の共通点と＋極性側アンプ出力端子の間と、−極性側の第１の一対のスイッチング素子の共通点と−極性側アンプ出力端子の間の各々に、＋極性側と−極性側の第１の一対のスイッチング素子が稼働状態、第２乃至第ｉの一対のスイッチング素子が開状態のときに＋極性側と−極性側の第１の一対のスイッチング素子の共通点間に現れるアナログ原信号成分の抽出とスイッチングによるノイズ分の除去をするＬＣ又はＬＣＲ型の＋極性側低域通過フィルタと−極性側低域通過フィルタを接続し、＋極性側の第ｊの一対のスイッチング素子の共通点と第（ｊ＋１）の一対のスイッチング素子の共通点との間に＋極性側インダクタを接続し、−極性側の第ｊの一対のスイッチング素子の共通点と第（ｊ＋１）の一対のスイッチング素子の共通点との間に−極性側インダクタを接続し、＋極性側と−極性側の第（ｊ＋１）の一対のスイッチング素子が稼働状態、第（ｊ＋１）以外の一対のスイッチング素子が開状態のときに＋極性側と−極性側の第（ｊ＋１）の一対のスイッチング素子の共通点間に現れるアナログ原信号成分の抽出とスイッチングによるノイズ分の除去を、＋極性側と−極性側の第（ｊ＋１）の一対のスイッチング素子の共通点より後段に有る前記＋極性側インダクタ、−極性側インダクタ、＋極性側低域通過フィルタ、−極性側低域通過フィルタの組み合わせで行うようにし（但し、ｊ＝１〜ｉ−１）、スイッチング周波数ｆｓが段階ｋへ切り換わると、＋極性側及び−極性側の第ｋの一対のスイッチング素子を稼働させ、第ｋ以外の他の一対のスイッチング素子は開とさせる制御手段と（但し、ｋ＝１〜ｉ）、を備えたことを特徴としている。

本発明のスイッチングアンプによれば、スイッチング周波数が或る段階ｋに切り換わると、第ｋの一対のスイッチング素子がスイッチング動作をする一方、第ｋ以外の一対のスイッチング素子が開状態となり、第ｋの一対のスイッチング素子の共通点の後段に有るインダクタと低域通過フィルタを組み合わせた周波数特性でフィルタリングできるので、アナログスイッチの如く非直線性歪の原因となる素子を用いなくてもスイッチング周波数の段階に適合するようにフィルタ特性の切り換えが可能となる。

±Ｖ_DDの定電圧源にシリーズに接続されてアナログ原信号を１ビットディジタル信号に変調した信号に基づき差動的にスイッチングする一対のスイッチング素子を、スイッチング周波数ｆｓの切り換え段階１乃至ｉ（段階１の周波数＞段階２の周波数＞・・＞段階ｉの周波数）に応じて第１乃至第ｉまで設ける。各一対のスイッチング素子にはＭＯＳＦＥＴを用いる。第１の一対のスイッチング素子の共通点Ｏ１とアンプ出力端子ＯＵＴとの間に、第１の一対のスイッチング素子が稼働状態、第２乃至第ｉの一対のスイッチング素子が開状態のときに第１の一対のスイッチング素子の共通点Ｏ１に現れるアナログ原信号成分を抽出するとともにスイッチングによる高周波ノイズ分を除去するＬＲＣ型の低域通過フィルタを接続する。更に第ｊの一対のスイッチング素子の共通点Ｏｊと第（ｊ＋１）の一対のスイッチング素子の共通点Ｏ（ｊ＋１）との間に、インダクタＬ（ｊ＋１）を接続し、第（ｊ＋１）の一対のスイッチング素子が稼働状態、第（ｊ＋１）以外の一対のスイッチング素子が開状態のときに第（ｊ＋１）の一対のスイッチング素子の共通点Ｏ（ｊ＋１）に現れるアナログ原信号成分を抽出するとともにスイッチングによる高周波ノイズ分の除去を、共通点Ｏ（ｊ＋１）より後段のインダクタＬ（ｊ＋１）乃至Ｌ１と低域通過フィルタの組み合わせで行うようにする（但し、ｊ＝１乃至（ｊ＋１））。そして、スイッチング周波数ｆｓが段階ｋへ切り換わると第ｋの一対のスイッチング素子を稼働させ、第ｋ以外の他の一対のスイッチング素子は開とさせるコントローラを設ける（但し、ｋ＝１乃至ｉ）。

図１は本発明の一つの実施例に係る低域通過フィルタ付スイッチングアンプの構成を示す回路図である。図１のスイッチングアンプはスイッチング周波数ｆｓを、ｋ段階（但し、図１はｋ＝２の場合を示す）に切り換え可能としたものである。
±Ｖ_DDの両極性の定電圧源にシリーズに接続されてアナログ原信号を１ビットディジタル信号にＰＷＭ変調した信号に基づき差動的にスイッチングする一対のスイッチング素子が、スイッチング周波数ｆｓの切り換え段階１、２（段階１の周波数ｆｓ（Ｈ）＞段階２の周波数ｆｓ（Ｌ））に応じて第１と第２の２組設けられている。即ち高いスイッチング周波数ｆｓ（Ｈ）用の第１の一対のスイッチング素子ＦＥＴ１１、ＦＥＴ１２が定電圧源±Ｖ_DDとシリーズに接続され、低いスイッチング周波数ｆｓ（Ｌ）用の第２の一対のスイッチング素子ＦＥＴ２１、ＦＥＴ２２が定電圧源±Ｖ_DDとシリーズに接続されている。基準発振器５はコントローラ６１による動作モード切り替え制御で高スイッチング周波数モードとされたときは周波数がｆｓ（Ｈ）、低スイッチング周波数モードとされたときは周波数がｆｓ（Ｌ）の三角波を発生し、比較回路１は入力アナログオーディオ信号を三角波と比較してＰＷＭ変調された１ビットのディジタル信号Ｄ０（Ｈ）（高スイッチング周波数モード時）又はＤ０（Ｌ）（低スイッチング周波数モード時）を形成する。ドライバ回路２１はコントローラ６１による動作モード切り換え制御で高スイッチング周波数モードとされたときは１ビットのディジタル信号Ｄ０（Ｈ）に基づき第１の一対のスイッチング素子ＦＥＴ１１とＦＥＴ１２をスイッチングし、第２の一対のスイッチング素子ＦＥＴ２１とＦＥＴ２２は開に固定する。反対に低スイッチング周波数モードとされたときは１ビットのディジタル信号Ｄ０（Ｌ）に基づき第２の一対のスイッチング素子ＦＥＴ２１とＦＥＴ２２をスイッチングし、ＦＥＴ１１とＦＥＴ１２を開に固定する。
なお、ここでは一例として入力アナログオーディオ信号の帯域は最大でも２０ｋＨｚ以下とし、またｆｓ（Ｌ）＝５０ｋＨｚ、ｆｓ（Ｈ）＝２５０ｋＨｚとする。

第１の一対のスイッチング素子ＦＥＴ１１、ＦＥＴ１２の共通点Ｏ１とアンプ出力端子ＯＵＴとの間には、第１の一対のスイッチング素子ＦＥＴ１１、ＦＥＴ１２が稼働状態（スイッチング動作状態）、第２のスイッチング素子ＦＥＴ２１、ＦＥＴ２２が開状態のときに第１の一対のスイッチング素子ＦＥＴ１１、ＦＥＴ１２の共通点Ｏ１に現れるアナログ原信号成分を抽出するとともにスイッチングによる高周波ノイズ分を除去するＬＲＣ型の低域通過フィルタ３１が接続されている。この低域通過フィルタ３１は図１に示す如く、Ｏ１とアンプ出力端子ＯＵＴの間に接続されたインダクタＬ１、アンプ出力端子ＯＵＴとグランド間に接続されたコンデンサＣｃ、出力端子ＯＵＴとグランド間にシリーズ接続されたコンデンサＣｄ及び抵抗Ｒｂから成る。低域通過フィルタ３１の周波数特性は図２の実線Ａの如くである。また、第１の一対のスイッチング素子ＦＥＴ１１、ＦＥＴ１２の共通点Ｏ１と第２の一対のスイッチング素子ＦＥＴ２１、ＦＥＴ２２の共通点Ｏ２との間に、インダクタＬ２が接続されている。なお、Ｌ１、Ｌ２のインダクタンスの大きさはＬ１＝小、Ｌ２＝大の関係にある。図１の破線で囲んだ部分はスイッチング出力段４１である。

インダクタＬ２と低域通過フィルタ３１の組み合わせにより、第２の一対のスイッチング素子ＦＥＴ２１、ＦＥＴ２２が稼働状態（スイッチング動作状態）、第１の一対のスイッチング素子ＦＥＴ１１、ＦＥＴ１２が開状態のときに第２の一対のスイッチング素子ＦＥＴ２１、ＦＥＴ２２の共通点Ｏ２に現れるアナログ原信号成分を抽出するとともにスイッチングによる高周波ノイズ分を除去する。インダクタＬ２と低域通過フィルタ３１を組み合わせた周波数特性は図２の破線Ｂの如くであり、低域通過フィルタ３１の周波数特性よりカットオフ周波数が低くなっている。

次に上記した実施例の動作を説明する。
コントローラ６１は、外部から高スイッチング周波数モードへの切り換え指令を受けると、基準発振器５とドライバ回路２１を制御して高スイッチング周波数モードとする。すると、基準発振器５は基準波として周波数ｆｓ（Ｈ）＝２５０ｋＨｚの三角波を発生し、比較回路１は入力アナログオーディオ信号を三角波と比較してＰＷＭ変調された１ビットのディジタル信号Ｄ０（Ｈ）を形成する。ドライバ回路２１は１ビットのディジタル信号Ｄ０（Ｈ）に基づき第１の一対のスイッチング素子ＦＥＴ１１とＦＥＴ１２をスイッチングし、第２の一対のスイッチング素子ＦＥＴ２１とＦＥＴ２２は開に固定する。共通点Ｏ１から前段側を見た場合、インダクタＬ２の接続された共通点Ｏ２と±定電圧源Ｖ_DDの間が開となるので、共通点Ｏ１から前段側は開放状態となる。従って、第１の一対のスイッチング素子ＦＥＴ１１、ＦＥＴ１２の共通点Ｏ１の出力は低域通過フィルタ３１の側だけに伝わり、該低域通過フィルタ３１により共通点Ｏ１に現れたアナログ原信号成分が高い周波数部分まで抽出されて低歪で出力されるとともに、第１の一対のスイッチング素子ＦＥＴ１１、ＦＥＴ１２のスイッチングによる低スイッチング周波数モードに比して周波数分布が高域側にシフトしているスイッチングノイズが除去される（図２の実線Ａ参照）。

これと異なりコントローラ６１は、低スイッチング周波数モードへの切り換え指令を受けると、基準発振器５とドライバ回路２１を制御して中間スイッチング周波数モードとする。すると、基準発振器５は基準波として周波数ｆｓ（Ｌ）＝５０ｋＨｚの三角波を発生し、比較回路１は入力アナログオーディオ信号を三角波と比較してＰＷＭ変調された１ビットのディジタル信号Ｄ０（Ｌ）を形成する。ドライバ回路２１は１ビットのディジタル信号Ｄ０（Ｌ）に基づき第２の一対のスイッチング素子ＦＥＴ２１とＦＥＴ２２をスイッチングし、第１の一対のスイッチング素子ＦＥＴ１１とＦＥＴ１２は開に固定する。共通点Ｏ２から後段側を見た場合、共通点Ｏ１と±定電圧源Ｖ_DDの間が開となる。従って、第２の一対のスイッチング素子ＦＥＴ２１、ＦＥＴ２２の共通点Ｏ２の出力はインダクタＬ２と低域通過フィルタ３１の側に伝わり、該インダクタＬ２と低域通過フィルタ３１により共通点Ｏ２に現れたアナログ原信号成分が抽出されるとともに第２の一対のスイッチング素子ＦＥＴ２１、ＦＥＴ２２のスイッチングによる高スイッチング周波数モードに比して周波数分布が低域側にシフトしているスイッチングノイズが確実に除去される。

この実施例によれば、スイッチング周波数ｆｓが或る段階ｋ（但し、ｋ＝１、２）に切り換わると、第ｋの一対のスイッチング素子がスイッチング動作をする一方、第ｋ以外の一対のスイッチング素子が開状態となり、第ｋの一対のスイッチング素子の共通点Ｏｋからアンプ出力端子ＯＵＴまでの低域通過フィルタ３１の周波数特性（ｋ＝１の場合）又は低域通過フィルタとインダクタＬ２を組み合わせた周波数特性（ｋ＝２の場合）でフィルタリングできる。よって、スイッチング周波数ｆｓの段階ｋに適合するようなフィルタ特性へ切り換えるためにオン抵抗に非直線性のあるアナログスイッチの如く素子を用いなくて済み、スイッチング周波数の大幅な可変を非直線性歪を悪化することなく実現できる。

図３は本発明の他の実施例に係る低域通過フィルタ付スイッチングアンプの構成を示す回路図である。図３のスイッチングアンプはスイッチング周波数ｆｓを、３段階に切り換え可能としたものである。
図３において、±Ｖ_DDの両極性の定電圧源にシリーズに接続されてアナログ原信号を１ビットディジタル信号にＰＷＭ変調した信号に基づき差動的にスイッチングする一対のスイッチング素子が、スイッチング周波数ｆｓの切り換え段階１乃至３（段階１の周波数ｆｓ（Ｈ）＞段階２の周波数ｆｓ（Ｍ）＞段階３の周波数ｆｓ（Ｌ））に応じて第１乃至第３まで設けられている。即ち高いスイッチング周波数ｆｓ（Ｈ）用の第１の一対のスイッチング素子ＦＥＴ１１、ＦＥＴ１２が定電圧源±Ｖ_DDとシリーズに接続され、中間のスイッチング周波数ｆｓ（Ｍ）用の第２の一対のスイッチング素子ＦＥＴ２１、ＦＥＴ２２が定電圧源±Ｖ_DDとシリーズに接続され、低いスイッチング周波数ｆｓ（Ｌ）用の第３の一対のスイッチング素子ＦＥＴ３１、ＦＥＴ３２が定電圧源±Ｖ_DDとシリーズに接続されている。基準発振器５２はコントローラ６２による動作モード切り替え制御で高スイッチング周波数モードとされたときは周波数がｆｓ（Ｈ）、低スイッチング周波数モードとされたときはｆｓ（Ｌ）、中間スイッチング周波数モードとされたときはｆｓ（Ｍ）の三角波を発生し、比較回路１は入力アナログオーディオ信号を三角波と比較してＰＷＭ変調された１ビットのディジタル信号Ｄ０（Ｈ）（高スイッチング周波数モード時）又はＤ０（Ｍ）（中間スイッチング周波数モード時）又はＤ０（Ｌ）（低スイッチング周波数モード時）を形成する。ドライバ回路２２はコントローラ６２による動作モード切り換え制御で高スイッチング周波数モードとされたときは１ビットのディジタル信号Ｄ０（Ｈ）に基づき第１の一対のスイッチング素子ＦＥＴ１１とＦＥＴ１２をスイッチングし、第２の一対のスイッチング素子ＦＥＴ２１とＦＥＴ２２、第３の一対のスイッチング素子ＦＥＴ３１とＦＥＴ３２は開に固定する。中間スイッチング周波数モードとされたときは１ビットのディジタル信号Ｄ０（Ｍ）に基づき第２の一対のスイッチング素子ＦＥＴ２１とＦＥＴ２２をスイッチングし、第１の一対のスイッチング素子ＦＥＴ１１とＦＥＴ１２、第３の一対のスイッチング素子ＦＥＴ３１とＦＥＴ３２は開に固定する。更に低スイッチング周波数モードとされたときは１ビットのディジタル信号Ｄ０（Ｌ）に基づき第３の一対のスイッチング素子ＦＥＴ３１とＦＥＴ３２をスイッチングし、ＦＥＴ１１とＦＥＴ１２、ＦＥＴ２１とＦＥＴ２２を開に固定する。
なお、ここでは一例として入力アナログオーディオ信号の帯域は最大でも１５ｋＨｚ以下とし、またｆｓ（Ｌ）＝３５ｋＨｚ、ｆｓ（Ｍ）＝５０ｋＨｚ、ｆｓ（Ｈ）＝２５０ｋＨｚとする。

第１の一対のスイッチング素子ＦＥＴ１１、ＦＥＴ１２の共通点Ｏ１とアンプ出力端子ＯＵＴとの間には、第１の一対のスイッチング素子ＦＥＴ１１、ＦＥＴ１２が稼働状態（スイッチング動作状態）、第２と第３の一対のスイッチング素子ＦＥＴ２１、ＦＥＴ２２とＦＥＴ３１、ＦＥＴ３２が開状態のときに第１の一対のスイッチング素子ＦＥＴ１１、ＦＥＴ１２の共通点Ｏ１に現れるアナログ原信号成分を抽出するとともにスイッチングによる高周波ノイズ分を除去するＬＲＣ型の低域通過フィルタ３１が接続されている。この低域通過フィルタ３１は図３に示す如く、Ｏ１とアンプ出力端子ＯＵＴの間に接続されたインダクタＬ１、アンプ出力端子ＯＵＴとグランド間に接続されたコンデンサＣｃ、出力端子ＯＵＴとグランド間にシリーズ接続されたコンデンサＣｄ及び抵抗Ｒｂから成る。低域通過フィルタ３１の周波数特性を図４の実線Ａに示す。また、第１の一対のスイッチング素子ＦＥＴ１１、ＦＥＴ１２の共通点Ｏ１と第２の一対のスイッチング素子ＦＥＴ２１、ＦＥＴ２２の共通点Ｏ２との間に、インダクタＬ２が接続されており、第２の一対のスイッチング素子ＦＥＴ２１、ＦＥＴ２２の共通点Ｏ２と第３の一対のスイッチング素子ＦＥＴ３１、ＦＥＴ３２の共通点Ｏ３との間に、インダクタＬ３が接続されている。Ｌ１、Ｌ２、Ｌ３のインダクタンスの大きさにＬ１＝小、Ｌ２＝中、Ｌ３＝大の関係がある。図３の破線で囲んだ部分はスイッチング出力段４２である。

インダクタＬ２と低域通過フィルタ３１の組み合わせにより、第２の一対のスイッチング素子ＦＥＴ２１、ＦＥＴ２２が稼働状態（スイッチング動作状態）、第１、第３の一対のスイッチング素子ＦＥＴ１１、ＦＥＴ１２とＦＥＴ３１、ＦＥＴ３２が開状態のときに第２の一対のスイッチング素子ＦＥＴ２１、ＦＥＴ２２の共通点Ｏ２に現れるアナログ原信号成分を抽出するとともにスイッチングによる高周波ノイズ分を除去する。インダクタＬ２と低域通過フィルタ３１を組み合わせた周波数特性を図４の破線Ｂに示す。低域通過フィルタ３１の周波数特性よりカットオフ周波数が低くなっている。また、インダクタＬ３、Ｌ２と第１の第１低域通過フィルタ３１の組み合わせにより、第３の一対のスイッチング素子ＦＥＴ３１、ＦＥＴ３２が稼働状態、第１、第２の一対のスイッチング素子ＦＥＴ１１、ＦＥＴ１２とＦＥＴ２１、ＦＥＴ２２が開状態のときに第３の一対のスイッチング素子ＦＥＴ３１、ＦＥＴ３２の共通点Ｏ３に現れるアナログ原信号成分を抽出するとともにスイッチングによる高周波ノイズ分を除去する。インダクタＬ３、Ｌ２と第１の第１低域通過フィルタ３１を組み合わせた周波数特性を図４のＣに示す。インダクタＬ２と低域通過フィルタ３１の組み合わせより更にカットオフ周波数が低くなっている。

次に上記した実施例の動作を説明する。
コントローラ６２は、外部から高スイッチング周波数モードへの切り換え指令を受けると、基準発振器５２とドライバ回路２２を制御して高スイッチング周波数モードとする。すると、基準発振器５２は基準波として周波数ｆｓ（Ｈ）＝２５０ｋＨｚの三角波を発生し、比較回路１は入力アナログオーディオ信号を三角波と比較してＰＷＭ変調された１ビットのディジタル信号Ｄ０（Ｈ）を形成する。ドライバ回路２２は１ビットのディジタル信号Ｄ０（Ｈ）に基づき第１の一対のスイッチング素子ＦＥＴ１１とＦＥＴ１２をスイッチングし、第２の一対のスイッチング素子ＦＥＴ２１とＦＥＴ２２、第３の一対のスイッチング素子ＦＥＴ３１とＦＥＴ３２は開に固定する。共通点Ｏ１から前段側を見た場合、インダクタＬ２の接続された共通点Ｏ２と±定電圧源Ｖ_DDの間が開となり、インダクタＬ３の接続された共通点Ｏ３と±定電圧源Ｖ_DDの間が開となるので、結局、共通点Ｏ１から前段側は開放状態となる。従って、第１の一対のスイッチング素子ＦＥＴ１１、ＦＥＴ１２の共通点Ｏ１の出力は低域通過フィルタ３１の側だけに伝わり、該低域通過フィルタ３１により共通点Ｏ１に現れたアナログ原信号成分が高い周波数まで抽出されて低歪で出力されるとともに、第１の一対のスイッチング素子ＦＥＴ１１、ＦＥＴ１２のスイッチングによる中間スイッチング周波数モードに比して周波数分布が高域側にシフトしているスイッチングノイズが除去される（図４の実線Ａ参照）。

これと異なりコントローラ６２は、中間スイッチング周波数モードへの切り換え指令を受けると、基準発振器５２とドライバ回路２２を制御して中間スイッチング周波数モードとする。すると、基準発振器５２は基準波として周波数ｆｓ（Ｍ）＝５０ｋＨｚの三角波を発生し、比較回路１は入力アナログオーディオ信号を三角波と比較してＰＷＭ変調された１ビットのディジタル信号Ｄ０（Ｍ）を形成する。ドライバ回路２１は１ビットのディジタル信号Ｄ０（Ｍ）に基づき第２の一対のスイッチング素子ＦＥＴ２１とＦＥＴ２２をスイッチングし、第１の一対のスイッチング素子ＦＥＴ１１とＦＥＴ１２、第３の一対のスイッチング素子ＦＥＴ３１とＦＥＴ３２は開に固定する。共通点Ｏ２から前段側を見た場合、インダクタＬ３の接続された共通点Ｏ３と±定電圧源Ｖ_DDの間が開となる。共通点Ｏ２から後段側を見た場合、共通点Ｏ１と±定電圧源Ｖ_DDの間が開となる。従って、第２の一対のスイッチング素子ＦＥＴ２１、ＦＥＴ２２の共通点Ｏ２の出力はインダクタＬ２と低域通過フィルタ３１の側に伝わり、該インダクタＬ２と低域通過フィルタ３１により共通点Ｏ２に現れたアナログ原信号成分の大半が抽出されるとともに第２の一対のスイッチング素子ＦＥＴ２１、ＦＥＴ２２のスイッチングによる高スイッチング周波数モードに比して周波数分布が低域側にシフトしているノイズ分が除去される。

また、コントローラ６２は、低スイッチング周波数モードへの切り換え指令を受けると、基準発振器５２とドライバ回路２２を制御して低スイッチング周波数モードとする。すると、基準発振器５２は基準波として周波数ｆｓ（Ｌ）＝３５ｋＨｚの三角波を発生し、比較回路１は入力アナログオーディオ信号を三角波と比較してＰＷＭ変調された１ビットのディジタル信号Ｄ０（Ｌ）を形成する。ドライバ回路２２は１ビットのディジタル信号Ｄ０（Ｌ）に基づき第３の一対のスイッチング素子ＦＥＴ３１とＦＥＴ３２をスイッチングし、第１の一対のスイッチング素子ＦＥＴ１１とＦＥＴ１２、第２の一対のスイッチング素子ＦＥＴ２１とＦＥＴ２２は開に固定する。共通点Ｏ３から後段側を見た場合、共通点Ｏ２と±定電圧源Ｖ_DDの間が開となり、共通点Ｏ１と±定電圧源Ｖ_DDの間が開となる。従って、第３の一対のスイッチング素子ＦＥＴ３１、ＦＥＴ３２の共通点Ｏ３の出力はインダクタＬ３、Ｌ２を経て低域通過フィルタ３１の側に伝わり、当該インダクタＬ３、Ｌ２と低域通過フィルタ３１により共通点Ｏ３に現れたアナログ原信号成分が抽出されるとともに第３の一対のスイッチング素子ＦＥＴ３１、ＦＥＴ３２のスイッチングによる中間スイッチング周波数モードに比して周波数分布が更に低域側にシフトしているスイッチングノイズが除去される。

この実施例によれば、スイッチング周波数ｆｓが或る段階ｋ（但し、ｋ＝１、２、３）に切り換わると、第ｋの一対のスイッチング素子がスイッチング動作をする一方、第ｋ以外の一対のスイッチング素子が開状態となり、第ｋの一対のスイッチング素子の共通点Ｏｋからアンプ出力端子ＯＵＴまでの低域通過フィルタ３１の周波数特性（ｋ＝１の場合）又は低域通過フィルタとインダクタＬｋ乃至Ｌ２を組み合わせた周波数特性（ｋ＝２、３の場合）でフィルタリングできる。よって、スイッチング周波数ｆｓの段階ｋに適合するようなフィルタ特性へ切り換えるためにオン抵抗に非直線性のあるアナログスイッチの如く素子を用いなくて済み、スイッチング周波数の大幅な可変を非直線性歪を悪化することなく実現できる。

なお、上記した各実施例における図２、図４の周波数特性ではスイッチング周波数の切り替えに応じてカットオフ周波数が可変する場合を例示したが、本発明は何らこれに限定されるものでなく、カットオフ周波数は固定でスイッチング周波数の切り替えに応じて肩特性が可変するようにしたり、スイッチング周波数の切り替えに応じてカットオフ周波数と肩特性の両者が可変するようにしても良い。

また、コントローラは基準発振器に対して周波数を段階的に可変するようにしたが、これと異なり、コントローラは基準発振器に対して周波数を例えば数十ｋＨｚ乃至数百ｋＨｚの範囲の任意周波数に可変制御できるようにする一方、周波数段階に応じて、例えば図１の場合、数十ｋＨｚ乃至１００ｋＨｚの間に切り換えたときはドライバ回路を低スイッチング周波数モード、１００ｋＨｚ以上に切り換えたときはドライバ回路を高スイッチング周波数モードに切り換えるようにし、図３の場合、数十ｋＨｚ乃至１００ｋＨｚの間に切り換えたときはドライバ回路を低スイッチング周波数モード、１００ｋＨｚ乃至２００ｋＨｚの間に切り換えたときはドライバ回路を中間スイッチング周波数モード、２００ｋＨｚ以上に切り換えたときはドライバ回路を高スイッチング周波数モードに切り換えるようにししても良い。
また、低域通過フィルタ３１、３１Ａ、３１Ｂは、ＬＲＣ型としたが、ＬＣ型としても良い。

また、電源が＋Ｖ_DDの片極性の場合は、例えばｋ＝２のとき図５に示す如く、図１の内、スイッチング出力段４１と同一構成のスイッチング出力段４１０の各第１乃至第ｉの一対のスイッチング素子をそれぞれ＋Ｖ_DDとグランド間に接続し、スピーカ負荷ＳＰはアンプ出力端子ＯＵＴと＋Ｖ_DD／２に接続するようにすれば良い。図５の他の構成部分は図１と同一である。

また、ＢＴＬ（Bridge-Tied Load）出力構成としたい場合、例えば電源が＋Ｖ_DDの片極性でありｋ＝２の場合、図６に示す如く図５の内、ドライバ回路、スイッチング出力段、低域通過フィルタ、アンプ出力端子を＋極性側と−極性側の２組設け、＋極性側は図５のドライバ回路２１、スイッチング出力段４１、低域通過フィルタ３１と同一の構成とし（符号２１Ａ、４１０Ａ、３１Ａ）、−極性側のドライバ回路２１Ｂ、スイッチング出力段４１０Ｂ、低域通過フィルタ３１Ｂは、それぞれ＋極性側と同じ構成であるが、比較回路１から出力される１ビットディジタル信号Ｄ０（Ｈ）／Ｄ０（Ｍ）／Ｄ０（Ｌ）を反転回路７で反転した信号をドライバ回路２１Ｂに入力する。また、スピーカ負荷ＳＰは＋極性側のアンプ出力端子（＋）と−極性側のアンプ出力端子ＯＵＴ（−）に接続する。但し、図６のインダクタＬ１´、Ｌ２´、コンデンサＣｃ´、Ｃｄ´、抵抗Ｒｂ´の回路定数は各々、図５のインダクタＬ１、Ｌ２、コンデンサＣｃ、Ｃｄ、抵抗Ｒｂの１／２である。コンデンサコントローラ６１はスイッチング周波数切り換え指令に基づき基準発振器５、ドライバ回路２１Ａ、２１Ｂに対して動作モード切り換え制御をする。

コントローラ６１により高スイッチング周波数モードに切り換えられると、比較回路１から出力される信号Ｄ０（Ｈ）がＨのときドライバ回路２１ＡはＦＥＴ１１を閉とし、ＦＥＴ１２を開とし（他のＦＥＴ２１、２２は開とする）、ドライバ回路２１ＢはＦＥＴ１１を開とし、ＦＥＴ１２を閉とする（他のＦＥＴ２１、２２は開とする）。＋極性側と−極性側の第１の一対のＦＥＴ１１，１２の共通点Ｏ１間に現れるアナログ原信号成分の抽出とスイッチングによるノイズ分の除去は＋極性側と−極性側の低域通過フィルタ３１Ａと低域通過フィルタ３１Ｂによってなされる（図２の実線Ａ参照）。
反対に、コントローラ６１により低スイッチング周波数モードに切り換えられると、比較回路１から出力される信号Ｄ０（Ｌ）がＨのときドライバ回路２１ＡはＦＥＴ２１を閉とし、ＦＥＴ２２を開とし（他のＦＥＴ１１、１２は開とする）、ドライバ回路２１ＢはＦＥＴ２１を開とし、ＦＥＴ２２を閉とする（他のＦＥＴ１１、１２は開とする）。＋極性側と−極性側の第２の一対のＦＥＴ２１，２２の共通点Ｏ２間に現れるアナログ原信号成分の抽出とスイッチングによるノイズ分の除去は＋極性側と−極性側のインダクタＬ２´及び低域通過フィルタ３１Ａと低域通過フィルタ３１Ｂによってなされる（図２の破線Ｂ参照）。

図６の如くＢＴＬ出力構成とすることにより、図５のスピーカ負荷の一端側に接続する＋Ｖ_DD／２の電源が不要とできる。
なお、電源が±Ｖ_DDの両極性の場合にもＢＴＬ出力構成とすることができるのは勿論である。この場合、スイッチング出力段４１０Ａ、４１０Ｂで、ＦＥＴ１２、２２の一端をグランドと接続する代わりに、−Ｖ_DDと接続すれば良い。

本発明は、アナログ原信号をＰＷＭ変調又はＰＤＭ変調又はΔΣ変調等のディジタル変調して形成した１ビットのディジタル信号に基づきスイッチング出力段をスイッチングさせて増幅を行うようにした、据え置き型、携帯型、車載型オーディオアンプ、携帯電話、携帯情報端末、ラジオ受信機、送信機等のパワーアンプ等に適用できる。

本発明に係るオーディオ用低域通過フィルタ付スイッチングアンプの構成を示す回路図である（実施例１）。スイッチング出力段からの出力に対するフィルタ特性を示す線図である。本発明に係るオーディオ用低域通過フィルタ付スイッチングアンプの構成を示す回路図である（実施例２）。スイッチング出力段からの出力に対するフィルタ特性を示す線図である。片電源用のオーディオ用低域通過フィルタ付スイッチングアンプの構成を示す回路図である（変形例１）。ＢＴＬ出力する場合の低域通過フィルタ付スイッチングアンプの構成を示す回路図である（変形例２）。従来の低域通過フィルタ付スイッチングアンプの構成を示す回路図である。スイッチング周波数を切り替え可能とする場合の低域通過フィルタ付スイッチングアンプの構成例を示す回路図である。図８中の低域通過フィルタのフィルタ特性を示す線図である。

符号の説明

１比較回路
２１、２２、２１Ａ、２１Ｂドライバ回路
３１、３１Ａ、３１Ｂ低域通過フィルタ
４１、４２、４１０、４１０Ａ、４１０Ｂスイッチング出力段
５、５２基準発振器
６１、６２コントローラ

Claims

定電圧源にシリーズに接続されてアナログ原信号を１ビットディジタル信号に変調した信号に基づき差動的にスイッチングする一対のスイッチング素子と、該一対のスイッチング素子の共通点とアンプ出力端子との間にアナログ原信号成分を抽出するとともにスイッチングによるノイズ分を除去するＬＣ又はＬＲＣ型の低域通過フィルタを有し、スイッチング周波数が可変の低域通過フィルタ付スイッチングアンプにおいて、
定電圧源にシリーズに接続されてアナログ原信号を１ビットディジタル信号に変調した信号に基づき差動的にスイッチングする一対のスイッチング素子を、スイッチング周波数ｆｓの切り換え段階１乃至ｉ（段階１の周波数＞段階２の周波数＞・・＞段階ｉの周波数）に応じて第１乃至第ｉまで設け、
第１の一対のスイッチング素子の共通点とアンプ出力端子との間に、第１の一対のスイッチング素子が稼働状態、第２乃至第ｉの一対のスイッチング素子が開状態のときに第１の一対のスイッチング素子の共通点に現れるアナログ原信号成分の抽出とスイッチングによるノイズ分の除去をするＬＣ又はＬＣＲ型の低域通過フィルタを接続し、
第ｊの一対のスイッチング素子の共通点と第（ｊ＋１）の一対のスイッチング素子の共通点との間にインダクタを接続し、第（ｊ＋１）の一対のスイッチング素子が稼働状態、第（ｊ＋１）以外の一対のスイッチング素子が開状態のときに第（ｊ＋１）の一対のスイッチング素子の共通点に現れるアナログ原信号成分の抽出とスイッチングによるノイズ分の除去を、第（ｊ＋１）の一対のスイッチング素子の共通点より後段に有る前記インダクタと低域通過フィルタの組み合わせで行うようにし（但し、ｊ＝１〜ｉ−１）、
スイッチング周波数ｆｓが段階ｋへ切り換わると、第ｋの一対のスイッチング素子を稼働させ、第ｋ以外の他の一対のスイッチング素子は開とさせる制御手段と（但し、ｋ＝１〜ｉ）、
を備えた低域通過フィルタ付スイッチングアンプ。
定電圧源にシリーズに接続されてアナログ原信号を１ビットディジタル信号に変調した信号に基づき差動的にスイッチングする＋極性側の一対のスイッチング素子、該一対のスイッチング素子の共通点と＋極性側アンプ出力端子との間にアナログ原信号成分を抽出するとともにスイッチングによるノイズ分を除去するＬＣ又はＬＲＣ型の＋極性側低域通過フィルタと、定電圧源にシリーズに接続されてアナログ原信号を１ビットディジタル信号に変調した前記信号の反転信号に基づき差動的にスイッチングする−極性側の一対のスイッチング素子、該一対のスイッチング素子の共通点と−極性側アンプ出力端子との間にアナログ原信号成分を抽出するとともにスイッチングによるノイズ分を除去するＬＣ又はＬＲＣ型の−極性側低域通過フィルタと、を有し、スイッチング周波数が可変の低域通過フィルタ付ＢＴＬ出力スイッチングアンプにおいて、
＋極性側に、定電圧源にシリーズに接続されてアナログ原信号を１ビットディジタル信号に変調した信号に基づき差動的にスイッチングする＋極性側の一対のスイッチング素子を、スイッチング周波数ｆｓの切り換え段階１乃至ｉ（段階１の周波数＞段階２の周波数＞・・＞段階ｉの周波数）に応じて第１乃至第ｉまで設けるとともに、−極性側に、定電圧源にシリーズに接続されてアナログ原信号を１ビットディジタル信号に変調した前記信号の反転信号に基づき差動的にスイッチングする−極性側の一対のスイッチング素子を、スイッチング周波数ｆｓの切り換え段階１乃至ｉ（段階１の周波数＞段階２の周波数＞・・＞段階ｉの周波数）に応じて第１乃至第ｉまで設け、
＋極性側の第１の一対のスイッチング素子の共通点と＋極性側アンプ出力端子の間と、−極性側の第１の一対のスイッチング素子の共通点と−極性側アンプ出力端子の間の各々に、＋極性側と−極性側の第１の一対のスイッチング素子が稼働状態、第２乃至第ｉの一対のスイッチング素子が開状態のときに＋極性側と−極性側の第１の一対のスイッチング素子の共通点間に現れるアナログ原信号成分の抽出とスイッチングによるノイズ分の除去をするＬＣ又はＬＣＲ型の＋極性側低域通過フィルタと−極性側低域通過フィルタを接続し、
＋極性側の第ｊの一対のスイッチング素子の共通点と第（ｊ＋１）の一対のスイッチング素子の共通点との間に＋極性側インダクタを接続し、−極性側の第ｊの一対のスイッチング素子の共通点と第（ｊ＋１）の一対のスイッチング素子の共通点との間に−極性側インダクタを接続し、＋極性側と−極性側の第（ｊ＋１）の一対のスイッチング素子が稼働状態、第（ｊ＋１）以外の一対のスイッチング素子が開状態のときに＋極性側と−極性側の第（ｊ＋１）の一対のスイッチング素子の共通点間に現れるアナログ原信号成分の抽出とスイッチングによるノイズ分の除去を、＋極性側と−極性側の第（ｊ＋１）の一対のスイッチング素子の共通点より後段に有る前記＋極性側インダクタ、−極性側インダクタ、＋極性側低域通過フィルタ、−極性側低域通過フィルタの組み合わせで行うようにし（但し、ｊ＝１〜ｉ−１）、
スイッチング周波数ｆｓが段階ｋへ切り換わると、＋極性側及び−極性側の第ｋの一対のスイッチング素子を稼働させ、第ｋ以外の他の一対のスイッチング素子は開とさせる制御手段と（但し、ｋ＝１〜ｉ）、
を特徴とする低域通過フィルタ付ＢＴＬ出力スイッチングアンプ。