DE3740314C2 - - Google Patents

Info

Publication number
DE3740314C2
DE3740314C2 DE3740314A DE3740314A DE3740314C2 DE 3740314 C2 DE3740314 C2 DE 3740314C2 DE 3740314 A DE3740314 A DE 3740314A DE 3740314 A DE3740314 A DE 3740314A DE 3740314 C2 DE3740314 C2 DE 3740314C2
Authority
DE
Germany
Prior art keywords
input
output
sense amplifier
lines
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3740314A
Other languages
English (en)
Other versions
DE3740314A1 (de
Inventor
Yun-Ho Inchon Kr Choi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE3740314A1 publication Critical patent/DE3740314A1/de
Application granted granted Critical
Publication of DE3740314C2 publication Critical patent/DE3740314C2/de
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Description

Die Erfindung betrifft einen Pegelumsetzer für einen Halbleiter- Speicher mit den Merkmalen des Oberbegriffs des Patentanspruchs 1.
Ein solcher Pegelumsetzer ist aus dem US-Patent 41 25 878 bekannt. Dort wird bereits eine Trenneinrichtung (Transistoren Q₅, ) beschrieben, mit der eine Eingabe/Ausgabe-Sammelleitung zwischen einem Lade-Schaltkreis und einem Eingabe/Ausgabe-Leseverstärker auftrennbar ist.
Aus dem US-Patent 45 83 203 ist ein Pegel-Verschiebeschaltkreis bekannt.
Seit kurzem werden CMOS DRAM (Dynamische Schreib-Lesespeicher) hergestellt, welche geringe Leistungsverluste, stabile Betriebscharakteristiken und einem kompakten Aufbau aufweisen. Es sind benutzerfreundliche Betriebsweisen möglich, wie der schnelle Seitenbetrieb (fast page mode) sowie der statische Spaltenbetrieb, wobei die Anzahl der Schaltungen für die periphere Takt- Erzeugung reduziert ist.
Es ist bei CMOS DRAM bekannt, daß eine bei NMOS DRAM benutzte dynamische Betriebsweise auch bei Schaltungen für Zeilen-Adreß- Strobe(RAS)-Signale verwendet werden kann, und daß die statische Betriebsweise von CMOS bei Schaltungen verwendet wird, die ein Spalten-Adreß-Strobe(CAS)-Signal erzeugen. Für das Spalten- Adreß-Signal sind der Eingabe/Ausgabe-Leseverstärker sowie dessen zugehörige periphere Schaltungen am wichtigsten.
Eingabe/Ausgabe-Leseverstärker weisen deshalb einen statischen Betrieb auf und verwenden Eintakt-Ausgangs-Differentialverstärker mit CMOS-Transistoren für einen stabilen Betrieb.
Die Hauptaufgabe der genannten Eingabe/Ausgabe-Leseverstärker ist es, das Differenzsignal zwischen I/O und (I: Eingabe; O: Ausgabe) im Eingabe/Ausgabe-Bus zu verstärken, welches bei schnellem statischen Spaltenbetrieb und Seitenbetrieb auf Werte unter 1 Volt begrenzt ist.
Es ist eine Eigenschaft von DRAM, das vorgegebene Pegel der Versorgungsspannung Vcc im Eingabe/Ausgabe-Bus I/O, zu Problemen wie Spannungsschwankungen etc. führen.
Der genannte Eingabe/Ausgabe-Leseverstärker hat aber eine verhältnismäßig schlechte Tast-Charakteristik bezüglich des Pegels der Versorgungsspannung Vcc, weil der Eingangstransistor des Differentialverstärkers den Vorspannungspegel der Versorgungsspannung Vcc linear verarbeitet. Es ist deshalb erforderlich, ein hinsichtlich des Pegels angepaßtes Signal des Eingabe/Ausgabe-Bus I/O und an den Eingang des Differentialverstärkers des genannten Eingabe/Ausgabe-Leseverstärkers anzulegen, so daß der Eingangstransistor des Differentialverstärkers die kleine Spannungsdifferenz zwischen dem Eingabe/Ausgabe-Bus I/O und mit großem Faktor im Sättigungsbereich verstärkt. Um dies zu erreichen, wurde der Schaltkreis 3 gemäß Fig. 1 gewöhnlich als Pegel-Verschiebeschaltkreis benutzt. Er weist ein Paar von bit-Leitungen BL und auf, die mit einer Vielzahl von (nicht gezeichneten) Speicherzellen verbunden sind, sowie einen Leseverstärker 1, der mit den bit-Leitungen verbunden ist, NMOS-Transistoren M1 und M2, welche die durch den Leseverstärker 1 verstärkten Informationen der bit-Leitungen BL und dann in die Eingabe/Ausgabe-Busse I/O bzw. eingeben, wenn aufgrund des Pulses Φc, der vom Spalten-Adreß-Decodierer bereitgestellt wird, ein Leitungszustand hergestellt ist; einen Aufladeschaltkreis 2 zum vorherigen Aufladen, welcher den Eingabe/Ausgabe-Bus I/O bzw. mit der Versorgungsspannung Vcc beschickt, wenn der Puls Φw außerhalb eines Schreibzyklus den L-Zustand aufrecht erhält; einen Pegel-Verschiebeschaltkreis 3, welcher die Spannungen der Eingabe/Ausgabe-Busse I/O bzw. gemäß den Taktpulsen Φa, Φb nach unten verschiebt, welche im Arbeits-Zyklus in den A-Zustand übergehen; sowie einen Eingabe/Ausgabe-Leseverstärker 4, welcher die Spannungsdifferenz der genannten Sammelleitungen I/O und verstärkt.
Der Eingabe/Ausgabe-Leseverstärker 4 ist ein herkömmlicher CMOS- Differentialverstärker aus NMOS-Transistoren M6 bis M10 und PMOS-Transistoren P3 bis P6. Er verstärkt Daten auf dem Bus I/O bzw. wenn der Puls Φc im H-Zustand ist.
Zwei Paare von PMOS-Transistoren P3, P4 bzw. P5, P6 sind als Lasten zwei Paaren von NMOS-Transistoren M6, M7 bzw. M8, M9 vorgeschaltet, welche als Konstantstrom-Quellen dienen. Die Leitungen 7 und 8 dienen als Ausgangsleitungen.
Da die parasitären Kapazitäten der Eingabe/Ausgabe-Sammelleitungen I/O bzw. bei einem herkömmlichen Pegel-Schiebeschaltkreis gemäß Fig. 1 groß sind, müssen auch die NMOS-Transistoren M3-M5 großvolumig sein, damit bei schnellem Betrieb auch die Spannungspegel der Sammelleitungen I/O und schnell nach unten geschoben werden können. Hierdurch müssen aber große Leistungsverluste hingenommen werden.
Der Erfindung liegt die Aufgabe zugrunde, einen Pegelumsetzer der eingangs genannten Art so auszugestalten, daß ein Betrieb des Eingabe/Ausgabe-Leseverstärkers im Bereich maximaler Verstärkung innerhalb der Grenzen der Schwankungen der Versorgungsspannung gewährleistet ist und die Schaltung insgesamt relativ unempfindlich gegen Spannungseinbrüche im Eingabe/ Ausgabe-Schaltkreis ist.
Die erfindungsgemäße Lösung dieser Aufgabe ist im Patentanspruch 1 gekennzeichnet. Die Ansprüche 2 und 3 beschreiben bevorzugte Ausgestaltungen des erfindungsgemäßen Pegelumsetzers.
Die Erfindung wird nachfolgend anhand der Zeichnung näher erläutert. Es zeigt
Fig. 1 eine Eingabe/Ausgabe-Schaltung mit herkömmlichem CMOS DRAM;
Fig. 2 eine erfindungsgemäße Eingabe/Ausgabe-Schaltung mit CMOS DRAM; und
Fig. 3 die Zeitfolge der Operationen in der Schaltung gemäß Fig. 2.
Fig. 2 zeigt schematisch einen Pegelumsetzer gemäß der Erfindung, welcher teilweise der anhand der Fig. 1 beschriebenen Schaltung entspricht mit Ausnahme insbesondere des Pegel-Schiebeschaltkreises 5. Einander entsprechende Bauteile sind mit gleichen Bezugszeichen wie in Fig. 1 versehen.
Zwar ist in Fig. 2 nur eine Gruppe von Leseverstärkern 1, Eingabe/ Ausgabe-Sammelleitungen I/O und sowie ein Eingabe/Ausgabe- Leseverstärker 4 gezeigt, doch versteht sich, daß mehrere Gruppen von Leseverstärkern, Eingabe/Ausgabe-Sammelleitungen I/O und sowie Eingabe/Ausgabe-Leseverstärkern in einem DRAM-Chip vorgesehen sein können.
Beim Pegel-Schaltkreis 5 gemäß Fig. 2 wird ein Puls Φ1, welcher die Eingabe/Ausgabe-Sammelleitung auswählt, an die Gates der PMOS-Transistoren P₂₀ oder P₂₂ und der NMOS-Transistoren M₂₀ oder M₂₂ angelegt, welche Umkehrstufen 50 bzw. 60 bilden. Die Ausgänge der Umkehrstufen 50 und 60 bilden die Eingänge für die Gates der PMOS-Transistoren P₂₁ und P₂₃, welche mit Eingabeleitungen 30 bzw. 40 von Eingabe/Ausgabe-Leseverstärkern verbunden sind. Die Sources S der PMOS-Transistoren P₂₁ bzw. P₂₃ sind mit Eingabe/Ausgabe-Sammelleitungen 10 bzw. 20 verbunden, während die Drains D der PMOS-Transistoren P₂₁ bzw. P₂₃ mit den Eingabeleitungen 30 bzw. 40 des Eingabe/Ausgabe-Leseverstärkers verbunden sind.
In dem Pegel-Schiebeschaltkreis 5 weisen die PMOS Transistoren P₂₁ und P₂₃ ein großes β-Verhältnis sowie eine entsprechende Größe auf, während die NMOS-Transistoren M₂₀ und M₂₁ ein geringes β-Verhältnis aufweisen (und eine entsprechend geringe Größe).
Fig. 3 zeigt die Zeitfolge des Betriebs des CMOS DRAM-Eingabe/Ausgabe-Schaltkreises gemäß Fig. 2.
Der Betrieb der in Fig. 2 gezeigten Schaltung wird also anhand des Diagramms gemäß Fig. 3 erläutert.
Wie bereits erwähnt, ist der Takt Φw des Lade-Schaltkreises 2 außerhalb eines Schreibzyklus in einem Arbeitszyklus im L-Zustand.
Zu dieser Zeit weisen deshalb die Eingabe/Ausgabe-Leitungen 10 und 20 die Versorgungsspannung Vcc auf.
Wie beim Betrieb herkömmlicher DRAM, geht eine Wortleitung in einen aktiven Zustand aufgrund einer Adreß-Ausgabe aus einem Zeilen-Adreß-Decodierer über, und zwar in einem Arbeitszyklus bei niedrigem RAS, und der Leseverstärker 1 beginnt zum Zeitpunkt t₁ gemäß Fig. 3 mit der Abtastung.
In Fig. 3 ist vorausgesetzt, daß eine bit-Leitung mit ½ Vcc betrieben wird. Zum Zeitpunkt t₂ erfolgt eine Rückstellung und die bit-Leitung erhält die Versorgungsspannung Vcc.
Falls die bit-Leitung BL die Information "1" aus der Speicherzelle aufgrund der Adreß-Auswahl ausliest, so daß ein Ladungsübergang erfolgt, geht die bit-Leitung BL auf das Potential Vcc, während die bit-Leitung auf 0 Volt geht. Es tritt deshalb zwischen diesen Leitungen eine Spannungsdifferenz auf.
Wird nun das Eingabe/Ausgabe-Leitungspaar 10, 20 ausgewählt, so geht der Taktpuls Φ1 in den "1"-Zustand (Vcc Volt).
Das Potential am Ausgangsknotenpunkt 51 des ersten Inverters 50 und am Ausgangsknotenpunkt 61 des zweiten Inverters 60 sinkt deshalb aufgrund des Leitungszustandes der NMOS-Transistoren M₂₀ bzw. M₂₁ ab.
Die Potentiale an den Knotenpunkten 51 und 61 sinken von der vorgegebenen Spannung Vcc an den Eingabe/Ausgabe-Sammelleitungen 10 und 20 um einen Betrag Vcc-|VTP | ab, entsprechend dem Absolutwert der Schwellenspannung VTP des PMOS-Transistors P₂₁ bzw. P₂₃.
Es fließt dann ein Strom durch die Eingabe/Ausgabe-Sammelleitungen 10, 20, die Source und die Drain der PMOS-Transistoren P₂₁ und P₂₃, die Knotenpunkte 51 und 61 und die NMOS-Transistoren M₂₀ bzw. M₂₁. Die Potentiale an den Knotenpunkten 51 und 61 nehmen im wesentlichen den Wert Vcc-|VTP | an.
Die NMOS-Transistoren M₂₀ und M₂₁ können sehr klein gehalten werden, da die Eingangsleitungen SI und (oder 30 und 40) des Eingabe/Ausgabe-Leseverstärkers geringe parasitäre Kapazitäten (etwa 0,2 pF) aufweisen, während die PMOS-Transistoren P₂₁ und P₂₂ größer als die Transistoren M₂₀ und M₂₁ gemacht werden können, um das Potential an den Knotenpunkten 51 und 61 auf etwa den Wert Vcc-|VTP | mittels der zuvor beschriebenen Spannungsverteilung einzustellen.
Wird deshalb angenommen, daß die Eingabeleitungen 30 und 40 (oder SI und ) des Eingabe/Ausgabe-Leseverstärkers den Spannungspegel Vcc gemeinsam mit den Eingabe/Ausgabe-Sammelleitungen 10 und 20 aufweisen, dann sinkt das Potential der genannten Leitungen SI und zum Zeitpunkt t₂ gemäß Fig. 3 um einen Betrag ab, welcher dem Wert Vcc-|VTP | entspricht.
Wie beim Betrieb eines herkömmlichen DRAM, geht der Taktpuls Φc des Spalten-Adreß-Decodierers (in den Figuren nicht gezeigt) zum Zeitpunkt t₃ gemäß Fig. 3 in den H-Zustand und die NMOS-Transistoren M₁ und M₂ werden leitend.
Da gemäß Fig. 3 die bit-Leitung BL den Pegel Vcc und die bit-Leitung BL den Pegel 0 Volt aufweisen, hält die Eingabe/Ausgabe-Sammelleitung 10 (oder den Vcc-Pegel, während die bit-Leitung BL einen geringen Spannungsanstieg 70 (Fig. 3) aufgrund eines Ladungstransfers vom Pegel Vcc über die parasitären Kapazitäten der Eingabe/Ausgabe-Sammelleitung 20 (oder aufweist, wobei die Eingabe/Ausgabe-Sammelleitung I/O Ladungen verliert.
Deshalb ändert sich das Potential der Eingabeleitung SI und der Leitung des Eingabe/Ausgabe-Leseverstärkers von um den Schwellenwert |VTP | aus dem Potential der Sammelleitungen I/O und pegelverschobenen Zustand um einen Betrag, welcher der Potentialänderung auf der I/O-Leitung entspricht. Die Potentialänderung erfolgt zum Zeitpunkt t₃ aufgrund des Potentialzustandes der Eingabe/Ausgabe-Sammelleitungen I/O und in gleicher Weise wie oben beschrieben und die Spannungsdifferenz wird mit großem Verstärkungsfaktor durch den Eingabe/Ausgabe-Leseverstärker 4 verstärkt, welcher, wie oben gesagt, im Sättigungsbereich arbeitet.
Aufgrund des Umstandes, daß die stromführenden Teile über sehr kleine Transistoren M₂₀ und M₂₁ bei eingeschaltetem Takt-Impuls Φ1 verbunden sind, wobei die stromführende Schaltung verschwindet, wenn der Takt-Impuls Φ1 nicht anliegt, sind nur sehr geringe Leistungsverluste zu beklagen.
Die Spannungscharakteristik ist stark verbessert, weil das Potential an den Eingabe/Ausgabe-Leitungen 10 und 20 sofort über die PMOS-Vorspannungstransistoren P₁ und P₂ angepaßt wird, wenn die Versorgungsspannung Vcc sich aufwärts oder abwärts ändert.
Es wird deshalb ein Betrieb des Eingabe/Ausgabe-Leseverstärkers im Bereich maximaler Verstärkung innerhalb der Grenzen der Schwankungen der Versorgungsspannung gewährleistet, weil auch bei einer plötzlichen Spannungsänderung die Eingangsspannung am Eingabe/Ausgabe-Leseverstärker Vcc-VTH gegenüber der Versorgungsspannung Vcc nach deren Änderung pegelverschoben wird.
Die beschriebene Schaltungsanordnung ist deshalb unempfindlich gegen Spannungseinbrüche im Eingabe/Ausgabe-Schaltkreis und weist überdies geringe Leistungsverluste auf. Spannungsschwankungen in der Eingabe/Ausgabe-Sammelleitung haben nur geringe Auswirkungen und gleichzeitig ist gewährleistet, daß der Eingabe/Ausgabe-Leseverstärker im Bereich maximaler Verstärkung arbeitet.

Claims (4)

1. Pegelumsetzer für einen Halbleiter-Speicher mit
  • - einem Tastverstärker (1), der mit einem Paar von bit-Lei­ tungen (BL, verbunden ist, welche ihrerseits mit einer Vielzahl von Speicherzellen verbindbar sind;
  • - Transistoren (M₁, M₂), welche die Informationen des ge­ nannten Paares von bit-Leitungen auf Eingabe/Ausgabe-Sam­ melleitungen (I/O, überführen entsprechend einem Aus­ gangstaktpuls (Φc) eines Spalten-Adreß-Decodierers;
  • - einem Lade-Schaltkreis (2), welcher außerhalb eines Lese- und Schreibzyklus die genannten Eingabe/Ausgabe-Sammel­ leitungen (I/O) und ) vorlädt; und
  • - einem Eingabe/Ausgabe-Leseverstärker (4), welcher eine Spannungsdifferenz zwischen den genannten Sammelleitungen (I/O, ) ermittelt und verstärkt,
dadurch gekennzeichnet, daß
  • - in den Verbindungsleitungen (10, 30; 20, 40) zwischen dem Ladeschaltkreis (2) und dem Eingabe/Ausgabe-Leseverstärker (4) jeweils ein PMOS-Trenntransistor (P₂₁, P₂₃) angeordnet ist, um kapazitive Lasten (S₁, S₂) auf den Zuleitungen (30, 40) des Eingabe/Ausgabe-Leseverstärkers (4) abzutren­ nen, und
  • - jeweils ein Inverter (50, 60) ausgangsseitig zum Aufrecht­ halten einer Spannungsdifferenz zwischen den Zuleitungen (30, 40) des Eingabe/Ausgabe-Leseverstärkers (4) sowohl mit einem der Trenntransistoren (P₂₁, P₂₃) als auch mit den Zuleitungen (30, 40) des Eingabe/Ausgabe-Leseverstär­ kers (4) verbunden ist.
2. Pegelumsetzer nach Anspruch 1, dadurch gekennzeichnet, daß die Drains und Gates der PMOS-Trenntransistoren (P₂₁, P₂₃) jeweils mitein­ ander verbunden sind, die Drains mit den Zuleitungen (30, 40) des Eingabe/Ausgabe-Leseverstärkers (4) verbunden sind und die Sources mit den Eingabe/Ausgabe-Sammelleitungen (I/O, ) verbunden sind, und daß die Inverter (50, 60) mit den Gates der PMOS-Trenntransistoren (P₂₁, P₂₃) verbunden sind.
3. Pegelumsetzer nach Anspruch 1, dadurch gekennzeichnet, daß die Ausgangssignale der Inverter (50, 60) an die Gates der PMOS-Trenntran­ sistoren (P₂₁, P₂₃) in Abhängigkeit von einem Taktpuls (Φl) einer Eingangs/Ausgangs-Auswahladresse angelegt werden.
DE19873740314 1986-11-30 1987-11-27 Eingabe/ausgabe-schaltung fuer einen halbleiterspeicher Granted DE3740314A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019860010238A KR890003373B1 (ko) 1986-11-30 1986-11-30 씨모오스 반도체 메모리 장치의 입출력 회로

Publications (2)

Publication Number Publication Date
DE3740314A1 DE3740314A1 (de) 1988-06-09
DE3740314C2 true DE3740314C2 (de) 1992-09-24

Family

ID=19253755

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873740314 Granted DE3740314A1 (de) 1986-11-30 1987-11-27 Eingabe/ausgabe-schaltung fuer einen halbleiterspeicher

Country Status (5)

Country Link
US (1) US4860257A (de)
JP (1) JPS63288497A (de)
KR (1) KR890003373B1 (de)
DE (1) DE3740314A1 (de)
GB (1) GB2200005B (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2685357B2 (ja) * 1990-12-14 1997-12-03 株式会社東芝 半導体記憶装置
US5202855A (en) * 1991-01-14 1993-04-13 Motorola, Inc. DRAM with a controlled boosted voltage level shifting driver
US5377143A (en) * 1993-03-31 1994-12-27 Sgs-Thomson Microelectronics, Inc. Multiplexing sense amplifier having level shifter circuits
JP3181759B2 (ja) * 1993-06-10 2001-07-03 富士通株式会社 半導体記憶装置
US5486785A (en) * 1994-09-30 1996-01-23 Mitsubishi Semiconductor America, Inc. CMOS level shifter with feedforward control to prevent latching in a wrong logic state
GB9509817D0 (en) * 1995-05-11 1995-07-05 Xilinx Inc Sense amplifier for reading logic device
US5821799A (en) * 1996-10-25 1998-10-13 Cypress Semiconductor Corporation Low voltage level shifting circuit and low voltage sense amplifier
JP2000149565A (ja) * 1998-11-02 2000-05-30 Mitsubishi Electric Corp 半導体記憶装置
US6242299B1 (en) 1999-04-01 2001-06-05 Ramtron International Corporation Barrier layer to protect a ferroelectric capacitor after contact has been made to the capacitor electrode
EP1217662A1 (de) * 2000-12-21 2002-06-26 Universite Catholique De Louvain Basisbausteine mit extrem geringer Leistung und ihre Verwendung
KR100425476B1 (ko) * 2001-12-05 2004-03-30 삼성전자주식회사 안정적인 입출력라인 센싱제어 스킴을 갖는 반도체메모리장치 및 이의 센싱제어 방법
US9954527B2 (en) * 2015-09-29 2018-04-24 Nvidia Corporation Balanced charge-recycling repeater link

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS538528A (en) * 1976-07-12 1978-01-26 Nec Corp Memory circuit
GB2133946B (en) * 1983-01-14 1986-02-26 Itt Ind Ltd Memory output circuit
JPS59207091A (ja) * 1983-05-10 1984-11-24 Toshiba Corp ダイナミツクメモリのデ−タ出力回路
US4618785A (en) * 1984-09-06 1986-10-21 Thomson Components - Mostek Corporation CMOS sense amplifier with level shifter

Also Published As

Publication number Publication date
JPS63288497A (ja) 1988-11-25
DE3740314A1 (de) 1988-06-09
JPH0462437B2 (de) 1992-10-06
GB2200005A (en) 1988-07-20
KR880006698A (ko) 1988-07-23
GB2200005B (en) 1990-12-19
GB8727982D0 (en) 1988-01-06
KR890003373B1 (ko) 1989-09-19
US4860257A (en) 1989-08-22

Similar Documents

Publication Publication Date Title
DE3688222T2 (de) Halbleitereinrichtung mit bipolarem transistor und isolierschicht-feldeffekttransistor.
DE69124291T2 (de) Halbleiterspeicher mit verbesserter Leseanordnung
DE2650479C2 (de) Speicheranordnung mit Ladungsspeicherzellen
DE69027886T2 (de) Direktzugriffsspeicher vom dynamischen Typ
DE69120448T2 (de) Halbleiterspeicheranordnungen von dynamischem Typus
DE3884022T2 (de) Halbleiterspeicheranordnung.
DE69018948T2 (de) Differentieller C-MOS-Leserverstärker.
DE3007155C2 (de) Speichervorrichtung
DE2723188A1 (de) Mis-fet-speicher
DE2919166A1 (de) Speichervorrichtung
DE2712735C2 (de)
DE3923632A1 (de) Versorgungsspannungswandler fuer hochverdichtete halbleiterspeichereinrichtungen
DE3740314C2 (de)
DE69125542T2 (de) Dynamischer Direktzugriffspeicher
DE3533870C2 (de)
DE69120447T2 (de) Halbleiterspeicheranordnung von dynamischem Typus
DE2557165C3 (de) Decoderschaltung und ihre Anordnung zur Integrierung auf einem Halbleiterbaustein
EP0111741A2 (de) Integrierte Halbleiterschaltung mit einem dynamischen Schreib-Lese-Speicher
DE4324649C2 (de) Verstärkerschaltung, die ein verstärktes Ausgangssignal in Abhängigkeit von komplementären Eingangssignalen liefert
DE2646653C3 (de)
DE19501535C2 (de) Interne Stromversorgungsschaltung
DE4108996C2 (de) Halbleiterspeichereinrichtung
DE69121967T2 (de) Datenbus-Klemmschaltung einer Halbleiterspeicheranordnung
DE69121503T2 (de) Halbleiterspeicheranordnung mit einer rauscharmen Abfühlstruktur
DE69123294T2 (de) Halbleiterspeicheranordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: SAMSUNG ELECTRONICS CO., LTD., SUWON, KYONGGI, KR

D2 Grant after examination
8364 No opposition during term of opposition