DE3923632A1 - Versorgungsspannungswandler fuer hochverdichtete halbleiterspeichereinrichtungen - Google Patents

Description

Die Erfindung betrifft allgemein Spannungswandlerschaltungen, insbesondere eine Versorgungsspannungswandlerschaltung zur Verwendung in hochverdichteten Halbleiterspeicher­ einrichtungen mit verringerten Abmessungen.

Seit kurzem gibt es Halbleiterspeichergeräte, die häufig aus Metalloxidhalbleiter-(MOS-)Transistoren bestehen, die eine kurze Kanallänge von etwa 1 µm wirksamer Kanal­ länge oder eine sogar noch kürzere Länge aufweisen, um einen Hochgeschwindigkeitsbetrieb und eine erhöhte Be­ ständigkeit der Schaltkreisanordnung zu erreichen. Infolge "heißer" Elektronen, die aufgrund der Größenverringerung in den MOS-Transistoren entstehen, nimmt die Verläßlich­ keit von MOS-Transistoren im allgemeinen ab. Um daher zu verhindern, daß die Verläßlichkeit von MOS-Transistoren abnimmt, etwa infolge von Kanaldurchbrüchen, ist es er­ forderlich, diese Geräte mit einer internen Quellenspan­ nung von weniger als 5 Volt Quellenspannung zu betreiben, die momentan als Standardquellenspannung (oder Referenz­ spannung) oder als externe Quellenversorgungsspannung eingesetzt wird. Im allgemeinen werden derartige MOS- Transistoren kurzer Kanallänge in einer Speicherarray­ schaltung dynamischer Speichergeräte mit wahlfreiem Zugriff (DRAM) verwendet, welche Bitleitungen, Abtastverstärker, Bitleitungs-Vorladungsschaltkreise und Speicherzellen aufweisen, und ebenfalls in deren Peripheriegeräten. In DRAM-Geräten fließt eine hoher Momentanstrom in den Speicherarrayschaltkreis, wenn die Bitleitungen mit dem Speicherarrayschaltkreis vorgeladen werden. Daher beein­ flußt eine Änderung der Quellenspannung infolge eines derartigen Stroms den Betrieb peripherer und anderer Schaltungen. Zur Lösung dieses Problems wurde allgemein ein System verwendet, welches auf demselben Chip eine Quellenspannungswandlerschaltung für Speicherarrayschalt­ kreise aufweist und einen weiteren Quellenspannungswandler­ schaltkreis für Peripheriegeräte, unabhängig voneinander. Allerdings wird ein Ausgangspuffer mit einer externen Quellenspannung (gewöhnlich 5 Volt) betrieben, um auf genügende Weise dessen TTL-Ausgangspegel (Transistor- Transistor-Logik-Pegel) sicherzustellen. Eine bekannte Technik in bezug auf eine derartige Quellenspannungswandler­ schaltung wurde in IEEE Journal of Solid State beschrieben, Ausgabe Juni 1987 (Vol. SC-22, Nr. 3 Seiten, 437-440).

Bei dem in dieser Veröffentlichtung beschriebenen Stand der Technik weisen zwei Quellenspannungswandlerschaltungen für einen Speicherarrayschaltkreis und einen Peripherie­ schaltkreis denselben Aufbau auf. Wie aus Fig. 1 des Stands der Technik hervorgeht, weist die Quellenversorgungs­ spannungswandlerschaltung des Speicherarrays einen Referenz­ spannungsgenerator 10 zur Erzeugung einer festen Referenz­ spannung aus einer externen Versorgungsspannung V 1 auf, einen Leistungs-MOS-Transistor Q 1 zur Bereitstellung einer internen Versorgungsspannung V 2 gleich der Referenz­ spannung in den Speicherarrayschaltkreis, und einen dif­ ferentiellen Stromspiegelverstärker 12 zum Vergleichen der Referenzspannung mit der internen Versorgungsspannung und zum Steuern der Leitung des MOS-Leistungstransistors Q 1, um zu erreichen, daß die Referenzspannung gleich der internen Versorgungsspannung ist. Der differentielle Verstärker weist einen Lasttransistor Q 3 auf, der nach einer Vorladung der Bitleitungen durch einen Impuls Φ aktiviert wird, und einen weiteren Lasttransistor Q 2, der mit dem Lasttransistor Q 3 parallel gekoppelt ist und in einem normalerweise EIN-geschalteten Zustand ge­ halten wird. Da der Stromfluß durch den MOS-Leistungs­ transistor Q 1 einer abrupten Änderung infolge des Vor­ ladens der Bitleitungen ausgesetzt ist, kann durch Er­ höhung des Stromflusses durch den differentiellen Ver­ stärker 12 eine momentane Reaktion erreicht werden.

Daher ist die Größe (das Verhältnis der Kanalbreite zu dessen Länge) des Lasttransistors Q 3 größer als die des anderen Lasttransistors Q 2. Da weiterhin der Lasttran­ sistor Q 2 immer seinen leitenden Zustand (EIN-Zustand) aufrechterhält, sollte dessen Größe so klein gemacht werden wie irgend möglich, um seinen Stromverbrauch in einem Bereitschaftszustand zu minimalisieren. Allerdings sind, um die Verstärkung des differentiellen Verstärkers 12 zu verbessern, Transistoren Q 4 bis Q 7 innerhalb des differentiellen Verstärkers erforderlich, die in ihren Sättigungsbereichen arbeiten. Aus diesem Grunde kann, da die Transistoren Q 4- Q 7 so ausgelegt sind, daß sie beträchtliche Abmessungen einnehmen, unter Berücksichtigung der Größe des Lasttransistors Q 3, der in den EIN-geschalte­ ten Zustand versetzt wird nach Ladung der Bitleitungen unter hohem Stromverbrauch, die Größe des Lasttransistors Q 2 nicht in frei wählbarer Weise gering gewählt werden, unabhängig von der der Transistoren Q 4 bis Q 7. Daher kann in der Hinsicht eine Schwierigkeit auftreten, daß der Stromverbrauch durch den Lasttransistor Q 2 in dessen Bereitschaftszustand groß wird. Weiterhin führt eine Verkleinerung der Größe des Lasttransistors Q 2 zu einer Verlangsamung der Betriebsgeschwindigkeit in dessen Bereit­ schaftszustand.

Daher wird in vorteilhafter Weise gemäß der vorliegenden Erfindung eine Quellenspannungsversorgungswandlerschaltung zur Verfügung gestellt, welche den Stromverbrauch soweit wie möglich verringern und einen Hochgeschwindigkeits­ betrieb erreichen kann.

Ein weiterer Vorteil der Erfindung liegt in der Bereit­ stellung einer Quellenversorgungsspannungswandlerschaltung, welche die Variation einer internen Versorgungsspannung minimalisieren kann, zur Verwendung in einem LSI-Halb­ leiterspeichergerät.

Zur Bereitstellung dieser und weiterer Vorteile der vor­ liegenden Erfindung umfaßt die Quellenspannungsversorgungs­ wandlerschaltung zur Erzeugung einer niedrigeren internen Versorgungsspannung als einer externen Versorgungsspannung folgende Elemente: einen Referenzspannungsgenerator zur Erzeugung einer konstanten Referenzspannung; eine periphere Stromversorgungsschaltung und eine Array-Stromversorgungs­ schaltung zur Bereitstellung der internen Versorgungs­ spannung an die peripheren Schaltkreise beziehungsweise die Array-Schaltkreise; wobei jeder der peripheren und Array-Leistungsschaltkreise folgende Elemente aufweist: einen Teiler, der eine Spannung proportional zu der in­ ternen Versorgungsspannung erzeugt; einen Hauptstrom­ versorgungsteil einschließlich eines Haupt-Differenzver­ stärkers, welcher die proportionale Spannung mit der Referenzspannung vergleicht, wobei der Hauptdifferenz­ verstärker durch einen vorgegebenen Impuls aktiviert wird, und eine Hauptleistungskomponente, welche die interne Quellenversorgungsspannung in Reaktion auf ein Ausgangs­ signal des Hauptdifferenzverstärkers zur Verfügung stellt; und einen Stromversorgungs-Unterteil einschließlich eines Unter-Differenzverstärkers, welcher die proportionale Spannung mit der Referenzspannung vergleicht, wobei der Differenzverstärker sich in einem konstant aktivierten Zustand befindet, und eine Leistungs-Unterkomponente, welche die interne Quellenversorgungsspannung in Reaktion auf ein Ausgangssignal des Unter-Differenzverstärkers zur Verfügung stellt.

Die Erfindung wird nachstehend anhand zeichnerisch dar­ gestellter Ausführungsbeispiele näher erläutert, aus welchen weitere Vorteile und Merkmale hervorgehen.

Es zeigen:

Fig. 1 ein Schaltbild einer bekannten Quellenversorgungs­ spannungsschaltung;

Fig. 2 ein Blockschaltbild eines Schaltkreises zur Wand­ lung einer Quellenversorgungsspannung gemäß der vorliegenden Erfindung;

Fig. 3 ein elektrisches Schaltkreisdiagramm einer bevor­ zugten Ausführungsform von Fig. 2; und

Fig. 4 Zeitablaufdiagramme von ENABLE-Impulsen Φ ENP und Φ ENA, die bei der vorliegenden Erfindung verwendet werden.

Wie aus Fig. 2 hervorgeht, weist der erfindungsgemäße Quellenspannungsversorgungswandlerschaltkreis einen peri­ pheren Stromversorgungsschaltkreis 20 P zur Bereitstelltung einer internen Versorgungsspannung InVcc in periphere Schaltkreise durch eine leitfähige Ausgangsleitung 42 P auf, eine Array-Stromversorgungsschaltung 20 A zur Bereit­ stellung der internen Versorgungsspannung InVCC in Speicher- Arrayschaltkreise durch eine Leiter-Ausgangsleitung 42 A, und einen Referenzspannungsgenerator 40 zur Bereitstellung einer konstanten Referenzspannung VREF in den peripheren Schaltkreis 20 P beziehungsweise den Array-Stromversorgungs­ schaltkreis 20 A. Der periphere und der Array-Stromver­ sorgungsschaltkreis umfaßt jeweils eine Hauptstromversorgung 22 M, eine Unterstromversorgung 22 S, und einen Teilerschalt­ kreis 26, welcher eine Spannung Vp proportional zu der internen Versorgungsspannung InVcc erzeugt.

Die Haupt-Stromversorgung 22 M umfaßt einen Haupt-Differenz­ verstärker 30 P, der durch einen peripheren ENABLE-Impuls Φ ENP aktiviert wird, um die Referenzspannung VREF des Referenzspannungsgenerators 40 mit der proportionalen Spannung Vp des Teilerschaltkreises 26 zu vergleichen und eine Spannungsdifferenz zwischen diesen zu verstärken, weiterhin eine Hauptleistungskomponente 32 P zur Bereit­ stellung einer konstanten internen Versorgungsspannung InVcc, die geringer ist als die externe Versorgungsspannung, in Reaktion auf das Ausgangssignal des Hauptdifferenz­ verstärkers, und eine Überspannungsschutzschaltung 34 P, um zu verhindern, daß die Hauptleistungskomponente 32 P mit zu hohem Strom getrieben wird. Zusätzlich weist die Unter-Stromversorgung 22 S der peripheren Stromversorgungs­ schaltung 20 P einer Unter-Differenzverstärker 31 P auf, der sich in einem konstant aktivierten Zustand befindet, um die Referenzspannung VREF des Referenzspannungsgenerators 40 mit der proportionalen Spannung Vp des Teilerschalt­ kreises 26 zu vergleichen und die Differenz zwischen diesen beiden zu verstärken, sowie eine Unter-Leistungs­ komponente 33 P, um in Reaktion auf das Ausgangssignal des Unter-Differenzverstärkers 31 P die konstante interne Versorgungsspannung InVcc bereitzustellen, die geringer ist als die externe Versorgungsspannung. Weiterhin weisen die Haupt-Stromversorgung 22 M und die Unter-Stromversorgung 22 S, welche eine einzige Array-Stromversorgungsschaltung 20 A bilden, tatsächlich denselben Aufbau auf wie die periphere Stromversorgungsschaltung 20 P. Allerdings be­ steht der einzige Unterschied der beiden Anordnungen darin, daß die Hauptdifferenzverstärker 30 P und 30 A jeweils durch den peripheren ENABLE-Impuls Φ ENP und den Array- ENABLE-Impuls Φ ENA aktiviert werden, und daß eine Kanal­ breite der Hauptleistungskomponente 32 P größer ist als die der Hauptleistungskomponente 32 A.

Bei DRAMs verbrauchen die peripheren Schaltkreise einen hohen Strom (bei einem 4 Mega-DRAM etwa 50 mA) während eines Zeitraums von der Einschaltung eines Zeilenadresstakt­ signals (RAS) bis zur Angleichung von Bitleitungen nach Beendigung der Abtastung der Bitleitungen, während sie im allgemeinen bis zu zehnmal soviel Strom im Vergleich hierzu verbrauchen während eines Bereitschaftszustands, abgesehen von dem voranstehend angegebenen Zeitraum. Daher wird der Haupt-Differenzverstärker 30 P der peripheren Stromversorgungsschaltung 20 P durch den peripheren ENABLE- Impuls Φ EMP des Stromversorgungszeitraums mit hohem Strom aktiviert. Da sich allerdings der Unter-Differenzverstärker 31 P immer in seinem aktivierten Zustand befindet, liefert er die interne Versorgunsspannung InVcc an seinen peri­ pheren Schaltkreis. Durch unabhängige Verwendung einer derartigen Hauptstromversorgung 22 M und einer Unterstrom­ versorgung 22 S ergibt sich ein gewünschter Effekt durch verringerte Variation der internen Versorgungsspannung bei hohem Stromverbrauch.

Weiterhin weisen die Array-Schaltkreise einen hohen Strom­ verbrauch (bei einem 4 Mega-DRAM etwa 200 mA) auf, um die Bitleitungen nach Einschalten der Wortleitungen bis zur Beendigung des Abtastbetriebes der Bitleitungen auf­ zuladen, nach Einschalten des RAS-Signals. Daher wird die Hauptstromversorgung 22 M der Array-Stromversorgungs­ schaltung 20 A unabhängig während des voranstehend angege­ benen Zeitraum aktiviert und zieht einen hohen Strom. Der Grund für die unabhängige Verwendung der Unter-Strom­ versorgung 22 S ist derselbe wie bei der peripheren Strom­ versorgungsschaltung 20 P.

Fig. 3 zeigt ein elektrisches Blockschaltbild gemäß einer bevorzugten Ausführungsform der peripheren Strom­ versorgungsschaltung oder der in Fig. 2 dargestellten Array-Stromversorgungsschaltung, wobei dieselben Elemente oder Teile mit denselben Bezugsziffern bezeichnet sind. ExVcc bezeichnet eine externe Versorgungsspannung (bei­ spielsweise 5 Volt), die durch einen externen Pin des DRAM-Geräts angelegt wird, und Vss ist ein Massebezugs­ potential.

Der aus P-Kanal MOSFETs M 1- M 6 bestehende Referenzspannungs­ generator 40, der einen konventionellen Aufbau verwendet, erzeugt eine konstante Referenzspannung VREF (etwa 1,6 Volt). Der Teilerschaltkreis 26 umfaßt P-Kanal MOSFETs M 19, M 20, die in Reihe zwischen eine Ausgangsleitung 42 und Masse Vss gekoppelt sind. Diese Transistoren M 19, M 20 sind jeweils in einer Diodenverbindungsart gekoppelt, wobei deren EIN-Widerstand die interne Versorgungsspannung InVcc durch deren Verhältnis teilt, um hierdurch eine dem Verhältnis proportionale Spannung Vp bereitzustellen. Gemäß der Ausführungsform der vorliegenden Erfindung werden die Transistoren M 19, M 20 so ausgelegt, daß dann, wenn eine normale interne Versorgungsspannung InVcc 4 Volt beträgt, die Spannung Vp denselben Wert annimmt wie die Referenzspannung VREF. Diese Transistoren M 19, M 20 können durch entsprechende Widerstände ersetzt werden.

Der Hauptdifferenzverstärker 30 umfaßt eine aktive Ladungs­ einrichtung mit Stromspiegel mit darin enthaltenen P-Kanal MOSFETs M 7 und M 8; Differentialeingangstransistoren aus N-Kanal MOSFETs M 9 und M 10, wobei die Drains jeweils an Ausgänge des Stromspiegels geschaltet sind, Gates jeweils an die Referenzspannung VREF und die proportionale Spannung VP gekoppelt sind, und die Sources zusammen­ geschaltet sind; und umfaßt weiterhin einen Pull-down-Tran­ sistor aus einem N-Kanal MOSFET M 11, wobei das Gate an den Impuls Φ ENP (oder Φ ENA) gekoppelt ist, der Drain an eine Verbindung zwischen den MOSFETs M 9 und M 10 ge­ koppelt ist, und die Source an die Referenzspannung Vss gekoppelt ist.

Der Unter-Differenzverstärker 31 weist einen ähnlichen Aufbau auf wie der Haupt-Differenzverstärker 30. Daher weist der Unter-Differenzverstärker 31 einen aktiven Stromspiegellader auf, der mit P-Kanal MOSFETs M 12 und M 13 versehen ist; differentielle Eingangstransistoren aus N-Kanal MOSFETs M 14 und M 15, deren Gates jeweils an die Referenzspannung VREF und die proportionale Spannung Vp gekoppelt sind; und einen Pull-Down-Transistor aus einem N-Kanal MOSFET M 16, dessen Gate an die Referenz­ spannung VREF gekoppelt ist, und dessen Source ebenfalls an die Masse-Referenzspannung Vss gekoppelt ist. Da das Gate des Pull-Down-Transistors M 16 an die Referenzspannung gekoppelt ist, arbeitet der Unter-Differenzverstärker 31 immer. Daher weisen sowohl der Haupt- als auch der Unter-Differenzverstärker 30, 31 die Referenzspannung VREF und die Proportionalspannung Vp als ihr jeweiliges Eingangssignal auf und dienen als Single-Ended-Differenz­ verstärker, deren Ausgangssignale jeweils von den Drains der Transistoren M 9 und M 14 bereitgestellt werden. Die Ausgänge des Haupt- beziehungsweise Unter-Differenzver­ stärkers 30 beziehungsweise 31 sind jeweils an ein Gate eines P-Kanal-MOSFET M 17 der Hauptleistungskomponente 32 und ein Gate eines P-Kanal MOSFET M 18 der Unter-Leistungs­ komponente 33 angekoppelt, deren Drains jeweils an die externe Versorgungsspannung ExVcc gekoppelt und deren Sources jeweils an die Eingangsleitung 42 angekoppelt sind. Wie voranstehend beschrieben liefert der Transistor M 17 in die peripheren Schaltkreise oder die Array-Schalt­ kreise einen hohen Strom entsprechend dem Ausgangssignal des Haupt-Differenzverstärkers 30, der durch den Impuls Φ ENP (oder Φ ENA) aktiviert wird, und ist vorzugsweise mit einer Kanalbreite versehen, die größer ist als die des Transistors M 18, der durch den Unter-Differenzver­ stärker 31 getrieben wird, der sich in einem konstant aktivierten Zustand befindet.

Die Überspannungsschutzschaltung 34 weist mehrere P-Kanal- MOSFETs M 21- M 24 mit Diodenverbindung auf, die zwischen die externe Versorgungsspannung ExVcc und das Gate der Hauptleistungskomponente 32 geschaltet sind, wobei infolge der Tatsache, daß verhindert wird, daß die Gate-Spannung der Hauptleistungskomponente 32 unter einen vorgegebenen Wert (ExVcc-4 VTH) fällt, eine Zerstörung der Haupt­ leistungskomponente 32 infolge ihres Überstroms verhindert wird. Hier ist der Spannungswert VTH der Absolutwert der Schwellenspannung der Transistoren M 21- M 24.

Fig. 4 zeigt Zeitablaufdiagramme der peripheren und Array-Enableimpulse, Φ ENP beziehungsweise Φ ENA, im Betrieb der in Fig. 3 dargestellten Schaltung. Wie aus den in der Zeichnung dargestellten Signalformen hervorgeht, ändert dann, wenn RAS in den logisch niedrigen Pegel geschaltet wird, der periphere Enable-Impuls Φ ENP seinen logischen Zustand von "LOW" in "HIGH" zu einer Zeit t 1.

Der logisch hohe Impuls Φ ENP aktiviert den Haupt-Differenz­ verstärker 30 P des peripheren Stromversorgungsschalt­ kreises. Allerdings ändert der Array-Enable-Impuls Φ ENA seinen logischen Zustand auf "High" zu einem Zeitpunkt t 2 durch Einschalten eines Impulses Φ WL, der die Wort­ leitung aktiviert, wodurch der Haupt-Differenzverstärker 30 A der Array-Stromversorgungsschaltung 20 A aktiviert wird. Dadurch erfolgt, beginnend mit einem Zeitpunkt t 3, ein Abtastbetrieb eines Bitleitungspaares BL/BL durch den Abtastverstärker, und zu einem Zeitpunkt t 4 endet der Abtastbetrieb durch Abschalten des Abtastverstärkers. Der Array-Enable-Impuls Φ ENA wird in den logisch niedrigen Pegel zum Zeitpunkt t 4 geschaltet, wodurch der Haupt-Dif­ ferenzverstärker 30 A abgeschaltet wird. Da die peripheren Schaltkreise einen hohen Strom verbrauchen, um die Bit­ leitungen selbst nach Beendigung des Abtastbetriebes anzugleichen, verbleibt in der Zwischenzeit der periphere Enable-Impuls Φ ENP in seinem logisch hohen Zustand, bis zur Beendigung (Zeitpunkt t 5) der Angleichung der Bit­ leitungen.

Unter Bezug auf Fig. 3 ergibt sich die interne Versorgungs­ spannung InVcc aus der nachstehenden Gleichung (1):

InVcc = VREF · (1 + R 19/R 20) (1)

wobei R 19 und R 20 jeweils den EIN-Widerstand der Tran­ sistoren M 19 und M 20 angeben.

Nachstehend wird unter der Annahme, daß der Differenz­ verstärker 30 durch den Impuls Φ ENA oder Φ ENB aktiviert wird, der Betrieb der in Fig. 3 dargestellten Schaltung beschrieben. Wenn die interne Versorgungsspannung InVcc unterhalb eines festgelegten Wertes gelangt, geht auch die proportionale Spannung Vp unter eine Referenzspannung. Dann erhöhen sich die Drain-Spannungspotentiale der Tran­ sistoren M 10 und M 15, wogegen sich in Reaktion hierauf die Drain-Spannungspotentiale der Transistoren M 9 und M 14 verringern. Durch diese Abnahme der Drainpotentiale liefern die Leistungskomponenten 32, 33 einen hohen Strom an die Ausgangsleitung 42, wodurch sie das Spannungs­ potential der Ausgangsleitung 42 bis zu der internen Versorgungsspannung InVcc wiederherstellen, die durch die voranstehend angegebene Gleichung (1) festgelegt ist. Die Überspannungsschutzschaltung 34 verhindert, daß das Gate-Potential der Leistungskomponente 32 unter einen vorbestimmten Wert absinkt, wodurch die Leistungs­ komponente 32 gegen eine Zerstörung geschützt ist.

Wie aus der voranstehenden Beschreibung deutlich wird, kann die erfindungsgemäße Quellenspannungsversorgungs­ wandlerschaltung einen verringerten Stromverbrauch des­ wegen erzielen, da sowohl die Hauptstromversorgungsschal­ tungen der peripheren als auch der Array-Stromversorgungs­ schaltungen jeweils in einem Zeitraum arbeiten, welcher einen hohen Stromverbrauch erfordert. Zusätzlich kann, da die jeweiligen Unter-Stromversorgungsschaltkreise des peripheren beziehungsweise Array-Stromversorgungs­ schaltkreises unabhängig von den Hauptstromversorgungs­ schaltkreisen arbeiten, die Variation der internen Ver­ sorgungsspannung infolge der Hochstromversorgung minimali­ siert werden.

Die voranstehende Beschreibung zeigt nur eine bevorzugte Ausführungsform der vorliegenden Erfindung. Unterschied­ liche Änderungen werden Fachleuten auf diesem Gebiet deutlich werden, ohne daß von dem Umfang der vorliegenden Erfindung abgewichen wird, die höchstens durch den Offen­ barungsumfang der Anmeldeunterlagen begrenzt ist. Daher ist die gezeigte und beschriebene Ausführungsform nur erläuternd, nicht aber einschränkend zu verstehen.

Claims (5)

1. Schaltung zum Wandeln einer Quellenversorgungsspannung zur Bereitstellung einer internen Versorgungsspannung, die niedriger ist als eine externe Versorgungsspannung, für periphere Schaltkreise und Array-Schaltkreise eines Halbleiterspeichergeräts, gekennzeichnet durch:
einen Referenzspannungsgenerator zur Erzeugung einer konstanten Referenzspannung;
einen peripheren Stromversorgungsschaltkreis und einen Array-Stromversorgungsschaltkreis zur Bereitstellung der internen Versorgungsspannung an die peripheren Schalt­ kreise beziehungsweise die Array-Schaltkreise; wobei jeder der peripheren Schaltkreise und der Array- Leistungsschaltkreise aufweist:
einen Teiler, der eine Spannung proportional zu der in­ ternen Versorgungsspannung erzeugt;
einen Hauptstromversorgungsteil einschließlich eines Hauptdifferenzverstärkers, welcher die proportionale Spannung mit der Referenzspannung vergleicht, wobei der Hauptdifferenzverstärker durch einen vorgegebenen Impuls aktivierbar ist, und eine Haupt-Stromversorgungskomponente, welche die interne Quellenversorgungsspannung in Reaktion auf ein Ausgangssignal des Hauptdifferenzverstärkers bereitstellt; und
einen Unter-Stromversorgungsteil einschließlich eines Unter-Differenzverstärkers, welcher die proportionale Spannung mit der Referenzspannung vergleicht, wobei sich der Referenzverstärker in einem konstant aktivierten Zu­ stand befindet, und eine Unter-Stromversorgungskomponente, welche die interne Quellenversorgungsspannung in Reaktion auf das Ausgangssignal des Unter-Differenzverstärkers bereitstellt.

2. Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß der Haupt- und der Unter-Differenzverstärker Single- Ended-Differenzverstärker sind, und daß jede der Leistungs­ komponenten ein MOSFET ist, der ein Gate aufweist, das an einen Ausgang seines zugehörigen Differenzverstärkers angekoppelt ist, einen Drain, der an die externe Quellen­ versorgungsspannung angekoppelt ist, und eine Source, welche die interne Versorgungsspannung zur Verfügung stellt.

3. Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß der vorbestimmte Impuls aus einem ersten Impuls be­ steht, der durch ein Signal RAS eingeschaltet wird, bis zum Angleichen von Bitleitungen, und aus einem zweiten Impuls, der von dem Einschalten einer Wortleitung bis zur Beendigung des Abtastbetriebes eines Abtastverstärkers eingeschaltet wird.

4. Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß eine Überspannungsschutzschaltung zwischen den Haupt- Differenzverstärker und die Haupt-Leistungskomponente eingekoppelt ist, um zu verhindern, daß die Hauptleistungs­ komponente zerstört wird.

5. Quellenversorgungswandlerschaltung zur Erzeugung einer internen Versorgungsspannung, die niedriger ist als eine externe Versorgungsspannung, gekennzeichnet durch:
einen Referenzspannungsgenerator zur Erzeugung einer konstanten Referenzspannung;
eine leitfähige Ausgangleitung zur Übertragung der internen Versorgungsspannung;
eine Einrichtung zur Erzeugung einer Spannung proportional zu der internen Versorgungsspannung auf der Ausgangs­ leitung;
einen ersten Stromversorgungsteil, der mit einem ersten Differenzverstärker zum Vergleich der proportionalen Spannung mit der Referenzspannung versehen ist, wobei der erste Differenzverstärker durch einen vorgegebenen Impuls aktivierbar ist, und eine erste Stromversorgungs­ komponente, welche die interne Versorgungsspannung in Reaktion auf das Ausgangssignal des ersten Differenz­ verstärkers bereitstellt; und
einen zweiten Stromversorgungsteil, der mit einem zweiten Differenzverstärker zum Vergleich der proportionalen Spannung mit der Referenzspannung versehen ist, wobei der zweite Differenzverstärker sich in einem konstant aktivierten Zustand befindet, und eine zweite Stromver­ sorgungskomponente aufweist, welche die interne Versorgungs­ spannung in Reaktion auf das Ausgangssignal des zweiten Differenzverstärkers bereitstellt.