DE4115082C2 - Halbleitereinrichtung mit einer Spannungswandlerschaltung zum Umwandeln einer extern angelegten Betriebsspannung in eine vorbestimmte Spannung, insb. einer Speichereinrichtung sowie entsprechendes Betriebsverfahren für diese Halbleitereinrichtung - Google Patents

Description

Die Erfindung bezieht sich auf Halbleitereinrich­ tungen mit einer Spannungswandler­ schaltung zum Umwandeln einer extern angelegten Betriebsspannung in eine vorgegebene Spannung und ein zugehöriges Betriebsverfahren.

In jüngster Zeit wurden Entwicklungsmuster eines statischen 4Mbit-Spei­ chers mit wahlfreiem Zugriff (im folgenden bezeichnet als SRAM) und eines dynamischen 16Mbit-Speichers mit wahlfreiem Zugriff (im folgenden als DRAM bezeichnet) veröffentlicht, die eine Mikrolithographie-Technologie auf 0,5-µm-Niveau nut­ zen, d. h., in diesem 4Mbit-SRAM und 16Mbit-DRAM werden Kurzkanal- MOS-Transistoren verwendet, die eine Gatelänge von 0,6 µm oder weniger haben. In einem herkömmlichen 4Mbit-DRAM wird dagegen ein MOS-Transistor verwendet, der eine Gatelänge von 1 µm bis etwa 0,8 µm hat und bei einer Stromversor­ gungsspannung von 5 V arbeitet.

Wenn ein Kurzkanal-MOS-Transistor, wie er im oben erwähnten 4Mbit-SRAM und 16Mbit-DRAM verwendet wird, bei einer Strom­ versorgungsspannung von 5 V betrieben wird, ist festzustel­ len, daß es in einem nicht zu vernachlässigenden Ausmaß zu einer Degradation (Verschlechterung) der Transistorcharakte­ ristik kommt.

Um einen Kurzkanal-MOS-Transistor mit einer Gatelänge von etwa 0,5 µm zu verwenden und das Problem der Degradation der Transistorcharakteristik zu beherrschen, wird vorgesehen, die Stromversorgungsspannung von 5 V auf beispielsweise 3,3 V zu ändern. Wird die Kompatibilität mit dem weitverbreiteten Stromversorgungssystem von 5 V betrachtet, stellt sich die Veränderung der Stromversorgungsspannung jedoch als Problem dar.

Dementsprechend wird eine Halbleitereinrichtung vorgeschla­ gen, in die eine Spannungswandlerschaltung integriert ist. In der Halbleitereinrichtung wird eine extern angelegte Strom­ versorgungsspannung bei 5 V gehalten, und die Stromversor­ gungsspannung wird durch die Spannungswandlerschaltung auf eine konstante Spannung reduziert, wodurch es ermöglicht wird, die interne Schaltung bei einer konstanten Spannung zu betreiben, die von Schwankungen der Stromversorgungsspannung unabhängig ist.

Fig. 14 ist ein Blockschaltbild, das ein Beispiel für eine herkömmliche Halbleitereinrichtung zeigt, die eine Spannungs­ wandlerschaltung enthält. Fig. 15 ist ein Schaltbild, das die spezifische Schaltungsstruktur der in Fig. 14 gezeigten Span­ nungswandlerschaltung zeigt. Die Spannungswandlerschaltung gemäß Fig. 15 ist zum Beispiel in T. Furuyama et al. in IEEE Journal of Solid-State Circuits, Vol. SC-22, Nr. 3, pp. 437-441, Juni 1987, beschrieben.

Die Halbleitereinrichtung 100 der Fig. 14 enthält eine Span­ nungswandlerschaltung 101, eine interne Schaltung 105 und eine Ein-/Ausgangsschaltung 106. Die interne Schaltung 105 weist einen Speicher, beispielsweise DRAM, auf.

Die Spannungswandlerschaltung 101 enthält eine Referenzspan­ nungserzeugungsschaltung 102, einen Differenzverstärker 103 und eine Schalteinheit 104. Die Halbleitereinrichtung 100 verfügt über einen Stromversorgungsanschluß 10 zur Aufnahme einer Stromversorgungsspannung Vcc und einen Masseanschluß 30 zum Anschluß eines Massepotential Vss. Die Referenzspannungs­ erzeugungsschaltung 102 nimmt die extern angelegte Stromver­ sorgungsspannung Vcc auf und erzeugt eine Referenzspannung Vr, die fast unabhängig von der Stromversorgungsspannung Vcc ist. Die Referenzspannung Vr wird an den Differenzverstärker 103 gelegt, und eine interne Spannung Vi, die unabhängig von den Schwankungen der Stromversorgungsspannung Vcc und des Laststromes ist, wird durch den Differenzverstärker 103 und die Schalteinheit 104 erzeugt und an eine interne Schaltung 105 angelegt. Die Stromversorgungsspannung Vcc beträgt beispielsweise 5 V und die interne Spannung Vi beispielsweise 3,5 V.

Die Ein-/Ausgangsschaltung 106 wird oft direkt mit der extern angelegten Stromversorgungsspannung Vcc betrieben, wobei die Verbindung mit dem peripheren logischen LSI-Schaltkreis eines 5 V-Stromversorgungssystemes berücksichtigt wird. Es ist daher vorgesehen, in der Ein-/Ausgangsschaltung 106 keinen Transi­ stor mit minimaler Gatelänge einzusetzen. Wenn die interne Schaltung 105 einen Speicher wie einen DRAM enthält, so ent­ hält die Ein-/Ausgangsschaltung 106 hauptsächlich eine Puf­ ferschaltung. Die Ein-/Ausgangsschaltung 106 nimmt von extern ein Adreßsignal AD über den Adreßanschluß 40 auf und liefert das Adreßsignal AD zur internen Schaltung 105. Die Ein-/Aus­ gangsschaltung 106 liefert Daten DQ, die aus der internen Schaltung 105 ausgelesen wurden, über den Datenanschluß 50 auf eine externe Schaltung, oder sie liefert extern angelegte Daten DQ über den Datenanschluß 50 auf die interne Schaltung 105. Weiterhin legt die Ein-/Ausgangsschaltung 106 über den Steueranschluß 60 ein extern angelegtes Steuersignal CNT an die interne Schaltung 105 an.

Nach Fig. 15 enthält die Referenzspannungserzeugungsschaltung 102 p-Kanal-MOS-Transistoren 21 bis 25. Die Transistoren 21 bis 23 sind zwischen den Stromversorgungsanschluß 10 und den Masseanschluß 30 in Reihe geschaltet. Die Stromversorgungs­ spannung Vcc wird durch die Transistoren 21 bis 23 spannungs­ geteilt, und die spannungsgeteilte Spannung erscheint am Kno­ ten N1. Der Transistor 24 ist zwischen den Stromversorgungs­ anschluß 10 und den Knoten N2 geschaltet, und der Transistor 25 ist zwischen den Knoten N2 und den Masseanschluß 30 ge­ schaltet.

Wenn die Stromversorgungsspannung Vcc erhöht wird, erhöht sich auch die Spannung am Knoten N1, was den Transistor 24 in den Sperr-Zustand überführt. Damit wird ein Anwachsen der Spannung am Knoten N2 verhindert. Umgekehrt wird, wenn die Stromversorgungsspannung Vcc verringert wird, auch die Spannung des Knotens N1 verringert, was den Transistor 24 in einen leitenden Zustand bringt. Damit wird die Verringerung der Spannung im Knoten N2 verhindert. Auf diese Weise wird am Knoten N2 eine Referenzspannung Vr erzeugt, die fast unabhän­ gig von Schwankungen der Stromversorgungsspannung Vcc ist.

Der Differenzverstärker 103 enthält eine spiegelsymmetrische Stromteilerschaltung mit p-Kanal-MOS-Transistoren 31, 32 und n-Kanal-MOS-Transistoren 33 und 34. Das Gate des Transistors 31 ist mit dem Knoten N2 der Referenzspannungserzeugungsschaltung 102 verbunden. Ein "groß dimensionierter" p-Kanal-MOS-Transistor 35 und ein "klein dimensionierter" p-Kanal-MOS-Transistor 36 sind zwischen den Knoten N3, der der Verbindungspunkt der Transistoren 31 und 32 ist, und den Stromversorgungsanschluß 10 geschaltet. Diese Transistoren 35 und 36 werden zur Verringerung des Leistungsverbrauchs der Stromteilerschaltung eingesetzt.

Während der Periode, in der die interne Schaltung 105 arbei­ tet, nimmt ein an das Gate des Transistors 35 angelegtes Taktsignal Φ0 niedrigen Pegel (logisch niedrigen Pegel) an, und der Transistor 35 schaltet ein. Damit wird die Ansprech­ empfindlichkeit der Stromteilerschaltung erhöht. Während einer Periode, in der die interne Schaltung 105 nicht arbeitet, nimmt das Taktsignal Φ0 hohen Pegel (logisch hohen Pegel) an, und der Transistor 35 schaltet aus. In diesem Falle schaltet der klein dimensionierte Transistor 36, durch den ein sehr kleiner Strom fließt, ein, so daß der Leistungs­ verbrauch begrenzt wird.

Die Schalteinheit 104 enthält einen p-Kanal-MOS-Transistor 41. Das Gate des Transistors 32 ist mit dem Knoten N4 verbunden. Der Transistor 41 ist zwischen den Stromversorgungsanschluß 10 und den Knoten N4 geschaltet. Das Gate des Transistors 41 ist mit dem Knoten N5 verbunden, der ein Verbindungspunkt des Transistors 31 und des Transistors 33 ist.

Wenn die vom Knoten N4 gelieferte interne Spannung Vi höher als die Referenzspannung Vr wird, wird der Wert des durch den Transistor 31 fließenden Stromes größer als der Wert des durch den Transistor 32 fließenden Stromes. Damit wird das Potential am Knoten N5 erhöht. Der Transistor 41 geht damit in einen schwach leitenden Zustand oder nichtleitenden Zu­ stand über. Als Ergebnis dessen wird der Stromfluß vom Stromversorgungsanschluß 10 zum Knoten N4 unterbrochen oder reduziert, und die interne Spannung Vi wird verringert.

Umgekehrt wird, wenn die interne Spannung Vi kleiner als die Referenzspannung Vr wird, der Wert des durch den Transistor 31 fließenden Stromes kleiner als der Wert des durch den Transistor 32 fließenden Stromes. Das Potential des Knotens N5 fällt ab. Damit gebt der Transistor 41 in leitenden Zu­ stand über, und ein genügend großer Strom wird vom Stromver­ sorgungsanschluß 10 zum Knoten N4 geliefert. Im Ergebnis des­ sen wächst die interne Spannung Vi an.

Auf diese Weise kann eine konstante interne Spannung Vi er­ halten werden, die unabhängig von Schwankungen der Stromver­ sorgungsspannung Vcc oder der Schankung des Laststromes ist.

Fig. 16 ist ein Diagramm, das die Spannungswandlercharakteri­ stik der Spannungswandlerschaltung der Fig. 15 zeigt. In Fig. 16 bezeichnen die Kreise Meßwerte, und die durchgezogene Linie L1 zeigt eine simulierte Charakteristik.

Wie in Fig. 16 gezeigt, wird die interne Spannung Vi bei etwa 3,5 V gehalten, die als Referenzspannung Vr gesetzt sind, wenn die extern angelegte Stromversorgungsspannung Vcc etwa 3,5 V oder darüber beträgt.

Um einen stabilen Betrieb von Halbleitereinrichtungen, die in unterschiedlichen Umgebungen eingesetzt werden, zu gewährlei­ sten, werden Einrichtungen, deren Betrieb instabil ist, bei einer Betriebstoleranzprüfung als schadhaft ausgesondert. Bei der Betriebstoleranzprüfung wird ein Betriebstest einer Halb­ leitereinrichtung ausgeführt, der eine niedrige oder eine hohe Spannung, die den Bereich der Betriebsspannung des Halb­ leiters unter- bzw. überschreitet, zugeführt wird. Wenn beispielsweise ein Betrieb bei 5 V ± 10% zugesichert wird, so wird der Test im Bereich von 5 V ± 20% durchgeführt.

Um das Aussondern schadhafter Produkte vor der Auslieferung zu bewerkstelligen oder die Lebensdauer bei Langzeitnutzung abzuschätzen, wird durch externes Anlegen einer hohen Span­ nung, wie sie normalerweise nicht als Stromversorgungsspan­ nung Vcc für die Halbleitereinrichtung verwendet werden würde, ein beschleunigter Alterungstest ("burn-in") durchgeführt. Wenn beispielsweise die normale Betriebsspannung Vcc 5 V beträgt, so wird eine höhere Spannung von 7 V angelegt. Das Aussondern schadhafter Produkte heißt in diesem Falle, daß schadhafte Produkte durch einen beschleunigten Alterungstest ausgeson­ dert werden, um die Zuverlässigkeit der Halbleitereinrichtung auf dem Markt zu gewährleisten. Wenn ein solcher Betriebsto­ leranztest und ein beschleunigter Alterungstest für eine Halbleitereinrichtung bei einer Spannungswandlerschaltung, wie in Fig. 14 gezeigt, vorgesehen sind, so wird, wie aus Fig. 16 deutlich wird, die extern angelegte hohe Spannung nicht am Chip anliegen, so daß kein effektiver Test aus­ geführt werden kann.

Fig. 17 zeigt eine integrierte Halbleiterschaltung, an die eine hohe Spannung bei einem beschleunigten Alterungstest an­ gelegt werden kann. Die integrierte Halbleitereinrichtung nach Fig. 17 ist in der JP-OS 64-55857 beschrieben.

Gemäß Fig. 17 empfängt eine Stromversorgungsspannungsumwand­ lungsschaltung 111 von extern die Stromversorgungsspannung Vcc und erzeugt eine interne Spannung Vi mit niedrigerem Pegel als die Stromversorgungsspannung Vcc. Normalerweise wird die von der Stromversorgungsspannungsumwand­ lungsschaltung 111 erzeugte interne Spannung Vi über die in­ terne Stromversorgungsleitung 112 an den integrierten Schal­ tungsblock 113 angelegt. Bei einem beschleunigten Alterungs­ test wird ein Transistor 114 durch ein Schaltsignal Φ1 in den leitenden Zustand versetzt und eine extern angelegte höhere Spannung Ve wird an den integrierten Schaltungsblock 113 über den Transistor 114 und die interne Stromversorgungsleitung 112 angelegt.

In der integrierten Halbleiterschaltung gemäß Fig. 17 kann durch Einstellen der extern angelegten hohen Spannung Ve auf einen gewünschten Pegel eine Vielzahl von Tests durchgeführt werden. Die integrierte Halbleiterschaltung gemäß Fig. 17 weist jedoch Probleme auf, die im folgenden beschrieben wer­ den.

Unter Bezugnahme auf das Impuls(Wellen-)formdiagramm gemäß Fig. 18 verändert sich im allgemeinen, wenn ein Taktsignal CK zum Steuern des Betriebes einer integrierten Halbleiterschaltung von hohem auf niedrigen Pegel übergeht, der Zustand der internen Schaltung, und ein Strom fließt. Damit zeigt der Stromversorgungsstrom I einen Peak. Ein solcher Peak des Stromversorgungsstromes I kann auch beobachtet werden, wenn das Taktsignal CK von niedrigem Pegel auf hohen Pegel übergeht. Der Stromversorgungsstrom I wird von der externen Stromversorgung über die Stromversorgungsspannungsumwandlungsschaltung 111 auf den internen integrierten Schaltungsblock 113 geliefert. Die Impedanz einer (nicht gezeigten) Ausgangsschaltung, die in der Stromversorgungsspannungsumwandlungsschaltung 111 ent­ halten ist, wirkt als strombegrenzender Widerstand. Damit wirkt die Ausgangsschaltung der Stromversorgungsspannungsum­ wandlungsschaltung 111 als Widerstand, so daß es bei der in­ ternen Spannung Vi einen Spannungsabfall gibt. Damit wird, wie in Fig. 18 gezeigt, die Spannungsschwankung der internen Spannung Vi im Vergleich zur Spannungsschwankung der Strom­ versorgungsspannung Vcc größer. Das heißt, die extern ange­ legte Stromversorgungsspannung Vcc wird stabiler als die in­ terne Spannung Vi. Bei der integrierten Halbleitereinrichtung nach Fig. 17 unterscheidet sich der Betrag der Schwankung der internen Spannung Vi, die an den integrierten Schaltungsblock 113 angelegt wird, während des normalen Gebrauchs vom Betrag der Schwankung der an den integrierten Schaltungsblock 113 angelegten hohen Spannung Ve während eines beschleunigten Alterungstests.

Damit tritt das Problem auf, daß die Betriebsbedingungen des integrierten Schaltungsblockes 113 während eines beschleunig­ ten Alterungstests sich von den Betriebsbedingungen während des normalen Gebrauchs unterscheiden.

Zusätzlich besteht die Möglichkeit, daß die integrierte Halb­ leiterschaltung während des normalen Betriebs irrtümlich in einen Betriebstestmodus versetzt wird, wenn aus irgendeinem Grunde das Schaltsignal Φ1 erzeugt wird. In diesem Falle gibt es das Problem, daß an den integrierten Schaltungsblock 113 eine hohe Spannung angelegt und der integrierte Schaltungs­ block 113 zerstört wird.

Fig. 19 zeigt ein anderes Beispiel einer herkömmlichen Strom­ versorgungsspannungsumwandlerschaltung. Diese Stromversor­ gungsspannungsumwandlerschaltung ist in der JP-OS 63-181196 beschrieben.

Die Stromversorgungsspannungsumwandlerschaltung gemäß Fig. 19 enthält ein Referenzspannungssignalerzeugungsteil 120 zur Er­ zeugung einer Referenzspannung Vr entsprechend dem Spannungs­ niveau eines Steuersignals vom Steueranschluß 125 und einen Konverter 130 zum Umwandeln der Stromversorgungsspannung Vcc in eine interne Spannung Vi entsprechend der Referenzspan­ nung.

Die Transistoren 121 bis 124 sind mit dem Steueranschluß 125 und dem Knoten N10 im Referenzspannungssignalerzeugungsteil 120 verbunden. Angenommen, daß die Schwellenspannung der Tran­ sistoren 121 bis 124 alle Vt seien, steigt die Referenzspan­ nung Vr an, und die interne Spannung Vi, die vom Konverter­ teil 130 geliefert wird, steigt ebenfalls an, wenn die Span­ nung am Steueranschluß 125 um 4 Vt oder mehr höher wird als die Spannung des Knotens N10. Wenn die Spannung des Steueran­ schlusses 125 bei oder unterhalb diesem Wert liegt, ändert sich die Referenzspannung Vr nicht, und die interne Spannung Vi, die vom Konverter 130 geliefert wird, ändert sich eben­ falls nicht.

Bei der Stromversorgungsspannungsumwandlerschaltung gemäß Fig. 19 kann die vom Konverter 130 erzeugte interne Spannung Vi sowohl während der Zeit des normalen Gebrauchs als auch wäh­ rend der Zeit des beschleunigten Alterungstests bereitge­ stellt werden, so daß es das Problem wie bei der integrierten Halbleiterschaltung der Fig. 17 nicht gibt.

Bei der Stromversorgungsumwandlerschaltung gemäß Fig. 19 kann jedoch durch Anlegen einer hohen Spannung an den Steueran­ schluß 125 eine interne Spannung Vi auf einem höheren Pegel als während der Zeit des normalen Gebrauchs, erzeugt werden, während eine interne Spannung auf einem niedrigeren Pegel als zum Zeitpunkt des normalen Gebrauchs nicht erzeugt werden kann. Dem­ nach ist es unmöglich, verschiedene interne Spannungen an die interne Schaltung anzulegen und zur Prüfung der Betriebstoleranz einen "V bump"-Test (Spannungsschwankungstest) durchzuführen.

Aus der DE 37 22 421 C2 ist eine integrierte Halbleiterschaltung bekannt, die eine Spannungswandlerschaltung zur Erzeugung einer Betriebsspannung, die niedriger als eine externe Versorgungs­ spannung ist, und eine Steuerschaltung, die auf ein Signal hin eine gegenüber der Betriebsspannung erhöhte Spannung bei einem Test an eine interne Hauptschaltung anlegt, aufweist. Dabei können die Betriebsbedingungen bzw. das Betriebsverhalten nicht unverfälscht gehalten werden.

In der nachveröffentlichten DE 40 07 187 A1 ist eine integrierte Halbleiterschaltungseinrichtung vorgeschlagen, bei der im Testzustand eine veränderte Substratvorspannung erzeugt wird.

Aufgabe der Erfindung ist es, eine Halbleitereinrichtung mit einer Spannungswandlerschaltung, insbesondere einer Speichereinrichtung sowie ein zugehöriges Betriebsverfahren, anzugeben, bei der bei einem Betriebstest Versorgungsspannungen unterschiedlichen Pegels ohne Verfälschung des Betriebsverhaltens der Halbleitereinrichtung erzeugt werden können.

Diese Aufgabe wird gelöst durch eine Halbleitereinrichtung mit den Merkmalen der Patentansprüche 1 oder 2 oder 3 bzw. durch ein Betriebsverfahren mit den Schritten des Patentanspruches 20.

Weiterbildungen der Erfindung sind in den Unteransprüchen ge­ kennzeichnet.

Zur Zeit des normalen Betriebes wird bei einer Ausführungsform aus einer Mehrzahl von Re­ ferenzspannungen eine vorgegebene Referenzspannung ausgewählt und an eine interne Schaltung angelegt. Zur Zeit eines Tests wie des beschleunigten Alterungstests ("burn-in") oder eines "V bump"- Tests wird aus der Mehrzahl von Referenzspannungen eine für den Test benötigte Referenzspannung ausgewählt und an die in­ terne Schaltung angelegt.

Ähnlich wie zur Zeit des normalen Gebrauchs wird die von der Re­ ferenzspannungserzeugungseinrichtung erzeugte Referenzspannung über die gleiche Ausgabeeinrichtung an eine interne Schaltung angelegt, so daß der Test mittels der Referenzspannung im gleichen Zustand wie zum Zeitpunkt des normalen Gebrauchs durchgeführt wird.

Zusätzlich wird es bei einer anderen Ausführungsform möglich, für eine interne Schaltung Refe­ renzspannungen auf verschiedenen Pegeln durch Einstellen des Pegels der von der Referenzspannungserzeugungsschaltung er­ zeugten Referenzspannung auf verschiedene Werte bereitzustel­ len.

So können sowohl zur Zeit des normalen Gebrauchs als auch während eines Tests unter den gleichen Bedingungen Spannungen mit verschiedenem Pegel an eine interne Schaltung geliefert werden, und es kann eine Spannung irgendeines Pegels durch ein intern angelegtes Steuersignal an die interne Schaltung geliefert werden. Damit wird es möglich, ohne Umstände eine Vielzahl von Tests an der internen Schaltung auszuführen, so daß eine Halbleitereinrichtung hoher Qualität erhalten wird.

Zur Zeit des normalen Gebrauchs wird bei einer weiteren Ausführungsform die extern angelegte Betriebsspannung in eine vorbestimmte Spannung umge­ wandelt und an eine interne Schaltung angelegt. Wenn die Span­ nungsdifferenz zwischen den Spannungen, der Betriebsspannung und einer zweiten Spannung eine vorgegebene Spannungs­ differenz erreicht, wird die interne Schaltung entweder mit der Betriebs- oder der zweiten Spannung betrieben. Daher kann in einem Betriebstoleranztest oder in einem beschleunigten Alterungstest die interne Schaltungseinrich­ tung bei einer niedrigen oder einer hohen Spannung, die nor­ malerweise nicht benützt werden, betrieben werden, indem die Spannungsdifferenz zwischen der Betriebsspannung und der zweiten Spannung bei oder über einem vorgegebenen Span­ nungsdifferenzwert gehalten wird.

Auf diese Weise wird die interne Schaltung entweder bei Betriebsspannung der ersten oder der zweiten Spannung betrieben, wenn die Spannungsdifferenz zwischen den Spannungen einen vorgege­ benen Wert erreicht, so daß die interne Schaltung zur Zeit des normalen Gebrauchs bei einer durch die Spannungswandler­ schaltung erzeugten Spannung und zur Zeit eines Betriebstests wie eines Betriebstoleranztests oder eines be­ schleunigten Alterungstests bei einer beliebigen Spannung be­ trieben werden kann.

Weiter wird die interne Schaltung bei einer extern angelegten Spannung betrieben, wenn die Spannungsdifferenz zwischen der Betriebsspannung und der zweiten Spannung einen vorgegebenen Wert erreicht, so daß ein irrtümliches Versetzen der Halbleitereinrichtung in den Betriebstestzustand zum Zeitpunkt des normalen Gebrauchs und die Zerstörung der internen Schaltung durch eine hohe Spannung vermieden wird.

Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:

Fig. 1 ein Schaltbild, das den Aufbau einer Span­ nungswandlerschaltung in einer Halbleiter­ einrichtung nach einer ersten Ausführungs­ form zeigt,

Fig. 2 ein Blockschaltbild, das den Aufbau der Halbleitereinrichtung, die die Spannungs­ wandlerschaltung der Fig. 1 enthält, zeigt,

Fig. 3 ein Diagramm, das die Ausgangsspannungscha­ rakteristik einer Mehrzahl von Referenz­ spannungserzeugungsschaltungen zeigt, die in der Spannungswandlerschaltung der Fig. 1 enthalten sind,

Fig. 4 ein Diagramm, das eine Mehrzahl unter­ schiedlicher interner Spannungen zeigt, die durch die Spannungswandlerschaltung der Fig. 1 erzeugt werden,

Fig. 5 ein Schaltbild, das den Aufbau einer Span­ nungswandlerschaltung in einer Halbleiter­ einrichtung entsprechend einer zweiten Aus­ führungsform zeigt,

Fig. 6 ein Schaltbild, das den Aufbau einer Span­ nungswandlerschaltung in einer Halbleiter­ einrichtung entsprechend einer dritten Aus­ führungsform zeigt,

Fig. 7 ein Blockschaltbild, das den Aufbau einer Halbleitereinrichtung entsprechend einer vierten Ausführungsform zeigt,

Fig. 8 eine Darstellung, die den Schaltungsaufbau des Hauptteiles der Halbleitereinrichtung der Fig. 7 zeigt,

Fig. 9 ein Diagramm, das die Eingangs-/Ausgangs­ charakteristik einer Spannungspegeldiffe­ renznachweisschaltung nach Fig. 8 zeigt,

Fig. 10 eine Darstellung, die ein anderes Beispiel für den Aufbau der Spannungspegeldifferenz­ nachweisschaltung zeigt,

Fig. 11 ein Blockschaltbild, das den Aufbau einer Halbleitereinrichtung entsprechend einer fünften Ausführungsform zeigt,

Fig. 12 ein Blockschaltbild, das den Aufbau einer Halbleitereinrichtung entsprechend einer sechsten Ausführungsform zeigt,

Fig. 13 eine Darstellung, die den Schaltungsaufbau eines Hauptteiles der Halbleitereinrichtung der Fig. 12 zeigt,

Fig. 14 ein Blockschaltbild, das den Aufbau einer herkömmlichen Halbleitereinrichtung zeigt, die eine Spannungswandlerschaltung enthält,

Fig. 15 ein Schaltbild, das den spezielleren Aufbau der Spannungswandlerschaltung nach Fig. 14 zeigt,

Fig. 16 ein Diagramm, das die Ausgangsspannungscha­ rakteristik der Spannungswandlerschaltung der Fig. 15 zeigt,

Fig. 17 ein Blockschaltbild, das ein Beispiel für eine herkömmliche integrierte Halbleiter­ einrichtung zeigt, die eine Stromversor­ gungswandlerschaltung enthält,

Fig. 18 ein Wellen-(Impuls-)Formdiagramm zur Be­ schreibung der Beziehung zwischen der in­ ternen Spannung und der Stromversorgungs­ spannung in einer herkömmlichen integrier­ ten Halbleitereinrichtung mit einer Span­ nungswandlerschaltung,

Fig. 19 ein Schaltbild, das ein anderes Beispiel einer herkömmlichen Spannungswandlerschal­ tung zeigt.

Die Spannungswandlerschaltung 1 gemäß Fig. 1 enthält eine Mehrzahl von Referenzspannungserzeugungsschaltungen 2a, 2b, 2c, 2d. Der Schaltungsaufbau jeder der Referenzspannungser­ zeugungsschaltungen 2a bis 2d ist der gleiche wie der Schal­ tungsaufbau der in Fig. 15 gezeigten Referenzspannungserzeu­ gungsschaltung 102. Die Referenzspannungspegel Vr1 bis Vr4, die jeweils von diesen Referenzspannungserzeugungsschaltungen 2a bis 2d erzeugt werden, sind jedoch unterschiedlich. Bei­ spielsweise ist die Referenzspannung Vr1, die von der Refe­ renzspannungserzeugungsschaltung 2a geliefert wird, zu 3,3 V vorgegeben, und die Referenzspannung Vr2, die von der Refe­ renzspannungserzeugungsschaltung 2b geliefert wird, ist auf 2,8 V gesetzt. Die von der Referenzspannungserzeugungsschal­ tung 2c gelieferte Referenzspannung Vr3 ist auf 3,8 V ge­ setzt, und die von der Referenzspannungserzeugungsschaltung 2d gelieferte Referenzspannung Vr4 ist auf 5,5 V gesetzt.

Die Festlegung der Referenzspannung wird durch Veränderung der Kanallänge, der Kanalbreite oder der Schwellenspannung der p-Kanal-MOS-Transistoren 21 bis 25 bewirkt. Der Referenzspan­ nungspegel kann auch durch Veränderung der Anzahl der p- Kanal-MOS-Transistoren, die zwischen den Stromversorgungsan­ schluß 10 und den Masseanschluß 20 in Reihe geschaltet sind, verändert werden.

Die Referenzspannungen Vr1 bis Vr4 werden über eine Schalt­ einheit 5 an einen Referenzverstärker 3 angelegt. Die Schalt­ einheit 5 enthält vier n-Kanal-MOS-Transistoren 51, 52, 53 und 54. Die Referenzspannung Vr1 wird an den Knoten N7 über den Transistor 51 angelegt, und die Referenzspannung Vr2 wird über den Transistor 52 an den Knoten N7 angelegt. Die Referenzspannung Vr3 wird über den Transistor 53 an den Knoten N7 angelegt, und die Referenzspannung Vr4 wird über den Transistor 54 an den Knoten N7 angelegt. Die Schaltsignale S1 bis S4 werden jeweils an die Gates der Transistoren 51 bis 54 durch eine Schaltsteuereinheit 6 angelegt.

Der Differenzverstärker 3 hat den gleichen Aufbau wie der in Fig. 15 gezeigte Differenzverstärker 103. Jedoch ist der Kno­ ten N3 direkt mit dem Stromversorgungsanschluß 10 ohne die nach Fig. 15 zwischen dem Knoten N3 des Differenzverstärkers 3 und dem Stromversorgungsanschluß 10 geschalteten Transisto­ ren 35 und 36 verbunden. Die Transistoren 35 und 36 können zwischen den Knoten N3 und den Stromversorgungsanschluß 10 wie bei dem Differenzverstärker 103 nach Fig. 15 geschaltet sein.

Der Aufbau der Ausgangsschaltung 4 ist der gleiche wie der Aufbau der in Fig. 15 gezeigten Schalteinheit (Ausgangsschal­ tung) 104. Die Betriebsweisen des Differenzverstärkers 3 und der Ausgangsschaltung 4 sind ebenfalls dieselben wie die Betriebsweise des Differenzverstärkers 103 und der Schalteinheit 104 nach Fig. 15.

Die Schaltsteuereinheit 6 enthält Inverter 61, 62, 63 und 64 und NOR-Gatter 65, 66, 67 und 68. Ein an den Steueranschluß 60a angelegtes Steuersignal VA wird durch den Inverter 61 in­ vertiert und an jeweils einen Eingangsanschluß der beiden NOR-Gatter 67 und 68 angelegt. Das Ausgangssignal des Inver­ ters 61 wird durch den Inverter 62 weiter invertiert und an jeweils einen Eingangsanschluß der beiden NOR-Gatter 65 und 66 angelegt. Ein an den Steueranschluß 60b angelegtes Steuer­ signal VB wird durch den Inverter 63 invertiert und an den jeweils anderen Eingangsanschluß der NOR-Gatter 66 und 68 an­ gelegt. Das Ausgangssignal des Inverters 63 wird durch den Inverter 64 weiter invertiert und an den jeweils anderen Ein­ gangsanschluß der beiden NOR-Gatter 65 und 67 angelegt. Schaltsignale S1 bis S4 werden jeweils von den Ausgangsan­ schlüssen der NOR-Gatter 65 bis 68 geliefert.

Fig. 2 ist ein Blockschaltbild, das die Konfiguration der die Spannungswandlerschaltung 1 der Fig. 1 enthaltenden Halblei­ tereinrichtung 100 zeigt. Die Spannungswandlerschaltung ist mit dem Stromversorgungsanschluß 10 zur Aufnahme der extern angelegten Stromversorgungsspannung Vcc und dem Masseanschluß 20 zur Verbindung mit dem Massepotential Vss verbunden. Die Spannungswandlerschaltung 1 wird extern mit den Steuersignalen VA und VB über die Steueranschlüsse 60a und 60b versorgt. Die interne Schaltung 7 wird mit der internen Spannung Vi von der Spannungswandlerschaltung 1 versorgt. Die interne Schaltung 7 enthält beispielsweise einen DRAM.

Der Betrieb der in Fig. 1 und 2 gezeigten Spannungswandler­ schaltung 1 wird jetzt unter Bezugnahme auf die Fig. 3 und 4 beschrieben. Fig. 3 zeigt, wie die Referenzspannung Vr von der Stromversorgungsspannung Vcc abhängt, und Fig. 4 zeigt, wie die interne Spannung Vi von der Kombination der Steuersi­ gnale VA und VB abhängt. Die Spannungswandlerschaltung 1 er­ zeugt eine niedrige Referenzspannung Vr2 von 2,8 V, eine hohe Referenzspannung Vr3 von 3,8 V und eine überhöhte Referenz­ spannung Vr4 von 5,5 V für einen beschleunigten Alterungstest neben der normalerweise verwendeten Referenzspannung Vr1 von 3,3 V. Die überhöhte Referenzspannung Vr4 wird erzeugt, wenn die Stromversorgungsspannung Vcc beispielsweise 6 V beträgt oder darüberliegt.

Im normalen Betrieb wird als Kombination der Steuersignale (VA, VB) (0, 0) gewählt, wodurch nur das Schaltsignal S1, das vom NOR-Gatter 65 der Schaltsteuereinheit 6 geliefert wird, H-Pegel annimmt, so daß der Transistor 51 in der Schaltein­ heit 5 einschaltet und die Referenzspannung Vr1 an den Knoten N7 des Differenzverstärkers 3 angelegt wird. Die von der Aus­ gangsschaltung 4 gelieferte interne Spannung Vi nimmt daher den Wert 3,3 V an.

Ähnlich nimmt, wenn die Kombination der Steuersignale (VA, VB) als (0, 1), (1, 0), (1, 1) gewählt wird, die von der Aus­ gangsschaltung 4 gelieferte interne Spannung Vi die Werte 2,8 V, 3,8 V bzw. 5,5 V an.

Während eines sog. "V bump"-Tests wird nach dem Einschreiben in die einen DRAM enthaltende interne Schaltung 7 mit der inter­ nen Spannung Vi auf niedrigem Pegel aus der internen Schal­ tung 7 mit der internen Spannung Vi auf hohem Pegel ein Aus­ lesen durchgeführt, und die Betriebstoleranz wird geprüft. Zuerst wird als Kombination der Steuersignale (0, 1) gewählt, wobei die Stromversorgungsspannung Vcc von 5 V an den Strom­ versorgungsanschluß 10 zum Bewirken der Schreiboperation an­ gelegt wird. Dann wird die Kombination der Steuersignale zu (1, 0) umgeschaltet, um die Leseoperation zu bewirken.

Während des beschleunigten Alterungstests wird an die interne Schaltung 7 eine normalerweise nicht verwendete Überspannung angelegt. Zuerst wird nach dem Anlegen einer Stromversor­ gungsspannung Vcc von 6 V an den Stromversorgungsanschluß 10 die Kombination der Steuersignale als (1, 1) gewählt, so daß an die interne Schaltung 7 eine interne Spannung Vi von 5,5 V angelegt wird.

Bei der Ausführungsform gemäß Fig. 1 bilden die Schalteinheit 5 und die Schaltsteuereinheit 6 eine Auswahleinrichtung. Die Auswahleinrichtung zur Auswahl einer aus der Mehrzahl der Referenzspannungen kann nicht nur im Aufbau gemäß Fig. 1 vor­ kommen.

Fig. 5 ist das Schaltbild, das den Aufbau der Spannungswand­ lerschaltung in einer Halbleitereinrichtung nach einer zwei­ ten Ausführungsform zeigt.

Die Spannungswandlerschaltung gemäß Fig. 5 unterscheidet sich von der Spannungswandlerschaltung gemäß Fig. 1, wie im folgen­ den angegeben. Bei der Spannungswandlerschaltung gemäß Fig. 5 werden anstelle des Vorsehens einer Mehrzahl von Referenz­ spannungserzeugungsschaltungen über die Schalteinheit 5a an den Differenzverstärker 3 wahlweise eine von einer Referenz­ spannungserzeugungsschaltung 2 gelieferte Referenzspannung Vr1 oder eine an den externen Anschluß 20a angelegte externe Referenzschaltung Vext angelegt.

Die Schalteinheit 5a enthält n-Kanal-MOS-Transistoren 55 und 56. Die durch die Referenzspannungserzeugungsschaltung 2 ge­ lieferte Referenzspannung Vr1 wird an den Knoten N7 des Dif­ ferenzverstärkers 3 über den Transistor 55 angelegt. Die an den externen Anschluß 20a extern angelegte externe Referenz­ spannung Vext wird über den Transistor 5 auf den Knoten N7 des Differenzverstärkers 3 geliefert.

Die Schaltsteuereinheit 6a enthält Inverter 69 und 70. Das extern an den Steueranschluß 60c angelegte Steuersignal Vc wird durch den Inverter 69 invertiert und an das Gate des Transistors 55 angelegt. Das Ausgangssignal des Inverters 69 wird durch den Inverter 70 weiter invertiert und an das Gate des Transistors 56 angelegt.

Während des normalen Betriebs wird das Steuersignal Vc auf "0" gesetzt. Als Ergebnis dessen schaltet der Transistor 55 ein und die von der Referenzspannungserzeugungsschaltung 2 gelieferte Referenzspannung Vr1 wird an den Differenzverstär­ ker 3 angelegt.

Während eines "V bump"-Tests oder eines beschleunigten Alte­ rungstests wird das Steuersignal Vc auf "1" gesetzt. Als Er­ gebnis dessen schaltet der Transistor 56 ein, und die externe Referenzspannung Vext, die an den externen Anschluß 20a ange­ legt ist, wird an den Differenzverstärker 3 angelegt. Damit wird es möglich, den erwähnten "V bump"-Test oder den be­ schleunigten Alterungstest unter Bereitstellung der externen Referenzspannung Vext als Spannung auf unterschiedlichem Pe­ gel durchzuführen.

Fig. 6 ist ein Schaltbild, das den Aufbau einer in einer Halbleitereinrichtung enthaltenen Spannungswandlerschaltung gemäß einer dritten Ausführungsform zeigt.

Die Spannungswandlerschaltung gemäß Fig. 6 unterscheidet sich von der Spannungswandlerschaltung gemäß Fig. 1, wie im folgen­ den beschrieben. Bei der Spannungswandlerschaltung gemäß Fig. 6 wird, statt eine Mehrzahl von Referenzspannungserzeugungs­ schaltungen vorzusehen, eine Referenzspannungserzeugungs­ schaltung 2e vorgesehen. In der Referenzspannungserzeugungs­ schaltung 2e ist der Drainanschluß des Transistors 23 nicht mit dem Masseanschluß 20, sondern mit dem Knoten N8 verbunden. p-Ka­ nal-MOS-Transistoren 26 und 27 sind über den Knoten N9 zwi­ schen dem Knoten N8 und dem Masseanschluß 20 in Reihe ge­ schaltet.

Die Schalteinheit 5b enthält n-Kanal-MOS-Transistoren 57 und 58. Der Transistor 57 ist zwischen den Knoten N9 der Refe­ renzspannungserzeugungsschaltung 2e und den Masseanschluß 20 geschaltet, und der Transistor 58 ist zwischen den Knoten N8 der Referenzspannungserzeugungsschaltung 2e und den Massean­ schluß 20 geschaltet.

Die Schaltsteuereinheit 6b enthält Puffer 71 und 72. Das an den Steueranschluß 60d angelegte Steuersignal VD wird an das Gate des Transistors 57 in der Schalteinheit 5b über den Puf­ fer 71 angelegt. Das an den Steueranschluß 60e angelegte Steuersignal Ve wird an das Gate des Transistors 58 in der Schalteinheit 5b über dem Puffer 72 angelegt.

Wenn das Steuersignal VE auf "1" gesetzt wird, schaltet der Transistor 58 ein, und der Knoten N8 nimmt Massepotential an. Damit wird die von der Referenzspannungserzeugungsschaltung 2e gelieferte Referenzspannung Vr 3,3 V. Wenn das Steuersi­ gnal VD auf "1" gesetzt wird und das Steuersignal VE auf "0" gesetzt wird, schaltet der Transistor 57 ein, und der Knoten N9 wird auf Massepotential gelegt. Damit wird die von der Re­ ferenzspannungserzeugungsschaltung 2e gelieferte Referenz­ spannung Vr 3,8 V. Wenn beide Steuersignale VD und VE auf "0" gesetzt werden, schalten beide Transistoren 57 und 58 aus. Die von der Referenzspannungserzeugungsschaltung 2e gelie­ ferte Referenzspannung Vr wird 5,5 V.

Bei der Ausführungsform gemäß Fig. 6 kann die Art der Refe­ renzspannung durch Veränderung der Anzahl der zwischen den Knoten N8 in der Referenzspannungserzeugungsschaltung 2e und den Masseanschluß 20 geschalteten Transistoren beliebig ein­ gestellt werden.

Wie oben für die erste, zweite und dritte Ausführungsform festgestellt, wird an die interne Schaltung 7 über die Schalteinheiten 5, 5a und 5b und den Differenzverstärker 3 und die Ausgangsschaltung 4 an die interne Schaltung 7 eine Mehrzahl von Referenzspannungen unterschiedlichen Pegels ge­ liefert, so daß es möglich wird, an die interne Schaltung 7 eine interne Spannung Vi unter den gleichen Bedingungen für normalen Gebrauch und für die Zeit eines Tests anzulegen.

Bei der oben beschriebenen Ausführungsform ist es möglich, beliebig eine Referenzspannung auf höherem Pegel oder eine Referenzspannung auf niedrigerem Pegel als die Referenzspan­ nung während des normalen Betriebs zu erzeugen.

Bei den Ausführungsformen gemäß den Fig. 1 und 6 ist es von Vorteil, daß die internen Spannungen Vi auf unterschiedlichem Pegel intern erzeugt werden können, auch wenn Stromversor­ gungsspannungen Vcc auf dem gleichen Pegel extern geliefert werden.

Andererseits ist es bei der Ausführungsform gemäß Fig. 5, bei der es notwendig ist, Referenzspannungen Vext auf unter­ schiedlichem Pegel extern bereitzustellen, von Vorteil, daß die Schaltungskonfiguration vereinfacht wird.

Obgleich bei den oben beschriebenen Ausführungsformen der Fall beschrieben wurde, daß die interne Schaltung 7 ein DRAM ist, muß die interne Schaltung 7 nicht unbedingt ein DRAM sein, sie kann auch eine andere Halbleitereinrichtung oder eine noch andere Schaltung sein.

Fig. 7 ist ein Blockschaltbild, das den Aufbau einer Halblei­ tereinrichtung nach einer vierten Ausführungsform zeigt.

Die Halbleitereinrichtung 100 der Fig. 7 enthält einen ersten Stromversorgungsanschluß 10 zum Anlegen einer ersten Strom­ versorgungsspannung Vcc1, einen zweiten Stromversorgungsan­ schluß 20 zum Anlegen einer zweiten Stromversorgungsspannung Vcc2 und einen Masseanschluß 30 zum Anlegen eines Massepo­ tential Vss. Die Halbleitereinrichtung 100 enthält ebenso wie die herkömmliche Halbleitereinrichtung gemäß Fig. 14 einen Adreßanschluß 40, einen Datenanschluß 50 und einen Steueran­ schluß 60.

Die Halbleitereinrichtung 100 enthält eine Spannungswandler­ schaltung 101, eine interne Schaltung 105 und eine Eingangs-/Aus­ gangsschaltung 106 und weiter eine Spannungspegeldiffe­ renznachweisschaltung 107 und eine Schalteinheit 108. Die Spannungswandlerschaltung 101, die interne Schaltung und die Ein-/Ausgangsschaltung 106 sind dieselben wie die Spannungs­ wandlerschaltung 101, die interne Schaltung 105 und die Ein-/Aus­ gangsschaltung 106 nach Fig. 15.

Die erste Stromversorgungsspannung Vcc1 vom ersten Stromver­ sorgungsanschluß 10 wird an die Referenzspannungserzeugungs­ schaltung 102, einen Differenzverstärker 103 und eine Schalteinheit 104, die in der Spannungswandlerschaltung 101 enthalten sind, und auch an die Spannungspegelnachweisschal­ tung 107 angelegt. Die zweite Stromversorgungsspannung Vcc2 vom zweiten Stromversorgungsanschluß 20 wird an die Ein-/Aus­ gangsschaltung 106 und die Spannungspegeldifferenznach­ weisschaltung 107 angelegt.

Während des normalen Gebrauchs ist die zweite Stromversor­ gungsspannung Vcc2 dieselbe wie die erste Stromversorgungs­ spannung Vcc1. Während des normalen Gebrauchs werden die erste Stromversorgungsspannung Vcc1 und die zweite Stromver­ sorgungsspannung Vcc2 zum Beispiel auf 5 V gesetzt. In die­ sem Falle wird die Schalteinheit 5 auf die Seite des Knotens N4 geschaltet. Dementsprechend wird die interne Schaltung 105 mit der internen Spannung Vi (zum Beispiel 3,5 V) versorgt, die durch die Spannungswandlerschaltung 101 erzeugt wurde.

Die Spannungspegeldifferenznachweisschaltung 107 schaltet die Schalteinheit 105 auf die Seite des zweiten Stromversorgungs­ anschlusses 20, wenn die erste und die zweite Stromversor­ gungsspannung Vcc1 und Vcc2 die folgende Bedingung erfül­ len.

Vcc1 < Vcc2 + α (1)

worin α eine Konstante ist, hier beispielsweise 1 V, die be­ liebig gewählt werden kann.

Bei einem Betriebstoleranztest wird die zweite Stromversor­ gungsspannung Vcc2 auf eine niedrige oder hohe Testspannung gesetzt, so daß die Bedingung der Gleichung (1) erfüllt ist. Bei einem beschleunigten Alterungstest wird analog die zweite Stromversorgungsspannung Vcc2 auf einen erhöhten Wert ge­ setzt, so daß die Bedingung nach Gleichung (1) erfüllt ist. In diesen Fällen wird die zweite Stromversorgungsspannung Vcc2, die über den zweiten Stromversorgungsanschluß 20 geliefert wird, direkt an die interne Schaltung 105 angelegt.

Fig. 8 ist eine Darstellung, die den Schaltungsaufbau des Hauptteiles der Halbleitereinrichtung 100 gemäß Fig. 7 zeigt.

Der Aufbau und die Wirkungsweise der Referenzspannungserzeu­ gungsschaltung 102, des Differenzverstärkers 103 und der Schalteinheit 104 sind dieselben wie Aufbau und Betriebsweise der Referenzspannungserzeugungsschaltung 102 des Differenz­ verstärkers 103 und der Schalteinheit 104 nach Fig. 15. Der Knoten N3 ist jedoch direkt, ohne die in Fig. 15 gezeigten Transistoren 35 und 36, die zwischen den Knoten N3 des Diffe­ renzverstärkers 103 und den ersten Stromversorgungsanschluß 10 geschaltet sind, mit dem Stromversorgungsanschluß 10 ver­ bunden. Die Transistoren 35 und 36 können, wie beim Diffe­ renzverstärker 103 nach Fig. 15, zwischen den Knoten N3 und den ersten Stromversorgungsanschluß 10 geschaltet sein.

Die Spannungsdifferenznachweisschaltung 107 enthält einen er­ sten Inverter, der einen p-Kanal-MOS-Transistor 71 und einen n-Kanal-MOS-Transistor 72 enthält, und einen zweiten Inver­ ter, der einen p-Kanal-MOS-Transistor 73 und einen n-Kanal- MOS-Transistor 74 enthält. Der Transistor 71 ist zwischen den ersten Stromversorgungsanschluß 10 und den Knoten N6 geschal­ tet, und der Transistor 72 ist zwischen den Knoten N6 und den Masseanschluß 30 geschaltet. Die Gates der Transistoren 71 und 72 sind mit dem zweiten Stromversorgungsanschluß 20 ver­ bunden. Der Transistor 73 ist zwischen den ersten Stromver­ sorgungsanschluß 10 und den Knoten N7 geschaltet, und der Transistor 74 ist zwischen den Knoten N7 und den Massean­ schluß 30 geschaltet. Die Gates der Transistoren 73 und 74 sind mit dem Knoten N6 verbunden.

Die Schalteinheit 108 enthält p-Kanal-MOS-Transistoren 81 und 82. Der Transistor 81 ist zwischen den Knoten N4 der Schalteinheit 104 und die interne Schaltung 105 geschaltet. Der Transistor 82 ist zwischen den zweiten Stromversorgungs­ anschluß 20 und die interne Schaltung 105 geschaltet. Das Gate des Transistors 81 ist mit dem Knoten N6 der Spannungs­ differenznachweisschaltung 107 verbunden, und das Gate des Transistors 82 ist mit dem Knoten N7 der Spannungsdifferenz­ nachweisschaltung 107 verbunden. An den Knoten N6 ist eine Steuerspannung V1 angelegt, und an den Knoten N7 ist eine Steuerspannung V2 angelegt.

Der Betrieb der Schaltung gemäß Fig. 8 wird unter Bezugnahme auf das Spannungsimpulsdiagramm der Fig. 9 beschrieben.

Hier wird angenommen, daß die erste Stromversorgungsspannung Vcc1 konstant 5 V beträgt. Wenn die zweite Stromversorgungs­ spannung Vcc2 größer als 5 V ist, so schaltet in der Span­ nungsdifferenznachweisschaltung 107 der Transistor 72 ein und der Transistor 71 aus, so daß die Steuerspannung V1 des Kno­ tens N6 L-Pegel (etwa 0 V) annimmt. Im Ergebnis dessen schal­ tet der Transistor 73 ein und der Transistor 74 aus, so daß die Steuerspannung V2 des Knotens N7 H-Pegel (etwa 5 V) an­ nimmt. Im Ergebnis dessen schaltet der Transistor 81 in der Schalteinheit 108 ein, und der Transistor 82 schaltet aus. Demnach wird die interne Spannung Vi an die interne Schaltung 105 angelegt.

Wenn die zweite Stromversorgungsspannung Vcc2 4 V oder klei­ ner ist, so ist die Beziehung nach Gleichung (1) erfüllt. In diesem Falle schalten der Transistor 71 in der Spannungsdif­ ferenznachweisschaltung 107 ein und der Transistor 72 aus, so daß die Steuerspannung V1 am Knoten N6 H-Pegel (etwa 5 V) an­ nimmt. Der Transistor 74 schaltet ein, und der Transistor 73 schaltet aus, so daß die Steuerspannung V2 des Knotens N7 L- Pegel (etwa 0 V) annimmt. Im Ergebnis dessen schaltet der Transistor 81 in der Schalteinheit 108 ein, und der Transi­ stor 82 schaltet aus. Dementsprechend wird eine zweite Strom­ versorgungsspannung Vcc2 vom zweiten Stromversorgungsan­ schluß 20 an die interne Schaltung 105 angelegt.

Die in Fig. 9 gezeigte Charakteristik kann durch angemessene Auswahl der Gatelängen und der Gatebreiten der Transistoren 71 bis 74 erhalten werden, die den ersten und den zweiten In­ verter der Spannungspegeldifferenznachweisschaltung 107 bil­ den, wobei die Schwellenspannung der Invertercharakteristik op­ timiert wird.

Wenn es beabsichtigt ist, an die interne Schaltung 105 eine höhere Spannung (zum Beispiel 7 V) als die Spannung (5 V) zum Zeitpunkt des normalen Betriebes anzulegen, so wird die erste Stromversorgungsspannung Vcc1 auf einen noch höheren Wert (z. B. 9 V) gesetzt, und die zweite Stromversorgungsspannung Vcc2 wird auf einen vorgegebenen Wert (7 V) gesetzt. In die­ sem Fall ist die Bedingung der Gleichung (1) erfüllt, so daß die interne Schaltung 105 mit der zweiten Stromversorgungs­ spannung Vcc2 versorgt wird.

Der Wert α in Gleichung (1) ist durch das Verhältnis der Grö­ ßen des n-Kanal-MOS-Transistors und des p-Kanal-MOS-Transi­ stors in der Spannungspegeldifferenznachweisschaltung 107 be­ stimmt. Wenn die Größe des n-Kanal-MOS-Transistors erhöht wird, wird der Wert von α größer.

Fig. 10 ist ein Schaltbild, das ein anderes Beispiel für den Aufbau der Spannungspegeldifferenznachweisschaltung 107 zeigt.

Die Spannungspegeldifferenznachweisschaltung der Fig. 10 ent­ hält einen n-Kanal-MOS-Transistor 75, einen Widerstand 76, einen Differenzverstärker 77 und Inverter 78 und 79. Der Transistor 75 enthält eine Diodenverbindung zwischen dem er­ sten Stromversorgungsanschluß 10 und dem Knoten N8. Der Wi­ derstand 76 ist zwischen den Knoten N8 und den Masseanschluß 30 geschaltet. Der Differenzverstärker 77 enthält p-Kanal- MOS-Transistoren 171 und 172 und n-Kanal-MOS-Transistoren 173 und 174. Der Verbindungspunkt der Transistoren 171 und 172. ist mit dem ersten Stromversorgungsanschluß 10 verbunden. Der Verbindungspunkt der Transistoren 173 und 174 ist mit dem Masseanschluß 30 verbunden. Das Gate des Transistors 171 ist mit dem Knoten N8 und das Gate des Transistors 172 ist mit dem zweiten Stromversorgungsanschluß 20 verbunden. Der Knoten N9, der der Verbindungspunkt der Transistoren 171 und 173 ist, ist mit dem Eingangsanschluß des Inverters 78 verbunden. Der Ausgangsanschluß des Inverters 78 ist mit dem Eingangsan­ schluß des Inverters 79 verbunden. Eine Steuerspannung V1 wird vom Ausgangsanschluß des Inverters 78 geliefert, und eine Steuerspannung V2 wird vom Ausgangsanschluß des Inver­ ters 79 geliefert.

Das Potential des Knotens N8 wird das erste Stromversorgungs­ potential Vcc1-α, wobei, wenn die Schwellenspannung des n- Kanal-MOS-Transistors 75, der die Diodenverbindung enthält, auf 1 V gesetzt wird, α gleich 1 V wird. Wenn die erste und die zweite Stromversorgungsspannung Vcc1 und Vcc2 die Be­ dingung der Gleichung (1) erfüllen, so wird der Wert des durch den Transistor 171 fließenden Stromes kleiner als der Wert des durch den Transistor 172 fließenden Stromes. Dement­ sprechend wird das Potential am Knoten N9 verringert, so daß die vom Inverter 78 gelieferte Steuerspannung V1 H-Pegel an­ nimmt und die vom Inverter 79 gelieferte Steuerspannung V2 L- Pegel annimmt.

Wenn die erste und die zweite Stromversorgungsspannung Vcc1 und Vcc2 nicht die Bedingung der Gleichung (1) erfüllen, so nimmt andererseits die Steuerspannung V1 L-Pegel an, und die Steuerspannung V2 nimmt H-Pegel an.

Die Eingangs-/Ausgangs-Charakteristik der Spannungspegeldif­ ferenznachweisschaltung gemäß Fig. 10 ähnelt damit der Ein­ gangs-/Ausgangs-Charakteristik gemäß Fig. 9.

Fig. 11 ist ein Blockschaltbild, das den Aufbau einer Halb­ leitereinrichtung gemäß einer fünften Ausführungsform zeigt.

Die Halbleitereinrichtung 100 nach Fig. 11 unterscheidet sich von der Halbleitereinrichtung 100 nach Fig. 7 darin, daß die Schalteinheit 108 zwischen der Referenzspannungserzeugungs­ schaltung 102 und dem Differenzverstärker 103 angeordnet ist. In der Halbleitereinrichtung 100 gemäß Fig. 11 ist die Schalteinheit 108 auf die Seite des Knotens N2 der Referenzspannungserzeugungsschaltung 102 im Normalbetrieb geschaltet. Wenn die Bedingung der Gleichung (1) erfüllt ist, so ist die Schalteinheit 108 auf die Seite des zweiten Stromversorgungs­ anschlusses 20 geschaltet. In diesem Falle wird die interne Schaltung 105 bei der zweiten Stromversorgungsspannung Vcc2 betrieben, die extern über den Differenzverstärker 103 und die Schalteinheit 104 angelegt ist.

Dementsprechend können, wenn die zweite Stromversorgungsspan­ nung Vcc2 unter Einhaltung der Bedingung der Gleichung (1) geändert wird, ein Betriebstoleranztest und ein beschleunig­ ter Alterungstest auf die gleiche Weise ausgeführt werden, wie bei der Halbleitereinrichtung 100 gemäß Fig. 7.

Fig. 12 ist ein Blockschaltbild, das den Aufbau einer Halb­ leitereinrichtung entsprechend einer sechsten Ausführungsform zeigt. Fig. 13 ist eine Darstellung, die den Schaltungsaufbau des Hauptteiles der Halbleitereinrichtung 100 der Fig. 12 zeigt.

Die Halbleitereinrichtung 100 der Fig. 12 unterscheidet sich von der Halbleitereinrichtung 100 gemäß Fig. 7 darin, daß die Schalteinheit 108 mit dem ersten Stromversorgungsanschluß 10 verbunden ist. In der Halbleitereinrichtung 100 der Fig. 12 wird, wenn die erste und die zweite Stromversorgungsspannung Vcc1 und Vcc2 die Bedingung der Gleichung (1) erfüllen, die erste Stromversorgungsspannung Vcc1 an die interne Schaltung 105 angelegt.

Beispielsweise wird, wenn es beabsichtigt ist, an die interne Schaltung 105 eine hohe Spannung von 7 V anzulegen, die erste Stromversorgungsspannung Vcc1 als 7 V gesetzt, und die zweite Stromversorgungsspannung Vcc2 wird auf 5 V gesetzt. Wenn es beabsichtigt ist, eine niedrige Spannung von 3,5 V an die interne Schaltung 105 anzulegen, so wird die erste Strom­ versorgungsspannung Vcc1 auf 3,5 V gesetzt, und die zweite Stromversorgungsspannung Vcc2 wird beispielsweise auf 0 V gesetzt.

Auf diese Weise ist es bei der Halbleitereinrichtung 100 gemäß Fig. 12 möglich, die interne Schaltung 105 direkt mit der ex­ tern angelegten ersten Stromversorgungsspannung Vcc1 nur dann zu betreiben, wenn die Bedingung der Gleichung (1) er­ füllt ist.

In Fig. 13 sind der Aufbau und die Betriebsweise der Refe­ renzspannungserzeugungsschaltung 102, des Differenzverstär­ kers 103, der Schalteinheit 104 und der Spannungspegeldiffe­ renznachweisschaltung 107 jeweils dieselben wie Aufbau und Betriebsweise der Referenzspannungserzeugungsschaltung 102, des Differenzverstärkers 103, der Schalteinheit 104 und der Spannungspegeldifferenznachweisschaltung 107 gemäß Fig. 1. Die Schalteinheit 108 enthält p-Kanal-MOS-Transistoren 83 und 84. Der Transistor 83 ist zwischen den Knoten N5 des Differenz­ verstärkers 103 und das Gate des Transistors 41 der Schalteinheit 104 geschaltet. Der Transistor 84 ist zwischen das Gate des Transistors 41 und den Masseanschluß 30 der Schalteinheit 104 geschaltet. Das Gate des Transistors 83 ist mit dem Knoten N7 der Spannungspegeldifferenznachweisschal­ tung 107 verbunden, und das Gate des Transistors 84 ist mit dem Knoten N6 verbunden.

Wenn die erste und die zweite Stromversorgungsspannung Vcc1 und Vcc2 die Bedingung der Gleichung (1) erfüllen, nimmt die Steuerspannung V1 L-Pegel an, und die Steuerspannung Vcc 2 nimmt H-Pegel an. Der Transistor 84 schaltet ein, und der Transistor 83 schaltet aus, so daß die Spannung des Gates des Transistors 41 auf Massepotential Vss gesetzt ist und der Transistor 41 einschaltet. Die interne Schaltung 105 wird da­ her mit der ersten Stromversorgungsspannung Vcc1 versorgt.

Wenn die erste und die zweite Stromversorgungsspannung Vcc1 und Vcc2 nicht die Bedingung der Gleichung (1) erfüllen, nimmt die Steuerspannung V1 H-Pegel an, und die Steuerspan­ nung V2 nimmt L-Pegel an. Der Transistor 83 schaltet ein, und der Transistor 84 schaltet aus, so daß die interne Schaltung 105 mit der internen Spannung Vi versorgt wird.

In der Ausführungsform gemäß Fig. 13 kann der Vorteil erreicht werden, daß allgemein ein groß dimensionierter Transistor 41 sowohl für den Normalbetrieb als auch für die Zeit eines Tests verwendet werden kann.

Bei der oben erwähnten vierten, fünften und sechsten Ausfüh­ rungsform kann durch Verändern der ersten Stromversorgungs­ spannung Vcc1 oder der zweiten Stromversorgungsspannung Vcc1 nach den Bedingungen der Gleichung 1 eine beliebige Span­ nung an die interne Schaltung 105 angelegt werden.

Analog kann die interne Schaltung 105 mit der ersten, Strom­ versorgungsspannung Vcc1 oder der zweiten Stromversorgungs­ spannung Vcc2 durch Veränderung der ersten Stromversorgungs­ spannung Vcc1 oder der zweiten Stromversorgungsspannung Vcc1, wobei die Bedingung Vcc2 < Vcc1 + α gilt, betrieben wer­ den.

Bei der oben beschriebenen Ausführungsform wurden ein Adreß­ signal AD, Daten DQ und ein Steuersignal CNT durch eine ex­ tern angelegte Stromversorgungsspannung angesteuert, es ist aber auch ein Aufbau möglich, dem ein Adreßsignal AD und ein Steuersignal CNT durch eine interne Spannung Vi angesteuert werden.

Weiterhin ist, obwohl der Fall beschrieben wurde, daß die in­ terne Schaltung 105 ein Speicher ist, die interne Schaltung 105 darauf nicht beschränkt und kann auch eine andere Schal­ tung sein.

Claims (21)

1. Halbleitereinrichtung mit einer Spannungswandlerschaltung zum Umwandeln einer extern angelegten Betriebsspannung (Vcc; Vcc1) in eine vorbestimmte Spannung (Vi), insbesondere einer Speichereinrichtung, mit
einer Einrichtung (2, 2a-2d; 102) zur Erzeugung einer Mehrzahl von Referenzspannungen (Vr1-Vr4, Vext; Vr, Vcc2) mit einem Eingang (10), an den die Betriebsspannung (Vcc; Vcc1) angelegt ist, und Ausgängen (N2, 20, 20a), an denen eine Mehrzahl von Referenzspannungen (Vr1-Vr4, Vext; Vr, Vcc2) ausgegeben wird, einer Ausgabeeinrichtung (3, 4; 103, 104) zum Ausgeben der vor­ bestimmten Spannung (Vi) als Normalversorgungsspannung bezie­ hungsweise Testspannung mit einem ersten Eingang (10), an den die Betriebsspannung (Vcc; Vcc1) angelegt ist, einem zweiten Eingang (N7), der mit einem der Ausgänge (N2, 20, 20a) der Referenzspan­ nungserzeugungseinrichtung verbindbar ist, und einem Ausgang (N4), an dem die durch den Pegel der an den zweiten Eingang (N7) angelegten Spannung (Vr) vorbestimmte Spannung (Vi) ausgegeben wird, und
einer Auswahleinrichtung (5, 6; 5a, 6a; 107, 108) zur Auswahl des Pegels, der an den zweiten Eingang (N7) der Ausgabeeinrichtung (3, 4; 103, 104) angelegt wird, die Eingänge, die jeweils mit den Ausgängen (N2, 20, 20a) der Referenzspannungserzeugungseinrichtung verbunden sind, und einen Ausgang, der mit dem zweiten Eingang (N7) der Ausgabeeinrichtung (3, 4; 103, 104) verbunden ist, aufweist, und die durch Verbinden eines ihrer Eingänge mit ihrem Ausgang den Pegel der Spannung (Vr) am zweiten Eingang (N7) der Ausgabeeinrichtung (3, 4; 103, 104) auswählt. (Fig. 1, Fig. 5, Fig. 11).

2. Halbleitereinrichtung mit einer Spannungswandlerschaltung zum Umwandeln einer extern angelegten Betriebsspannung (Vcc) in eine vorbestimmte Spannung (Vi), insbesondere einer Speichereinrich­ tung, mit
einer Einrichtung (2e) zur Erzeugung einer Referenzspannung (Vr) mit einem Eingang (10), an den die Betriebsspannung (Vcc) ange­ legt ist, und einem Ausgang (N2), an dem eine Referenzspannung (Vr) ausgegeben wird, und
einer Ausgabeeinrichtung (3, 4) zum Ausgeben der vorbestimmten Spannung (Vi) als Normalversorgungsspannung beziehungsweise Testspannung mit einem ersten Eingang (10), an den die Betriebs­ spannung (Vcc) angelegt ist, einem zweiten Eingang, der mit dem Ausgang (N2) der Referenzspannungserzeugungseinrichtung verbunden ist, und einem Ausgang (N4), an dem die durch den Pegel der an den zweiten Eingang angelegten Spannung (Vr) vorbestimmte Span­ nung (Vi) ausgegeben wird,
wobei der Pegel der an dem Ausgang (N2) der Referenzspannungser­ zeugungseinrichtung (2e) ausgegebenen Referenzspannung (Vr) aus­ wählbar ist, und
die Spannungswandlerschaltung (1) weiter eine Auswahleinrichtung (5b, 6b) zur Auswahl des Pegels der Referenzspannung mit einem Ausgang, der mit einem zweiten Eingang (N8, N9) der Referenz­ spannungserzeugungseinrichtung (2e) verbunden ist, aufweist, die durch Ausgabe eines Signals an den zweiten Eingang der Referenz­ spannungserzeugungseinrichtung den Pegel der von der Referenz­ spannungserzeugungseinrichtung (2e) ausgegebenen Referenzspannung (Vr) auswählt. (Fig. 6).

3. Halbleitereinrichtung mit einer Spannungswandlerschaltung zum Umwandeln einer extern angelegten Betriebsspannung in eine vor­ bestimmte Spannung, insbesondere einer Speichereinrichtung, mit einer Einrichtung (102) zur Erzeugung einer Referenzspannung mit einem Eingang, an den die Betriebsspannung (Vcc1) angelegt ist,
und einem Ausgang (N2), an dem eine Referenzspannung (Vr) ausge­ geben wird,
einer Ausgabeeinrichtung (103, 104) zum Ausgeben der vorbestimm­ ten Spannung (Vi) mit einem ersten Eingang, an dem die Betriebs­ spannung (Vcc1) anliegt, einem zweiten Eingang, an dem die Refe­ renzspannung anliegt, und einem Ausgang, an dem die durch die Referenzspannung (Vr) vorbestimmte Spannung (Vi) ausgegeben wird, und
einer Auswahleinrichtung (107, 108) zur Auswahl einer Spannung, die an einem ersten Eingang die Betriebsspannung (Vcc1) und an einem zweiten Eingang eine zweite Spannung (Vcc2) empfängt, die eine Differenz zwischen der Betriebsspannung und der zweiten Spannung (Vcc1, Vcc2) erkennt, die an einem dritten Eingang die vorbestimmte Spannung (Vi) empfängt, und die in Antwort auf die Differenz, die vorbestimmte Spannung (Vi), die Betriebsspannung oder die zweite Spannung (Vcc1, Vcc2) an einem Ausgang als Nor­ malversorgungsspannung beziehungsweise Testspannung ausgibt. (Fig. 8, Fig. 12, Fig. 13).

4. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Referenzspannungserzeugungseinrichtung eine Mehrzahl von Schaltungen (2a bis 2d), an die jeweils an einem Eingang die Betriebsspannung angelegt ist, zur jeweiligen Erzeugung einer aus der Mehrzahl der Referenzspannungen aufweist.

5. Halbleitereinrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Auswahleinrichtung eine von Schalteinrichtungen (51 bis 54) aufweist, die jeweils mit einem der Eingänge und dem Ausgang der Auswahleinrichtung verbunden sind, und
daß jeweils eine entsprechende der Mehrzahl von Schalteinrichtun­ gen (51 bis 54) im Ansprechen auf ein Steuersignal eingeschaltet wird.

6. Halbleitereinrichtung nach Anspruch 5, gekennzeichnet durch eine Dekodiereinrichtung (6) zum Dekodieren des Steuersignales und zum Anlegen des dekodierten Steuersignales an die Mehrzahl der Schalteinrichtungen (51 bis 54).

7. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Referenzspannungserzeugungseinrichtung eine Schaltung (2; 102), an die an einem Eingang die Betriebsspannung angelegt ist, zur Erzeugung einer ersten Referenzspannung (Vr) und einen exter­ nen Anschluß (20a; 20), an den eine externe Spannung (Vext; Vcc2) angelegt ist, zum Anlegen der externen Spannung als zweiter Refe­ renzspannung an die Auswahleinrichtung (5a; 107, 108) aufweist.

8. Halbleitereinrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die Auswahleinrichtung eine Schalteinrichtung (55, 56; 108) aufweist, die im Ansprechen auf ein Steuersignal wahlweise entwe­ der eines der Ausgangssignale (Vr; Vext, Vcc2) der Schaltung (2; 102) oder des externen Anschlusses (20a; 20) an die Ausgabeein­ richtung (3, 4; 103, 104) anlegt.

9. Halbleitereinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Referenzspannungserzeugungseinrichtung eine Schaltung (2e), die den ersten Eingang aufweist und an die an dem ersten Eingang die Betriebsspannung angelegt ist, zur Erzeugung einer Referenzspannung und
eine Spannungsverschiebungseinrichtung (26, 27), die den zweiten Eingang aufweist, zum Verschieben des Pegels einer an die Schal­ tung (2e) anzulegenden Versorgungsspannung aufweist, und
daß die Auswahleinrichtung eine Steuereinrichtung (57, 58) auf­ weist, die im Ansprechen auf ein Steuersignal die Verschiebung des Pegels durch die Spannungsverschiebungseinrichtung (26, 27) durch Ausgabe des Signals an den zweiten Eingang steuert.

10. Halbleitereinrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die Spannungsverschiebungseinrichtung (26, 27) eine Mehrzahl von Spannungsabsenkungseinrichtungen zum Absenken der Versorgungs­ spannung aufweist, die über eine Mehrzahl von Knoten (N8, N9), die mit dem zweiten Eingang verbunden sind, in Reihe zwischen die Schaltung (2e) und die Versorgungsspannung geschaltet sind, und daß die Steuereinrichtung eine Mehrzahl von Schalteinrichtungen (57, 58) enthält, die über den zweiten Eingang jeweils zwischen die Mehrzahl von Knoten (N8, N9) und die Versorgungsspannung geschaltet sind, wobei jeweils eine der Mehrzahl von Schaltein­ richtungen (57, 58) im Ansprechen auf das Steuersignal eingeschal­ tet wird.

11. Halbleitereinrichtung nach Anspruch 7 oder 8, dadurch gekennzeichnet,
daß die Auswahleinrichtung eine Nachweiseinrichtung (107), an die die Betriebsspannung (Vcc1) und die externe Spannung (Vcc2) ange­ legt sind, zum Nachweis dessen, daß die Spannungsdifferenz zwi­ schen der Betriebsspannung und der externen Spannung einen vor­ gegebenen Wert erreicht hat, und
eine Schalteinrichtung (108), die das Ausgangssignal der Nachweis­ einrichtung (107) als Steuersignal zur Auswahl nutzt, aufweist.

12. Halbleitereinrichtung nach Anspruch 11, dadurch gekennzeichnet, daß die Schalteinrichtung (108) wahlweise entweder die Referenz­ spannung von der Referenzspannungserzeugungseinrichtung (102) oder die zweite Spannung im Ansprechen auf das Ausgangssignal der Nach­ weiseinrichtung (107) an die Ausgabeeinrichtung (103, 104) liefert.

13. Halbleitereinrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Auswahleinrichtung eine Nachweiseinrichtung (107), die den ersten und den zweiten Eingang aufweist, zum Nachweis dessen, daß die Spannungsdifferenz zwischen der Betriebsspannung und zweiten Spannung einen vorgegebenen Wert erreicht hat, und eine Schalteinrichtung (108) zum Ausgeben der Betriebsspannung oder der zweiten Spannung anstelle der vorbestimmten Spannung an dem Ausgang, wenn die Nachweiseinrichtung (107) die vorgegebene Spannungsdifferenz nachweist, aufweist.

14. Halbleitereinrichtung nach Anspruch 13, dadurch gekennzeichnet, daß die Schalteinrichtung (108) in Reaktion auf ein Ausgangssignal der Nachweiseinrichtung (107) entweder die vorbestimmte Spannung (Vi) von der Ausgabeeinrichtung (103, 104) oder die zweite Span­ nung an eine interne Schaltung (105) liefert.

15. Halbleitereinrichtung nach Anspruch 13, dadurch gekennzeichnet, daß die Schalteinrichtung (108) selektiv entweder die vorbestimmte Spannung oder die Betriebsspannung im Ansprechen auf ein Ausgangs­ signal der Nachweiseinrichtung an eine interne Schaltungseinrich­ tung (105) liefert.

16. Halbleitereinrichtung nach einem der Ansprüche 11 bis 15, dadurch gekennzeichnet,
daß die Nachweiseinrichtung (107) einen Ausgangsknoten (N6) zum Liefern eines das Resultat des Nach­ weises repräsentierenden Ausgangssignals,
einen Feldeffekttransistor eines ersten Kanalleitungstyps (71) der zwischen die Betriebsspannung und den Ausgangsknoten (N6) geschaltet und an einem Steueranschluß mit der zweiten Spannung versorgt wird, und
einen Feldeffekttransistor eines zweiten Kanalleitungstyps (72), der zwischen den Ausgangsknoten (N6) und ein vorgegebenes Poten­ tial geschaltet und an einem Steueranschluß mit der zweiten Span­ nung versorgt wird, aufweist.

17. Halbleitereinrichtung nach einem der Ansprüche 11 bis 15, dadurch gekennzeichnet,
daß die Nachweiseinrichtung (107) eine Spannungsverschiebungseinrichtung (75) zum Verschieben der Betriebsspannung oder der zweiten Spannung um die vorgegebene Spannungsdifferenz und
eine Vergleichseinrichtung (77) zum Vergleichen der durch die Spannungsverschiebungseinrichtung (75) verschobenen Spannung mit der entsprechenden anderen der Spannungen aufweist.

18. Halbleitereinrichtung nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, daß die Ausgabeeinrichtung eine Regeleinrichtung (3, 4; 103, 104) zum Ausführen einer Spannungsregelung im Wege der negativen Rück­ kopplung enthält, mittels derer die vorbestimmte Spannung konstant gehalten wird.

19. Halbleitereinrichtung nach Anspruch 18, dadurch gekennzeichnet,
daß die Regeleinrichtung eine Differenzverstärkereinrichtung (3), an die die Betriebsspannung angelegt ist, die den zweiten mit der Referenzspannung versorgten Eingang und den die vorbestimmte Span­ nung ausgebenden Ausgang aufweist, und die zum differenziellen Verstärken der Spannung zwischen dem zweiten Eingang und dem Aus­ gang dient, und
eine Transistoreinrichtung (41), die zwischen die Betriebsspannung und den Ausgang geschaltet ist, und die im Ansprechen auf die Spannung am zweiten Eingang der Ausgabeeinrichtung leitend oder nicht leitend ist, aufweist.

20. Betriebsverfahren für eine Halbleitereinrichtung nach einem der Ansprüche 1, 2, 4 bis 8, 11, 12, 18 oder 19 mit den Schritten:
Erzeugen der Mehrzahl von Referenzspannungen auf unterschiedlichen Pegeln in Ableitung von der extern angelegten Betriebsspannung,
Auswahl einer aus der Mehrzahl von Referenzspannungen im Anspre­ chen auf ein extern angelegtes Steuersignal, und
Anlegen der der gewählten Referenzspannung entsprechenden vorbe­ stimmten Spannung an eine interne Schaltung.

21. Betriebsverfahren für eine Halbleitereinrichtung nach einem der Ansprüche 3 oder 13 bis 19 mit den Schritten:
entsprechendes externes Anlegen der Betriebsspannung und der zweiten Spannung,
Umwandeln der Betriebsspannung in eine vorbestimmte Spannung zum Anlegen der durch die Umwandlung erhaltenen vorbestimmten Spannung an eine interne Schaltung, wobei bei Nachweis dessen, daß die Differenz zwischen der Betriebsspannung und der zweiten Spannung eine vorgegebene Spannungsdifferenz erreicht hat, das Anlegen ent­ weder der Betriebsspannung oder der zweiten Spannung anstelle der durch Umwandlung gewonnenen vorbestimmten Spannung an die interne Schaltung in Abhängigkeit vom Nachweis der vorgegebenen Spannungs­ differenz erfolgt.