DE4324649A1 - Verstärkerschaltung und Halbleiterspeichervorrichtung, die diesen benutzt - Google Patents

Verstärkerschaltung und Halbleiterspeichervorrichtung, die diesen benutzt

Info

Publication number
DE4324649A1
DE4324649A1 DE4324649A DE4324649A DE4324649A1 DE 4324649 A1 DE4324649 A1 DE 4324649A1 DE 4324649 A DE4324649 A DE 4324649A DE 4324649 A DE4324649 A DE 4324649A DE 4324649 A1 DE4324649 A1 DE 4324649A1
Authority
DE
Germany
Prior art keywords
field effect
effect transistor
amplifier circuit
signal
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4324649A
Other languages
English (en)
Other versions
DE4324649C2 (de
Inventor
Kenichi Okumura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4324649A1 publication Critical patent/DE4324649A1/de
Application granted granted Critical
Publication of DE4324649C2 publication Critical patent/DE4324649C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage

Description

Die Erfindung betrifft eine Verstärkerschaltung nach dem Oberbegriff des Anspruches 1, 8, oder 11. Die Erfindung betrifft insbesondere eine Verbesserung für eine Verstärkerschaltung vom Stromspiegeltyp. Die vorliegende Erfindung ist insbesondere auf Halbleiterspeichervorrichtungen anwendbar, bevorzugterweise auf dynamische Direktzugriffsspeicher (DRAMs).
In letzter Zeit ist mit dem Fortschritt bei der Hochintegration von integrierten Halbleiterschaltungsvorrichtungen eine Verminderung der Leistungsaufnahme wünschenswert geworden. Ferner ist auch ein schnellerer Betrieb wünschenswert. Im allgemeinen weist eine integrierte Halbleiterschaltungsvorrichtung, wie z. B. ein Halbleiterspeicher, eine Verstärkerschaltung auf. Eine niedrige Leistungsaufnahme und ein schneller Betrieb sind daher auch für die Verstärkerschaltung wünschenswert, die auf dem Halbleitersubstrat gebildet ist.
Obwohl die vorliegende Erfindung allgemein auf eine Halbleiterschaltung anwendbar ist, die in einer integrierten Halbleiterschaltungsvorrichtung gebildet ist, wird im folgenden ein Beispiel beschrieben, bei dem die vorliegende Erfindung auf einen dynamischen Direktzugriffsspeicher (im weiteren als "DRAM" bezeichnet) angewandt ist.
Fig. 6 zeigt das Blockschaltbild eine DRAM. Wie in Fig. 6 dargestellt ist, weist ein DRAM 100 ein Speicherzellenfeld 85 mit einer Mehrzahl von Speicherzellen, einen Adreßpuffer 81, der extern angelegte Adreßsignal A0 bis An empfängt, einen Zeilendekoder 82 und einen Spaltendekoder 83, die von den empfangenen Adreßsignalen abhängig sind, zum Bestimmen einer Zeile bzw. einer Spalte im Speicherzellenfeld 85, und einen Leseverstärker 84 zum Verstärken eines Datensignals, das von der Speicherzelle ausgelesen wird, auf. Eingabedaten Di werden über eine Dateneingabeschaltung 86 eingegeben. Ausgabedaten Do werden über eine Datenausgabeschaltung 87 ausgegeben.
Das DRAM 100 weist ferner einen CAS-Eingangspuffer 91, der ein extern angelegtes Spaltenadreß-Abtastsignal /CAS empfängt, einen RAS-Eingangspuffer 92, der ein extern angelegtes Zeilenadreß- Abtastsignal /RAS empfängt, und einen Taktsignalgenerator 88, der ein Taktsignal zur Steuerung verschiedener Schaltungen im DRAM 100 erzeugt, auf.
Im Datenschreibbetrieb wird der zu speichernde Eingabewert Di an die Dateneingabeschaltung 86 angelegt, und ein von der Schaltung 86 verstärktes Signal wird einem nicht dargestellten Umschalter (Y- Gatterschaltung) zugeführt. Der Spaltendekoder 83 wählt eine Spalte im Speicherzellenfeld 85 in Abhängigkeit von einem Spaltenadreßsignal so aus, daß ein Datensignal an einen (nicht dargestellte) Bitleitung angelegt wird. Der Zeilendekoder 82 aktiviert eine (nicht dargestellte) Wortleitung in Abhängigkeit von einem Zeilenadreßsignal. Das Datensignal wird dann in die (nicht dargestellte) Speicherzelle geschrieben, die vom Zeilendekoder 82 und Spaltendekoder 83 ausgewählt worden ist.
Im Datenlesebetrieb wird ein gespeichertes Datensignal von einer Speicherzelle an eine (nicht dargestellte) Bitleitung ausgegeben, die mit einer vom Zeilendekoder 82 aktivierten Wortleitung verbunden ist. Das Datensignal auf der jeweiligen Bitleitung wird vom Leseverstärker 84 verstärkt, und anschließend wird ein vom Spaltendekoder 83 ausgewähltes, verstärktes Signal an die Datenausgabeschaltung 87 angelegt. Die Datenausgabeschaltung 87, die die in Fig. 7 gezeigte Schaltungsstruktur aufweist, verstärkt das angelegte Datensignal, um einen Ausgabewert Do zu liefern.
Fig. 7 zeigt ein Blockschaltbild der Datenausgabeschaltung 87, die in Fig. 6 dargestellt ist. Wie Fig. 7 zeigt, weist die Datenausgabeschaltung 87 eine Vorverstärkerschaltung 61, die komplementäre Eingangssignale VI und /VI verstärkt, eine Hauptverstärkerschaltung 62, die ein Ausgangssignal VO von der Vorverstärkerschaltung 61 verstärkt, und eine Ausgabepufferschaltung 63, die Ausgabedaten Do nach außen abgibt, auf. Die Vorverstärkerschaltung 61 wird in Abhängigkeit von einem Vorverstärker-Aktivierungssignal PAE aktiviert, das vom in Fig. 6 dargestellten Taktsignalgenerator 88 angelegt wird.
Fig. 8 zeigt ein schematisches Diagramm der Verstärkerschaltung, die in der Vorverstärkerschaltung 61 von Fig. 7 gebildet ist.
Wie in Fig. 8 dargestellt ist, weist die Verstärkerschaltung 40 vom Stromspiegeltyp PMOS-Transistoren 1 und 3, die eine Stromspiegelschaltung bilden, NMOS-Transistoren 4 und 2, die jeweils in Abhängigkeit von komplementären Eingangssignalen VI und /VI betrieben werden, einen NMOS-Transistor 7 zum Steuern der Aktivierung sowie einen PMOS-Transistor 10 und einen NMOS-Transistor 11, die ein Übertragungsgatter zum Ausgleichen bilden, auf.
Im Betrieb wird die Vorverstärkerschaltung 40 aktiviert, wenn das Vorverstärker-Aktivierungssignal PAE mit einem hohen Pegel angelegt wird. Das bedeutet, daß der Transistor 7 durchschaltet und die Transistoren 10 und 11 sperren. Wenn das Eingangssignal VI mit einem niedrigen Pegel angelegt wird, sperren die Transistoren 1, 3 und 4, während der Transistor 2 in Abhängigkeit vom Eingangssignal /VI auf hohem Pegel durchschaltet. Folglich wird ein Ausgangssignal VO auf einem niedrigen Pegel über einen Ausgangsknoten NO ausgegeben.
Wenn das Eingangssignal VI mit einem hohen Pegel angelegt wird, wird der Transistor 4 anfangs durchgeschaltet. Weil der Transistor 4 leitend gemacht ist, werden die Gate-Spannungen der Transistoren 1 und 3 in Richtung Massepotential vermindert. Somit schaltet der Transistor 1 durch, so daß ein Ausgangssignal VO mit hohem Pegel über den Ausgangsknoten NO ausgegeben wird.
Während der inaktiven Zeit wird ein Vorverstärker-Aktivierungssignal PAE mit einem niedrigen Pegel angelegt. In Abhängigkeit vom Signal PAE wird der Transistor 7 gesperrt, während die Transistoren 10 und 11 durchschalten. Weil die Transistoren 10 und 11 leitend gemacht sind, werden die Potentiale der zwei Knoten N0 und N1 ausgeglichen.
Wie bereits beschrieben worden ist, schaltet der Transistor 4 durch, wenn ein Eingangssignal VO mit hohem Pegel angelegt wird, und auch die Transistoren 1 und 3 werden leitend gemacht. In diesem Fall fließt daher ein Durchlaßstrom I′, der in Fig. 8 dargestellt ist, vom Versorgungspotential Vcc zum Massepotential. Die unnötige Leistungsaufnahme steigt durch den Durchlaßstrom I′ an. Weil der Strom I′ über die Transistoren 4 und 7 fließt, steigt ferner das Potential des Knoten N1 an. Entsprechend werden die Gate-Spannungen der Transistoren 1 und 3 angehoben, so daß der Transistor 1 eine lange Zeit benötigt, bis er ausreichend leitend ist.
Wie durch das Signaldiagramm von Fig. 2 gezeigt wird, tritt der Durchlaßstrom I′ nach dem Zeitpunkt t3 auf, so daß der Spannungspegel eines Ausgangssignals VO′ allmählich angehoben wird, nachdem er einmal ausgehend vom Ausgleichspegel abgefallen ist. Entsprechend benötigt das Ausgangssignal VO′ eine Zeitspanne ΔT1, um einen gewünschten hohen Pegel zum Zeitpunkt t5 zu erreichen. Das verhindert einen schnellen Verstärkungsbetrieb.
Aufgabe der Erfindung ist es, die Leistungsaufnahme in einer Verstärkerschaltung zu vermindern. Ferner soll die Arbeitsgeschwindigkeit einer Verstärkerschaltung erhöht werden. Außerdem soll die Leistungsaufnahme in einer Halbleiterspeichervorrichtung vermindert werden. Ferner soll die Datenlesegeschwindigkeit einer Halbleiterspeichervorrichtung erhöht werden.
Die Aufgabe wird gelöst durch die in Anspruch 1, 8 oder 11 gekennzeichnete Vorrichtung.
Die erfindungsgemäße Verstärkerschaltung weist einen ersten Feldeffekttransistor eines ersten Leitfähigkeitstyps und einen zweiten Feldeffekttransistor eines zweiten Leitfähigkeitstyps, die zwischen ein erstes und ein zweites Versorgungspotential in Reihe geschaltet sind, einen Umschalter, einen dritten Feldeffekttransistor des ersten Leitfähigkeitstyps und einen vierten Feldeffekttransistor des zweiten Leitfähigkeitstyps, die zwischen dem ersten und dem zweiten Versorgungspotential in Reihe geschaltet sind, auf. Die Gate-Elektroden des ersten und dritten Feldeffekttransistors sind mit einem gemeinsamen Knoten des dritten und vierten Feldeffekttransistors verbunden. Die Gate-Elektrode des zweiten Feldeffekttransistors empfängt ein erstes komplementäres Eingangssignal. Die Gate-Elektrode des vierten Feldeffekttransistors empfängt ein zweites komplementäres Eingangssignal. Der Umschalter wird abwechselnd mit dem vierten Feldeffekttransistor in Abhängigkeit vom ersten oder zweiten komplementären Eingangssignal leitend gemacht.
Im Betrieb wird der Umschalter abwechselnd mit dem vierten Feldeffekttransistor in Abhängigkeit vom ersten oder zweiten komplementären Eingangssignal leitend gemacht. Das verhindert einen Durchlaßstrom, der über den Umschalter sowie den ersten und zweiten Feldeffekttransistor fließt. Wenn der vierte Feldeffekttransistor leitend gemacht wird, werden daher die Gate-Spannungen des ersten und dritten Feldeffekttransistors nicht vom Durchlaßstrom beeinflußt. Das erlaubt eine schnelle Änderung des Ausgangssignalpegels.
Die Verstärkerschaltung nach einem weiteren Aspekt der vorliegenden Erfindung weist eine erste Verstärkerschaltung, die ein erstes Ausgangssignal in Abhängigkeit von ersten und zweiten komplementären Eingangssignalen ausgibt, eine zweite Verstärkerschaltung, die ein zweites Ausgangssignal in Abhängigkeit von den ersten und zweiten komplementären Eingangssignalen ausgibt, und eine dritte Verstärkerschaltung, die ein drittes Ausgangssignal in Abhängigkeit von den ersten und zweiten komplementären Eingangssignalen ausgibt, auf. Die zweite Verstärkerschaltung empfängt die ersten und zweiten komplementären Eingangssignale, so daß die ersten und zweiten komplementären Ausgangssignale in einer komplementären Beziehung zueinander stehen. Jede der ersten und zweiten Verstärkerschaltungen wird von der in Anspruch 1 gekennzeichneten Verstärkungsschaltung gebildet.
Die Halbleiterspeichervorrichtung nach einem weiteren Aspekt der vorliegenden Erfindung weist ein Speicherzellenfeld mit einer Mehrzahl von Speicherzellen, die in Zeilen und Spalten angeordnet sind, eine Zeilenauswahlschaltung, die eine Zeile im Speicherzellenfeld in Abhängigkeit von einem extern angelegten Zeilenadreßsignal auswählt, eine Spaltenauswahlschaltung, die eine Spalte im Speicherzellenfeld in Abhängigkeit von einem extern angelegten Spaltenadreßsignal auswählt, einen Leseverstärker, der ein Datensignal von einer Speicherzelle verstärkt, die von der Zeile und Spalte bestimmt wird, die von der Zeilenauswahlschaltung und der Spaltenauswahlschaltung ausgewählt worden sind, um erste und zweite komplementäre Signale auszugeben, und eine Verstärkerschaltung, die das verstärkte Datensignal in Abhängigkeit von den ersten und zweiten komplementären Signalen vom Leseverstärker ausgibt, auf. Die Verstärkerschaltung weist einen ersten Feldeffekttransistor eines ersten Leitfähigkeitstyps und einen zweiten Feldeffekttransistor eines zweiten Leitfähigkeitstyps, die zwischen ein erstes und ein zweites Versorgungspotential in Reihe geschaltet sind, einen Umschalter, einen dritten Feldeffekttransistor des ersten Leitfähigkeitstyps und einen vierten Feldeffekttransistor des zweiten Leitfähigkeitstyps, die zwischen dem ersten und dem zweiten Versorgungspotential in Reihe geschaltet sind, auf. Die Gate- Elektroden des ersten und dritten Feldeffekttransistors sind mit einem gemeinsamen Knoten des dritten und vierten Feldeffekttransistors verbunden. Die Gate-Elektrode des vierten Feldeffekttransistors empfängt das erste komplementäre Signal. Die Gate-Elektrode des zweiten Feldeffekttransistors empfängt das erste komplementäre Signal. Die Gate-Elektrode des vierten Feldeffekttransistors empfängt das zweite komplementäre Signal. Der Umschalter wird abwechselnd mit dem vierten Feldeffekttransistor in Abhängigkeit vom ersten oder zweiten komplementären Signal leitend gemacht.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:
Fig. 1 das schematisches Schaltbild einer Verstärkerschaltung nach einer Ausführungsform der Erfindung;
Fig. 2 ein Signaldiagramm des Betriebs der Verstärkerschaltung von Fig. 1;
Fig. 3 das schematische Schaltbild einer Verstärkerschaltung nach einer weiteren Ausführungsform der Erfindung;
Fig. 4 das schematische Schaltbild einer Verstärkerschaltung nach einer weiteren Ausführungsform der Erfindung;
Fig. 5 das schematische Schaltbild einer Verstärkerschaltung nach einer weiteren Ausführungsform der Erfindung;
Fig. 6 das Blockdiagramm eines DRAM;
Fig. 7 das Blockdiagramm der Datenausgabeschaltung, die in Fig. 6 dargestellt ist; und
Fig. 8 das schematische Schaltbild einer Verstärkerschaltung, die in der Vorverstärkerschaltung von Fig. 7 enthalten ist.
Wie in Fig. 1 gezeigt ist, weist die Verstärkerschaltung 30 im Vergleich zur Verstärkerschaltung 50 von Fig. 8 ferner PMOS- Transistoren 21 und 22 auf, die zwischen dem Versorgungspotential Vcc und der Source des PMOS-Transistors 3 parallel geschaltet sind. Das Gate des Transistors 22 ist zum Empfangen eines Vorverstärker- Aktivierungssignals PAE geschaltet.
Im Betrieb wird die Verstärkerschaltung 30 aktiviert, wenn das Vorverstärker-Aktivierungssignal PAE mit hohem Pegel angelegt wird. Genauer gesagt schaltet der Transistor 7 durch, während die Transistoren 10, 11 und 22 gesperrt werden. Wenn ein Eingangssignal VI mit niedrigem Pegel angelegt ist, sperren die Transistoren 1, 3 und 4, während der Transistor 21 durchschaltet. Der Transistor 2 schaltet in Abhängigkeit von einem Eingangssignal /VI auf hohem Pegel durch. Folglich wird über den Ausgangsknoten NO ein Ausgangssignal VO mit niedrigem Pegel ausgegeben.
Wenn ein Eingangssignal VI auf hohem Pegel angelegt wird, schalten die Transistoren 1, 3 und 4 durch, während die Transistoren 2 und 21 sperren. Folglich wird ein Ausgangssignal VO mit hohem Pegel über den Ausgangsknoten NO abgegeben.
Weil der Transistor 21 in Abhängigkeit vom Eingangssignal VI auf hohem Pegel gesperrt ist, gibt es in diesem Fall keinen Durchlaßstrom vom Versorgungspotential Vcc über die Transistoren 3 und 4 zum Massepotential. Das verhindert eine unnötige Leistungsaufnahme. Weil das Potential des Knotens N1 nicht angehoben wird, kann den Gates der PMOS-Transistoren 1 und 3 ferner das Massepotential zugeführt werden. Folglich kann Transistor 1 schnell durchschalten und das Ausgangssignal VO mit dem Versorgungspotential Vcc kann schnell ausgegeben werden. Das wird im folgenden unter Bezugnahme auf das Signaldiagramm in Fig. 2 beschrieben.
Wie in Fig. 2 dargestellt ist, fällt das Signal /CAS zum Zeitpunkt t2 ab, nachdem das Signal /RAS zum Zeitpunkt t1 abgefallen ist. Das Vorverstärker-Aktivierungssignal PAE auf hohem Pegel wird zum Zeitpunkt t3 angelegt, und gleichzeitig wird das Potential des Eingangssignals VI angehoben. Daher fließt für eine kurze Zeitspanne ΔT2 nach dem Zeitpunkt t3 ein geringer Durchlaßstrom I über die Transistoren 21, 3 und 4. Weil der Transistor 21 gesperrt wird, wird der Strom I jedoch zum Zeitpunkt t4 auf ungefähr null gebracht. Damit erreicht das Potential des Knotens N1 den Massepegel, so daß der Transistor 1 schnell leitend gemacht wird, um das Ausgangssignal VO mit dem Pegel des Versorgungspotentials Vcc auszugeben. Wie in Fig. 2 gezeigt ist, stellt ΔT2 eine Zeitspanne dar, die notwendig ist, damit das Ausgangssignal VO einen gewünschten hohen Pegel erreicht, nachdem das Signal PAE angestiegen ist. ΔT2 ist kürzer als ΔT1. Das verstärkte Ausgangssignal VO kann damit einen gewünschten hohen Pegel in kürzerer Zeit erreichen, wodurch ein schneller Betrieb erzielt wird.
Wenn das Vorverstärker-Aktivierungssignal PAE auf niedrigem Pegel angelegt wird, sperrt der Transistor 7, während die Transistoren 10, 11 und 22 durchschalten. Ein Vorladepotential wird über den Transistor 22 an den Knoten N1 angelegt, und ein Ausgleich zwischen den Knoten N0 und N1 wird durch die leitend gemachten Transistoren 10 und 11 ausgeführt.
Fig. 3 zeigt das schematische Schaltbild einer Verstärkerschaltung nach einer weiteren Ausführungsform der vorliegenden Erfindung. Wie in Fig. 3 gezeigt ist, weist eine Verstärkerschaltung 31 im Unterschied zu der in Fig. 1 dargestellten Verstärkerschaltung 30 einen NMOS-Transistor 23 anstelle des PMOS-Transistors 21 auf. Das Gate des Transistors 23 ist zum Empfangen eines Eingangssignals /VI geschaltet. Weil die restliche Schaltungsstruktur mit der Struktur der Schaltung 30 von Fig. 1 übereinstimmt, wird deren Beschreibung nicht wiederholt. Die in Fig. 3 dargestellte Verstärkerschaltung 31 arbeitet ähnlich wie die in Fig. 1 gezeigte Schaltung 30, wodurch die Leistungsaufnahme und die Arbeitsgeschwindigkeit verbessert werden kann.
Fig. 4 zeigt das schematische Schaltbild einer Verstärkerschaltung nach einer weiteren Ausführungsform der vorliegenden Erfindung. Wie in Fig. 4 gezeigt ist, weist eine Verstärkerschaltung 50 Verstärkerschaltungen 30a, 30b und 30c auf, die jeweils von der in Fig. 1 dargestellten Verstärkerschaltung 30 gebildet werden. Die Verstärkerschaltung 50 liefert ein verstärktes Ausgangssignal VO′ in Abhängigkeit von den komplementären Eingangssignalen VI′ und /VI′.
Das erste Eingangssignal VI′ wird sowohl als Eingangssignal VI der Verstärkungsschaltung 30a als auch als Eingangssignal /VI der Verstärkungsschaltung 30b angelegt. Das zweite Eingangssignal /VI′ wird sowohl als Eingangssignal /VI der Verstärkungsschaltung 30a als auch als Eingangssignal VI der Verstärkungsschaltung 30b angelegt. Folglich werden Ausgangssignale VO′′ und /VO′′ in komplementärer Beziehung von den Verstärkungsschaltungen 30a und 30b ausgegeben.
Die Verstärkungsschaltung 30c empfängt das Ausgangssignal VO′′ als Eingangssignal VI und das Ausgangssignal /VO′′ als Eingangssignal /VI. Damit wird das Ausgangssignal VO der Verstärkungsschaltung 30c als Ausgangssignal der Verstärkungsschaltung 50 ausgegeben.
Die in Fig. 4 gezeigte Verstärkungsschaltung 50 wird dort angewandt, wo keine ausreichende Verstärkung nur durch die in Fig. 1 dargestellte Verstärkungsschaltung 30 erreicht werden kann. Weil die Verstärkungsschaltung 50 drei Verstärkungsschaltungen 30a, 30b und 30c verwendet, kann eine höherer Verstärkungsgrad erreicht werden. Die in Fig. 4 dargestellte Verstärkungsschaltung 50 kann somit als Vorverstärkerschaltung 61 verwendet werden, die in Fig. 7 gezeigt ist.
Fig. 5 zeigt das schematische Schaltbild einer Verstärkerschaltung nach einer weiteren Ausführungsform der vorliegenden Erfindung. Wie in Fig. 5 gezeigt ist, weist eine Verstärkerschaltung 51 Verstärkerschaltungen 30a und 30b, die jeweils von der in Fig. 1 dargestellten Verstärkerschaltung 30 gebildet werden, und eine Verstärkerschaltung 40, die von der in Fig. 8 dargestellten Verstärkerschaltung 40 gebildet werden, auf. Bei der in Fig. 4 dargestellten Verstärkerschaltung 50 werden alle drei Verstärkerschaltungen 30a, 30b und 30c von der in Fig. 1 gezeigten Verstärkerschaltung 30 gebildet, während bei der in Fig. 5 dargestellten Ausführungsform die Verstärkerschaltung der nachfolgenden Stufe von der in Fig. 8 gezeigten Verstärkerschaltung gebildet wird. Weil die Verstärkerschaltungen 30a und 30b auch in dieser Ausführungsform benutzt werden, können die Vorteile dieser Schaltungen, d. h. die Vorteile bei der Leistungsaufnahme und der Arbeitsgeschwindigkeit, auch hier erzielt werden.
Wie oben beschrieben worden ist, sind in den Verstärkerschaltungen 30 und 31, die in den Fig. 1 und 3 gezeigt sind, die Transistoren 21 und 23 gebildet, die abwechselnd mit dem Transistor 4 leitend gemacht werden. Dadurch kann ein Stromfluß von der Versorgungsspannung Vcc zum Massepotential über die Transistoren 3 und 4 verhindert werden. Weil der Anstieg des Potentials am Knoten N1 verhindert wird, kann der Transistor 1 schnell leitend gemacht werden. Die Arbeitsgeschwindigkeit der Verstärkerschaltungen 30 und 31 kann verbessert werden, weil das Ausgangssignal VO auf einem gewünschten hohen Pegel schnell vom Transistor 1 abgegeben wird.
Die in den Fig. 1 und 3 dargestellten Verstärkerschaltungen 30 und 31 werden in Abhängigkeit von der Anwendung in den Schaltungsstrukturen der Fig. 4 und 5 verwendet. Ein höherer Verstärkungsgrad kann wie erforderlich erreicht werden, indem man Verstärkerschaltungen 30 und 31 in der in Fig. 4 oder 5 dargestellten Schaltungsart verwendet.
Die oben angeführten Verstärkerschaltungen 30, 31, 50 und 51 werden nicht nur im DRAM 100 verwendet, das in Fig. 6 dargestellt ist. Sie können allgemein in einer integrierten Halbleiterschaltungsvorrichtung benutzt werden.

Claims (11)

1. Verstärkerschaltung, die ein verstärktes Ausgangssignal in Abhängigkeit von komplementären Eingangssignalen liefert, gekennzeichnet durch
einen ersten Feldeffekttransistor (1) eines ersten Leitfähigkeitstyps und einen zweiten Feldeffekttransistor (2) eines zweiten Leitfähigkeitstyps, die zwischen ein erstes und ein zweites Versorgungspotential in Reihe geschaltet sind,
ein Schaltmittel (21, 22), das zwischen das erste und zweite Versorgungspotential in Reihe geschaltet ist,
einen dritten Feldeffekttransistor (3) des ersten Leitfähigkeitstyps, und
einen vierten Feldeffekttransistor (4) des zweiten Leitfähigkeitstyps,
wobei die Gate-Elektroden des ersten und dritten Feldeffekttransistors mit einem gemeinsamen Knoten des dritten und vierten Feldeffekttransistors verbunden sind,
die Gate-Elektrode des zweiten Feldeffekttransistors zum Empfangen des ersten komplementären Eingangssignals geschaltet ist,
die Gate-Elektrode des vierten Feldeffekttransistors zum Empfangen des zweiten komplementären Eingangssignals geschaltet ist, und das Umschaltmittel abwechselnd mit dem vierten Feldeffekttransistor in Abhängigkeit vom ersten oder zweiten komplementären Eingangssignal leitend gemacht wird.
2. Verstärkerschaltung nach Anspruch 1, gekennzeichnet durch ein Ausgleichsmittel (10, 11, 12) zum Ausgleichen eines gemeinsamen Knotens des ersten und zweiten Feldeffekttransistors und des gemeinsamen Knotens des dritten und vierten Feldeffekttransistors auf ein vorbestimmtes Potential während der inaktiven Zeit der Verstärkerschaltung.
3. Verstärkerschaltung nach Anspruch 2, dadurch gekennzeichnet, daß das Ausgleichsmittel
ein zweites Schaltmittel (22), das über das erste Schaltmittel geschaltet ist und in Abhängigkeit von einem inaktiven Signal leitend gemacht wird, und
ein drittes Schaltmittel (10, 11), das zwischen den gemeinsamen Knoten des ersten und zweiten Feldeffekttransistors und den gemeinsamen Knoten des dritten und vierten Feldeffekttransistors geschaltet ist und in Abhängigkeit von einem inaktiven Signal leitend gemacht wird, aufweist.
4. Verstärkerschaltung nach Anspruch 3, dadurch gekennzeichnet, daß das dritte Schaltmittel ein CMOS-Übertragungsgatter (10, 11) aufweist, das zwischen den gemeinsamen Knoten des ersten und zweiten Feldeffekttransistors und den gemeinsamen Knoten des dritten und vierten Feldeffekttransistors geschaltet ist und in Abhängigkeit vom inaktiven Signal leitend gemacht wird.
5. Verstärkerschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das erste Schaltmittel ein fünfter Feldeffekttransistor (21) des ersten Leitfähigkeitstyps ist, wobei das Gate des fünften Feldeffekttransistors zum Empfangen des zweiten komplementären Eingangssignals geschaltet ist.
6. Verstärkerschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das erste Schaltmittel ein sechster Feldeffekttransistor (21) des zweiten Leitfähigkeitstyps ist, wobei das Gate des sechsten Feldeffekttransistors zum Empfangen des ersten komplementären Eingangssignals geschaltet ist.
7. Verstärkerschaltung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß der erste Leitfähigkeitstyp ein P-Kanal-Typ und der zweite Leitfähigkeitstyp ein N-Kanal-Typ ist.
8. Verstärkerschaltung, gekennzeichnet durch
eine erste Verstärkerschaltung (30a), die von ersten und zweiten komplementären Eingangssignalen abhängig ist, zum Ausgeben eines ersten Ausgangssignals,
eine zweite Verstärkerschaltung (30b), die von ersten und zweiten komplementären Eingangssignalen abhängig ist, zum Ausgeben eines zweiten Ausgangssignals, wobei jede der ersten und zweiten Verstärkerschaltungen von einer Verstärkerschaltung nach Anspruch 1 gebildet wird,
die zweite Verstärkerschaltung die ersten und zweiten komplementären Eingangssignale empfängt, so daß das zweite Ausgangssignal in komplementärer Beziehung zum ersten Ausgangssignal steht, und eine dritte Verstärkerschaltung, die von den ersten und zweiten Ausgangssignalen abhängig ist, zum Ausgeben eines dritten Ausgangssignals.
9. Verstärkerschaltung nach Anspruch 8, dadurch gekennzeichnet, daß die dritte Verstärkerschaltung von einer Verstärkerschaltung nach Anspruch 1 gebildet wird.
10. Verstärkerschaltung nach Anspruch 8, dadurch gekennzeichnet, daß die dritte Verstärkerschaltung einen siebten Feldeffekttransistor (1) eines ersten Leitfähigkeitstyps und einen achten Feldeffekttransistor (2) eines zweiten Leitfähigkeitstyps, die zwischen ein erstes und ein zweites Versorgungspotential in Reihe geschaltet sind,
einen neunten Feldeffekttransistor des ersten Leitfähigkeitstyps und einen zehnten Feldeffekttransistor des zweiten Leitfähigkeitstyps, die zwischen das erste und das zweite Versorgungspotential in Reihe geschaltet sind, aufweist,
wobei die Gate-Elektroden des siebten und neunten Feldeffekttransistors mit einem gemeinsamen Knoten des neunten und zehnten Feldeffekttransistors verbunden sind,
die Gate-Elektrode des achten Feldeffekttransistors zum Empfangen eines Ausgangssignals von der ersten Verstärkerschaltung geschaltet ist, und
die Gate-Elektrode des neunten Feldeffekttransistors zum Empfangen eines Ausgangssignals von der zweiten Verstärkerschaltung geschaltet ist.
11. Halbleiterspeichervorrichtung, gekennzeichnet durch
ein Speicherzellenfeld (85) mit einer Mehrzahl von Speicherzellen, die in Zeilen und Spalten angeordnet sind,
ein Zeilenauswahlmittel (82), das von einem extern angelegten Zeilenadreßsignal abhängig ist, zum Auswählen einer Zeile im Speicherzellenfeld,
ein Spaltenauswahlmittel (83), das von einem extern angelegten Spaltenadreßsignal abhängig ist, zum Auswählen einer Spalte im Speicherzellenfeld,
ein Leseverstärkermittel (84) zum Verstärken eines Datensignals, das von der Speicherzelle geliefert wird, die von der Zeile und Spalte bestimmt wird, die vom Zeilenauswahlmittel und dem Spaltenauswahlmittel ausgewählt worden sind, um erste und zweite komplementäre Signale zu liefern, und
ein Verstärkermittel (61), das mit dem Ausgang des Leseverstärkermittels verbunden und von den ersten und zweiten komplementären Signalen abhängig ist, zum Ausgeben eines verstärkten Datensignals,
wobei das Verstärkermittel einen ersten Feldeffekttransistor (1) eines ersten Leitfähigkeitstyps und einen zweiten Feldeffekttransistor (2) eines zweiten Leitfähigkeitstyps, die zwischen ein erstes und ein zweites Versorgungspotential in Reihe geschaltet sind,
ein Schaltmittel, einen dritten Feldeffekttransistor (3) des ersten Leitfähigkeitstyps, und einen vierten Feldeffekttransistor (4) des zweiten Leitfähigkeitstyps, die zwischen dem ersten und zweiten Versorgungspotential in Reihe geschaltet sind, aufweist,
wobei die Gate-Elektroden des ersten und dritten Feldeffekttransistors mit einem gemeinsamen Knoten des dritten und vierten Feldeffekttransistors verbunden sind,
die Gate-Elektrode des zweiten Feldeffekttransistors zum Empfangen des ersten komplementären Eingangssignals geschaltet ist,
die Gate-Elektrode des vierten Feldeffekttransistors zum Empfangen des zweiten komplementären Eingangssignals geschaltet ist, und das Umschaltmittel abwechselnd mit dem vierten Feldeffekttransistor in Abhängigkeit vom ersten oder zweiten komplementären Eingangssignal leitend gemacht wird.
DE4324649A 1992-09-01 1993-07-22 Verstärkerschaltung, die ein verstärktes Ausgangssignal in Abhängigkeit von komplementären Eingangssignalen liefert Expired - Fee Related DE4324649C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4233356A JPH0685564A (ja) 1992-09-01 1992-09-01 増幅器回路

Publications (2)

Publication Number Publication Date
DE4324649A1 true DE4324649A1 (de) 1994-03-10
DE4324649C2 DE4324649C2 (de) 1994-11-10

Family

ID=16953871

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4324649A Expired - Fee Related DE4324649C2 (de) 1992-09-01 1993-07-22 Verstärkerschaltung, die ein verstärktes Ausgangssignal in Abhängigkeit von komplementären Eingangssignalen liefert

Country Status (5)

Country Link
US (1) US5373473A (de)
JP (1) JPH0685564A (de)
KR (1) KR0129790B1 (de)
DE (1) DE4324649C2 (de)
IT (1) IT1272543B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2729258A1 (fr) * 1995-01-09 1996-07-12 Mitsubishi Elec Semiconductor Circuit amplificateur de lecture
EP1067691A1 (de) * 1999-06-30 2001-01-10 Alcatel LVDS Empfänger unter Verwendung von differentiellen Verstärkern

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5508643A (en) * 1994-11-16 1996-04-16 Intel Corporation Bitline level insensitive sense amplifier
DE19547778C1 (de) * 1995-12-20 1997-05-07 Texas Instruments Deutschland CMOS-Treiberschaltung
KR100508023B1 (ko) * 1998-04-03 2005-11-30 삼성전자주식회사 엘디디형 다결정 규소 박막 트랜지스터 및 그 제조 방법
JP4531150B2 (ja) * 1998-11-09 2010-08-25 Ｏｋｉセミコンダクタ株式会社 半導体記憶装置
US7124221B1 (en) 1999-10-19 2006-10-17 Rambus Inc. Low latency multi-level communication interface
US7269212B1 (en) 2000-09-05 2007-09-11 Rambus Inc. Low-latency equalization in multi-level, multi-line communication systems
US6396329B1 (en) 1999-10-19 2002-05-28 Rambus, Inc Method and apparatus for receiving high speed signals with low latency
US7161513B2 (en) 1999-10-19 2007-01-09 Rambus Inc. Apparatus and method for improving resolution of a current mode driver
US8861667B1 (en) 2002-07-12 2014-10-14 Rambus Inc. Clock data recovery circuit with equalizer clock calibration
US7292629B2 (en) * 2002-07-12 2007-11-06 Rambus Inc. Selectable-tap equalizer
US7362800B1 (en) 2002-07-12 2008-04-22 Rambus Inc. Auto-configured equalizer
US6944079B2 (en) * 2003-12-31 2005-09-13 Micron Technology, Inc. Digital switching technique for detecting data
US8283946B2 (en) 2010-04-15 2012-10-09 Micron Technology, Inc. Signaling systems, preamplifiers, memory devices and methods

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5592008A (en) * 1978-12-29 1980-07-12 Fujitsu Ltd Cmos differential amplifier
JPS57198594A (en) * 1981-06-01 1982-12-06 Hitachi Ltd Semiconductor storage device
JPS5979486A (ja) * 1982-10-27 1984-05-08 Nec Corp センスアンプ
JPS59175089A (ja) * 1983-03-25 1984-10-03 Oki Electric Ind Co Ltd Ｍｏｓセンスアンプ回路
JPS6247897A (ja) * 1985-08-28 1987-03-02 Sony Corp 読み出し増幅器
JPH0743938B2 (ja) * 1985-10-09 1995-05-15 日本電気株式会社 差動増幅器
JPH0736272B2 (ja) * 1986-12-24 1995-04-19 株式会社日立製作所 半導体集積回路装置
JPS63178607A (ja) * 1987-01-19 1988-07-22 Mitsubishi Electric Corp 誤差増幅器
JPS63253706A (ja) * 1987-04-09 1988-10-20 Nec Corp 差動回路
JPS6462907A (en) * 1987-09-02 1989-03-09 Nec Corp Differential amplifier circuit
US4891792A (en) * 1987-09-04 1990-01-02 Hitachi, Ltd. Static type semiconductor memory with multi-stage sense amplifier
US4954992A (en) * 1987-12-24 1990-09-04 Mitsubishi Denki Kabushiki Kaisha Random access memory having separate read out and write in bus lines for reduced access time and operating method therefor
US5126974A (en) * 1989-01-20 1992-06-30 Hitachi, Ltd. Sense amplifier for a memory device
JP2647527B2 (ja) * 1990-02-21 1997-08-27 シャープ株式会社 センス増幅回路
JPH0482089A (ja) * 1990-07-23 1992-03-16 Nec Corp センスアンプ回路
JPH04163795A (ja) * 1990-10-29 1992-06-09 Nec Corp カレント・ミラー型感知増幅器
JPH04214297A (ja) * 1990-12-13 1992-08-05 Mitsubishi Electric Corp 増幅回路
JP2745251B2 (ja) * 1991-06-12 1998-04-28 三菱電機株式会社 半導体メモリ装置
US5237533A (en) * 1991-12-20 1993-08-17 National Semiconductor Corporation High speed switched sense amplifier

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP 55-92008 A. In: Patents Abstr. of Japan, Sect.E Vol.4 (1980), Nr.141 (E-28) *
JP 63-178607 A. In: Patents Abstr. of Japan, Sect.E Vol.12 (1988), Nr.452 (E-687) *
JP 63-253706 A. In: Patents Abstr. of Japan, Sect.E Vol.13 (1989), Nr.68 (E-716) *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2729258A1 (fr) * 1995-01-09 1996-07-12 Mitsubishi Elec Semiconductor Circuit amplificateur de lecture
EP1067691A1 (de) * 1999-06-30 2001-01-10 Alcatel LVDS Empfänger unter Verwendung von differentiellen Verstärkern
US6288576B1 (en) 1999-06-30 2001-09-11 Alcatel Fast pre-amplifier for an interface arrangement
SG98410A1 (en) * 1999-06-30 2003-09-19 Cit Alcatel Fast pre-amplifier for an interface arrangement

Also Published As

Publication number Publication date
JPH0685564A (ja) 1994-03-25
US5373473A (en) 1994-12-13
ITMI931871A0 (it) 1993-08-31
IT1272543B (it) 1997-06-23
ITMI931871A1 (it) 1995-03-03
KR940008227A (ko) 1994-04-29
KR0129790B1 (ko) 1998-10-01
DE4324649C2 (de) 1994-11-10

Similar Documents

Publication Publication Date Title
DE4406035C2 (de) Halbleiterspeichervorrichtung und Verfahren zum Betreiben einer Halbleiterspeichervorrichtung
DE4128918C2 (de) Leseverstärker für nichtflüchtige Halbleiterspeichereinrichtungen
DE4337499A1 (de) Ringoszillator und Konstantspannungserzeugungsschaltung
DE4314321A1 (de) Impulserzeugungsschaltung und Halbleiterspeichereinrichtung mit dieser Impulserzeugungsschaltung
DE2919166A1 (de) Speichervorrichtung
DE19952667B4 (de) Nichtflüchtiger ferroelektrischer Speicher
DE4324651C2 (de) Boosting-Schaltung und Verwendung der Boosting-Schaltung
DE4324649C2 (de) Verstärkerschaltung, die ein verstärktes Ausgangssignal in Abhängigkeit von komplementären Eingangssignalen liefert
DE19654544C2 (de) Differenzverstärker
DE3838961C2 (de)
DE10255102B3 (de) SRAM-Speicherzelle mit Mitteln zur Erzielung eines vom Speicherzustand unabhängigen Leckstroms
DE2646653C3 (de)
DE19501535C2 (de) Interne Stromversorgungsschaltung
DE4108996C2 (de) Halbleiterspeichereinrichtung
DE10253872B4 (de) Speicherbauelement mit Abtastverstärkerschaltung
DE3939849A1 (de) Halbleiterspeichereinrichtung mit einem geteilten leseverstaerker und verfahren zu deren betrieb
DE19963417B4 (de) Nichtflüchtiger ferroelektrischer Speicher
DE3740314C2 (de)
DE19819039A1 (de) Halbleiterspeichervorrichtung
DE102004055216A1 (de) Halbleiterspeichervorrichtung
DE10053507B4 (de) Halbleiterspeichervorrichtung
DE4010103A1 (de) Ladeschaltung vom mos-typ
DE4211843C2 (de) Halbleiterspeichervorrichtung
DE112021001262T5 (de) Versorgungsspannungs-auswahlschaltung
DE69836183T2 (de) Selbstgetakteter sekundärer Abfühlverstärker mit Fensterdiskriminator

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee