JPH04163795A - カレント・ミラー型感知増幅器 - Google Patents
カレント・ミラー型感知増幅器Info
- Publication number
- JPH04163795A JPH04163795A JP2291365A JP29136590A JPH04163795A JP H04163795 A JPH04163795 A JP H04163795A JP 2291365 A JP2291365 A JP 2291365A JP 29136590 A JP29136590 A JP 29136590A JP H04163795 A JPH04163795 A JP H04163795A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- gate
- input signal
- type
- ntr
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000295 complement effect Effects 0.000 claims abstract description 5
- 230000003321 amplification Effects 0.000 abstract description 6
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000004913 activation Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、カレント・ミラー型感知増幅器に関し、特に
、ＤＲＡＭｌＳＲＡＭ、ＲＯＭ等の半導体メモリの読み
出し系に用いられるＣＭＯＳカレント・ミラー型感知増
幅器に関する。
、ＤＲＡＭｌＳＲＡＭ、ＲＯＭ等の半導体メモリの読み
出し系に用いられるＣＭＯＳカレント・ミラー型感知増
幅器に関する。
［従来の技術］
第２図はこの種従来の感知増幅器（以下、センス・アン
プと記す）の回路図である。従来のカレント・ミラー型
センス・アンプは、第２図に示されるように、入力信号
ＩＮがゲートに入力されるｎチャネルＭＯＳトランジス
タ（以下、ｎ Ｔ ｒと記す）Ｑ、と、ＩＮとは逆相の
入力信号「Ｎが入力されるｎＴｒＱ２との差動回路であ
って、各ｎＴ ｒ Ｑ ｓ Ｎ Ｑ２にはそれぞれｐチ
ャネルＭＯＳトランジスタ（以下、ｐＴｒと記す）Ｑ３
、Ｑ４が負荷として接続され、そしてｐＴ ｒ Ｑ
３とｐＴｒＱ４のゲートは共通にｎ Ｔ ｒ Ｑ ｒと
ｐＴｒＱ３とのドレイン接続点に接続されている。なお
、ｎＴｒＱｅは、活性化信号Ａがハイとなったときに導
通してこのセンス・アンプを活性化させるトランジスタ
である。
プと記す）の回路図である。従来のカレント・ミラー型
センス・アンプは、第２図に示されるように、入力信号
ＩＮがゲートに入力されるｎチャネルＭＯＳトランジス
タ（以下、ｎ Ｔ ｒと記す）Ｑ、と、ＩＮとは逆相の
入力信号「Ｎが入力されるｎＴｒＱ２との差動回路であ
って、各ｎＴ ｒ Ｑ ｓ Ｎ Ｑ２にはそれぞれｐチ
ャネルＭＯＳトランジスタ（以下、ｐＴｒと記す）Ｑ３
、Ｑ４が負荷として接続され、そしてｐＴ ｒ Ｑ
３とｐＴｒＱ４のゲートは共通にｎ Ｔ ｒ Ｑ ｒと
ｐＴｒＱ３とのドレイン接続点に接続されている。なお
、ｎＴｒＱｅは、活性化信号Ａがハイとなったときに導
通してこのセンス・アンプを活性化させるトランジスタ
である。
次に、第３図のＩＤＶＤ曲線を参照して、本センス・ア
ンプの動作について説明する。
ンプの動作について説明する。
まずＮ ｎ Ｔ ｒ Ｑ ｒのゲートに入力信号ＩＮと
してＶＢが、ｎ Ｔ ｒ Ｑ ２のゲートに入力信号Ｉ
ＮとしてＶＬが印加されると、ｎＴｒＱ＋は、曲線１の
工ゎ−Ｖｏカーブ上で、また、ｎＴｒＱ２は曲線２のカ
ーブ上で動作する。ｐＴ ｒ Ｑ ３の負荷曲線は曲線
３０カーブとなるので、節点Ｂのレベルは曲線１と曲線
３との交点で決まるＶ２となる。
してＶＢが、ｎ Ｔ ｒ Ｑ ２のゲートに入力信号Ｉ
ＮとしてＶＬが印加されると、ｎＴｒＱ＋は、曲線１の
工ゎ−Ｖｏカーブ上で、また、ｎＴｒＱ２は曲線２のカ
ーブ上で動作する。ｐＴ ｒ Ｑ ３の負荷曲線は曲線
３０カーブとなるので、節点Ｂのレベルは曲線１と曲線
３との交点で決まるＶ２となる。
ｐＴｒＱｓとｐＴｒＱ４のゲート同士が接続されている
ことからｐＴｒＱ４のゲート電圧もｖ２となり、ｐＴｒ
Ｑ４は曲線４のカーブ上で動作することになる。従って
、出力信号ＯＵＴのレベルは曲線２と曲線４との交点の
電圧Ｖ４となる。
ことからｐＴｒＱ４のゲート電圧もｖ２となり、ｐＴｒ
Ｑ４は曲線４のカーブ上で動作することになる。従って
、出力信号ＯＵＴのレベルは曲線２と曲線４との交点の
電圧Ｖ４となる。
逆に、入力信号ＩＮとしてＶＬｌ ＩＮとしてＶ８が加
えられた場合も先の場合と同様に考えることができ、節
点Ｂのレベルはｖ３となるので、ｐＴｒＱ４のゲート電
圧もｖ３となり、ｐ Ｔ ｒ Ｑ ４は曲線５のカーブ
上で動作することになる。従って、出力端子ＯＵＴのレ
ベルは曲線１と曲線５との交点の電圧Ｖ１となる。
えられた場合も先の場合と同様に考えることができ、節
点Ｂのレベルはｖ３となるので、ｐＴｒＱ４のゲート電
圧もｖ３となり、ｐ Ｔ ｒ Ｑ ４は曲線５のカーブ
上で動作することになる。従って、出力端子ＯＵＴのレ
ベルは曲線１と曲線５との交点の電圧Ｖ１となる。
従って、このカレント・ミラー型センス・アンプにより
、第３図のＩＶＨＶＬＩの微小入力電圧をＶ４−Ｖ２ま
たはＶ３−Ｖｌのレベル差にまで増幅することができる
。
、第３図のＩＶＨＶＬＩの微小入力電圧をＶ４−Ｖ２ま
たはＶ３−Ｖｌのレベル差にまで増幅することができる
。
［発明が解決しようとする課題］
上述した従来のセンス０アンプ１台では入力信号を十分
に増幅することはできなかった。従来は増幅度を上げる
ために、ｐＴｒのサイズを大きくするか、センス会アン
プを複数段接続するなどの手段が採用されてきたが、こ
れらの対策ではセンス・アンプの占有面積が大きくなり
、チップ面積の増大を招くという問題があった。さらに
、後者の対策では、増幅動作の遅れが大きくなるという
問題もあった。
に増幅することはできなかった。従来は増幅度を上げる
ために、ｐＴｒのサイズを大きくするか、センス会アン
プを複数段接続するなどの手段が採用されてきたが、こ
れらの対策ではセンス・アンプの占有面積が大きくなり
、チップ面積の増大を招くという問題があった。さらに
、後者の対策では、増幅動作の遅れが大きくなるという
問題もあった。
口課題を解決するための手段］
本発明によるカレントＯミラー型センス・アンプは、従
来のＣＭＯＳカレント・ミラー型センス・アンプに対し
て、カレントΦミラー型負荷を構成している２個のｐＴ
ｒと電源との間あるいはこれらのｐＴｒと互いに相補の
入力信号が入力される２個の駆動ｎＴｒとの間に、それ
ぞれ駆動ｎＴｒとは相補の動作を行うＭｏＳトランジス
タを挿入したものである。
来のＣＭＯＳカレント・ミラー型センス・アンプに対し
て、カレントΦミラー型負荷を構成している２個のｐＴ
ｒと電源との間あるいはこれらのｐＴｒと互いに相補の
入力信号が入力される２個の駆動ｎＴｒとの間に、それ
ぞれ駆動ｎＴｒとは相補の動作を行うＭｏＳトランジス
タを挿入したものである。
［実施例コ
次に、本発明の実施例について説明する。
第１図は、本発明の一実施例を示す回路図である。同図
において、第２図に示した従来例の回路と共通する部分
には同一の符号が付されている。
において、第２図に示した従来例の回路と共通する部分
には同一の符号が付されている。
本実施例は、第１図に示されるように、従来のＣＭＯＳ
カレント・ミラー型センス・アンプに対して、負荷とな
るｐ Ｔ ｒ Ｑ ３およびｐ Ｔ ｒ Ｑ ４と電源
との間に、それぞれｎＴｒＱｅとｎ Ｔ ｒ Ｑ ７を
挿入し、それぞれのトランジスタのゲートには入力信号
ｎと入力信号ＩＮを入力するようにしたものである。
カレント・ミラー型センス・アンプに対して、負荷とな
るｐ Ｔ ｒ Ｑ ３およびｐ Ｔ ｒ Ｑ ４と電源
との間に、それぞれｎＴｒＱｅとｎ Ｔ ｒ Ｑ ７を
挿入し、それぞれのトランジスタのゲートには入力信号
ｎと入力信号ＩＮを入力するようにしたものである。
本実施例の回路においては、ｎＴｒＱ＋のゲートに入力
信号ＩＮとしてＶｏが、そしてｎＴｒＱ２のゲートに入
力信号「ＸとしてＶＬが入力されると同時にｎ Ｔ ｒ
Ｑ ｅのゲートにＶＬ１ｎＴｒＱ７のゲートにＶｏが
加えられることになる。ｎＴｒＱｅのゲートにＶＬが印
加されたことにより節点Ｃのレベルは下がり、ｎＴｒＱ
７のゲートにＶヨが印加されたことにより、節点りのレ
ベルは相対的に上がる。節点Ｃのレベルが下がったこと
により、負荷曲線を決めるＢ点のレベルも下がる。
信号ＩＮとしてＶｏが、そしてｎＴｒＱ２のゲートに入
力信号「ＸとしてＶＬが入力されると同時にｎ Ｔ ｒ
Ｑ ｅのゲートにＶＬ１ｎＴｒＱ７のゲートにＶｏが
加えられることになる。ｎＴｒＱｅのゲートにＶＬが印
加されたことにより節点Ｃのレベルは下がり、ｎＴｒＱ
７のゲートにＶヨが印加されたことにより、節点りのレ
ベルは相対的に上がる。節点Ｃのレベルが下がったこと
により、負荷曲線を決めるＢ点のレベルも下がる。
従って、ｎＴｒＱ６、Ｑ７を設けたことによりｐＴｒＱ
４のゲートレベルが低下し、結局、出力信号ＯＵＴは従
来例の場合より高いレベルとなる。
４のゲートレベルが低下し、結局、出力信号ＯＵＴは従
来例の場合より高いレベルとなる。
逆に、ｎ Ｔ ｒ Ｑ 、の入力信号ＩＮがＶＬ１ｎＴ
ｒＱ２の入力信号「ＮがＶ）Ｉとなると、同時にＴｒＱ
ｓにＶ ＨＮ ｎ Ｔ ｒ Ｑ ７にＶＬのゲートレベ
ルが加えられることになる。その結果、相対的に節点り
よりも節点Ｃのレベルが上がる。そのため、負荷曲線を
決める節点Ｂのレベルは相対的に上がる。従って、出力
信号ＯＵＴは従来例の場合より低いレベルとなる。
ｒＱ２の入力信号「ＮがＶ）Ｉとなると、同時にＴｒＱ
ｓにＶ ＨＮ ｎ Ｔ ｒ Ｑ ７にＶＬのゲートレベ
ルが加えられることになる。その結果、相対的に節点り
よりも節点Ｃのレベルが上がる。そのため、負荷曲線を
決める節点Ｂのレベルは相対的に上がる。従って、出力
信号ＯＵＴは従来例の場合より低いレベルとなる。
従って、入力差ＩＩＮ−ＩＮＩはｎ Ｔ ｒ Ｑ ｅ、
Ｑ７を付加したことにより、従来例の場合より大きな出
力差に増幅される。
Ｑ７を付加したことにより、従来例の場合より大きな出
力差に増幅される。
なお、上記実施例ではトランジスタＱ６、Ｑ７をｎＴｒ
で構成していたが、これをｐＴｒに置き換えることがで
きる。その場合には、ｐＴｒＱｅにはｎ Ｔ ｒ Ｑ
１と同相の信号が、またｐ Ｔ ｒ Ｑ ７にはｎＴｒ
Ｑ２と同相の信号が入力される。さらに、ｎＴｒ （あ
るいはｐＴｒ）Ｑｅ 、Ｑ７の挿入位置は、上記実施例
に換えて、それぞれｎＴｒＱ、とｐＴｒＱ３との間、ｎ
Ｔ ｒ Ｑ ２とｐ Ｔ ｒ Ｑ ４との間に挿入す
るようにすることができる。
で構成していたが、これをｐＴｒに置き換えることがで
きる。その場合には、ｐＴｒＱｅにはｎ Ｔ ｒ Ｑ
１と同相の信号が、またｐ Ｔ ｒ Ｑ ７にはｎＴｒ
Ｑ２と同相の信号が入力される。さらに、ｎＴｒ （あ
るいはｐＴｒ）Ｑｅ 、Ｑ７の挿入位置は、上記実施例
に換えて、それぞれｎＴｒＱ、とｐＴｒＱ３との間、ｎ
Ｔ ｒ Ｑ ２とｐ Ｔ ｒ Ｑ ４との間に挿入す
るようにすることができる。
［発明の効果コ
以上説明したように、本発明は、カレント・ミラー型セ
ンス・アンプを構成する１対の負荷ｐＴｒと駆動ｎＴｒ
からなる直列回路に、それぞれ駆動ｎＴｒと相補の動作
を行うトランジスタを挿入したものであるので、本発明
によれば、チップ面積を大幅に増加させることなくまた
増幅動作速度の低下を招くことなくセンス・アンプの増
幅度を向上させることができる。
ンス・アンプを構成する１対の負荷ｐＴｒと駆動ｎＴｒ
からなる直列回路に、それぞれ駆動ｎＴｒと相補の動作
を行うトランジスタを挿入したものであるので、本発明
によれば、チップ面積を大幅に増加させることなくまた
増幅動作速度の低下を招くことなくセンス・アンプの増
幅度を向上させることができる。
【図面の簡単な説明】
第１図は、本発明の一実施例の回路図、第２図は、従来
例の回路図、第３図は、従来例の動作説明図である。 Ｑ Ｉ Ｎ Ｑ２ Ｎ Ｑ５ 、Ｑｅ 、Ｑ７ ”’ｎ
チャネルＭＯＳトランジスタ（ｎＴｒ）、 Ｑ３、Ｑ
４・・・ｐチャネルＭＯ８トランジスタ（ｐＴｒ）、Ｉ
Ｎ、ＩＮ・・・入力信号、 ＯＵＴ・・・出力信号、
Ａ・・・センス・アンプ活性化信号。
例の回路図、第３図は、従来例の動作説明図である。 Ｑ Ｉ Ｎ Ｑ２ Ｎ Ｑ５ 、Ｑｅ 、Ｑ７ ”’ｎ
チャネルＭＯＳトランジスタ（ｎＴｒ）、 Ｑ３、Ｑ
４・・・ｐチャネルＭＯ８トランジスタ（ｐＴｒ）、Ｉ
Ｎ、ＩＮ・・・入力信号、 ＯＵＴ・・・出力信号、
Ａ・・・センス・アンプ活性化信号。
Claims (2)
- （１）第１の入力信号が入力される第１種チャネル型の
第１のＭＯＳトランジスタと、第２種チャネル型の第２
のＭＯＳトランジスタと、前記第１のＭＯＳトランジス
タとは相補の動作を行う第３のＭＯＳトランジスタとを
有する第１の直列接続体と、 前記第１の入力信号とは逆相の第２の入力信号が入力さ
れる第１種チャネル型の第４のＭＯＳトランジスタと、
第２種チャネル型の第５のＭＯＳトランジスタと、前記
第４のＭＯＳトランジスタとは相補の動作を行う第６の
ＭＯＳトランジスタとを有する第２の直列接続体と、 が第１の電源と第２の電源との間に接続されてなり、前
記第１のＭＯＳトランジスタのソースと前記第４のＭＯ
Ｓトランジスタのソースとが前記第１の電源に接続され
かつ前記第２のＭＯＳトランジスタのゲートと前記第５
のＭＯＳトランジスタのゲートとが前記第２のＭＯＳト
ランジスタのドレインに接続されていることを特徴とす
るカレント・ミラー型感知増幅器。 - （２）ゲートに第１の入力信号が入力されソースが第１
の電源に接続された第１種チャネル型の第１のＭＯＳト
ランジスタと、ゲートとドレインとが前記第１のＭＯＳ
トランジスタのドレインに接続された第２種チャネル型
の第２のＭＯＳトランジスタと、ゲートに前記第１の入
力信号とは逆相の第２の入力信号が入力されドレインが
第２の電源に接続されソースが前記第２のＭＯＳトラン
ジスタのソースに接続された第１種チャネル型の第３の
ＭＯＳトランジスタと、ゲートに前記第２の入力信号が
入力されソースが第１の電源に接続された第１種チャネ
ル型の第４のＭＯＳトランジスタと、ゲートが前記第２
のＭＯＳトランジスタのゲートに接続されドレインが前
記第４のＭＯＳトランジスタのドレインに接続された第
２種チャネル型の第５のＭＯＳトランジスタと、ゲート
に前記第１の入力信号が入力されドレインが第２の電源
に接続されソースが前記第５のＭＯＳトランジスタのソ
ースに接続された第１種チャネル型の第６のＭＯＳトラ
ンジスタと、を具備するカレント・ミラー型感知増幅器
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2291365A JPH04163795A (ja) | 1990-10-29 | 1990-10-29 | カレント・ミラー型感知増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2291365A JPH04163795A (ja) | 1990-10-29 | 1990-10-29 | カレント・ミラー型感知増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04163795A true JPH04163795A (ja) | 1992-06-09 |
Family
ID=17767977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2291365A Pending JPH04163795A (ja) | 1990-10-29 | 1990-10-29 | カレント・ミラー型感知増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04163795A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0685564A (ja) * | 1992-09-01 | 1994-03-25 | Mitsubishi Electric Corp | 増幅器回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6284487A (ja) * | 1985-10-09 | 1987-04-17 | Nec Corp | 差動増幅器 |
-
1990
- 1990-10-29 JP JP2291365A patent/JPH04163795A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6284487A (ja) * | 1985-10-09 | 1987-04-17 | Nec Corp | 差動増幅器 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0685564A (ja) * | 1992-09-01 | 1994-03-25 | Mitsubishi Electric Corp | 増幅器回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4697112A (en) | Current-mirror type sense amplifier | |
| KR100525330B1 (ko) | 저전압레벨쉬프팅회로및저전압감지증폭기 | |
| US4484148A (en) | Current source frequency compensation for a CMOS amplifier | |
| JPS61232708A (ja) | 平衡型差動増幅器 | |
| US4724344A (en) | Sensing amplifier including symmetrical and asymmetrical load circuits | |
| JP3425466B2 (ja) | Ｃｍｏｓ増幅器及びその動作方法 | |
| US4736117A (en) | VDS clamp for limiting impact ionization in high density CMOS devices | |
| KR900000992B1 (ko) | Mos 트랜지스터 증폭기 | |
| US6327190B1 (en) | Complementary differential input buffer for a semiconductor memory device | |
| JP2756797B2 (ja) | Ｆｅｔセンス・アンプ | |
| US7262638B2 (en) | Current sense amplifier | |
| JPH04163795A (ja) | カレント・ミラー型感知増幅器 | |
| JPS62159905A (ja) | 半導体差動増幅器 | |
| JPH08307224A (ja) | 演算増幅回路 | |
| US6791412B2 (en) | Differential amplifier output stage | |
| JP2001060832A (ja) | 差動増幅器 | |
| US20230014458A1 (en) | Local common mode feedback resistor-based amplifier with overshoot mitigation | |
| US20040145389A1 (en) | High speed current mode NOR logic circuit | |
| JPH0531760Y2 (ja) | ||
| JP2514988B2 (ja) | センスアンプ回路 | |
| JPH07115334A (ja) | ボルテージフォロア回路 | |
| JP2695005B2 (ja) | 電荷検出回路 | |
| JPH03100996A (ja) | 増幅回路 | |
| US6194921B1 (en) | Analog signal amplifier circuit using a differential pair of MOSFETs (insulated-gate field effect transistors) in an input stage | |
| JPS60148209A (ja) | 差動増幅器 |