DE10236192A1 - Halbleitereinrichtung - Google Patents

Halbleitereinrichtung

Info

Publication number
DE10236192A1
DE10236192A1 DE10236192A DE10236192A DE10236192A1 DE 10236192 A1 DE10236192 A1 DE 10236192A1 DE 10236192 A DE10236192 A DE 10236192A DE 10236192 A DE10236192 A DE 10236192A DE 10236192 A1 DE10236192 A1 DE 10236192A1
Authority
DE
Germany
Prior art keywords
voltage
circuit
level
power supply
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10236192A
Other languages
English (en)
Inventor
Tadaaki Yamauchi
Takeo Okamoto
Junko Matsumoto
Zengcheng Tian
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE10236192A1 publication Critical patent/DE10236192A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

Eine Pegelkonvertierungsschaltung (960) wird bereitgestellt an einem Ausgang (ND1) mit einer Initialisierungsschaltung (2, 3, IV2) zum Einstellen des Ausgangssignals der Pegelkonvertierungsschaltung (960) zum Erzeugen eines Spannungsabschneidefreigabesignals (PCUTe), welches einen Niedrigspannungsabschaltmodus auf einen vorbestimmten inaktiven Zustand nach dem Einschalten steuert. Die Initialisierungsschaltung ist zum Beispiel realisiert durch ein kapazitives Element (2), das mit dem Ausgangsknoten (ND1) der Pegelkonvertierungsschaltung verbunden ist, zum Hochziehen der Spannung des Ausgangsknotens nach dem Einschalten, und einer Verriegelungsschaltung (3, IV2) zum Verriegeln des Spannungspegels des Ausgangsknotens. Wenn die Spannung eingeschaltet ist, ist das Spannungsabschneidefreigabesignal zwangsweise inaktiviert durch die Initialisierungsschaltung zum Erzeugen einer peripheren Versorgungsspannung. Der interne Knoten der Pegelkonvertierungsschaltung wird initialisiert entsprechend dem Ausgangssignal einer Steuerschaltung (904), die die periphere Versorgungsspannung als Betriebsversorgungsspannung erhält. In der Halbleiterspeichereinrichtung mit einem Niedrigspannungsabschaltmodus wird eine interne Spannung zuverlässig geeignet erzeugt nach Einschalten einer internen Spannung.

Description

  • Die vorliegende Erfindung bezieht sich allgemein auf Halbleitereinrichtungen und insbesondere auf den Aufbau einer Schaltung zur Erzeugung einer internen Spannung, die eine interne Spannung der Halbleitereinrichtung aus einer externen Leistungsversorgungsspannung erzeugt. Genauer gesagt bezieht sich die vorliegende Erfindung auf eine Steuerstruktur für einen Niedrigspannungsabschaltmodus, der einen internen Spannungserzeugungsbetrieb unterbindet.
  • Fig. 21 zeigt schematisch eine Struktur eines Feldes eines herkömmlichen dynamischen Speichers mit wahlfreiem Zugriff (DRAM). Gemäß Fig. 21 ist eine Speicherzelle MC entsprechend einer Kreuzung von Bitleitungen BL und ZBL und einer Wortleitung WL angeordnet. In Fig. 21 ist eine Speicherzelle MC, die entsprechend einer Kreuzung einer Bitleitung BL und einer Wortleitung WL angeordnet ist, als eine repräsentative Speicherzelle derselben dargestellt. Die Speicherzellen MC sind in Zeilen und Spalten angeordnet. Eine Wortleitung WL ist entsprechend jeder Speicherzellenzeile angeordnet. Ein Paar von Bitleitungen BL und ZBL ist entsprechend jeder Speicherzellenspalte angeordnet. Eine Speicherzelle MC ist entsprechend einer Kreuzung einer Bitleitung der Bitleitungen und einer Wortleitung angeordnet.
  • Für die Bitleitungen BL und ZBL sind eine Bitleitungsausgleichsschaltung BPE zum Vorladen und Ausgleichen der Bitleitungen BL und ZBL auf das Niveau einer Bitleitungsvorladespannung Vbl und ein Leseverstärker SA zum Verstärken der Differenz der Spannungen der Bitleitungen BL und ZBL und zum Verriegeln der verstärkten Spannung vorgesehen. Für die Leseverstärker SA sind ein Leseaktivierungstransistor ASPT, der leitfähig wird, wenn ein Leseverstärkeraktivierungssignal /SAP aktiv ist, zum Koppeln einer Leseleistungsversorgungsleitung, die eine Feldleistungsversorgungsspannung Vdds eines Hochpegelleistungsversorgungsknoten an den Leseverstärker SA und ein Leseverstärkeraktivierungstransistor ASNT, der leitfähig wird, wenn ein Leseverstärkeraktivierungssignal SAN aktiv ist, zum Koppeln an eine Lesemasseleitung, die eine Massespannung Vss an einen Niedrigpegelleistungsversorgungsknoten des Leseverstärkers SA überträgt, vorgesehen.
  • Die Speicherzelle MC weist einen Speicherkondensator MC auf, der Information in Form von Ladungen speichert und einen Zugriffstransistor MT zum Koppeln des Speicherzellkondensators MC mit einer entsprechenden Bitleitung (oder ZBL) entsprechend einer Signalspannung auf der Wortleitung WL. Der Zugriffstransistor MT ist im allgemeinen aus einem N-Kanal-MOS-Transistor (Feldeffekttransistor mit isoliertem Gate) gebildet. Eine negative Vorspannung Vbb ist an das Rückseitengate des Zugriffstransistors MT angelegt. Durch Anlegen einer negativen Vorspannung Vdd an das Rückseitengate des Zugriffstransistors MT wird die Schwellenspannung stabil gemacht, die parasitäre Kapazität zwischen der Signalleitung und dem Substratbereich wird reduziert und die Sperrschichtkapazität der Drain/Source des Zugriffstransistors wird reduziert.
  • Eine Bitleitungsausgleichsschaltung BPE überträgt eine Bitleitungsvorladespannung Vbl einer Zwischenspannung (Vdds/2) einer Feldleistungsversorgungsspannung Vddf an die Bitleitungen BL und ZBL entsprechend einem Bitleitungsausgleichsbestimmungssignal BLEQ.
  • Die Wortleitung WL wird auf das Niveau einer hohen Spannung Vpp getrieben, die höher ist als die Feldleistungsversorgungsspannung Vdds, wenn sie ausgewählt ist. Durch Treiben einer ausgewählten Wortleitung WL auf das Niveau der hohen Spannung Vpp können Daten eines H-Pegels entsprechend der Feldleistungsversorgungsspannung Vdds in dem Knoten des Speicherkondensators MC ohne Verlust aufgrund der Schwellenspannung des Zugriffstransistors MT der Speicherzelle MC gespeichert werden.
  • Der Speicherkondensator MQ empfängt eine konstante Zellplattenspannung Vcp an einem Elektrodenknoten (Zellplattenknoten), der dem Speicherknoten, der die Daten speichert, gegenüberliegt. Im allgemeinen entspricht diese Zellplattenspannung Vcp dem Spannungspegel der Zwischenspannung (Vdds/2) der Feldleistungsversorgungsspannung Vdds.
  • Somit können eine Mehrzahl von Spannungsarten bei unterschiedlichen Spannungspegeln in einem oben beschriebenen DRAM eingesetzt werden. In dem Fall, in dem eine Mehrzahl von Spannungsarten extern erzeugt werden und dann an das DRAM angelegt werden, wird die Systemskala erhöht. Ebenso nimmt der Leistungsverbrauch des gesamten Systems zu (aufgrund von Verdrahtungsverlusten). Ferner nimmt die Anzahl an Spannungsversorgungsanschlüssen in dem DRAM zu. Daher werden die Mehrzahl von Spannungsarten im inneren des DRAMs erzeugt.
  • Fig. 22 zeigt schematisch eine Struktur eines Abschnittes, der sich auf die internen Spannungen des DRAMs bezieht. Unter Bezugnahme auf Fig. 22 weist das DRAM ein Speicherzellenfeld 902 mit einer Mehrzahl von Speicherzellen (Speicherzelle MC von Fig. 21), die einer Mehrzahl von Zeilen und Spalten angeordnet sind auf, eine Steuerschaltung 904, die auf einen extern angelegten Befehl CMD anspricht, zum Erzeugen eines Betriebssteuersignals, welches erforderlich ist zum Ausführen eines Betriebsmodus, der durch den Befehl CMD spezifiziert ist, eine Zeilenauswahlschaltung 906, die aktiv wird unter der Steuerung der Steuerschaltung 904 zum Treiben eines ausgewählten Zustandes einer Wortleitung, die entsprechend einer adressierten Zeile in dem Speicherzellenfeld 902 angeordnet ist, entsprechend einem extern angelegten Zeilenadreßsignal RA, eine Leseverstärkergruppe 908, die selektiv aktiv gemacht wird durch die Steuerschaltung 904 zum Lesen, Verstärken und Verriegeln von Daten der Speicherzellen auf der Zeile, die durch die Zeilenauswahlschaltung 906 ausgewählt ist, eine Spaltenauswahlschaltung 910, die unter der Steuerung der Steuerschaltung 904 arbeitet zum Auswählen einer Speicherzelle in einer adressierten Spalte in dem Speicherzellenfeld 902 entsprechend einem extern angelegten Spaltenadreßsignal CA, wenn es aktiv ist, und einer internen Spannungserzeugungsschaltung 900, die verschiedene interne Spannungen Vpp, Vbb, Vbl, Vcp, Vdds und Vddp aus einer externen Leistungsversorgungsspannung EXVDD erzeugt.
  • Eine periphere Leistungsversorgungsspannung Vddp von der internen Spannungsversorgungsschaltung 900 wird an die Steuerschaltung 904 und die Zeilenauswahlschaltung 906 angelegt. Eine hohe Spannung Vpp von der internen Spannungserzeugungsschaltung 900 wird an die Zeilenauswahlschaltung 906 angelegt. In der Zeilenauswahlschaltung 906 ist ein Zeilendekoder vorgesehen, der die periphere Leistungsversorgungsspannung Vddp als Betriebsleistungsversorgungsspannung empfängt, und ein Wortleitungstreiber, der eine hohe Spannung Vpp empfängt. Ein Zeilenauswahlsignal wird von der Zeilendekoderschaltung durch Dekodieren eines empfangenen Zeilenadreßsignals erzeugt. Der Wortleitungstreiber überträgt ein Wortleitungsauswahlsignal des Pegels der hohen Spannung Vpp an eine Wortleitung, die angeordnet ist entsprechend einer Zeile, die durch das von der Zeilendekoderschaltung erzeugte Zeilenauswahlsignal ausgewählt ist.
  • Das Speicherzellenfeld 902 wird mit der Bitleitungsvorladespannung Vbl, der Zellplattenspannung Vcp und einer negativen Vorspannung Vbb, die an den Substratbereich des Speicherzellenfelds 902 angelegt wird, versorgt. Die Feldleistungsversorgungsspannung Vdds wird an die Leseverstärkergruppe 908 als eine Betriebsleistungsversorgungsspannung der Leseverstärker angelegt. Im allgemeinen wird die periphere Leistungsversorgungsspannung Vddp an die Spaltenauswahlschaltung 910 als Betriebsleistungsversorgungsspannung (das Spaltenauswahlsignal kann auf dem Pegel der Feldleistungsversorgungsspannung Vdds sein) angelegt.
  • Durch Betreiben der peripheren Schaltung, wie der Steuerschaltung 904 mit der peripheren Leistungsversorgungsspannung Vddp und Betreiben der Leseverstärkergruppe 908, die sich auf das Speicherzellenfeld 902 bezieht mit der Feldleistungsversorgungsspannung Vdds wird die periphere Schaltung mit hoher Geschwindigkeit betrieben zum Erreichen eines Hochgeschwindigkeitszugriffs, während gewährleistet ist, daß die Durchbruchsspannung des Zugriffstransistors und der Speicherzellenkondensator der Speicherzelle MC das stabile Speichern von Daten erlauben.
  • Fig. 23 zeigt schematisch eine Struktur der internen Spannungserzeugungsschaltung 900 von Fig. 22. Unter Bezugnahme auf Fig. 23 weist die interne Spannungserzeugungsschaltung 900 eine Konstantstromquelle 950 auf, die einen konstanten Strom eines konstanten Niveaus von der externen Leistungsversorgungsspannung EXVDD erzeugt, Referenzspannungserzeugungsschaltungen 951, 952 und 953, die den konstanten Strom von der Konstantstromquelle 950 in eine Spannung umwandeln zum jeweils Erzeugen einer Referenzspannung Vrefd für hohe Spannung, einer Referenzspannung Vrefs für die periphere Leistungsversorgungsspannung und einer Referenzspannung Vreff für eine Feldleistungsversorgungsspannung, eine Negativspannungserzeugungsschaltung 954, die eine externe Leistungsversorgungsspannung EXVDD als Betriebsleistungsversorgungsspannung empfängt zum Erzeugen einer negativen Spannung Vbb, und eine Hochspannungserzeugungsschaltung 955, die die externe Leistungsversorgungsspannung EXVDD als Betriebsleistungsversorgungsspannung empfängt zum Erzeugen einer hohen Spannung Vpp.
  • Die Negativspannungserzeugungsschaltung 954 weist einen Schwingkreis auf, der mit einem Strom oszilliert entsprechend dem Treiberstrom der Konstantstromquelle 950, der ein Betriebsstrom ist, und eine Pumpschaltung, die einen Ladungspumpbetrieb entsprechend dem Ausgangssignal des Schwingkreises ausführt zum Erzeugen der negativen Spannung.
  • Die Hochspannungserzeugungsschaltung 955 beinhaltet einen Schwingkreis, dessen Betriebsstrom durch den Steuerstrom der Konstantstromquelle 950 bestimmt ist, zum Oszillieren in einem vorbestimmten Zyklus, eine Pumpschaltung, die einen Ladungspumpbetrieb entsprechend dem Oszillationssignal des Schwingkreises ausführt zum Erzeugen der hohen Spannung Vpp und eine Schaltung zum Verschieben des Pegels der Spannung, die von der Pumpschaltung ausgegeben wird zum Vergleich mit der Referenzspannung Vrefd von der Referenzspannungserzeugungsschaltung 951 zum selektiven Aktivieren eines Pumpbetriebs entsprechend dem Vergleichsergebnis.
  • Eine Schaltung zum Erkennen des Spannungspegels der negativen Spannung Vbb ist ebenso in der Negativspannungserzeugungsschaltung 954 vorgesehen. Im allgemeinen wird die Pegelerkennungsschaltung, die die Schwellenspannung eines MOS- Transistors (Feldeffekttransistor mit isoliertem Gate) verwendet, zum Zweck des Erkennens des Pegels der negativen Spannung Vbb eingesetzt.
  • Die interne Spannungserzeugungsschaltung 900 weist ferner eine periphere Leistungsversorgungsschaltung 956 auf, die eine periphere Leistungsversorgungsspannung Vddp aus der externen Leistungsversorgungsspannung EXVDD erzeugt auf der Grundlage der Referenzspannung Vrefp von der Referenzspannungserzeugungsschaltung 952, eine Feldleistungsversorgungsschaltung 957, die eine Feldleistungsversorgungsspannung Vddf aus der externen Leistungsversorgungsspannung EXVDD entsprechend der Referenzspannung Vrefs von der Referenzspannungserzeugungsschaltung 953 erzeugt, eine Zellplattenspannungserzeugungsschaltung 958, die eine Zellplattenspannung Vcp eines Zwischenspannungspegels aus der Feldleistungsversorgungsspannung Vdds erzeugt, und eine Vorladespannungserzeugungsschaltung 959, die die Feldleistungsversorgungsspannung Vdds als eine Betriebsleistungsversorgungsspannung empfängt zum Erzeugen einer Bitleitungsvorladespannung Vbl eines Zwischenspannungspegels.
  • Die periphere Spannungserzeugungsschaltung 956 weist eine aktive Leistungsversorgungsschaltung 950a auf, die in einem aktiven Zyklus arbeitet, bei dem ein interner Betrieb in der Halbleiterspeichereinrichtung ausgeführt wird zum Erzeugen einer peripheren Leistungsversorgungsspannung Vddp aus der externen Leistungsversorgungsspannung EXVDD mit einer großen Stromtreiberfähigkeit zum Unterdrücken eines Abfalls der peripheren Leistungsversorgungsspannung Vddp während eines internen Schaltungsbetriebs, und eine Standby- Leistungsversorgungsschaltung 950d, die konstant in einem Standby-Zustand und einem aktiven Zyklus arbeitet zum Erzeugen der peripheren Leistungsversorgungsspannung Vddp aus der externen Leistungsversorgungsspannung EXVDD mit einem geringen Verbrauchsstrom. Die Standby-Leistungsversorgungsschaltung 950b funktioniert so, daß sie einen Abfall des Pegels der peripheren Leistungsversorgungsspannung Vddp, der durch einen Leckstrom und ähnliches verursacht wird, während eines Standby-Zyklus verhindert.
  • Ähnlich beinhaltet die Feldleistungsversorgungsschaltung 957 eine aktive Leistungsversorgungsschaltung 957a, die aktiv gemacht wird in einem aktiven Zyklus zum Erzeugen der Feldleistungsversorgungsspannung Vdds von der externen Leistungsversorgungsspannung EXVDD mit einer großen Stromtreiberfähigkeit, und eine Standby-Leistungsversorgungsschaltung 957b, die in einem Standby-Zyklus und einem aktiven Zyklus arbeitet zum Unterdrücken mit einem geringen Verbrauchsstrom einen Abfall der Feldleistungsversorgungsspannung Vdds, der durch Leckstrom verursacht wird.
  • Die Zellplattenspannungserzeugungsschaltung 958 und die Vorladespannungserzeugungsschaltung 959 erzeugten jeweils eine Zwischenspannung eines Pegels von der Hälfte der Feldleistungsversorgungsspannung Vdds als Zellplattenspannung Vcp bzw. als Bitleitungsvorladespannung Vbl.
  • Fig. 24 zeigt ein Beispiel einer Struktur der peripheren Leistungsversorgungsschaltung 956 von Fig. 23. Unter Bezugnahme auf Fig. 24 weist die aktive Leistungsversorgungsschaltung 956a eine Vergleichsschaltung 961 auf, die wenn sie aktiv ist, eine Referenzspannung Vrefp und die periphere Leistungsversorgungsspannung Vddp auf einer peripheren Leistungsversorgungsleitung 969 vergleicht, einen Stromtreibertransistor 962, der einen Strom an die periphere Leistungsversorgungsleitung 969 von einem externen Leistungsversorgungsknoten entsprechend einem Ausgangssignal der Vergleichsschaltung 961 liefert, einen Leistungsversorgungsaktivierungstransistor 963, der einen Betriebsstrompfad der Vergleichsschaltung 961 entsprechend einem Aktivzyklusbestimmungssignal ACT bildet, und einen P-Kanal- MOS-Transistor 964, der den externen Leistungsversorgungsknoten mit dem Ausgangsknoten der Vergleichsschaltung 961 koppelt, wenn das Aktivzyklusbestimmungssignal ACT inaktiv ist.
  • Eine Standby-Leistungsversorgungsschaltung 956b beinhaltet eine Vergleichsschaltung 965, die die periphere Leistungsversorgungsspannung Vddp auf der peripheren Leistungsversorgungsleitung 969 mit der Referenzspannung Vrefp vergleicht, und einen Stromtreibertransistor 966, der Strom von dem externen Leistungsversorgungsknoten an die periphere Leistungsversorgungsleitung 969 entsprechend einem Ausgangssignal der Vergleichsschaltung 965 liefert.
  • In einer aktiven Leistungsversorgungsschaltung 956a ist der Stromtreibertransistor 962 aus einem P-Kanal-MOS-Transistor gebildet, während der Leistungsversorgungsaktivierungstransistor 963 aus einem N-Kanal-MOS-Transistor gebildet ist. Wenn das Aktivzyklusbestimmungssignal ACT auf einem L-Pegel ist, ist der Leistungsversorgungsaktivierungstransistor 963 OFF (nicht leitend) und der MOS-Transistor 964 ist ON (leitend). In diesem Zustand ist das Gate des Stromtreibertransistors 962 auf dem Pegel der externen Leistungsversorgungsspannung EXVDD, wodurch der Stromtreibertransistor 962 einen OFF Zustand behält. Die Vergleichsschaltung 961 ist gehindert, eine Vergleichsoperation durchzuführen, da der Betriebsstrompfad abgeschnitten ist.
  • Wenn das Aktivzyklusbestimmungssignal ACT einen H-Pegel erreicht, wird der Leistungsversorgungsaktivierungstransistor 963 eingeschaltet, wodurch ein Flußpfad für den Betriebsstrom der Vergleichsschaltung 961 gebildet ist. Der MOS-Transistor 964 ist ausgeschaltet, wodurch der externe Leistungsversorgungsknoten von dem Ausgangsknoten der Vergleichsschaltung 961 getrennt ist. In diesem Zustand liefert der Stromtreibertransistor 962 einen Strom entsprechend der Differenz zwischen der Referenzspannung Vrefp und der peripheren Leistungsversorgungsspannung Vddp von dem externen Leistungsversorgungsknoten an die periphere Leistungsversorgungsleitung 969. Zum Beispiel, wenn die periphere Leistungsversorgungsspannung Vddp niedriger ist, als die Referenzspannung Vrefp, erreicht das Ausgangssignal der Vergleichsschaltung 961 einen niedrigen Pegel entsprechend der Spannungsdifferenz. In Antwort darauf liefert der Stromtreibertransistor 962 einen Strom von dem externen Leistungsversorgungsknoten an die periphere Leistungsversorgungsleitung 969 in Entsprechung zu dem Ausgangssignal der Vergleichsschaltung 961. Wenn die periphere Leistungsversorgungsspannung Vddp größer wird, als die Referenzspannung Vrefp, erreicht das Ausgangssignal der Vergleichsschaltung 961 einen H-Pegel, so daß der Leistungsversorgungstreibertransistor 962 ausgeschaltet wird.
  • Die Standby-Leistungsversorgungsschaltung 956b führt einen Betrieb ähnlich zu der der aktiven Leistungsversorgungsschaltung 950a aus, wenn das Aktivzyklusbestimmungssignal ACT sich in einem aktiven Zustand eines H-Pegels befindet. Die Standby- Leistungsversorgungsschaltung 956b funktioniert einfach der art, daß sie einen Abfall der peripheren Leistungsversorgungsspannung Vddp der peripheren Leistungsversorgungsleitung 969 verhindert, der durch einen Leckstrom während des Standby verursacht wird. Der Betriebsstrom der Vergleichsschaltung 965 und der Treiberstrom des Leistungsversorgungstreibertransistors 966 sind niedrig eingestellt.
  • Was die interne Leistungsversorgungsschaltung 956a betrifft, wird eine große Strommenge während des Betriebs der internen Schaltung unter Verwendung der peripheren Leistungsversorgungsspannung Vddp verbraucht. Um diesen großen verbrauchten Strom zu kompensieren, haben die Vergleichsschaltung 961 und der Stromtreibertransistor 962 eine große Stromtreiberfähigkeit zum Aufrechterhalten der peripheren Leistungsversorgungsspannung Vddp auf einem vorbestimmten Spannungspegel. In einem stabilen Zustand erreicht die periphere Leistungsversorgungsspannung Vddp einen Pegel, der identisch zu dem der Referenzspannung Vrefp in der in Fig. 25 gezeigten Struktur ist.
  • Die Feldleistungsversorgungsschaltung 957 hat eine Struktur, die ähnlich zu der der peripheren Leistungsversorgungsschaltung 956 ist, die in Fig. 24 gezeigt ist. In der Feldleistungsversorgungsschaltung 957 wird die Feldreferenzspannung Vrefs anstelle der peripheren Referenzspannung Vrefp verwendet. Die erzeugte Leistungsversorgungsspannung ist die Feldleistungsversorgungsspannung Vdds, nicht die periphere Leistungsversorgungsspannung Vddp.
  • In Übereinstimmung mit der Zunahme der Systemskala muß bei einer Halbleitereinrichtung im starken Maße der Leistungsverbrauch reduziert werden, um die Erzeugung von Wärme in dem System zu verhindern. Insbesondere in der Anwendung einer tragbaren Ausrüstung, die eine Batterie als Spannungsquelle verwendet, muß der verbrauchte Strom oder der Verluststrom vom Standpunkt der Batterielebenszeit gesehen reduziert werden. Im praktischen Gebrauch ist die Dauer eines Standby-Zustandes, bei dem ein Datenzugriff nicht ausgeführt wird, länger, als die Zeitperiode, in der eine Datenverarbeitung tatsächlich ausgeführt wird. In einem DRAM ist in einem Standby-Zustand nur das Zurückhalten der Daten erforderlich. Daher besteht ein starkes Bedürfnis zum Reduzieren des verbrauchten Stroms in einem Standby-Zustand.
  • Als ein Verfahren zum Reduzieren des verbrauchten Stroms in einem Standby-Zustand wird in einer der Anmelderin bekannten Weise ein Abschaltmodus verwendet. In diesem Abschaltmodus wird die Zuführung einer Betriebsleistungsversorgungsspannung an eine Schaltung, die sich nicht auf das Datenzurückhalten bezieht, wie an eine Adreßeingangspufferschaltung, gestoppt. Dementsprechend wird der direkte Strompfad für die Schaltung, die sich nicht auf die Datenzurückhaltung bezieht, abgeschnitten zum Reduzieren des Leckstroms in der Schaltung. Entsprechend ist der verbrauchte Strom reduziert.
  • Kürzlich besteht ein starkes Bedürfnis zum weiteren Reduzieren des Standby-Stroms. In Wiederspiegelung des Erfordernisses eines solchen höchst niedrigen Standby-Stromes wird ein Modus, der "Niedrigstromabschaltmodus" genannt wird, angewendet. In diesem Niedrigstromabschaltmodus wird die interne Spannungserzeugungsoperation der internen Spannungserzeugungsschaltung gestoppt. Es sei angemerkt, daß ein Spannungsabschaltmodus durch einen extern angelegten Befehl gesetzt wird und daher die Leistungsversorgungsspannung immer noch an die Schaltung angelegt wird, die sich auf das Anregen aus dem Spannungsabschaltmodus bezieht, wie der Befehlsdekoder, der einen Befehl empfängt.
  • Fig. 25 zeigt schematisch eine Struktur des Abschnitts zum Durchführen eines Steuerns des Niedrigspannungsabschaltmodus. Die Steuerschaltung 904 in Fig. 25 erzeugt ein Spannungsabschneidesignal PCUT auf einem Pegel der peripheren Leistungsversorgungsspannung Vddp, wenn ein extern angelegter Befehl CMD einen Niedrigspannungsabschaltmodus spezifiziert. In dem Niedrigspannungsabschaltmodus sollen der Betrieb der Konstantstromquelle 950 und der Referenzspannungserzeugungsschaltung 952 gesperrt werden. Um die Schaltung zu steuern, die die externe Leistungsversorgungsspannungen als Betriebsleistungsversorgungsspannung empfängt, wird das Spannungsabschneidesignal PCUT von der Steuerschaltung 904 durch eine Pegelkonvertierungsschaltung 960 in ein ein Spannungsabschneidefreigabesignal PCUTe umgewandelt, welches eine Amplitude des Pegels der externen Leistungsversorgungsspannung EXVDD hat. Die Referenzspannungserzeugungsschaltung 952 und die Konstantstromquelle 950 sind im Hinblick auf eine Konstantstromerzeugungsoperation und eine Referenzspannungserzeugungsoperation gesperrt, wenn dieses Spannungsabschneidefreigabesignal PCUTe aktiv wird. Dieses Spannungsabschneidefreigabesignal PCUTe wird ebenso an die periphere Schaltung angelegt zum Abschneiden des Strompfades jeder peripheren Schaltung.
  • In dem Niedrigspannungsabschaltmodus wird Strom nur von der erforderlichen Schaltung verbraucht. Leckstrom wird nicht erzeugt, da der Strompfad der peripheren Schaltung abgeschnitten ist. Daher kann der verbrauchte Strom signifikant reduziert werden.
  • Fig. 26 zeigt ein Beispiel einer Struktur der Pegelkonvertierungsschaltung 960 von Fig. 25. Unter Bezugnahme auf Fig. 26 weist die Pegelkonvertierungsschaltung 960 einen Inverter IV1 auf, der das Spannungsabschneidesignal PCUT empfängt, welches von der Steuerschaltung 904 ausgegeben wird, einen N-Kanal- MOS-Transistor NQ1, der zwischen einem Knoten ND0 und einem Masseknoten verbunden ist und der ein Ausgangssignal des Inverters IV1 an seinem Gate empfängt, einen N-Kanal-MOS- Transistor NQ2, der zwischen einem Knoten ND1 und einem Masseknoten verbunden ist und der ein Spannungsabschneidesignal PCUT von der Steuerschaltung 904 an seinem Gate empfängt, einen P-Kanal-MOS-Transistor PQ1, der zwischen einem externen Leistungsversorgungsknoten und dem Knoten ND0 verbunden ist, und dessen Gate mit dem Knoten ND1 verbunden ist, einen P- Kanal-MOS-Transistor PQ2, der zwischen dem externen Leistungsversorgungsknoten und dem internen Knoten ND1 verbunden ist und dessen Gate mit dem Knoten ND0 verbunden ist, und einen Inverter IV2, der das Signal des Knotens ND1 invertiert zum Erzeugen eines Spannungsabschneidefreigabesignals PCUTe. Der Inverter IV1 empfängt die periphere Leistungsversorgungsspannung Vddp als eine Betriebsleistungsversorgungsspannung. Der Inverter IV2 empfängt die externe Leistungsversorgungsspannung EXVDD als die Betriebsleistungsversorgungsspannung.
  • Wenn sich das Spannungsabschneidesignal PCUT auf einem L-Pegel befindet, erreicht in der Pegelkonvertierungsschaltung, die in Fig. 26 gezeigt ist, das Ausgangssignal des Inverters IV1 einen H-Pegel, der MOS-Transistor NQ1, der den Ausgang des Inverters IV1 empfängt ist ON, und der MOS-Transistor NQ2 ist OFF. Daher wird der Knoten ND0 durch den MOS-Transistor NQ1 entladen und sein Spannungspegel wird reduziert. Der Wirkleitwert bzw. die Konduktanz des MOS-Transistors PQ2 nimmt zu, wodurch der Spannungspegel am Knoten ND1 hoch geht. In Antwort darauf wird die Konduktanz des MOS-Transistors PQ1 reduziert und der Knoten ND0 erreicht den Pegel der Massespannung. Der Knoten ND1 wird geladen durch den MOS-Transistor PQ2 und erreicht den Pegel der externen Leistungsversorgungsspannung EXVDD. In diesem Zustand erreicht das Spannungsabschneidefreigabesignal PCUTe, das durch den Inverter IV2 ausgegeben wird, der das Signal des Knotens ND1 empfängt, einen L-Pegel.
  • Umgekehrt, wenn sich das Spannungsabschneidesignal PCUT auf einem H-Pegel befindet, stellt der Inverter IV1 ein Ausgangssignal auf einem L-Pegel bereit. Der MOS-Transistor NQ1 ist OFF, während der MOS-Transistor NQ2 ON ist. In solch einem Zustand erreicht der Knoten ND1 den Pegel der Massespannung, während der Knoten ND0 den Pegel der externen Leistungsversorgungsspannung EXVDD erreicht. Das Spannungsabschneidefreigabesignal PCUTe erreicht den Pegel der externen Leistungsversorgungsspannung EXVDD. Mit anderen Worten, die Pegelkonvertierungsschaltung 960 wandelt die Amplitude des Spannungsabschneidesignals PCUT, welches von der Steuerschaltung 904 erhalten wird, um, während der logische Pegel desselben erhalten bleibt.
  • Die periphere Leistungsversorgungsspannung Vddp wird entsprechend der externen Leistungsversorgungsspannung EXVDD erzeugt. Wenn die externe Leistungsversorgungsspannung EXVDD eingeschaltet wird, wird die periphere Leistungsversorgungsspannung Vddp später stabilisiert, als die externe Leistungsversorgungsspannung EXVDD. Wenn der Knoten ND1 auf einem H-Pegel in der Pegelkonvertierungsschaltung 960 gehalten wird, befindet sich in solch einem Zustand das Spannungsabschneidefreigabesignal PCUTe auf einem L-Pegel. Daher arbeiten die Konstantstromquelle 950 und die Referenzspannungserzeugungsschaltung 952 zuverlässig zum Anheben der peripheren Leistungsversorgungsspannung Vddp auf einen vorbestimmten Spannungspegel.
  • Wenn die externe Leistungsversorgungsspannung EXVDD eingeschaltet wird, befindet sich die periphere Leistungsversorgungsspannung Vddp auf dem Pegel der Massespannung. Das Spannungsabschneidesignal PCUT befindet sich ebenfalls auf dem L- Pegel. Ferner befindet sich das Ausgangssignal des in Fig. 26 gezeigten Inverters IV1 auf einem L-Pegel und die MOS- Transistoren NQ1 und NQ2 sind beide OFF. Wenn die externe Leistungsversorgungsspannung EXVDD in einem solchen Zustand im Pegel ansteigt, sind die Spannungspegel der internen Knoten ND0 und ND1 in einem unsicheren Zustand. Daher kann es möglich sein, daß der Spannungspegel des Knotens ND1 auf einen Zwischenspannungspegel ansteigen würde. Wenn der Spannungspegel des Knotens ND1 auf einen solchen Zwischenspannungspegel ansteigt, erreicht das Spannungsabschneidefreigabesignal PCUTe, das von dem Inverter IV2 ausgegeben wird, einen Zwischenspannungspegel. Dementsprechend werden die Konstantstromquelle 950 und die Referenzspannungserzeugungsschaltung 952 unvollständig bezüglich der Konstantstromerzeugungsoperation und der Referenzspannungserzeugungsoperation gesperrt. Somit kann die Referenzspannung Vrefp nicht auf einen vorbestimmten Spannungspegel angehoben werden und entsprechend kann die periphere Leistungsversorgungsspannung Vddp nicht auf einen vorbestimmten Spannungspegel angehoben werden.
  • Wenn das Spannungsabschneidefreigabesignal PCUTe eines Zwischenspannungspegels auf einen H-Pegel eingestellt wird entsprechen der Stabilisierung der externen Leistungsversorgungsspannung EXVDD, wie in Fig. 28 gezeigt ist, wenn die Spannung eingeschaltet wird, wird der Betrieb der Konstantstromquelle 950 und der Referenzspannungserzeugungsschaltung 952 vollständig gestoppt, so daß die periphere Leistungsversorgungsspannung Vddp nicht erzeugt wird. Da das Spannungsabschneidesignal PCUT von der Steuerschaltung 904 einen L-Pegelzustand in solch einer Situation behält, behält das Spannungsabschneidefreigabesignal PCUTe den Anfangszustand, der eingestellt ist nach dem Einschalten entsprechend dem instabilen Zustand der Pegelkonversionsschaltung 960 zur Zeit des Einschaltens. Daher wird das Unterdrücken der Erzeugung der peripheren Leistungsversorgungsspannung Vddp auf einen vorbestimmten Spannungspegel fortgeführt.
  • Wenn im praktischen Gebrauch ein solches Ereignis auftritt, kann die Nichterzeugung der peripheren Leistungsversorgungsspannung in einem Zustand der totalen Blockierung des Spannungsabschneidefreigabesignals PCUTe nicht erkannt werden. Im Ergebnis tritt ein fehlerhafter Betrieb des gesamten Systems auf.
  • In einem Niedrigspannungsabschaltmodus werden der Eingang und der Ausgang entsprechend einem extern angelegten Befehl eingestellt. Um diesen Befehl zu akzeptieren muß eine Betriebsleistungsversorgungsspannung zugeführt werden, selbst während eines Niedrigspannungsabschaltmodus, wenigstens an die Schaltung, die sich mit dem Befehl verbunden ist, der diesen Niedrigspannungsabschaltmodus spezifiziert.
  • Fig. 29 zeigt ein Beispiel einer Struktur der Referenzspannungserzeugungsschaltung 952 zum Liefern einer Betriebsleistungsversorgungsspannung an die Schaltung, die sich auf den Niedrigspannungsabschaltbefehl, der einen Niedrigspannungsabschaltmodus spezifiziert, bezieht. Unter Bezugnahme auf Fig.29 beinhaltet die periphere Leistungsversorgungsschaltung 952 eine Grundspannungserzeugungsschaltung 970, die eine Grundspannung Vrefp0 aus der externen Leistungsversorgungsspannung EXVDD erzeugt, und einen Analogpuffer, der die Grundspannung Vrefp0 puffert zum Erzeugen der Referenzspannung Vrefp. Die Stromtreiberfähigkeit der Grundspannungserzeugungsschaltung 970 ist klein genug eingestellt, so daß der verbrauchte Strom reduziert wird. Durch Puffern (Verstärken) der Grundspannung Vrefp0 unter Verwendung eines Analogpuffers kann die Grundspannung Vrefp0 bei hoher Geschwindigkeit stabilisiert werden. Ebenso kann diese Referenzspannung Vrefp an die periphere Leistungsversorgungsschaltung stabil geliefert werden.
  • Dieser Analogpuffer weist einen P-Kanal-MOS-Transistor PQ3 auf, der zwischen dem externen Leistungsversorgungsknoten und einem Knoten ND2 verbunden ist und dessen Gate mit dem Knoten ND2 verbunden ist auf, einen P-Kanal-MOS-Transistor PQ4, der zwischen dem externen Leistungsversorgungsknoten und einem Knoten ND3 verbunden ist und dessen Gate mit dem Knoten ND2 verbunden ist, einen N-Kanal-MOS-Transistor NQ3, der zwischen den Knoten ND2 und ND4 verbunden ist und an seinem Gate die Grundspannung Vrefp0 empfängt, einen N-Kanal-MOS-Transistor NQ4, der zwischen den Knoten ND3 und ND4 verbunden ist und dessen Gate mit dem Knoten ND3 verbunden ist, eine Konstantstromquelle 971, die zwischen dem Knoten ND4 und dem Masseknoten verbunden ist, und einen N-Kanal-MOS-Transistor NQ5, der zwischen dem Knoten ND4 und dem Masseknoten verbunden ist und der ein Referenzspannungsstabilisierungserkennungssignal PORs an seinem Gate empfängt.
  • In diesem Analogpuffer bilden die MOS-Transistoren PQ3 und PQ4 eine Stromspiegelstufe. Die MOS-Transistoren NQ3 und NQ4 bilden eine Differentialstufe. Wenn die Grundspannung Vrefp0 höher ist, als die Referenzspannung Vrefp, steigt der Spannungspegel des Knotens ND3 an zum Anheben des Spannungspegels der Referenzspannung Vrefp. Wenn die Grundspannung Vrefp0 niedriger ist, als die Referenzspannung Vrefp, wird der Spannungspegel des Knotens ND3 reduziert, wodurch der Spannungspegel der Referenzspannung Vrefp erniedrigt wird. Daher wird die Referenzspannung Vrefp auf einen Spannungspegel eingestellt, der identisch zu dem der Grundspannung Vrefp0 ist.
  • Das Referenzspannungsstabilisierungserkennungssignal PORs wird aktiv, wenn die Referenzspannung Vrefs für die Feldleistungszufuhr einen vorbestimmten Spannungspegel erreicht oder sich auf dem vorbestimmten Spannungspegel stabilisiert, wenn die externe Leistungsversorgungsspannung EXVDD eingeschaltet wird. Der Betriebsstrom des Analogpuffers wird erhöht zum Treiben der Referenzspannung Vrefp auf einen stabilen Zustand bei hoher Geschwindigkeit in Übereinstimmung mit dem Referenzspannungsstabilisierungserkennungssignal PORs nach Einschalten der externen Leistungsversorgungsspannung.
  • Es sei angemerkt, daß die Steuerschaltung zum Empfangen eines Befehls zum Verlassen des Niedrigspannungsabschaltmodus aktiv gemacht werden muß durch die periphere Leistungsversorgungsschaltung 952 selbst in einem Niedrigspannungsabschaltmodus. Wenn die Steuerschaltung aktiv ist, muß die Referenzspannung Vrefp selbst in diesem Niedrigspannungsabschaltmodus erzeugt werden. Das bedeutet, daß das Referenzspannungsstabilisierungserkennungssignal PORs in einem inaktiven Zustand eines L- Pegels gehalten werden muß nach Verlassen des Niedrigspannungsabschaltmodus. Das dient zum Verhindern, daß ein unnötiger Strom verbraucht wird, da die Referenzspannungserzeugungsschaltung 952 immer betriebsbereit ist zum Erzeugen der Referenzspannung Vrefp in einem Niedrigspannungsabschaltmodus.
  • Das Referenzspannungsstabilisierungserkennungssignal PORs wird auch die Referenzspannungserzeugungsschaltungen 951 und 953, die in Fig. 24 gezeigt sind, angelegt. Dies geschieht zum Erhöhen des Betriebsstromes für des Analogpuffers in den Referenzspannungserzeugungsschaltungen zur Zeit des Einschaltens.
  • Fig. 30 zeigt schematisch eine Struktur eines Analogpuffers einer Referenzspannungserzeugungsschaltung, die eine andere Referenzspannung als die Referenzspannung für die periphere Leistungsversorgung erzeugt. Der Analogpuffer der Referenzspannungserzeugungsschaltung, die in Fig. 30 gezeigt ist, weist eine Struktur auf, die ähnlich zu der des in Fig. 29 gezeigten Analogpuffers ist, mit Ausnahme, daß ein P-Kanal-MOS- Transistor PQ4 zwischen dem externen Leistungsversorgungsknoten und einem Knoten ND5 angeordnet ist zum Abschneiden des Stroms. Daher haben die Komponenten in dem Analogpuffer von Fig. 30, die jenen des Analogpuffers von Fig. 29 entsprechen dieselben Bezugszeichen und eine detaillierte Beschreibung derselben wird nicht wiederholt.
  • Das Spannungsabschneidefreigabesignal PCUTe wird an das Gate des P-Kanal-MOS-Transistors PQ4 angelegt zum Abschneiden des Stroms. In der in Fig. 30 gezeigten Referenzspannungserzeugungsschaltung erreicht das Spannungsabschneidefreigabesignal PCUTe den Pegel der externen Leistungsversorgungsspannung EXVDD in einem Niedrigspannungsabschaltmodus. Der MOS- Transistor PQ4 wird ausgeschaltet und die Referenzspannung Vref wird auf den Pegel der Massespannung heruntergezogen. Das Referenzspannungsstabilisierungserkennungssignal PORs muß auf einen H-Pegel eingestellt sein zum Treiben der Referenzspannung Vref auf einen stabilen Zustand bei hoher Geschwindigkeit nach Verlassen des Niedrigspannungsabschaltmodus.
  • Das Referenzspannungsstabilisierungserkennungssignal PORs wird zugleich angelegt an die in Fig. 29 gezeigte Referenzspannungserzeugungsschaltung und die in Fig. 30 gezeigte Referenzspannungserzeugungsschaltung. Wenn daher das Referenzspannungsstabilisierungserkennungssignal PORs auf einen L-Pegel gesetzt wird in der Referenzspannungserzeugungsschaltung von Fig. 29, die selbst in einem Niedrigspannungsabschaltmodus arbeitet, erreicht das Referenzspannungsstabilisierungserkennungssignal PORs, welches an die in Fig. 30 gezeigte Referenzspannungserzeugungsschaltung angelegt ist, ebenso einen L- Pegel nach Verlassen des Niedrigspannungsabschaltmodus. Daher nimmt die Stromtreiberfähigkeit des Analogpuffers dieser Referenzspannungserzeugungsschaltung nur den von der Konstantstromquelle 971 angelegten Betriebsstrom eines Gleichgewichtszustands an nach Verlassen des Niedrigspannungsabschaltmodus. Daher kann die Referenzspannung Vref nicht bei hoher Geschwindigkeit stabilisiert werden. Eine interne Leistungsversorgungsspannung wie die Feldleistungsversorgungsspannung wird auf der Grundlage einer solchen Referenzspannung Vref erzeugt. Ferner wird eine Zwischenspannung erzeugt entsprechend dieser Feldleistungsversorgungsspannung. Somit besteht ein Problem darin, daß die interne Spannung nicht mit hoher Geschwindigkeit auf einen vorbestimmten Spannungspegel getrieben werden kann.
  • Fig. 31 zeigt schematisch eine Struktur einer Referenzspannungsstabilisierungserkennungssignalerzeugungseinheit. In Fig. 31 wird das Referenzspannungsstabilisierungserkennungssignal PORs durch eine Spannungsstabilisierungserkennungsschaltung 975 erzeugt, die eine Stabilisierung der Referenzspannung Vrefs für die Feldleistungsversorgungsspannung erkennt. In diesem Fall muß das Referenzspannungsstabilisierungserkennungssignal PORs für die Referenzspannungserzeugungsschaltung, die in Fig. 31 gezeigt ist, in einem inaktiven Zustand nach Verlassen des Niedrigspannungsabschaltmodus gehalten werden. Daher wird ein Niedrigspannungsabschaltmodusverlaßbestimmungssignal DPDW an die Spannungsstabilisierungserkennungsschaltung 975 angelegt. Da das Referenzspannungsstabilisierungserkennungssignal PORe von der Spannungsstabilisierungserkennungsschaltung 975 gemeinsam an alle Referenzspannungserzeugungsschaltungen angelegt ist, kann die in Fig. 30 gezeigte Referenzspannungserzeugungsschaltung den MOS-Transistor NQ5, der als eine Stromquelle wirken soll, nicht aktiv machen nach Verlassen des Niedrigspannungsabschaltmodus.
  • In dem Fall, in dem das Niedrigspannungsabschaltmodusverlaßbestimmungssignal DPDW erzeugt werden muß zum Stoppen der Erkennung des Betriebs der Spannungsstabilisierungserkennungsschaltung 975 nach Verlassen des Niedrigspannungsabschaltmodus muß ein Signal erzeugt werden, welches in einem aktiven Zustand gehalten wird für eine vorbestimmte Zeit in Antwort auf einen Abfall des Spannungsabschneidefreigabesignals PCUTe als Niedrigspannungsmodusverlaßbestimmungssignal DPDW. Strom wird verbraucht in der Schaltung, die dieses Niedrigspannungsabschaltmodusverlaßbestimmungssignal DPDW erzeugt, was in einem erhöhten Stromverbrauch resultiert.
  • Eine andere mögliche Konfiguration kann wie folgt betrachtet werden. Die Spannungsstabilisierungserkennungsschaltung 975 kann mit dem Betrieb des Erkennens des Spannungspegels der Referenzspannung Vrefs fortfahren. Ein logisches Produktsignal aus dem Referenzspannungsstabilisierungserkennungssignal PORs und dem Niedrigspannungsabschaltmodusverlaßbestimmungssignal DPDW wird als ein Stromsteuersignal an die Referenzspannungserzeugungsschaltung, die in Fig. 29 gezeigt ist, angelegt. Doch auch in einer solchen Konfiguration muß eine Schaltung zum Erzeugen des Niedrigspannungsabschaltmodusverlaßbestimmungssignal DPDW bereitgestellt werden. Daher wird der verbrauchte Strom ansteigen.
  • Ferner, wenn ein solches Niedrigspannungsabschaltmodusverlaßbestimmungssignal DPDW eingesetzt wird, entsteht ein Problem ähnlich zu dem für das oben beschriebene Spannungsabschneidefreigabesignal PCUTe. Wenn das Niedrigspannungsabschaltmodusverlaßerkennungssignal DPDW fälschlicherweise beim Einschalten aktiv gemacht wird, kann die Referenzspannung nicht auf einem stabilen Zustand hoher Geschwindigkeit eingestellt werden. Im Ergebnis wird die Stabilisierung der internen Spannung verzögert.
  • Es ist eine Aufgabe der vorliegenden Erfindung eine interne Spannungserzeugungsschaltung bereitzustellen, die mit hoher Geschwindigkeit eine interne Spannung in Bezug auf eine interne Leistungsversorgungsspannung stabilisieren kann nach Wiederherstellung der internen Leistungsversorgungsspannung.
  • Ferner soll eine interne Spannungserzeugungsschaltung bereitgestellt werden, die eine interne Spannung zuverlässig mit hoher Geschwindigkeit erzeugen kann, wenn die Leistungsversorgungsspannung eingeschaltet ist.
  • Ferner soll eine interne Spannungserzeugungsschaltung bereitgestellt werden, die eine interne Leistungsversorgungsspannung geeignet bereitstellt, wenn die Spannung eingeschaltet ist.
  • Ferner soll eine interne Spannungserzeugungsschaltung bereitgestellt werden, die eine interne Leistungsversorgungsspannung mit hoher Geschwindigkeit nach Verlassen eines Niedrigspannungsabschaltmodus erzeugen kann.
  • Ferner soll eine interne Spannungserzeugungsschaltung bereitgestellt werden, die eine Referenzspannung erzeugen kann, die verwendet wird zum stabilen Erzeugen einer internen Spannung mit hoher Geschwindigkeit nach Verlassen eines Niedrigspannungsabschaltmodus ohne Erhöhen des verbrauchten Stroms in dem Niedrigspannungsabschaltmodus.
  • Nach einem Aspekt der vorliegenden Erfindung weist eine Halbleitereinrichtung eine Steuerschaltung auf, die eine erste Leistungsversorgungsspannung als eine Betriebsleistungsversorgungsspannung empfängt und die ein erstes Spannungssteuersignal entsprechend einer Bestimmung eines Betriebsmodus erzeugt, eine Pegelkonvertierungsschaltung zum Pegelkonvertieren des ersten Spannungssteuersignals in ein zweites Spannungssteuersignal mit einer Amplitude eines Pegels einer zweiten Leistungsversorgungsspannung, eine Initialisierungsschaltung zum Einstellen des Ausgangssignals der Pegelkonvertierungsschaltung auf einen vorbestimmten Spannungspegel, wenn die zweite Leistungsversorgungsspannung eingeschaltet ist, und eine Leistungsversorgungsschaltung, die selektiv aktiv gemacht wird entsprechend dem zweiten Spannungssteuersignal zum Erzeugen einer ersten Leistungsversorgungsspannung von der zweiten Leistungsversorgungsspannung.
  • Entsprechend einem zweiten Aspekt der vorliegenden Erfindung beinhaltet eine Halbleitereinrichtung eine internen Spannungserzeugungsschaltung, die eine erste Leistungsversorgungsspannung empfängt und eine zweite Leistungsversorgungsspannung aus der ersten Leistungsversorgungsspannung erzeugt, eine interne Schaltung, die die zweite Leistungsversorgungsspannung als Betriebsleistungsversorgungsspannung empfängt und ein internes Betriebssteuersignal erzeugt entsprechend einer externen angelegten Betriebsmodusbestimmung und eine Pegelkonvertierungsschaltung, die eine Amplitude eines vorbestimmten Steuersignals von der internen Schaltung in die Amplitude des ersten Leistungsversorgungsspannungspegels konvertiert zum Erzeugen eines bestimmten Betriebssteuersignals, eine logische Schaltung, die die erste Leistungsversorgungsspannung als Betriebsversorgungsspannung empfängt und eine logische Operation des bestimmten Betriebssteuersignals ausführt zum Erzeugen eines Puffersteuersignals und eine Umschaltschaltung, die eine Leistungsversorgungsleitung, die die zweite Leistungsversorgungsspannung überträgt, an einen Leistungsversorgungsknoten koppelt, der die erste Leistungsversorgungsspannung entsprechend dem Puffersteuersignalausgang von der logischen Schaltung liefert.
  • Entsprechend einem dritten Aspekt der vorliegenden Erfindung beinhaltet eine Halbleitereinrichtung eine erste interne Leistungsversorgungsschaltung, die eine zweite Leistungsversorgungsspannung aus einer ersten Leistungsversorgungsspannung erzeugt, eine interne Schaltung, die die zweite Leistungsversorgungsspannung als Betriebsleistungsversorgungsspannung empfängt und ein Betriebssteuersignal erzeugt entsprechend einem angelegten Betriebsmodusbestimmungssignal, eine Pegelkonvertierungsschaltung, die die erste Leistungsversorgungsspannung als eine Betriebsleistungsversorgungsspannung empfängt und ein bestimmtes Betriebssteuersignal von der ersten internen Schaltung in ein Signal mit der Amplitude des ersten Leistungsversorgungsspannungspegels konvertiert, und eine interne Spannungserzeugungsschaltung, die selektiv aktiv gemacht wird entsprechend dem Ausgangssignal von der Pegelkonvertierungsschaltung zum Erzeugen einer internen Spannung, die verschieden von der zweiten Leistungsversorgungsspannung ist aus der ersten Leistungsversorgungsspannung. Die erste interne Leistungsversorgungsschaltung arbeitet unabhängig von dem Ausgangssignal der Pegelkonvertierungsschaltung.
  • Entsprechend einem vierten Aspekt der vorliegenden Erfindung beinhaltet eine Halbleitereinrichtung eine interne Steuerschaltung, die die Spannung auf einer internen Leistungsversorgungsleitung als eine Betriebsleistungsversorgungsspannung empfängt und die ein internes Betriebssteuersignal erzeugt entsprechend einem Betriebsmodusbestimmungssignal, eine Pegelkonvertierungsschaltung, die ein bestimmtes Betriebssteuersignal von der internen Steuerschaltung in ein Signal mit der Amplitude des ersten Leistungsversorgungsspannungspegels konvertiert, eine Modussteuerschaltung, die ein gültiges Betriebssteuersignal entsprechend dem Ausgangssignal der Pegelkonvertierungsschaltung und ein Modusbestimmungssignal, das den ersten oder den zweiten Modus spezifiziert, erzeugt, und eine interne Leistungsversorgungsschaltung, die selektiv aktiv gemacht wird in Antwort auf das gültige Betriebssteuersignal von dem Modussteuersignal zum Erzeugen einer zweiten Leistungsversorgungsspannung aus der ersten Leistungsversorgungsspannung auf einer internen Leistungsversorgungsleitung in dem ersten Modus und einer zweiten Spannung entsprechend der ersten Leistungsversorgungsspannung auf der inneren Leistungsversorgungsleitung in dem zweiten Modus.
  • Entsprechend einem fünften Aspekt der vorliegenden Erfindung beinhaltet eine Halbleitereinrichtung eine erste Grundspannungserzeugungsschaltung, die selektiv abhängig gemacht wird in Antwort auf ein Betriebsmodusbestimmungssignal zum Erzeugen einer ersten Grundspannung aus einer ersten Leistungsversorgungsspannung, eine erste Referenzspannungserzeugungsschaltung, die die erste Leistungsversorgungsspannung als Betriebsleistungsversorgungsspannung empfängt zum Erzeugen einer ersten Referenzspannung mit einem Pegel entsprechend der ersten Grundspannung, einer zweiten Grundspannungserzeugungsschaltung, die selektiv aktiv gemacht wird in Antwort auf ein Betriebsmodusbestimmungssignal zum Erzeugen einer zweiten Grundspannung aus der ersten Leistungsversorgungsspannung, eine zweite Referenzspannungserzeugungsschaltung, die die erste Leistungsversorgungsspannung als eine Betriebsleistungsversorgungsspannung empfängt und die entsprechend der zweiten Grundspannung eine zweite Referenzspannung erzeugt mit einem Spannungspegel entsprechend der zweiten Grundspannung, eine Referenzspannungspegelerkennungsschaltung zum Erkennen der Ankunft der ersten Referenzspannung auf einem vorbestimmten Spannungspegel aufgrund der Spannungsbeziehung zwischen der ersten Grundspannung und der ersten Referenzspannung, eine Leistungsversorgungssteuerschaltung, die ein Spannungssteuersignal entsprechend dem Ausgangssignal der Referenzspannungspegelerkennungsschaltung und ein Betriebsmodusbestimmungssignal erzeugt, eine erste Hilfsschaltung, die an der ersten Referenzspannungserzeugungsschaltung angeordnet ist und die die Stromtreiberfähigkeit der ersten Referenzspannungserzeugungsschaltung in Antwort auf ein Spannungssteuersignal erhöht, eine zweite Hilfsschaltung, die an der zweiten Referenzspannungserzeugungsschaltung angeordnet ist und die die Stromtreiberfähigkeit der zweiten Referenzspannungserzeugungsschaltung in Antwort auf ein Spannungssteuersignal erhöht, und eine Spannungsfixierungsschaltung zum Fixieren der Spannung des Ausgangsknotens der ersten Referenzspannungserzeugungsschaltung auf einem vorbestimmten Spannungspegel in Antwort auf ein Betriebsmodusbestimmungssignal.
  • Durch Bereitstellen einer Initialisierungsschaltung zum Einstellen des Ausgangssignals einer Pegelkonvertierungsschaltung, die ein zweites Spannungssteuersignal auf einem vorbestimmten Spannungspegel erzeugt, wenn die zweite Leistungsversorgungsspannung eingeschaltet wird, kann die Spannung des Ausgangssignals der Pegelkonvertierungsschaltung zuverlässig daran gehindert werden, in einen unsicheren Zustand überzutreten, wenn die zweite Leistungsversorgungsspannung eingeschaltet wird. Somit kann das zweite Spannungssteuersignal zuverlässig auf einen vorbestimmten Spannungspegel eingestellt werden. Dementsprechend kann verhindert werden, daß das zweite Spannungssteuersignal einen instabilen Spannungspegel annimmt, wenn die Spannung eingeschaltet ist. Eine vorbestimmte erste Leistungsversorgungsspannung kann von der Leistungsversorgungsschaltung erzeugt werden.
  • Durch koppeln der Leistungsversorgungsleitung der internen Schaltung, die ein Betriebssteuersignal erzeugt, an einen ersten Leistungsversorgungsspannungszuführungsknoten entsprechend einem bestimmten Puffersteuersignal kann die Betriebsleistungsversorgungsspannung der internen Schaltung auf die erste Leistungsversorgungsspannung eingestellt werden, wenn die Spannung eingeschaltet wird. Dementsprechend kann die interne Schaltung derart betrieben werden, daß sie ein bestimmtes Betriebssteuersignal auf einen bestimmten logischen Pegel einstellt.
  • Die erste interne Schaltung, die ein bestimmtes Puffersteuersignal erzeugt, und eine erste interne Leistungsversorgungsschaltung, die immer in Betrieb ist verwenden die zweite Leistungsversorgungsspannung als die Leistungsversorgungsspannung, wobei das Betriebssteuersignal schon auf einen vorbestimmten Zustand gesetzt ist, wenn die Leistungsversorgungsspannung eingeschaltet wird. Daher kann der interne Betrieb geeignet auf einen vorbestimmten Zustand eingestellt werden.
  • Wenn für einen unterschiedlichen Modus der Spannungspegel der internen Leistungsversorgungsleitung unterschiedlich ist, wird ein Steuersignal für einen gültigen Betriebszustand erzeugt entsprechend dem Signal, das den Modus bestimmt, und ein spezifisches Betriebssteuersignal, und der Betrieb der internen Leistungsversorgungsschaltung wird gesteuert entsprechend dem erzeugten gültigen Betriebssteuersignal. Daher kann eine interne Referenzspannung eines vorbestimmten Spannungspegels geeignet erzeugt werden entsprechend dem Betriebssteuersignal, wenn die Spannung eingeschaltet ist.
  • Der Ausgangsknoten der Referenzspannungserzeugungsschaltung ist auf einem vorbestimmten Spannungspegel fixiert während einer bestimmten Betriebsmodusperiode in Antwort auf ein Betriebsmodusbestimmungssignal. Durch Erkennen, daß die Referenzspannung des Ausgangsknotens der Referenzspannungserzeugungsschaltung auf einem vorbestimmten Spannungspegel ankommt, wenn der bestimmte Betriebsmodus verlassen wird, wird ein Spannungssteuersignal erzeugt entsprechend dem erkannten Ergebnis und einer Betriebsmodusbestimmung. Somit kann die Stromsteuerfähigkeit der Referenzspannungserzeugungsschaltung entsprechend dem erzeugten Spannungssteuersignal eingestellt werden. Nach Verlassen eines Niedrigspannungsabschaltmodus kann eine heruntergeschaltete Referenzspannung auf einen vorbestimmten Spannungspegel mit hoher Geschwindigkeit getrieben werden, wobei die Stromtreiberfähigkeit erhöht ist. Die Referenzspannung kann stabil und mit einer hohen Geschwindigkeit erzeugt werden.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren.
  • Fig. 1 zeigt eine Struktur einer Spannungsabschneidefreigabesignalerzeugungseinheit entsprechend einer ersten Ausführungsform der vorliegenden Erfindung.
  • Fig. 2 ist ein Signalwellenformdiagramm, das einen Betrieb der in Fig. 1 gezeigten Schaltung darstellt.
  • Fig. 3 zeigt schematisch eine Struktur eines Hauptteils einer internen Spannungserzeugungsschaltung entsprechend einer zweiten Ausführungsform der vorliegenden Erfindung.
  • Fig. 4 ist ein Signalwellenformdiagramm, das einen Betrieb der in Fig. 3 gezeigten Schaltung darstellt.
  • Fig. 5 zeigt schematisch die Struktur einer internen Spannungserzeugungsschaltung entsprechend einer dritten Ausführungsform der vorliegenden Erfindung.
  • Fig. 6 zeigt schematisch eine Struktur einer Modifikation der dritten Ausführungsform.
  • Fig. 7 zeigt schematische eine Struktur einer internen Spannungserzeugungsschaltung entsprechend einer vierten Ausführungsform der vorliegenden Erfindung.
  • Fig. 8 zeigt schematisch eine Modifikation der vierten Ausführungsform.
  • Fig. 9 zeigt schematisch eine Struktur eines Spannungsabschneidefreigabesignalerzeugungsabschnitts entsprechend einer fünften Ausführungsform der vorliegenden Erfindung.
  • Fig. 10 ist ein Signalwellenformdiagramm, das einen Betrieb der in Fig. 9 dargestellten Schaltung darstellt.
  • Fig. 11 zeigt schematisch eine Struktur einer internen Spannungserzeugungsschaltung entsprechend einer sechsten Ausführungsform der vorliegenden Erfindung.
  • Fig. 12 zeigt ein Beispiel einer Struktur einer Moduseinstellschaltung von Fig. 11.
  • Fig. 13 zeigt ein Beispiel einer Struktur einer Standby-Leistungsversorgungsschaltung in der peripheren Leistungsversorgungsschaltung von Fig. 11.
  • Fig. 14 zeigt schematisch eine Struktur einer internen Spannungserzeugungsschaltung entsprechend einer siebten Ausführungsform der vorliegenden Erfindung.
  • Fig. 15 zeigt ein Beispiel einer Struktur einer Referenzspannungserzeugungsschaltung von Fig. 14.
  • Fig. 16 zeigt ein Beispiel einer Struktur einer Stabilisierungserkennungsschaltung von Fig. 14.
  • Fig. 17 ist ein Signalwellenformdiagramm, das einen Betrieb der Stabilisierungserkennungsschaltung von Fig. 16 darstellt.
  • Fig. 18 zeigt eine Struktur einer Stabilisierungserkennungsschaltung entsprechend einer achten Ausführungsform der vorliegenden Erfindung.
  • Fig. 19 ist ein Signalwellenformdiagramm, das einen Betrieb der Stabilisierungserkennungsschaltung von Fig. 18 darstellt.
  • Fig. 20 zeigt eine Struktur einer Stabilisierungserkennungsschaltung entsprechend einer neunten Ausführungsform der vorliegenden Erfindung.
  • Fig. 21 zeigt schematisch eine Struktur eines Feldabschnitts einer herkömmlichen Halbleiterspeichereinrichtung.
  • Fig. 22 zeigt schematisch eine Struktur einer gesamten Struktur einer herkömmlichen Halbleiterspeichereinrichtung.
  • Fig. 23 zeigt schematisch eine Struktur der internen Spannungserzeugungsschaltung von Fig. 22.
  • Fig. 24 zeigt ein Beispiel einer Struktur der peripheren Leistungsversorgungsschaltung, die in Fig. 23 gezeigt ist.
  • Fig. 25 zeigt schematisch eine Struktur einer herkömmlichen Leistungsversorgungssteuereinheit.
  • Fig. 26 zeigt ein Beispiel einer Struktur der Pegelkonvertierungsschaltung von Fig. 25.
  • Die Fig. 27 und 28 sind Signalwellenformdiagramm, die einen Betrieb der Pegelkonvertierungsschaltung von Fig. 26 darstellen.
  • Fig. 29 zeigt eine Struktur einer Referenzspannungserzeugungsschaltung für die periphere Leistungsversorgungsspannung von Fig. 23.
  • Fig. 30 zeigt eine Struktur einer anderen Referenzspannungserzeugungsschaltung von Fig. 23.
  • Fig. 31 zeigt schematisch eine Struktur des Abschnitts, der sich auf das Erzeugen eines Leistungsversorgungsspannungseinschaltungserkennungssignal von den Fig. 29 und 30 bezieht.
    • Erste Ausführungsform
  • Fig. 1 zeigt schematisch eine Struktur eines Hauptteils einer internen Spannungserzeugungsschaltung entsprechend einer ersten Ausführungsform der vorliegenden Erfindung. In Fig. 1 ist schematisch die Struktur der Schaltung zum Erzeugen eines Spannungsabschneidefreigabesignals PCUTe gezeigt. Unter Bezugnahme auf Fig. 1 ist in einer Pegelkonvertierungsschaltung 960, die vorgesehen ist zum Konvertieren der Amplitude eines Spannungsabschneidesignals PCUT von einer Steuerschaltung 904, ein kapazitives Element 1 mit einem Knoten ND0 verbunden, und ein kapazitives Element 2 ist mit einem Knoten ND1 verbunden.
  • Das kapazitive Element 1 ist zwischen dem Knoten ND0 und dem Masseknoten verbunden, während das kapazitive Element 2 zwischen einem externen Leistungsversorgungsknoten und dem Knoten ND1 verbunden ist. Diese kapazitiven Elemente 1 und 2 sind aus MOS-Kondensatoren gebildet. Speziell ist das kapazitive Element 1 aus einem N-Kanal-MOS-Transistor gebildet, und das kapazitive Element 2 ist aus einem P-Kanal-MOS-Transistor gebildet.
  • Am Ausgang der Pegelkonvertierungsschaltung 960 ist ein P- Kanal-MOS-Transistor 4 vorgesehen, der selektiv den Knoten ND1 auf den Pegel einer externen Leistungsversorgungsspannung EXVDD entsprechend einem Ausgangssignal eines Inverters IV2 lädt. Ein Spannungsabschneidefreigabesignal PCUTe wird von dem Inverter IV2 ausgegeben zum Anlegen an die Konstantstromquelle 950 und andere, die in Fig. 25 gezeigt sind. Die übrige Struktur der Pegelkonvertierungsschaltung 960, die in Fig. 1 gezeigt ist, ist ähnlich zu der der Pegelkonvertierungsschaltung 960, die in Fig. 26 gezeigt ist. Daher sind entsprechenden Komponenten dieselben Bezugszeichen zugeordnet und eine detaillierte Beschreibung derselben wird nicht wiederholt.
  • Fig. 2 ist ein Signalwellenformdiagramm, das den Betrieb der Spannungsabschneidefreigabesignalerzeugungseinheit, die in Fig. 1 gezeigt ist, darstellt. Der Betrieb der in Fig. 1 gezeigten Schaltung wird nun mit Bezug auf Fig. 2 beschrieben.
  • Nach Einschalten der externen Leistungsversorgungsspannung EXVDD steigt der Spannungspegel der externen Leistungsversorgungsspannung EXVDD an dem externen Leistungsversorgungsknoten an. In Antwort auf diesen Anstieg des Spannungspegels der externen Spannungsversorgungsspannung EXVDD steigt der Spannungspegel am Knoten ND1 durch die kapazitive Kopplung des kapazitiven Elements 2 an. Zum Zeitpunkt des Einschaltens ist die periphere Leistungsversorgungsspannung Vddp noch nicht erzeugt. In Antwort auf die externe Leistungsversorgungsspannung EXVDD erzeugt eine interne Leistungsversorgungsschaltung 956 für eine periphere Leistungsversorgungsspannung (periphere Leistungsversorgungsschaltung) die periphere Leistungsversorgungsspannung Vddp. Wenn die externe Leistungsversorgungsspannung EXVDD eingeschaltet ist, befinden sich das Spannungsabschneidesignal PCUT von der Steuerschaltung 904 und das Ausgangssignal von dem Inverter IV1 beide auf einem L-Pegel, und die MOS-Transistoren NQ1 und NQ2 sind beide OFF oder in einem nichtleitenden Zustand.
  • Da die Knoten ND0 und ND1 elektrisch schwebend bzw. potentialfrei sind, steigt der Spannungspegel am Knoten ND1 entsprechend dem Anstieg des Pegels der Leistungsversorgungsspannung EXVDD durch die kapazitive Kopplung durch das kapazitive Element 2 an. Wenn der Spannungspegel am Knoten ND1 die Eingangslogikschwellenspannung des Inverters 3 übersteigt, erreicht das Ausgangssignal des Inverters 3 einen L-Pegel. In Antwort darauf wird der MOS-Transistor 4 eingeschaltet zum Treiben des Knotens ND1 auf den Pegel der externen Leistungsversorgungsspannung EXVDD. Der Spannungspegel am Knoten ND1 ist verriegelt durch den Inverter 3 und den MOS-Transistor 4. Durch das kapazitive Element 1, das zwischen dem Knoten ND0 und dem Masseknoten verbunden ist, wird der Knoten ND0 auf dem Pegel der Massespannung gehalten, wenn die Spannung eingeschaltet ist. Das bedeutet, daß der MOS-Transistor PQ2 in einem ON Zustand oder in einem leitenden Zustand gehalten wird, wenn diese Spannung eingeschaltet ist. Daher kann der Spannungspegel am Knoten ND1 zuverlässig erhöht werden, wenn eine externe Leistungsversorgungsspannung eingeschaltet ist.
  • In diesem verriegelten Zustand wird der Knoten ND1 auf dem Pegel der externen Leistungsversorgungsspannung gehalten. Daher wird ein Spannungsabschneidefreigabesignal PCUTe, welches von dem Inverter IV2 ausgegeben wird, auf einem L-Pegel fixiert. Selbst wenn der Knoten ND1 auf einen Zwischenspannungspegel ansteigt, wenn die Spannung eingeschaltet ist, wird der Knoten ND1 zuverlässig auf dem Pegel der externen Leistungsversorgungsspannung EXVDD durch den Inverter IV2 und den MOS- Transistor 4 gehalten. Daher wird das Spannungsabschneidefreigabesignal PCUTe zuverlässig auf einem L-Pegel gehalten.
  • Da das Spannungsabschneidefreigabesignal PCUTe auf einen L- Pegel nach Einschalten der Spannung eingestellt ist, arbeitet die in Fig. 25 gezeigte Konstantstromquelle 950 derart, daß sie einen konstanten Strom liefert. Die periphere Leistungsversorgungsspannung Vddp wird auf einen vorbestimmten Spannungspegel getrieben und stabilisiert durch die Referenzspannungserzeugungsschaltung 952 und die periphere Leistungsversorgungsspannung 956.
  • Nach Stabilisation der peripheren Leistungsversorgungsspannung Vddp wird das Spannungsabschneidesignal PCUT von der Steuerschaltung 904 auf einen L-Pegel eingestellt, und das Ausgangssignal des Inverters IV1 erreicht einen H-Pegel. In Antwort auf den Anstieg des Ausgangssignals des Inverters IV1 auf einen H-Pegel werden die MOS-Transistoren NQ1 und NQ2 jeweils ON und OFF in der Pegelkonvertierungsschaltung 960 geschaltet. In Antwort darauf wird der Knoten ND0 auf den Pegel der Massespannung entladen. Der MOS-Transistor PQ2 wird in Antwort darauf leitend, wodurch der Knoten ND1 auf den Pegel der externen Leistungsversorgungsspannung EXVDD geladen wird. In diesem Zustand wird das Spannungsabschneidefreigabesignal PCUTe, das von dem Inverter IV2 ausgegeben wird, auf einem L-Pegel gehalten, und der MOS-Transistor 4 hält einen leitenden Zustand.
  • Entsprechend der vorliegenden Ausführungsform wird eine kapazitive Kopplung an dem kapazitiven Element 2 verursacht auf das Einschalten der externen Leistungsversorgungsspannung EXVDD. Ebenso wird der MOS-Transistor PQ2 leitend gehalten durch das kapazitive Element 1. Daher steigt der Spannungspegel am Knoten ND1 nach dem Einschalten, so daß das von dem Inverter IV2 ausgegebene Signal zuverlässig einen L-Pegel erreicht. Somit wird das Spannungsabschneidefreigabesignal PCUTe auf einem L-Pegel nach dem Einschalten der externen Leistungsversorgungsspannung EXVDD gehalten.
  • In dem Fall, in dem ein Niedrigspannungsabschaltmodus in einem normalen Betriebsmodus eingestellt ist, wird ein Niedrigspannungsabschaltmodusbefehl DPD an die Steuerschaltung 904 als ein Befehl CMD angelegt, wodurch das Spannungsabschneidesignal PCUT von der Steuerschaltung 904 auf einen H-Pegel eingestellt wird.
  • Wenn das Spannungsabschneidesignal PCUTe auf einen H-Pegel eingestellt ist, stellt der Inverter IV1 ein Ausgangssignal eines L-Pegels bereit. Die Verriegelungsfähigkeit der Verriegelungsschaltung, die durch den Inverter IV2 und den MOS- Transistor 4 gebildet ist, ist niedrig genug gebildet. Daher wird der Knoten ND1 durch den MOS-Transistor NQ2 entladen entsprechend dem Spannungsabschneidesignal PCUT, derart, daß er den Pegel der Massespannung erreicht. Ebenfalls wird der Knoten ND0 durch den MOS-Transistor PQ1 derart geladen, daß er den Pegel der externen Leistungsversorgungsspannung EXVDD erreicht. In Antwort darauf erreicht das Spannungsabschneidefreigabesignal PCUTe, das von dem Inverter IV2 ausgegeben wird, einen H-Pegel, wodurch die Referenzstromerzeugungsoperation der Konstantstromquelle 950 aufhört. Entsprechend wird die Erzeugungsoperation einer jeden Referenzspannung gesperrt zum Stoppen der Erzeugung einer internen Spannung.
  • In einem Niedrigspannungsabschaltmodus wird der MOS-Transistor 4 in einen nichtleitenden Zustand versetzt entsprechend dem Ausgangssignal PCUTe des Inverters IV2, wodurch die Ladeoperation gegen den Knoten ND1 gestoppt wird. Daher wird das Spannungsabschneidefreigabesignal PCUTe auf einem H-Pegel gehalten, selbst wenn die Zufuhr einer peripheren Leistungsversorgungsspannung an die Steuerschaltung 904 aufhört, da die externe Leistungsversorgungsspannung EXVDD in einem Niedrigspannungsabschaltmodus zugeführt wird.
  • Wenn der Betrieb der Referenzspannungserzeugungsschaltung inaktiv geworden ist, wird die Erzeugung von anderen Referenzspannungen als der Referenzspannung, die sich auf die periphere Leistungserzeugungsspannung bezieht, von der Erzeugung gesperrt. Die Referenzspannung für die periphere Leistungsversorgungsspannung ist unterschiedlich in Abhängigkeit von der Struktur der peripheren Schaltungsanordnung. In dem Fall, in dem die Steuerschaltung ein periphere Leistungsversorgungsspannung empfängt, die gemeinsam ist zu der anderen Schaltungsanordnung in der peripheren Schaltungsanordnung, muß die Referenzspannung für die periphere Leistungsversorgungsspannung erzeugt werden selbst in einem Niedrigspannungsabschaltmodus, wie später beschrieben wird. Dies ist deshalb so, weil ein Befehl für das Freigeben des Niedrigspannungsabschaltmodus akzeptiert werden muß, und der Befehl muß dauernd überwacht werden während eines Niedrigspannungsabschaltmodus.
  • In dem Fall, in dem die Steuerschaltung 904 eine periphere Leistungsversorgungsspannung getrennt von der für die anderen Schaltungen empfängt, ist die Erzeugung einer peripheren Leistungsversorgungsspannung an die periphere Schaltungsanordnung mit Ausnahme der Steuerschaltung gesperrt. Wenn die periphere Referenzspannungserzeugungsschaltung vorgesehen ist für die periphere Schaltung mit Ausnahme der Steuerschaltung 904 in solch einer Anordnung, ist die periphere Referenzspannungserzeugungsschaltung von dem Referenzspannungserzeugungsbetrieb in einem Niedrigspannungsabschaltmodus gesperrt. Im Gegensatz dazu erzeugt die Referenzspannungserzeugungsschaltung für die Steuerschaltung 904 eine Referenzspannung.
  • Was die periphere Leistungsversorgungsspannung Vddp betrifft, muß eine Schaltung, die entsprechend dem Befehl DPD, der einen Niedrigspannungsabschaltmodus spezifiziert, dauernd mit der peripheren Leistungsversorgungsspannung Vddp versorgt werden. Im Hinblick auf die periphere Schaltungsanordnung, die nicht in Beziehung steht zu der Steueroperation des Einstellens eines Niedrigspannungsabschaltmodus, hört die Zufuhr der peripheren Leistungsversorgungsspannung Vddp auf entsprechend dem Spannungsabschneidefreigabesignal PCUTe.
  • Die Verriegelungsfähigkeit der Verriegelungsschaltung, die aus dem Inverter 3 und dem MOS-Transistor 4 besteht, ist niedrig genug eingestellt. Wenn der MOS-Transistor NQ2 leitend ist, wird der Knoten ND1 auf den Pegel der Massespannung entladen, und der MOS-Transistor 4 behält einen Aus-Zustand oder einen nichtleitenden Zustand.
  • Durch Bereitstellen einer Verriegelungsschaltung und eines kapazitiven Elements, die den Spannungspegel des internen Knotens ND1 der Pegelkonvertierungsschaltung 960 auf den Pegel der externen Leistungsversorgungsspannung treiben, wenn die externe Leistungsversorgungsspannung EXVDD eingeschaltet ist, wie in Fig. 1 gezeigt ist, wird verhindert, daß der Spannungspegel des internen Knotens der Pegelkonvertierungsschaltung 960 in einen unsicheren Zustand übergeht, wenn die Spannung eingeschaltet wird. Somit kann der Spannungspegel des Knotens ND1 zuverlässig auf den Pegel der externen Leistungsversorgungsspannung EXVDD nach Einschalten der Spannung eingestellt werden. Daher kann das Spannungsabschneidefreigabesignal PCUTe zuverlässig in einen aktiven Zustand eines L-Pegels gesetzt werden, wenn die Spannung eingeschaltet ist.
  • Der Knoten ND0 ist durch das kapazitive Element 1 gesperrt bezüglich des Anstiegs des Spannungspegels, und der MOS- Transistor PQ2 wird zuverlässig in einen Ein-Zustand gesetzt. Wenn der Knoten ND1 auf den Pegel der externen Leistungsversorgungsspannung EXVDD eingestellt ist, erreichen die Source/Drain des MOS-Transistors PQ2 denselben Spannungspegel, so daß sie ausgeschaltet werden, selbst wenn die Gatespannung unbestimmt ist. Der Knoten ND1 wird auf dem Pegel der externen Leistungsversorgungsspannung EXVDD gehalten, und die Gatespannung und die Sourcespannung des MOS-Transistors PQ1 werden gleich, so daß der MOS-Transistor PQ1 OFF ist. Daher, wenn der Spannungspegel des Knotens ND2 stark genug erhöht werden kann, wenn die Spannung eingeschaltet wird, durch die Verriegelungsschaltung, die aus dem Inverter IV2 und dem MOS-Transistor 4 und dem kapazitiven Element 2 besteht, ist das kapazitive Element 1 entbehrlich.
  • Durch Halten des Ausgangsknotens ND1 der Pegelkonvertierungsschaltung 960 auf dem Pegel der externen Leistungsversorgungsspannung EXVDD, wenn die Spannung eingeschaltet wird, kann der Anstieg der internen Knoten ND0 und ND1 in der Pegelkonvertierungsschaltung 960 auf einen Zwischenspannungspegel verhindert werden. Somit wird ein Spannungsabschneidefreigabesignal PCUTe in einem instabilen Zustand nicht erzeugt.
  • Insbesondere durch Verbinden eines kapazitiven Elements zwischen dem externen Leistungsversorgungsknoten und dem Knoten ND1 am Ausgang der Pegelkonvertierungsschaltung 960, kann verursacht werden, daß der Spannungspegel des Knotens ND1 ansteigt entsprechend dem Anstieg der externen Leistungsversorgungsspannung EXVDD durch die kapazitive Kopplung. Das verhindert, daß der Spannungspegel des Knotens ND1 einen unsicheren Zustand erreicht. Das Leistungsabschneidefreigabesignal PCUTe kann zuverlässig in einen inaktiven Zustand mit einem L-Pegel gesetzt werden, wenn die Spannung eingeschaltet wird. Eine Leistungsversorgungsspannungserzeugungsoperation kann zuverlässig ausgeführt werden in der peripheren Leistungsversorgungsschaltung und den anderen zum Gewährleisten der Erzeugung einer internen Spannung.
  • In dem Fall, in dem das Ausgangssignal des Inverters IV1 an das Gate des MOS-Transistors NQ2 in der in Fig. 1 gezeigten Struktur angelegt wird, kann eine solche Struktur verwendet werden, bei der hintereinandergeschaltete bzw. kaskadierte Inverter von zwei Stufen mit dem Ausgangsknoten ND1 der Pegelkonvertierungsschaltung 960 verbunden sind, und der Pegel des Knotens ND1 wird auf die Massespannung getrieben entsprechend dem Ausgangssignal von dem Inverter der letzten Stufe in der Kaskade. Eine externe Leistungsversorgungsspannung wird als Betriebsleistungsversorgungsspannung dieser zweistufigen Inverter angelegt. Das Leistungsabschneidefreigabesignal PCUTe wird von dem Inverter der letzten Stufe ausgegeben.
  • Wenn in dieser Struktur der Spannungspegel des Knotens ND1 ansteigt, stellt der Inverter der letzten Stufe der zwei Stufen ein Ausgangssignal mit einem H-Pegel bereit, wodurch der Entlade-MOS-Transistor für die Initialisierung eingeschaltet wird, und der Knoten ND1 wird auf dem Pegel der Massespannung gehalten. Mit anderen Worten, eine Verriegelungsschaltung, die den Knoten ND1 auf dem Pegel der Massespannung hält, ist aus den Invertern der zwei Stufen und einem MOS-Transistor gebildet.
  • Wenn der Spannungspegel des Knotens ND1 sich auf einem niedrigen Pegel befindet, erreicht das Ausgangssignal des Inverters der letzten Stufe einen L-Pegel, wodurch der MOS-Transistor ausgeschaltet wird. Zum Gewährleisten, daß die Spannung des Knotens ND1 auf dem Pegel der Massespannung gehalten wird, wird daher der Eingangslogikschwellenwert des Inverters der ersten Stufe ausreichend niedrig eingestellt. Ein Vorteil ähnlich zu der in Fig. 1 gezeigten Struktur kann durch die oben beschriebene Struktur erhalten werden.
  • Entsprechend der ersten Ausführungsform der vorliegenden Erfindung sind ein kapazitives Element und eine Verriegelungsschaltung am Ausgangsknoten einer Pegelkonvertierungsschaltung bereitgestellt, die ein Spannungsabschneidefreigabesignal mit einem externen Leistungsversorgungsspannungspegel erzeugt. Somit kann verhindert werden, daß der interne Knoten der Leistungskonvertierungsschaltung instabil wird, so daß ein Spannungsabschneidefreigabesignal eines gewünschten Spannungspegels zuverlässig erzeugt werden kann. Somit kann das Sperren einer internen Leistungsversorgungsspannungserzeugungsoperation verhindert werden, wenn die Spannung eingeschaltet wird.
  • Ferner kann durch Anordnen eines logischen Gatters, welches ein Spannungseinschalterkennungssignal und das Ausgangssignal einer Verriegelungsschaltung in der nächsten Stufe der Verriegelungsschaltung empfängt, das Spannungsabschneidefreigabesignal in einem inaktiven Zustand gehalten werden, wenn die Spannung eingeschaltet wird, ohne die Modusspezifizierung in einem normalen Betriebsmodus ungünstig zu beeinflussen.
    • Zweite Ausführungsform
  • Fig. 3 zeigt schematisch eine Struktur eines internen Spannungserzeugungsabschnitts entsprechend einer zweiten Ausführungsform der vorliegenden Erfindung. Unter Bezugnahme auf Fig. 3 beinhaltet die interne Spannungserzeugungsschaltung eine Inverterschaltung 15, die ein Ausgangssignal der Pegelkonvertierungsschaltung 960 empfängt, und einen P-Kanal-MOS- Transistor 17, der leitfähig wird, wenn ein Ausgangssignal ZPCUTe der Inverterschaltung 15 auf einem L-Pegel ist, zum Aufladen der peripheren Leistungsversorgungsleitung 969 auf den Pegel der externen Leistungsversorgungsspannung EXVDD.
  • Die Pegelkonvertierungsschaltung 960 weist eine Struktur auf, die ähnlich zu der der in Fig. 1 gezeigten Pegelkonvertierungsschaltung ist. Das Spannungsabschneidesignal PCUT von der Steuerschaltung 904 wird in seiner Amplitude konvertiert, wobei sein logischer Pegel erhalten bleibt, zum Erzeugen eines Spannungsabschneidefreigabesignals PCUTe eines H-Pegels entsprechend dem Pegel der externen Leistungsversorgungsspannung EXVDD. Das Spannungsabschneidefreigabesignal PCUTe von der Pegelkonvertierungsschaltung 960 wird an die Konstantstromquelle 950 und andere angelegt. In dieser Pegelkonvertierungsschaltung 960 müssen eine Verriegelungsschaltung und eine kapazitive Kopplung nicht vorgesehen sein.
  • Fig. 4 ist ein Zeitablaufdiagramm, das den Betrieb des internen Spannungserzeugungsabschnitts von Fig. 3 darstellt. Der Betrieb der internen Spannungserzeugungsschaltung von Fig. 3 wird unter Bezugnahme auf Fig. 4 beschrieben.
  • Wenn der in Fig. 1 gezeigte Knoten ND1 auf dem Massespannungspegel oder einem Spannungspegel nahe der Massespannung in der Pegelkonvertierungsschaltung 960 gehalten wird, wenn die externe Leistungsversorgungsspannung EXVDD eingeschaltet wird, erreicht das Spannungsabschneidefreigabesignal PCUTe, das von der Pegelkonvertierungsschaltung 960 ausgegeben wird, einen H- Pegel. Das Signal ZBCUTe, das von dem Inverter 15 ausgegeben wird, wird auf einen L-Pegel gesetzt, und der MOS-Transistor 15 wird eingeschaltet. In Antwort darauf wird die periphere Leistungsversorgungsleitung 969 elektrisch mit dem externen Leistungsversorgungsknoten verbunden, und die periphere Leistungsversorgungsspannung Vddp erreicht den Pegel der externen Leistungsversorgungsspannung EXVDD.
  • Daher arbeitet die Steuerschaltung 904 unter Verwendung der externen Leistungsversorgungsspannung EXVDD als Betriebsleistungsversorgungsspannung und das Spannungsabschneidesignal PCUT wird im Anfangszustand auf einen L-Pegel eingestellt. In Antwort darauf werden der MOS-Transistor NQ1 und der MOS- Transistor NQ2, die in Fig. 1 gezeigt sind, ein- bzw. ausgeschaltet in der Pegelkonvertierungsschaltung 916 der zweiten Ausführungsform. Der Knoten ND1 wird auf den Pegel der externen Leistungsversorgungsspannung EXVDD aufgeladen, und das Spannungsabschneidefreigabesignal PCUTe wird auf einen L-Pegel gesetzt.
  • Wenn das Leistungsabschneidefreigabesignal PCUTe auf einen L- Pegel gesetzt ist, erzeugt die Konstantstromquelle 950 stabil einen konstanten Strom, wodurch die Referenzspannungserzeugungsschaltung und die interne Leistungsversorgungsschaltung, die den konstanten Strom empfangen, eine interne Spannungserzeugungsoperation ausführen.
  • Wenn das Spannungsabschneidefreigabesignal PCUTe auf einen L- Pegel während der Erzeugung dieser internen Spannung gesetzt wird, erreicht das Ausgangssignal ZBCUTe des Inverters 15 einen H-Pegel, und der MOS-Transistor 17 hält einen Aus-Zustand.
  • Daher ist die periphere Leistungsversorgungsspannung Vddp von dem externen Leistungsversorgungsknoten getrennt und ist auf einen vorbestimmten Spannungspegel durch eine periphere Leistungsversorgungsschaltung gesetzt.
  • Wenn ein Niedrigspannungsabschaltmodus eingestellt ist, erreicht das Spannungsabschneidesignal PCUT, das von der Pegelkonvertierungsschaltung 960 ausgegeben wird, einen H-Pegel. Das Ausgangssignal ZBCUTe von dem Inverter 15 erreicht einen L-Pegel, und der MOS-Transistor 17 wird eingeschaltet. In diesem Fall akzeptiert die Steuerschaltung 904 einen Befehl CMD und muß arbeiten, selbst in diesen Niedrigspannungsabschaltmodus, woraus kein Problem resultiert.
  • In der zweiten Ausführungsform der vorliegenden Erfindung wird nach Einschalten der externen Leistungsversorgungsspannung EXVDD, wenn der interne Knoten der Pegelkonvertierungsschaltung undefiniert wird und im Spannungspegel ansteigt, so daß das Spannungsabschneidefreigabesignal PCUTe im Spannungspegel ansteigt, so daß es auf einen Pegel nahe dem Pegel, in dem der Niedrigspannungsabschaltmodus gesetzt ist initialisiert wird, die periphere Leistungsversorgungsspannungsleitung 960 an den externen Leistungsversorgungsknoten gekoppelt. Im Ergebnis arbeitet die Steuerschaltung 904 unter Verwendung der externen Leistungsversorgungsspannung als Betriebsleistungsversorgungsspannung zum Initialisieren des Spannungsabschneidesignals PCUT auf einen L-Pegel. Entsprechend kann die Pegelkonvertierungsschaltung 960 geeignet initialisiert werden und das Spannungsabschneidefreigabesignal PCUTe kann auf dem Massespannungspegel eines inaktiven Zustands gehalten werden.
  • Somit kann die totale Blockierung der internen Leistungsversorgungsspannungserzeugungsoperation, die durch einen Anstieg in dem Spannungspegel des Spannungsabschneidefreigabesignal PCUTe, wenn die Spannung eingeschaltet wird, verhindert werden. Eine interne Spannung kann zuverlässig und stabil erzeugt werden, nachdem die Spannung eingeschaltet ist.
    • Dritte Ausführungsform
  • Fig. 5 zeigt schematisch eine Struktur einer internen Spannungserzeugungsschaltung entsprechend einer dritten Ausführungsform der vorliegenden Erfindung. Gemäß Fig. 5 ist das Spannungsabschneidefreigabesignal PCUTe nicht an die Schaltung angelegt, die die periphere Leistungsversorgungsspannung Vddp einstellt. Genau gesagt wird das Spannungsabschneidefreigabesignal PCUTe an eine Referenzspannungserzeugungsschaltung 951 angelegt, die eine Referenzspannung Vrefd für eine hohe Spannung erzeugt, und an eine Referenzspannungserzeugungsschaltung 935, die eine Referenzspannung Vrefs für eine Feldleistungsversorgungsspannung erzeugt. Die Referenzspannungserzeugungsschaltung 952 erzeugt eine Referenzspannung Vrefp entsprechend einem Konstantstrom von der Konstantstromquelle 950 selbst in dem Niedrigspannungsabschaltmodus. In der peripheren Leistungsversorgungsschaltung 956 arbeitet die Standby- Leistungsversorgungsschaltung 956b in diesem Niedrigspannungsabschaltmodus. Die periphere Leistungsversorgungsspannung Vddp wird erzeugt entsprechend der Referenzspannung Vrefp und der Spannung auf der peripheren Leistungsversorgungsleitung, und wird an die Steuerschaltung 904 geliefert.
  • In der Feldleistungsversorgungsschaltung 957 wird das Spannungsabschneidefreigabesignal PCUTe an die Standby- Leistungsversorgungsschaltung 957b angelegt. Die aktiven Leistungsversorgungsschaltungen 956a und 957a halten beide einen inaktiven Zustand, da das Aktivierungssignal (ACT) in einem Niedrigspannungsabschaltmodus inaktiv ist.
  • Das Spannungsabschneidefreigabesignal PCUTe wird angelegt an eine Negativspannungserzeugungsschaltung 954, eine Hochspannungserzeugungsschaltung 955, eine Zellplattenspannungserzeugungsschaltung 958 und auch an eine Vorladespannungserzeugungsschaltung 959.
  • In der dritten Ausführungsform der vorliegenden Erfindung arbeiten die Referenzspannungserzeugungsschaltung 952 und die Standby-Leistungsversorgungsschaltung 956, die bezogen sind auf die periphere Leistungsversorgungsspannung Vddp selbst in einem Niedrigspannungsabschaltmodus zum Erzeugen der peripheren Leistungsversorgungsspannung Vddp. Der Spannungserzeugungsbetrieb der übrigen Spannungserzeugungseinheiten ist in einem Niedrigspannungsabschaltmodus unterbunden.
  • Die Steuerschaltung 904 empfängt die periphere Leistungsversorgungsspannung Vddp als eine Betriebsleistungsversorgungsspannung zum Arbeiten und Erzeugen des Spannungsabschneidesignals PCUT entsprechend einem extern angelegten Befehl. Die Pegelkonvertierungsschaltung 960 konvertiert den Pegel des Spannungsabschneidesignals PCUT von der Steuerschaltung 904 zum Erzeugen eines Spannungsabschneidefreigabesignals PCUTe. Das Spannungsabschneidesignal PCUT und das Spannungsabschneidefreigabesignal PCUTe haben den selben logischen Pegel.
  • Nun wird der Fall betrachtet, bei dem der Spannungspegel des internen Knotens der Pegelkonvertierungsschaltung 960 unbestimmt wird, wenn die externe Leistungsversorgungsspannung EXVDD eingeschaltet wird und ein Spannungsabschneidefreigabesignal PCUTe eines instabilen Spannungspegels erzeugt wird. Selbst in solch einem Zustand arbeiten die Konstantstromquelle 950 und die Referenzspannungserzeugungsschaltung 952 unabhängig von dem Spannungsabschneidefreigabesignal PCUTe, wenn die externe Leistungsversorgungsspannung EXVDD eingeschaltet wird, zum Erzeugen der Referenzspannung Vrefp. Die periphere Leistungsversorgungsschaltung 956 arbeitet unter Verwendung der externen Leistungsversorgungsspannung EXVDD als eine Betriebsleistungsversorgungsspannung zum Erzeugen der peripheren Leistungsversorgungsspannung Vddp entsprechend der Referenzspannung Vrefp.
  • Wenn die periphere Leistungsversorgungsspannung Vddp in Antwort auf das Einschalten der externen Leistungsversorgungsspannung EXVDD erzeugt wird, wird das Spannungsabschneidesignal PCUT, das von der Steuerschaltung 904 ausgegeben wird, auf einen L-Pegel initialisiert, und ein invertiertes Signal desselben erreicht einen H-Pegel. In Antwort darauf, werden der Spannungspegel des internen Knotens in der Pegelkonvertierungsschaltung 960 (Knoten ND0 und ND1 in Fig. 1) initialisiert, wodurch das Leistungsabschneidefreigabesignal PCUTe auf einen L-Pegel eingestellt wird.
  • Entsprechend arbeitet die Schaltung, die interne Spannungen erzeugt, in dem übrigen Spannungserzeugungsabschnitt, so daß eine interne Spannung geeignet erzeugt werden kann. Somit kann das totale Blockieren eines internen Spannungserzeugungsbetriebs, das verursacht wird durch einen instabilen Zustand der Pegelkonvertierungsschaltung 960, wenn die Spannung eingeschaltet wird, verhindert werden.
    • Modifikation
  • Fig. 6 zeigt schematisch eine Struktur einer Modifikation der dritten Ausführungsform der vorliegenden Erfindung. Unter Bezugnahme auf Fig. 6 ist die Schaltung, die die periphere Leistungsversorgungsspannung Vddp als Betriebsleistungsversorgungsspannung verwendet, in eine DPD Steuerschaltung 24 zum Einstellen eines Niedrigspannungsabschaltmodus und eine periphere Schaltung 26 wie einen Adreßdekoder und eine Speicherzellauswahlschaltung unterteilt. Die DPD Steuerschaltung 24 beinhaltet zum Beispiel eine Schaltung zum Dekodieren des Befehls CMD und ein Flipflop, das gesetzt wird, wenn das Ausgangssignal der Befehlsdekoderschaltung den Eintritt in eine Niedrigspannungsabschaltmodus anzeigt, und das zurückgesetzt wird, wenn das Verlassen des Niedrigspannungsabschaltmodus spezifiziert wird.
  • Eine DPD Leistungsversorgungsschaltung 20 ist für die DPD Steuerschaltung 24 vorgesehen. Eine periphere Leistungsversorgungsschaltung 22 ist für die periphere Schaltung 26 angeordnet. Die periphere Leistungsversorgungsschaltung 22 beinhaltet eine Standby-Leistungsversorgungsschaltung 22a zum Kompensieren eines Leckstroms in einem Standby-Zustand und eine aktive Leistungsversorgungsschaltung 22b zum Erzeugen der peripheren Leistungsversorgungsspannung Vddp mit einer großen Stromtreiberfähigkeit in einem aktiven Zyklus. Das Spannungsabschneidefreigabesignal PCUTe wird an die Standby- Leistungsversorgungsschaltung 22a angelegt.
  • Eine Referenzspannung Vrefp von der Referenzspannungserzeugungsschaltung 942 wird an die DPD Leistungsversorgungsschaltung 20 und die periphere Leistungsversorgungsschaltung 22 angelegt. Diese Referenzspannungserzeugungsschaltung 952 und die DDP Leistungsversorgungsspannung 20 arbeiten konstant, unabhängig von dem Spannungsabschneidefreigabesignal PCUTe.
  • Entsprechend zu der in Fig. 6 gezeigten Struktur wird nur der minimale Schaltungsaufbau in Bezug auf einen Niedrigspannungsabschaltmodus ununterbrochen betrieben. Bei der peripheren Schaltung 26 ist in Bezug auf den Datenzugriff die Zufuhr einer Leistungsversorgungsspannung in dem Niedrigspannungsabschaltmodus unterbunden. In der in Fig. 6 gezeigten Struktur initialisiert die DPD Steuerschaltung 24 das Spannungsabschneidesignal PCUT auf einen L-Pegel, wenn die externe Leistungsversorgungsspannung EXVDD eingeschaltet wird, und die periphere Leistungsversorgungsspannung Vddp, die von der DPD Leistungsversorgungsschaltung 20 ausgegeben wird, wird stabilisiert, und ein invertiertes Signal derselben ist auf einen L-Pegel initialisiert. Daher ist der interne Knoten der Pegelkonvertierungsschaltung, die das Spannungsabschneidesignal PCUT empfängt, initialisiert, und das Spannungsabschneidefreigabesignal PCUTe wird auf einen L-Pegel gesetzt. Dementsprechend kann die Standby-Leistungsversorgungsschaltung 22a der peripheren Leistungsversorgungsschaltung die periphere Leistungsversorgungsspannung Vddp erzeugen.
  • Ähnlich ist in der Schaltung, die andere interne Spannungen, wie eine Feldleistungsversorgungsspannung und eine negative Spannung erzeugt, das Spannungsabschneidefreigabesignal PCUTe auf einen L-Pegel gesetzt, wenn die periphere Leistungsversorgungsspannung Vddp, die von der DPD Leistungsversorgungsschaltung 20 ausgegeben wird, stabilisiert ist. Daher kann eine vorbestimmte interne Spannung zuverlässig erzeugt werden.
  • Entsprechend der dritten Ausführungsform der vorliegenden Erfindung wird der Schaltung, die in Bezug zu einem Niedrigspannungsabschaltmodus steht, konstant die Leistungsversorgungsspannung zum Betrieb zugeführt. Selbst zu der Zeit des Einschaltens der externen Leistungsversorgungsspannung EXVDD kann das Spannungsabschneidesignal auf einen L-Pegel initialisiert werden um in Antwort darauf das Spannungsabschneidefreigabesignal PCUTe auf einen L-Pegel zu setzen. Dementsprechend kann eine interne Spannung zuverlässig erzeugt werden. Ein Zustand des vollständigen Blockierens, in dem die Erzeugung einer internen Spannung unterbunden ist, kann verhindert werden und eine interne Spannung kann stabil erzeugt werden.
    • Vierte Ausführungsform
  • Fig. 7 zeigt schematisch eine Struktur einer internen Spannungserzeugungsschaltung entsprechend einer vierten Ausführungsform der vorliegenden Erfindung. Die interne Spannungserzeugungsschaltung, die in Fig. 7 gezeigt ist, unterscheidet sich im Aufbau von der in Fig. 5 gezeigten internen Spannungserzeugungsschaltung in den folgenden Punkten. Speziell wird das Spannungsabschneidefreigabesignal PCUTe an die Konstantstromquelle 950 und die Referenzspannungserzeugungsschaltung 952, die eine Referenzspannung Vrefp für die periphere Schaltung erzeugt, angelegt. Ein N-Kanal-MOS-Transistor 30 empfängt das Spannungsabschneidefreigabesignal PCUTe an seinem Gate und ist zwischen dem Ausgangsknoten der Referenzspannungserzeugungsschaltung 952 und dem externen Leistungsversorgungsknoten verbunden. Der N-Kanal-MOS-Transistor 30 ist ein MOS- Transistor einer niedrigen Schwellenspannung Vthn.
  • Wenn der interne Zustand der Pegelkonvertierungsschaltung 960 instabil wird und das Spannungsabschneidefreigabesignal PCUTe einen hohen Pegel erreicht, wenn die Spannung eingeschaltet wird, wird der MOS-Transistor 30 eingeschaltet. Insbesondere in dem Fall, in dem das Spannungsabschneidefreigabesignal auf den Pegel der externen Leistungsversorgungsspannung EXVDD eingestellt wird, wird der MOS-Transistor 30 stark eingeschaltet, wodurch die Referenzspannung Vrefp auf dem Spannungspegel EXVDD-Vthn geklemmt wird. Daher arbeitet entsprechend der Spannung, die dem MOS-Transistor 30 zugeführt wird, die Standby-Leistungsversorgungsschaltung in der peripheren Leistungsversorgungsschaltung 956 zum Erzeugen einer peripheren Leistungsversorgungsspannung Vddp. In Antwort auf die Erzeugung der peripheren Leistungsversorgungsspannung Vddp erreichen das Spannungsabschneidesignal PCUT von der Steuerschaltung 904 und ein invertiertes Signal desselben einen L-Pegel bzw. einen H- Pegel. In Antwort darauf wird die Pegelkonvertierungsschaltung 960 initialisiert und das Spannungsabschneidefreigabesignal PCUTe, das von derselben ausgegeben wird, wird zuverlässig auf einen L-Pegel gesetzt.
  • Durch Bilden der Schwellenspannung Vthn des MOS-Transistors 30 ausreichend klein, wobei der Spannungspegel der Referenzspannung Vrefp zuverlässig auf einen Spannungspegel entsprechend dem Pegel des Spannungsabschneidefreigabesignals PCUTe gesetzt ist, kann die periphere Leistungsversorgungsspannung Vddp zuverlässig erzeugt werden. Selbst wenn der Spannungspegel des Spannungsabschneidefreigabesignals PCUTe geringer ist, als der Pegel des externen Leistungsversorgungsspannung EXVDD in solch einem Fall, wird die periphere Leistungsversorgungsspannung Vddp auf einen Spannungspegel gesetzt ist, der höher ist als die Schwellenspannung des MOS-Transistors einer Komponente der Steuerschaltung und anderen, kann die Steuerschaltung 904 zum Einstellen des Spannungsabschneidesignals PCUT auf einen L- Pegel arbeiten. Wenn das Signal, das von dem Inverter zum Erzeugen komplementärer Signale (Inverter IV1 in Fig. 1) an die Pegelkonvertierungsschaltung 960 ausgegeben wird, wenigstens den Pegel der Schwellenspannung des MOS-Transistors erreicht zum Entladen des internen Knotens der Pegelkonvertierungsschaltung 960 (MOS-Transistor NQ1, der in Fig. 1 gezeigt ist), wird der MOS-Transistor NQ1 von Fig. 1 eingeschaltet, wodurch der interne Knoten ND0 der Pegelkonvertierungsschaltung 960, die in Fig. 1 gezeigt ist, auf den Pegel der Massespannung eingestellt werden kann. Ebenso kann der Knoten ND1 auf den Pegel der externen Leistungsversorgungsspannung EXVDD gesetzt werden. Somit kann das Spannungsabschneidefreigabesignal PCUTe zuverlässig auf dem Pegel der Massespannung gehalten werden.
  • Wenn das Spannungsabschneidefreigabesignal PCUTe auf einen L- Pegel gesetzt wird, wird der MOS-Transistor 30 ausgeschaltet, wodurch die Referenzspannung Vrefp mit einem vorbestimmten Spannungspegel durch die Referenzspannungserzeugungsschaltung 952 erzeugt wird.
    • Modifikation
  • Fig. 8 zeigt eine Struktur einer Modifikation der vierten Ausführungsform der vorliegenden Erfindung. In Fig. 8 sind ein Inverter 32, der ein Spannungsabschneidefreigabesignal PCUTe empfängt, und ein P-Kanal-MOS-Transistor 34, der den Ausgangsknoten der Referenzspannungserzeugungsschaltung 952 an den externen Leistungsversorgungsknoten koppelt entsprechend dem Ausgangssignal des Inverters 32 anstelle des N-Kanal-MOS- Transistors 30 von Fig. 7 vorgesehen. Der Inverter 32 empfängt die externe Leistungsversorgungsspannung EXVDD als die Betriebsleistungsversorgungsspannung. Die restliche Struktur der internen Spannungserzeugungsschaltung von Fig. 8 ist ähnlich zu der internen Spannungserzeugungsschaltung, die in Fig. 7 gezeigt ist.
  • Der Betrieb der Konstantstromquelle 950 und der Referenzspannungserzeugungsschaltung 952 sind in einem Niedrigspannungsabschaltmodus in Antwort auf das Spannungsabschneidefreigabesignal PCUTe gesperrt. Die periphere Leistungsversorgungsschaltung 956 erzeugt eine periphere Leistungsversorgungsspannung entsprechend einer Spannung Vrefp an dem Ausgangsknoten der Referenzspannungserzeugungsschaltung 952.
  • Wenn der Spannungspegel des Spannungsabschneidefreigabesignals PCUTe in Antwort auf einen instabilen Zustand des internen Knotens der Pegelkonvertierungsschaltung 960 ansteigt, wenn die externe Leistungsversorgungsspannung EXVDD angelegt wird, kann der MOS-Transistor 34 durch den Inverter 32 eingeschaltet werden zum Einstellen der Referenzspannung Vrefp auf den Pegel der externen Leistungsversorgungsspannung EXVDD. Durch Bilden dieses Inverters 32 durch eine Verhältnisschaltung und Setzen des Eingangslogikschwellenwerts derselben auf einen ausreichend geringen Spannungspegel kann die Referenzspannung Vrefp auf den Pegel der externen Leistungsversorgungsspannung EXVDD eingestellt werden, selbst wenn das Spannungsabschneidefreigabesignal PCUTe sich auf einem Zwischenspannungspegel befindet. Daher kann die periphere Leistungsversorgungsspannung Vddp erzeugt werden.
  • Wenn sich das Spannungsabschneidefreigabesignal PCUTe auf einem niedrigen Pegel befindet, stellt der Inverter 32 ein Ausgangssignal des Pegels der externen Leistungsversorgungsspannung EXVDD bereit, wodurch der MOS-Transistor 34 zuverlässig ausgeschaltet wird. Daher kann die Referenzspannung Vrefp in einem solchen Zustand zuverlässig durch die Konstantstromquelle 950 und die Referenzspannungserzeugungsschaltung 952 erzeugt werden.
  • Entsprechend der vierten Ausführungsform der vorliegenden Erfindung ist der Betrieb der Konstantstromquelle und der Referenzspannungserzeugungsschaltungen in einem Niedrigspannungsabschaltmodus unterbunden. Der Ausgangsknoten der Referenzspannungserzeugungsschaltung, die die periphere Leistungsversorgungsspannung erzeugt, wird auf einen Spannungspegel getrieben entsprechend der externen Leistungsversorgungsspannung EXVDD entsprechend dem Spannungsabschneidefreigabesignal PCUTe. Somit erzeugt selbst wenn der Spannungspegel des Spannungsabschneidefreigabesignals PCUTe einen hohen Pegel erreicht, wenn die Spannung eingeschaltet wird, die periphere Leistungsversorgungsschaltung 956 die periphere Leistungsversorgungsspannung Vddp zum Unterdrücken des instabilen Zustandes der Pegelkonvertierungsschaltung. Somit kann ein totales Blockieren einer internen Spannungserzeugungsoperation, das hervorgerufen wird durch einen instabilen oder unbestimmten Zustand des interne Knotens der Pegelkonvertierungsschaltung zur Zeit des Einschaltens verhindert werden, und eine interne Spannung kann stabil erzeugt werden.
    • Fünfte Ausführungsform
  • Fig. 9 zeigt schematisch eine Struktur eines Hauptteils einer internen Spannungserzeugungsschaltung entsprechend einer fünften Ausführungsform der vorliegenden Erfindung. Unter Bezugnahme auf Fig. 9 beinhaltet die interne Spannungserzeugungsschaltung eine Spannungseinschalterkennungsschaltung 40, die das Einschalten der externen Leistungsversorgungsspannung EXVDD erkennt, und eine AND-Schaltung (bzw. UND-Schaltung) 42, die ein Ausgangssignal POR von der Spannungseinschalterkennungsschaltung 40 und ein Ausgangssignal PCUTef der Pegelkonvertierungsschaltung 960 empfängt. Das Spannungsabschneidefreigabesignal PCUTe wird von der AND-Schaltung 42 erzeugt. Die AND-Schaltung 42 empfängt die externe Leistungsversorgungsspannung EXVDD als eine Betriebsleistungsversorgungsspannung.
  • Fig. 10 ist ein Signalwellenformdiagramm, das den Betrieb der in Fig. 9 gezeigten Schaltung darstellt. Der Betrieb der Schaltung nach Fig. 9 wird nun kurz unter Bezugnahme auf Fig. 10 beschrieben.
  • Nun wird der Fall betrachtet, in dem die externe Leistungsversorgungsspannung EXVDD eingeschaltet ist, und der interne Zustand der Pegelkonvertierungsschaltung 960 so instabil wird, daß er verursacht, daß das Ausgangssignal PCUTef auf einen Zwischenspannungspegel ansteigt. In diesem Zustand hält ein Ausgangssignal POR der Spannungseinschalterkennungsschaltung 40 einen L-Pegel, und das Spannungsabschneidefreigabesignal PCUTe, das von der AND-Schaltung 42 ausgegeben wird, hält einen L-Pegel. Daher wird jede interne Spannung entsprechend einem konstanten Strom von der Konstantstromquelle 950 erzeugt. In Antwort auf die Erzeugung der peripheren Leistungsversorgungsspannung Vddp wird das Spannungsabschneidesignal PCUT von der Steuerschaltung auf einen L-Pegel gesetzt, und der Spannungspegel eines invertierten Signals des Spannungsabschneidefreigabesignals steigt ebenfalls an.
  • Wenn der Spannungspegel des invertierten Signals des Spannungsabschneidesignals PCUT ansteigt und der MOS-Transistor, der den internen Knoten (Knoten ND0 in Fig. 1) der Pegelkonvertierungsschaltung 960 treibt (MOS-Transistor NQ1 von Fig. 1) eingeschaltet wird, erreicht das Ausgangssignal PCUTef der Pegelkonvertierungsschaltung 960 einen L-Pegel. Selbst wenn das Ausgangssignal POR von der Spannungseinschalterkennungsschaltung 40 einen H-Pegel in solch einem Zustand erreicht, befindet sich das Ausgangssignal PCUTef der Pegelkonvertierungsschaltung 960 auf einen L-Pegel, und das Spannungsabschneidefreigabesignal PCUTe von der AND-Schaltung 40 hält einen L-Pegel. Daher kann nach dem Einschalten, selbst wenn die Pegelkonvertierungsschaltung 960 instabil wird, so daß das Ausgangssignal PCUTe im Spannungspegel ansteigt, eine interne Spannung zuverlässig erzeugt werden zum Verhindern eines totalen Blockierens einer internen Spannungserzeugungsoperation.
  • Die Zeitperiode, für die das Ausgangssignal POR von der Spannungseinschalterkennungsschaltung 40 auf einen H-Pegel gehalten wird, muß nur geeignet bestimmt werden entsprechend der Zeitperiode, die erforderlich ist zur Initialisierung der Pegelkonvertierungsschaltung 960.
  • In der Struktur nach Fig. 9 kann die Struktur der Pegelkonvertierungsschaltung 960 irgendeine sein, solange die Konvertierung der Signalamplitude zwischen dem Eingangsspannungssignal PCUT und dem Ausgangsspannungsabschneidefreigabesignal PCUTe erfolgt, während der logische Pegel dieser Signale erhalten bleibt.
  • Entsprechend der fünften Ausführungsform der vorliegenden Erfindung wird ein Spannungsabschneidefreigabesignal erzeugt entsprechend einem Ausgangssignal einer Pegelkonvertierungsschaltung, die ein Spannungsabschneidefreigabesignal und ein Spannungseinschalterkennungssignal, welches die Spannung einer Leistungsversorgungsspannung erkennt, erzeugt. Folglich kann ein interne Spannung zuverlässig erzeugt werden, während das Spannungsabschneidefreigabesignal PCUTe auf einem L-Pegel fixiert wird, selbst wenn der Spannungspegel des Ausgangssignals der Pegelkonvertierungsschaltung nach dem Einschalten ansteigt. Somit kann ein totales Blockieren einer internen Spannungserzeugungsoperation verhindert werden.
    • Sechste Ausführungsform
  • Fig. 11 zeigt schematisch eine Struktur einer internen Spannungserzeugungsschaltung entsprechend einer sechsten Ausführungsform der vorliegenden Erfindung. Die interne Spannungserzeugungsschaltung von Fig. 11 beinhaltet eine Moduseinstellschaltung 50 zum Bestimmen, ob die externe Leistungsversorgungsspannung EXVDD 2.5 V oder 3.3 V ist, und eine AND-Schaltung 52, die ein Moduseinstellsignal MOD2.5, das von der Moduseinstellschaltung 50 ausgegeben wird, und ein Spannungsabschneidefreigabesignal PCUTe von der Pegelkonvertierungsschaltung 960 empfängt. Das Ausgangssignal der AND-Schaltung 52 wird an die Konstantstromquelle 950, die Referenzspannungserzeugungsschaltung 952 und die Standby-Leistungsschaltung 956b, die in der peripheren Leistungsversorgungsschaltung 956 enthalten ist, angelegt. Die übrige Struktur der internen Spannungserzeugungsschaltung von Fig. 11 ist ähnlich zu der der internen Spannungserzeugungsschaltung, die in Fig. 5 gezeigt ist. Somit sind entsprechenden Komponenten dieselben Bezugszeichen zugeordnet, und eine detaillierte Beschreibung derselben wird nicht wiederholt.
  • In dem Fall, in dem ein 1.8 V-Systeminterface für das Interface der Halbleiterspeichereinrichtung eingesetzt wird, wird entweder 2.5 V oder 3.3 V als externe Leistungsversorgungsspannung EXVDD verwendet. In dem Fall, in dem die externe Leistungsversorgungsspannung 3.3 V ist, führt die periphere Leistungsversorgungsschaltung 956 eine Spannungsherunterkonvertierungsoperation aus zum Erzeugen einer peripheren Leistungsversorgungsspannung Vddp eines vorbestimmten Spannungspegels. In dem Fall, in dem die externe Leistungsversorgungsspannung EXVDD 2.5 V ist, wird die externe Leistungsversorgungsspannung EXVDD als periphere Leistungsversorgungsspannung Vddp verwendet. In dem Fall, in dem die externe Leistungsversorgungsspannung EXVDD als periphere Leistungsversorgungsspannung Vddp verwendet wird, wird die periphere Leistungsversorgungsspannung Vddp unabhängig von dem Spannungsabschneidefreigabesignal PCUTe erzeugt, wenn die externe Leistungsversorgungsspannung EXVDD eingeschaltet wird.
  • Wenn die externe Leistungsversorgungsspannung EXVDD als periphere Leistungsversorgungsspannung Vddp verwendet wird, wird das Moduseinstellsignal MOD2.5 auf einen H-Pegel durch die Moduseinstellschaltung 50 gesetzt. Die Konstantstromerzeugungsoperation der Konstantstromquelle 950 ist in einem Niedrigspannungsabschaltmodus unterbunden entsprechend dem Spannungsabschneidefreigabesignal PCUTe durch die AND-Schaltung 52. Ähnlich ist der Referenzspannungserzeugungsvorgang der Referenzspannungserzeugungsschaltung 952, die eine Referenzspannung Vrefp für die periphere Leistungsversorgungsspannung erzeugt, in einem Niedrigspannungsabschaltmodus entsprechend dem Ausgangssignal AND-Schaltung, die das Spannungsabschneidefreigabesignal PCUTe empfängt, unterbunden.
  • In dem Fall, in dem die externe Leistungsversorgungsspannung EXVDD 3.3 V ist, wird das Moduseinstellsignal MOD2.5 auf einen L-Pegel durch die Moduseinstellschaltung 50 gesetzt. In diesem Zustand ist das Ausgangssignal der AND-Schaltung 52 auf einen L-Pegel gesetzt, und daher arbeiten die Konstantstromquelle 950 und die Referenzspannungserzeugungsschaltung 952 selbst in einem Niedrigspannungsabschaltmodus. Die Steuerschaltung 904, die das Spannungsabschneidesignal PCUT erzeugt entsprechend einem extern angelegten Befehl CMD kann selbst in einem Niedrigspannungsabschaltmodus betrieben werden.
  • In der peripheren Leistungsversorgungsschaltung 956 wird das Moduseinstellsignal MOD2.5 an die Standby- Leistungsversorgungsschaltung 956b angelegt. Wenn sich das Moduseinstellsignal MOD2.5 auf einem H-Pegel befindet und die externe Leistungsversorgungsspannung EXVDD als periphere Leistungsversorgungsspannung Vddp verwendet wird, ist der externe Leistungsversorgungsknoten direkt mit der peripheren Leistungsversorgungsleitung in der Standby- Leistungsversorgungsschaltung 956b verbunden. Für die aktive Leistungsversorgungsschaltung 956a ist die Referenzspannung Vrefp auf einen Spannungspegel entsprechend dem Spannungspegel der externen Leistungsversorgungsspannung EXVDD gesetzt. In einem aktiven Zyklus wird Strom von dem externen Leistungsversorgungsknoten an die periphere Leistungsversorgungsleitung mit einer großen Stromtreiberfähigkeit durch die aktive Leistungsversorgungsschaltung 956a geliefert.
  • In dem Fall, in dem das Moduseinstellsignal MOD2.5 an die Referenzspannungserzeugungsschaltung 952 angelegt ist und die externe Leistungsversorgungsspannung EXVDD als die periphere Leistungsversorgungsspannung verwendet wird, kann die externe Leistungsversorgungsspannung EXVDD als Referenzspannung Vrefp eingesetzt werden.
  • Darüber hinaus, kann ein Schalttransistor, der selektiv die periphere Leistungsversorgungsleitung mit dem externen Leistungsversorgungsknoten entsprechend dem Moduseinstellsignal MUD2.5 verbindet, in der aktiven Leistungsversorgungsschaltung 956a in der peripheren Leistungsversorgungsschaltung 956 vorgesehen sein.
  • Fig. 12 zeigt ein Beispiel einer Struktur der Moduseinstellschaltung 50 von Fig. 11. Unter Bezugnahme auf Fig. 12 beinhaltet die Moduseinstellschaltung 50 ein Stromtreiberelement 50b mit hohem Widerstand, welches zwischen einem Knoten ND10, der an eine Anschlußfläche 50a gekoppelt ist, und dem Masseknoten verbunden ist, einen Inverter 50d, der den logischen Pegel der Spannung des Knotens ND10 invertiert, einen Inverter 50e, der ein Ausgangssignal des Inverters 50d invertiert zum Erzeugen des Moduseinstellsignals MOD2.5, und einen N-Kanal- MOS-Transistor 50c, der leitend wird, wenn das Ausgangssignal des Inverters 50d sich auf einem H-Pegel befindet zum Halten des Knotens ND10 auf dem Pegel der Massespannung.
  • In dem Fall, in dem die externe Leistungsversorgungsspannung EXVDD 2.5 V ist, und diese externe Leistungsversorgungsspannung EXVDD als periphere Leistungsversorgungsspannung Vddp eingesetzt wird, wird die Anschlußfläche 50a mit dem Spannungszufuhranschluß verbunden, der die externe Leistungsversorgungsspannung über einen Bonddraht empfängt. Da das Stromtreiberelement 50b ein Element mit hohem Widerstand ist und als Herunterziehelement wirkt, wird der Knoten ND10 auf den Pegel der externen Leistungsversorgungsspannung EXVDD nach dem Einschalten gesetzt. Daher stellt der Inverter 50d ein Ausgangssignal eines L-Pegels bereit. In Antwort darauf, wird das Moduseinstellsignal MOD2.5 von dem Inverter 50e auf den Pegel der externen Leistungsversorgungsspannung EXVDD gesetzt. In solch einem Zustand empfängt der MOS-Transistor 50c ein Signal eines L-Pegels von dem Inverter 50d an seinem Gate und befindet sich in einem Aus-Zustand.
  • In dem Fall, in dem die externe Leistungsversorgungsspannung EXVDD 3.3 V beträgt, und diese externe Leistungsversorgungsspannung EXVDD herunterkonvertiert wird zum Erzeugen einer peripheren Leistungsversorgungsspannung Vddp, wird ein Bonden an die Anschlußfläche 50a nicht vorgenommen. In diesem Fall wird durch das Stromtreiberelement 50b jeder Anstieg des Spannungspegels des Knotens ND10 verhindert. Der Inverter 50d gibt ein Signal mit einem H-Pegel entsprechend dem Spannungspegel des Knotens ND10 aus, und der MOS-Transistor 50c wird in einen leitenden Zustand getrieben. Daher wird der Knoten ND10 auf dem Knoten der Massespannung durch den Inverter 50d und den MOS-Transistor 50c gehalten. Der Inverter 50e invertiert das Ausgangssignal des Inverters 50d zum Erzeugen des Moduseinstellsignals MOD2.5 mit einem H-Pegel.
  • Genauer gesagt, wenn die externe Leistungsversorgungsspannung EXVDD von 3.3 V herunterkonvertiert wird zum Erzeugen der peripheren Leistungsversorgungsspannung Vddp, wird das Moduseinstellsignal MOD2.5 auf einen L-Pegel gesetzt. Wenn die externe Leistungsversorgungsspannung EXVDD von 2.5 V direkt verwendet wird als periphere Leistungsversorgungsspannung Vddp, wird das Moduseinstellsignal MOD2.5 auf einen H-Pegel gesetzt.
  • In der Konfiguration von Fig. 12 ist das Moduseinstellsignal MOD2.5 erzeugt durch eine selektive Bildung des Bonddrahtes an die Anschlußfläche 50a. Alternativ kann das Moduseinstellsignal MOD2.5 auf den Pegel der externen Leistungsversorgungsspannung EXVDD oder der Massespannung durch eine Metallmaskenverbindung gesetzt werden.
  • Außerdem kann als eine Alternative zu dem Stromtreiberelement 50b ein Verbindungselement, das durch einen Energiestrahl, wie einem Laserstrahl, schmelzbar ist, verwendet werden. Wenn solch ein Verbindungselement verwendet wird, ist das Verbindungselement zwischen dem Leistungsversorgungsknoten und dem Knoten ND10 vorgesehen. Der N-Kanal-MOS-Transistor, der ein Rücksetzsignal an seinem Gate empfängt, ist parallel zu dem MOS-Transistor 50c vorgesehen. Das Rücksetzsignal wird aktiv nach Einschalten oder Systemreset. Wenn das Verbindungselement durchgebrannt ist, wird der Knoten ND10 auf einem L-Pegel gehalten, und das Moduseinstellsignal MOD2.5 wird auf einen L- Pegel gesetzt. Wenn das Verbindungselement nicht durchgebrannt ist, wird der Knoten ND10 auf einem H-Pegel durch das Verbindungselement gehalten, und das Moduseinstellsignal MOD2.5 wird auf einen H-Pegel gesetzt.
  • Fig. 13 zeigt ein Beispiel einer Struktur einer Standby- Leistungsversorgungsschaltung 95% von Fig. 11. Unter Bezugnahme auf Fig. 13 beinhaltet die Standby-Leistungsversorgungsschaltung 956b einen N-Kanal-MOS-Transistor 67, der zwischen dem internen Leistungsversorgungsknoten der Vergleichsschaltung 965 und dem Masseknoten verbunden ist, und der das Moduseinstellsignal MOD2.5 an seinem Gate über den N-Inverter 68 empfängt, einen P-Kanal-MOS-Transistor 69, der zwischen dem externen Leistungsversorgungsknoten und dem Ausgangsknoten der Vergleichsschaltung 965 verbunden ist und das Ausgangssignal des Inverters 68 an seinem Gate empfängt, und einen P-Kanal- MOS-Transistor 966, der zwischen dem externen Leistungsversorgungsknoten und der peripheren Leistungsversorgungsleitung 969 verbunden ist, und das Ausgangssignal der Vergleichsschaltung 965 an seinem Gate empfängt. Der Inverter 68 empfängt die externe Leistungsversorgungsspannung EXVDD als eine Betriebsleistungsversorgungsspannung.
  • In dem Fall, in dem das Moduseinstellsignal MOD2.5 sich auf einem H-Pegel befindet, was anzeigt, daß die externe Leistungsversorgungsspannung EXVDD 2.5 V beträgt, sind der MOS- Transistor 67 und der MOS-Transistor 69 aus- bzw. eingeschaltet. Der Ausgangsknoten der Vergleichsschaltung 965, d. h. das Gate des Stromtreibe MOS-Transistors 966 sind auf den Pegel der externen Leistungsversorgungsspannung EXVDD eingestellt. Daher ist der MOS-Transistor 966 konstant auf einen nichtleitenden Zustand eingestellt, und die Vergleichsschaltung 965 ist in einem inaktiven Zustand gehalten, da der MOS-Transistor 67 ausgeschaltet bleibt. Wenn die externe Leistungsversorgungsspannung EXVDD 2.5 V beträgt, wird die periphere Leistungsversorgungsleitung 969 mit dem externen Leistungsversorgungsknoten über die Metallverbindungsleitung 70 verbunden.
  • In dem Fall, in dem das Moduseinstellsignal MOD2.5 auf einen L-Pegel gesetzt ist, was anzeigt, daß die externe Leistungsversorgungsspannung EXVDD 3.3 V beträgt, sind der MOS- Transistor 67 und der MOS-Transistor 69 ein- bzw. ausgeschaltet. Daher ist die Metallverbindungsleitung 70 nicht gebildet in diesem Leistungsversorgungsspannungsmodus. Die Vergleichsschaltung 965 stellt die Gatespannung des MOS-Transistors 966 in Übereinstimmung mit der peripheren Leistungsversorgungsspannung Vddp und der Referenzspannung Vrefp ein.
  • Die Verbindung zwischen dem externen Leistungsversorgungsknoten und der peripheren Leistungsversorgungsleitung ist durch die Metallverbindungsleitung 70 hergestellt. Die Metallverbindungsleitung 70 wird in einem Scheibenprozeßschritt (bzw. Schneidprozeßschnitt)hergestellt durch Maskenverbindung abhängig von dem Spannungspegel der verwendeten externen Leistungsversorgungsspannung. Ein P-Kanal-MOS-Transistor, der ein invertiertes Signal des Moduseinstellsignals MOD2.5 an seinem Gate empfängt, kann zwischen dem externen Leistungsversorgungsknoten und der peripheren Leistungsversorgungsleitung 969 vorgesehen sein.
  • In der peripheren Leistungsversorgungsschaltung 956 liefert die aktive Leistungsversorgungsschaltung 956a Strom von dem externen Leistungsversorgungsknoten an die periphere Leistungsversorgungsleitung 969 entsprechend der peripheren Leistungsversorgungsspannung Vddp und der Referenzspannung Vrefp, unabhängig von dem Moduseinstellsignal MOD2.5. Dies geschieht zum Verhindern eines Abfalls der Leistungsversorgungsspannung der peripheren Leistungsversorgungsleitung 969 in einem aktiven Zyklus, verursacht durch den Verbindungsleitungswiderstand, wenn die Metallverbindungsleitung 70 gebildet ist. In dem Fall jedoch, in dem die Leitungsbreite der Metallverbindungsleitung 70 ausreichend groß gebildet ist zum ausreichenden Reduzieren des Verbindungswiderstands der Metallverbindungsleitung 70 und genügend viel Strom in einem aktiven Zyklus geliefert werden kann, kann die aktive Leistungsversorgungsschaltung in der peripheren Leistungsversorgungsschaltung 956 in einen nicht betriebsbereiten Zustand gesetzt werden, wenn das Moduseinstellsignal MOD2.5 sich auf einem H-Pegel befindet, was anzeigt, daß die externe Leistungsversorgungsspannung EXVDD 2.5 V ist.
  • In dem Fall, in dem die aktive Leistungsversorgungsschaltung 956a in der peripheren Leistungsversorgungsschaltung 956 einen Strom an die periphere Leistungsversorgungsleitung 969 entsprechend der Beziehung zwischen der Spannung auf der peripheren Leistungsversorgungsleitung und der Referenzspannung Vrefp unabhängig von dem Pegel der Leistungsversorgungsspannung liefert, wird der Spannungspegel der Referenzspannung Vrefp entsprechend dem Moduseinstellsignal MOD2.5 geändert, wenn der Spannungspegel der peripheren Leistungsversorgungsspannung geändert wird entsprechend dem Spannungspegel der externen Leistungsversorgungsspannung EXVDD.
  • Entsprechend der sechsten Ausführungsform der vorliegenden Erfindung hält die Schaltung, die sich auf die periphere Leistungsversorgungsspannung bezieht, einen aktiven Zustand in einem Niedrigspannungsabschaltmodus entsprechend dem Fall, ob die externe Leistungsversorgungsspannung als die periphere Leistungsversorgungsspannung verwendet wird oder nicht. Sowohl in dem Fall, in dem die externe Leistungsversorgungsspannung als die periphere Leistungsversorgungsspannung verwendet wird und in dem Fall, in dem die externe Leistungsversorgungsspannung herunterkonvertiert wird für die Erzeugung der peripheren Leistungsversorgungsspannung, wird die periphere Leistungsversorgungsspannung entsprechend der externen Leistungsversorgungsspannung nach Einschalten der externen Leistungsversorgungsspannung erzeugt. Daher wird selbst wenn das Spannungsabschneidefreigabesignal PCUTe auf den hohen Pegel geht aufgrund des instabilen oder undefinierten Zustands der Pegelkonvertierungsschaltung 960, das Spannungsabschneidesignal PCUT zuverlässig auf einen L-Pegel durch die Steuerschaltung gesetzt, die die periphere Leistungsversorgungsspannung Vddp empfängt, zum Einstellen des Spannungsabschneidefreigabesignals PCUTe auf einen L-Pegel. Somit kann ein vollständiges Blockieren eines internen Spannungserzeugungsbetriebs zuverlässig verhindert werden zum Gewährleisten der Erzeugung einer internen Spannung.
    • Siebte Ausführungsform
  • Fig. 14 zeigt schematisch eine Struktur einer internen Spannungserzeugungsschaltung entsprechend einer siebten Ausführungsform der vorliegenden Erfindung. Unter Bezugnahme auf Fig. 14 beinhaltet die interne Spannungserzeugungsschaltung einen N-Kanal-MOS-Transistor 75 zum Einstellen der Referenzspannung Vrefs, die von der Referenzspannungserzeugungsschaltung 943 ausgegeben wird, auf den Pegel der Massespannung in Antwort auf das Spannungsabschneidefreigabesignal PCUTe, und eine Stabilisierungserkennungsschaltung 80 zum Erkennen, ob die Referenzspannung Vref stabilisiert ist oder nicht entsprechend der Grundspannung Vref0, die durch die Referenzspannungserzeugungsschaltung 953 erzeugt ist, und der Referenzspannung Vrefs.
  • Das Ausgangssignal SLIVE der Stabilisierungserkennungsschaltung 80 ist auf einem H-Pegel während einem Niedrigspannungsabschaltmodus fixiert, in dem ein Spannungsabschneidefreigabesignal PCUTe sich auf einem H-Pegel befindet. Wenn sich das Spannungsabschneidefreigabesignal PCUTe auf einem L-Pegel befindet, erzeugt die Stabilisierungserkennungsschaltung 80 ein Einmalpulssignal entsprechend der Spannungsbeziehung zwischen der Referenzspannung Vref und der Grundspannung Vref0.
  • Das Ausgangssignal SLIVE der Stabilisierungserkennungsschaltung 80 wird an die Referenzspannungserzeugungsschaltungen 951 bis 953 angelegt. Die Stromtreiberfähigkeit der Analogpuffer, die in diesem Referenzspannungserzeugungsschaltungen 951 bis 953 enthalten sind, ist groß gebildet während der Aktivierungsperiode des Signals SLIVE, wodurch die Referenzspannungen Vrefs, Vrefp und Vrefd mit hoher Geschwindigkeit nach oben gezogen werden.
  • Die Konstantstromquelle 950 arbeitet derart, daß sie konstanten Strom liefert selbst in einem Niedrigspannungsabschaltmodus. Das ist erforderlich, da die periphere Leistungsversorgungsspannung Vddp durch die Steuerschaltung 904 verbraucht wird, und das Spannungsabschneidesignal PCUT muß inaktiv gemacht werden entsprechend einem externen angelegten Befehl CMD.
  • Wenn die externe Leistungsversorgungsspannung EXVDD eingeschaltet wird, erhöht sich die Stromtreiberfähigkeit des Analogpuffers zum Erzeugen einer Referenzspannung entsprechend dem Ausgangssignal SLIVE der Stabilisierungserkennungsschaltung 80, wodurch die Referenzspannung Vrefd, Vrefp und Vrefs mit hoher Geschwindigkeit nach oben gezogen werden können.
  • Selbst wenn die periphere Leistungsversorgungsspannung Vddp zum Zeitpunkt des Verlassens des Niedrigspannungsabschaltmodus erzeugt wird, kann der Spannungspegel der übrigen Referenzspannung Vrefd und Vrefs mit hoher Geschwindigkeit nach oben gezogen werden entsprechend dem Ausgangssignal SLIVE der Stabilisierungserkennungsschaltung 80. In solch einem Fall wird die periphere Leistungsversorgungsspannung Vddp in dem Spannungsabschaltmodus erzeugt, und der Betriebsstrom des Analogpuffers in der Referenzspannungserzeugungsschaltung 952 nimmt zu, wenn der Niedrigspannungsabschaltmodus freigegeben wird. Jedoch kann dieselbe Steuerschaltung verwendet werden zum Erhöhen des Betriebsstroms des Analogpuffers in der Referenzspannungserzeugungsschaltung 952, die die Referenzspannung Vrefp für die periphere Leistungsversorgungsspannung erzeugt nach Einschalten der externen Leistungsversorgungsspannung oder nach Verlassen des Niedrigspannungsabschaltmodus. Daher ist die Skala der Steuerschaltung reduziert.
  • Die übrige Struktur der internen Spannungserzeugungsschaltung, die in Fig. 14 gezeigt ist, ist ähnlich zu der der vorherigen Ausführungsform, die in Fig. 11 gezeigt ist. Daher sind entsprechenden Komponenten dieselben Bezugszeichen zugeordnet und die Beschreibung derselben wird nicht wiederholt.
  • Fig. 15 zeigt eine Struktur der Referenzspannungserzeugungsschaltungen 941 und 943 von Fig. 14. Da die Referenzspannungserzeugungsschaltungen 951 und 953 dieselbe Struktur haben, ist die Referenzspannungserzeugungsschaltung 100 als Repräsentative der Referenzspannungserzeugungsschaltung 951 und 953 in Fig. 15 gezeigt.
  • Unter Bezugnahme auf Fig. 15 beinhaltet die Referenzspannungserzeugungsschaltung 100 eine Grundspannungserzeugungsschaltung 102, die eine Grundspannung Vref0 entsprechend einem Konstantstrom (Vorspannung VBIAS) von der Konstantstromquelle 950 erzeugt, und einen Analogpuffer 104, der das Ausgangssignal der Grundspannungserzeugungsschaltung 102 puffert zum Erzeugen einer Referenzspannung Vref.
  • Die Grundspannungserzeugungsschaltung 102 beinhaltet eine Konstantstromquelle 102a, die zwischen dem externen Leistungsversorgungsknoten und dem Knoten ND20 verbunden ist, und einen MOS-Transistor 102b und ein Widerstandselement 102c, die in Reihe geschaltet sind zwischen dem Knoten ND20 und dem Masseknoten. Wenn der MOS-Transistor 102b nicht leitend ist, ist das Widerstandselement 102c von dem Knoten ND20 getrennt.
  • Die Konstantstromquelle 102a beinhaltet einen P-Kanal-MOS- Transistor, der einen konstanten Strom eines konstanten Niveaus entsprechend dem Konstantstrom von der Konstantstromquelle liefert. In Fig. 15 ist dieser Konstantstromquellentransistor derart gezeigt, daß der Treiberstrom eingestellt ist entsprechend der Vorspannung VBIAS von der Konstantstromquelle 950. Die Struktur der Konstantstromquelle 102a ist eine beliebige, solange ein Strom entsprechend dem Konstantstrom von der Konstantstromquelle 950 geliefert wird.
  • Der MOS-Transistor 102b empfängt ein Spannungsabschneidefreigabesignal PCUTe an seinem Gate. Der Spannungspegel der Grundspannung Vref0 ist bestimmt in Abhängigkeit von dem Konstantstrom, der von der Konstantstromschaltung 102a geliefert wird und dem Widerstand des Widerstandselements 102c. Um den verbrauchten Strom zu reduzieren, ist der Treiberstrom der Konstantstromschaltung 102a niedrig und der Widerstand des Widerstandselements 102c ist groß genug eingestellt. Daher befindet sich der Knoten ND20 in einem Zustand hohen Widerstands, und die Stromtreiberfähigkeit der Grundspannungserzeugungsschaltung 102 ist gering.
  • Der Analogpuffer 104 beinhaltet einen P-Kanal-MOS-Transistor 104a, der zwischen dem externen Leistungsversorgungsknoten und einem Knoten ND21 verbunden ist und der ein Spannungsabschneidefreigabesignal PCUTe an seinem Gate empfängt, einen P-Kanal-MOS-Transistor 104b, der zwischen den Knoten ND21 und ND22 geschaltet ist und dessen Gate mit dem Knoten ND22 verbunden ist, einen P-Kanal-MOS-Transistor 104c, der zwischen den Knoten ND21 und ND23 verbunden ist, und dessen Gate mit dem Knoten ND22 verbunden ist, einen N-Kanal- MOS-Transistor 104d, der zwischen den Knoten ND22 und ND24 verbunden ist, und die Grundspannung Vref0 an seinem Gate empfängt, einen N-Kanal-MOS-Transistor 104e, der zwischen den Knoten ND23 und ND24 verbunden ist, und dessen Gate mit dem Knoten ND23 verbunden ist, eine Konstantstromquelle 104f, die zwischen dem Knoten ND24 und dem Masseknoten geschaltet ist, und einen N-Kanal-MOS-Transistor 104g, der zwischen den Knoten ND24 und den Masseknoten geschaltet ist, und der an seinem Gate das Signal SLIVE über den Inverter 103 empfängt. Die Referenzspannung Vref wird von dem Gate und dem Drainknoten (Knoten ND23) des MOS-Transistors 104g erzeugt.
  • Der Strompfad des in Fig. 15 gezeigten Analogpuffers 104 ist abgeschnitten, wenn das Spannungsabschneidefreigabesignal PCU- Te sich auf einem H-Pegel befindet, wodurch die Ausgangsreferenzspannung Vref sich auf dem Pegel der Massespannung befindet. Wenn das Spannungsabschneidefreigabesignal PCUTe sich auf einem L-Pegel befindet, ist der MOS-Transistor 104a leitend, so daß eine Referenzspannung Vref entsprechend der Grundspannung Vref0 erzeugt wird.
  • Das Signal SLIVE ist auf einem L-Pegel wenn es aktiv ist. Durch den Inverter 103 bleibt der MOS-Transistor 104g eingeschaltet, wenn das Signal SLIVE aktiv ist. Dementsprechend ist der Treiberstrom des Analogpuffers 104 erhöht, so daß die Referenzspannung Vref auf einen vorbestimmten Spannungspegel bei hoher Geschwindigkeit hochgezogen wird.
  • Wenn sich das Spannungsabschneidefreigabesignal PCUTe auf einem H-Pegel befindet, ist der MOS-Transistor 102b in der Grundspannungserzeugungsschaltung 102 ausgeschaltet. Der Knoten ND20 ist auf den Pegel der externen Leistungsversorgungsspannung EXVDD getrieben. Dies geschieht, da der Stromentladepfad von der Konstantstromquelle 102a abgeschnitten ist, wenn die Konstantstromquelle 950 konstant arbeitet. Selbst wenn die Konstantstromerzeugungsoperation der Konstantstromquelle 950 unterbunden ist, erreicht die Vorspannung VBIAS den Pegel der Massespannung in diesem Fall, wodurch der MOS- Transistor 102a leitend wird. Daher wird der Knoten ND20 ebenso auf den Pegel der externen Leistungsversorgungsspannung EXVDD gesetzt.
  • Fig. 16 zeigt eine Struktur der Stabilisierungserkennungsschaltung 80, die in Fig. 14 gezeigt ist. Unter Bezugnahme auf Fig. 16 beinhaltet die Stabilisierungserkennungsschaltung 80 einen Inverter 80a, der die Grundspannung Vref0 als Betriebsleistungsversorgungsspannung und die Referenzspannung Vrefs als Eingangssignal empfängt, eine Verriegelungsschaltung 80b, bei der der Spannungspegel eines Verriegelungssignals derselben entsprechend dem Eingangs-/Ausgangssignal des Inverters 80a eingestellt ist, einen Inverter 80c, der das Signal an dem Verriegelungsknoten ND31 der Verriegelungsschaltung 80b invertiert zum Erzeugen eines Signals SLIVE0, und eine Gatterschaltung 80d, die das Ausgangssignal SLIVE0 von dem Inverter 80c und das Spannungsabschneidefreigabesignal PCUTe empfängt zum Erzeugen eines Erkennungssignals SLIVE.
  • Die Inverterschaltung 80 beinhaltet einen P-Kanal-MOS- Transistor PQ10, der die Grundspannung Vrefs0 an den Knoten ND30 entsprechend der Referenzspannung Vrefs überträgt, und einen N-Kanal-MOS-Transistor NQ10, der den Knoten ND30 auf den Pegel der Grundspannung entlädt entsprechend der Referenzspannung Vrefs. Der Inverter 80a entlädt den Knoten ND30 auf den Pegel der Grundspannung, wenn der Spannungspegel der Referenzspannung Vrefs entsprechend der Grundspannung Vrefs0 ansteigt.
  • In einem Niedrigspannungsabschaltmodus wird die Referenzspannung Vrefs auf dem Pegel der Grundspannung durch den MOS- Transistor 75, der in Fig. 14 gezeigt ist gehalten. Die Grundspannung Vrefs0 wird auf den Pegel der externen Leistungsversorgungsspannung EXVDD durch den MOS-Transistor 102b in der Referenzspannungserzeugungsschaltung 102, die in Fig. 15 gezeigt ist, gesetzt. Daher wird der Knoten ND30 auf den Pegel der externen Leistungsversorgungsspannung EXVDD in dem Niedrigspannungsabschaltmodus gehalten. Wenn der Niedrigspannungsabschaltmodus freigegeben wird, steigt der Spannungspegel der Referenzspannung Vrefs an, und der Spannungspegel der Grundspannung Vrefs0 fällt auf einen vorbestimmten Spannungspegel. Der Knoten ND30 wird durch den MOS-Transistor NQ10 entladen. Daher ändert sich der Spannungspegel des Knotens ND30, wenn die Referenzspannung Vrefs auf einem vorbestimmten Spannungspegel durch den Inverter 80a ankommt nach Verlassen des Niedrigspannungsabschaltmodus.
  • Ähnlich wird nach Einschalten der externen Leistungsversorgungsspannung die Grundspannung Vrefs zuerst stabilisiert, und dann wird die Referenzspannung Vrefs durch den Analogpuffer 104 stabilisiert. Daher erreicht der Spannungspegel des Knotens ND30 einen H-Pegel entsprechend der Grundspannung Vrefs0 unmittelbar nach dem Einschalten, und erreicht dann einen L- Pegel, wenn die Referenzspannung Vrefs stabilisiert ist.
  • Die Verriegelungsschaltung 80b beinhaltet einen N-Kanal-MOS- Transistor NQ11, der zwischen den Knoten ND31 und dem Masseknoten geschaltet ist, und dessen Gate mit dem Knoten ND30 verbunden ist, einen N-Kanal-MOS-Transistor NQ14, der zwischen den Knoten ND32 und dem Masseknoten geschaltet ist, und der die Referenzspannung Vrefs an seinem Gate empfängt, einen P- Kanal-MOS-Transistor PQ11, der zwischen den externen Leistungsversorgungsknoten und den Knoten ND31 geschaltet ist, und dessen Gate mit dem Knoten ND30 verbunden ist, einen P-Kanal- MOS-Transistor PQ12, der zwischen den externen Leistungsversorgungsknoten und den Knoten ND32 geschaltet ist, und dessen Gate mit dem Knoten ND31 verbunden ist, einen N-Kanal-MOS- Transistor NQ12, der zwischen den Knoten ND31 und den Masseknoten geschaltet ist, und dessen Gate mit dem Knoten ND32 verbunden ist, und einen N-Kanal-MOS-Transistor NQ13, der zwischen den Knoten ND32 und den Masseknoten geschaltet ist, und dessen Gate mit dem Knoten ND31 verbunden ist.
  • Die MOS-Transistoren PQ11 und PQ12 ziehen den Knoten mit dem höheren Potential der beiden Konten ND31 und ND32 auf den Pegel der externen Leistungsversorgungsspannung EXVDD. Die MOS- Transistoren NQ12 und NQ13 ziehen den Knoten mit dem geringeren Potential der beiden Knoten ND31 und ND32 auf den Pegel der Massespannung. Die Spannungspegel der Knoten ND31 und ND32 werden durch die MOS-Transistoren NQ11 und NQ14 jeweils eingestellt, die die Eingangs- und Ausgangssignale des Inverters 80a empfangen.
  • Wenn sich der Knoten ND30 auf einem H-Pegel nach Verlassen des Niedrigspannungsabschaltmodus befindet, befindet sich der Knoten ND31 auf dem Pegel der Massespannung, während der Knoten ND32 sich auf dem Pegel der externen Leistungsversorgungsspannung EXVDD befindet. Wenn die Referenzspannung Vrefs stabilisiert ist entsprechend der Grundspannung Vrefs0 zur Zeit des Verlassens des Niedrigspannungsabschaltmodus oder zur Zeit des Einschaltens, erreicht das Ausgangssignal des Inverters 80a einen L-Pegel. Wenn die Referenzspannung Vrefs entsprechend der Grundspannung Vrefs0 zur Zeit des Verlassens des Niedrigspannungsabschaltmodus stabilisiert ist oder zur Zeit des Einschaltens, erreicht das Ausgangssignals des Inverters 80a einen L-Pegel. Der Knoten ND32 erreicht den Pegel der Massespannung, und der Knoten ND31 erreicht den Pegel der externen Leistungsversorgungsspannung EXVDD. Daher kann durch Verändern des Verriegelungszustands durch die Verriegelungsschaltung dem Ausgangssignal des Inverters 80a der Zustand des Signals SLIVE0, das von dem Inverter 80c ausgegeben wird, geändert werden entsprechend der Tatsache, ob die Referenzspannung Vrefs stabilisiert ist oder nicht.
  • Nach Stabilisierung der Referenzspannung Vrefs erreicht das Ausgangssignal SLIVE0 von dem Inverter 80c einen H-Pegel. Der Inverter 80c empfängt die externe Leistungsversorgungsspannung EXVDD als die Betriebsleistungsversorgungsspannung, und das Signal SLIVE0 erreicht einen H-Pegel der externen Leistungsversorgungsspannung EXVDD.
  • Die Gatterschaltung 80d fixiert ihr Ausgangssignal SLIVE auf einem H-Pegel, wenn das Spannungsabschneidefreigabesignal PCU- Te sich auf einem H-Pegel befindet. Daher hält der MOS- Transistor 104g der Stromquelle einen Aus-Zustand in dem Analogpuffer 104, wie in Fig. 15 gezeigt ist. Wenn das Spannungsabschneidefreigabesignal PCUTe einen L-Pegel erreicht, arbeitet die Gatterschaltung 80d als eine Pufferschaltung. Das Ausgangssignal SLIVE0 von dem Inverter 80c befindet sich auf einem L-Pegel bis die Referenzspannung Vrefs stabilisiert ist, und daher hält das Ausgangssignal SLIVE von der Gatterschaltung 80d einen L-Pegel. Nach Stabilisierung der Referenzspannung Vrefs erreicht das Ausgangssignal SLIVE0 des Inverters 80c einen H-Pegel, und das Ausgangssignal SLIVE der Gatterschaltung 80d wird erneut auf einen H-Pegel hochgezogen.
  • Die Gatterschaltung 80d empfängt die externe Leistungsversorgungsspannung EXVDD als die Betriebsleistungsversorgungsspannung, und daher hält das Signal SLIVE, das von der Gatterschaltung 80d ausgegeben wird, einen H-Pegel entsprechend dem Spannungsabschneidefreigabesignal PCUTe selbst in einem Niedrigspannungsabschaltmodus.
  • Fig. 17 ist ein Signalwellenformdiagramm, das den Betrieb einer Stabilisierungserkennungsschaltung 80 von Fig. 16 darstellt. Der Betrieb der Stabilisierungserkennungsschaltung 80 von Fig. 16 wird nun unter Bezugnahme auf Fig. 17 beschrieben.
  • In einem normalen Betriebszustand ist das Spannungsabschneidefreigabesignal PCUTe auf einem L-Pegel. In diesem Zustand ist die Grundspannung Vrefs0 auf einem vorbestimmten Spannungspegel gehalten, zum Beispiel auf 2.5 V. Die Referenzspannung Vrefs erreicht einen Spannungspegel, der identisch zu der der Grundspannung Vref0 ist. Der Ausgangsknoten ND30 des Inverters 80a befindet sich auf dem Pegel der Massespannung. Die MOS- Transistoren NQ14 und NQ11 sind jeweils in einem Ein- bzw. einem Aus-Zustand. Der Knoten ND32 wird auf dem Pegel der Massespannung gehalten. Daher befindet sich das Ausgangssignal SLIVE0 von dem Inverter 80c auf einem H-Pegel, wodurch das Ausgangssignal SLIVE der Gatterschaltung 80d sich auf einem H- Pegel befindet.
  • Wenn ein Niedrigspannungsabschaltmodus (DPD) eingestellt ist, und das Spannungsabschneidefreigabesignal PCUTe auf einen H- Pegel heraufgezogen wird, steigt der Spannungspegel der Grundspannung Vrefs0 auf den Pegel der externen Leistungsversorgungsspannung EXVDD an, wie in Fig. 17 gezeigt ist. Die Referenzspannung Vrefs wird auf dem Pegel der Massespannung durch den MOS-Transistor 75, der in Fig. 15 gezeigt ist, fixiert. Der Analogpuffer 104 hat einen abgeschnittenen Strompfad, wobei sich der MOS-Transistor 104a in einem Aus-Zustand befindet und inaktiv geworden ist.
  • Wenn die Referenzspannung Vrefs auf einen L-Pegel heruntergezogen wird, erreicht der Spannungspegel des Knotens ND30 des Inverters 80a den Pegel der externen Leistungsversorgungsspannung EXVDD in Fig. 16. In Antwort auf diesen Anstieg des Spannungspegels des Knotens ND30 wird der MOS-Transistor NQ11 eingeschaltet, wodurch der Knoten ND31 auf den Pegel der Massespannung entladen wird. Wenn der Knoten ND31 auf den Pegel der Massespannung getrieben ist, wird der MOS-Transistor PQ12 in der Verriegelungsschaltung 80b eingeschaltet, wodurch der Spannungspegel des Knotens ND32 auf den Pegel der externen Leistungsversorgungsspannung EXVDD hochgezogen wird.
  • Durch den Hochziehbetrieb des Knotens ND32 wird der Knoten ND31 auf den Pegel der Massespannung durch den MOS-Transistor NQ12 heruntergezogen. Wenn der Knoten ND32 auf den Pegel der externen Leistungsversorgungsspannung EXVDD durch die MOS- Transistoren PQ11 und PQ12 getrieben wird, erreicht das Ausgangssignal SLIVE0 von dem Inverter 80c einen L-Pegel. Das Spannungsabschneidefreigabesignal PCUTe befindet sich auf einem H-Pegel, und das Ausgangssignal der Gatterschaltung 80d behält einen H-Pegel. Dieser Zustand wird aufrechterhalten während eines Niedrigspannungsabschaltmodus.
  • Wenn ein Niedrigspannungsabschaltmodusverlaßbefehl angelegt wird zum Verlassen des Niedrigspannungsabschaltmodus, erreicht das Spannungsabschneidefreigabesignal PCUTe einen L-Pegel. In dieser Stufe befindet sich das Ausgangssignal SLIVE0 des Inverters 80c auf einem L-Pegel, und das Ausgangssignal SLIVE der Gatterschaltung 80d wird auf einen L-Pegel heruntergezogen. In Antwort auf den Abfall des Bestimmungssignals SLIVE auf einen L-Pegel wird der MOS-Transistor 104g in dem Analogpuffer 104 eingeschaltet (siehe Fig. 15), wodurch der Betriebsstrom des Analogpuffers 104 erhöht wird. Die Referenzspannung Vref (Vrefs, Vrefd) wird entsprechend der Grundspannung mit hoher Geschwindigkeit erzeugt.
  • In der Referenzspannungserzeugungsschaltung 102 befindet sich das Spannungsabschneidefreigabesignal PCUTe auf einem L-Pegel, und der MOS-Transistor 102b wird leitend, wodurch die Grundspannung Vref0 (Vrefs0) von dem Knoten ND20 auf dem normalen Spannungspegel mit hoher Geschwindigkeit ankommt (da die Konstantstromquelle arbeitet). In Antwort auf das Ankommen der Grundspannung auf dem vorbestimmten Spannungspegel wird die Referenzspannung Vref erzeugt entsprechend zu dieser Grundspannung Vref0. Der in Fig. 14 gezeigte MOS-Transistor 45 ist schon Aus in solch einem Zustand, und daher wird der Spannungspegel der Referenzspannung Vrefs (Vref) durch den Analogpuffer angehoben. In Antwort auf den Anstieg des Spannungspegels der Referenzspannung Vrefs nimmt die Konduktanz bzw. der Wirkleitwert des MOS-Transistors NQ10 zu, während die Konduktanz des MOS-Transistors PQ10 reduziert wird. Wenn die Referenzspannung Vrefs die Schwellenspannung des MOS- Transistors NQ10, der in Fig. 16 gezeigt ist, übersteigt, wird der MOS-Transistor NQ10 leitend, wodurch der Spannungspegel des Knotens ND30 heruntergezogen wird.
  • In der Verriegelungsschaltung 80b wird die Konduktanz des MOS- Transistors NQ14 erhöht zum Erniedrigen des Spannungspegels des Knotens ND32. Wenn die Referenzspannung Vrefs wenigstens einen vorbestimmten Spannungspegel oder einen höheren erreicht, wird die Konduktanz des MOS-Transistors NQ14 größer als die Konduktanz des MOS-Transistors NQ11. In Antwort darauf wird der Knoten ND32 auf den Pegel der Massespannung getrieben, wodurch die Verriegelungsschaltung 80b ihre Verriegelungszustand umkehrt. In Antwort darauf erreicht der Knoten ND32 den Pegel der Grundspannung, während der Knoten ND31 den Pegel einer externen Leistungsversorgungsspannung EXVDD erreicht. Im Ergebnis erreicht das Ausgangssignal SLIVE0 von dem Inverter 80c einen H-Pegel, wodurch das Ausgangssignal SLIVE der Gatterschaltung 80d auf einen H-Pegel heraufgezogen wird. In Antwort darauf wird der MOS-Transistor 104g in dem Analogpuffer 104 ausgeschaltet, und die Menge an Treiberstrom des Analogpuffers 104 wird reduziert. Da der Spannungspegel der Referenzspannung Vrefs groß genug ist in dieser Stufe, kann das Ausgangssignal des Analogpuffers 104 auf einen vorbestimmten Spannungspegel mit hoher Geschwindigkeit getrieben werden.
  • Nach Einschalten der externen Leistungsversorgungsspannung EXVDD wird eine Operation ähnlich zu der des Verlassens des Niedrigspannungsabschaltmodus, die in Fig. 17 gezeigt ist (DPD Verlaßmodus) in der Stabilisierungserkennungsschaltung 80 ausgeführt, mit Ausnahme, daß die Grundspannung Vrefs0 vom Massepotentialpegel auf einen vorbestimmten Spannungspegel (zum Beispiel 2.0 V) ansteigt. Daher können die Referenzspannungen Vrefs, Vrefd und Vrefp auf einen stabilen Zustand mit hoher Geschwindigkeit getrieben werden, selbst wenn die externe Leistungsversorgungsspannung EXVDD eingeschaltet ist.
  • Entsprechend der oben beschriebenen Struktur der Stabilisierungserkennungsschaltung 80 wird die Stabilisierung der Referenzspannung erkannt unter Verwendung der Referenzspannung Vrefs für die Feldleistungsversorgungsspannung und der Grundspannung Vrefs0. Jedoch können auch andere Spannungen als die Referenzspannung für die Erkennung der Stabilisierung verwendet werden. Zum Beispiel kann die Referenzspannung Vrefd verwendet werden. Die Referenzspannung Vrefp für die periphere Leistungsversorgungsspannung wird nicht für diese Stabilisierungserkennung verwendet, da die Steuerschaltung betrieben werden muß, so daß sie einen Befehl selbst während eines Niedrigspannungsabschaltmodus empfängt, und die Referenzspannung Vrefp wird auf einem vorbestimmten Spannungspegel in dem Niedrigspannungsabschaltmodus gehalten und ist stabilisiert.
  • Entsprechend der siebten Ausführungsform der vorliegenden Erfindung wird eine Bestimmung vorgenommen, ob eine Referenzspannung stabilisiert ist oder nicht entsprechend der Spannungsbeziehung zwischen einer vorbestimmten Referenzspannung und einer entsprechenden Grundspannung, und der Betriebsstrom des Analogpuffers, der die Referenzspannung erzeugt, wird eingestellt entsprechend dem Bestimmungsergebnis. Daher kann die Referenzspannung auf einen vorbestimmten Spannungspegel mit hoher Geschwindigkeit nach Einschalten der externen Leistungsversorgungsspannung getrieben werden und nach Verlassen des Niedrigspannungsabschaltmodus. Somit kann eine interne Spannung auf einen vorbestimmten stabilen Zustand mit hoher Geschwindigkeit getrieben werden.
    • Achte Ausführungsform
  • Fig. 18 zeigt eine Struktur einer Stabilisierungsschaltung 80 entsprechend einer achten Ausführungsform der vorliegenden Erfindung. In der Stabilisierungserkennungsschaltung 80, die in Fig. 18 gezeigt ist, ist ein N-Kanal-MOS-Transistor NQ15, der an seinem Gate ein Spannungsabschneidefreigabesignal PCUTe durch einen Inverter 80e empfängt, in Reihe mit einem MOS- Transistor NQ11, der das Ausgangssignal des Inverters 80a an seinem Gate empfängt, vorgesehen. Die übrige Struktur der Stabilisierungserkennungsschaltung 80 von Fig. 18 ist ähnlich zu der der in Fig. 16 gezeigten Schaltung. Entsprechenden Komponenten sind dieselben Bezugszeichen zugeordnet, und eine detaillierte Beschreibung derselben wird nicht wiederholt.
  • In der Struktur der Stabilisierungserkennungsschaltung 80 von Fig. 18 befindet sich das Spannungsabschneidefreigabesignal PCUTe auf einem L-Pegel in einem normalen Betriebsmodus, und der Inverter 80e stellt ein Ausgangssignal auf einem H-Pegel bereit zum Einschalten des MOS-Transistors NQ15. Die Grundspannung Vrefs0 und die Referenzspannung Vrefs sind beide auf dem vorbestimmten Spannungspegel, und der Knoten ND30 wird auf dem Pegel der Massespannung gehalten. Daher sind die MOS- Transistoren NQ11 und NQ14 jeweils in einem Aus- bzw. einem Ein-Zustand, und die Verriegelungsschaltung 80b verriegelt den Knoten ND32 auf einem L-Pegel und dem Knoten ND31 auf einem H- Pegel.
  • Wenn ein Niedrigspannungsabschaltmodus eingestellt ist, erreicht das Spannungsabschneidefreigabesignal PCUTe einen H- Pegel. In Antwort darauf wird das Ausgangssignal des Inverters 80e auf einen L-Pegel heruntergezogen. In diesem Niedrigspannungsabschaltmodus erreicht die Referenzspannung Vrefs einen L-Pegel der Massespannung und der Knoten ND30 erreicht den Pegel der Grundspannung Vrefs0. Der MOS-Transistor NQ15 wird ausgeschaltet gehalten, selbst wenn der MOS-Transistor NQ11 in solch einem Zustand eingeschaltet ist. Die Verriegelungsschaltung 30b hält einen Zustand aufrecht unmittelbar bevor dem Anstieg des Spannungsabschneidefreigabesignals PCUTe auf einen H-Pegel, wie in dem Signalwellenformdiagramm von Fig. 19 gezeigt ist.
  • In einem Niedrigspannungsabschaltmodus sind die MOS- Transistoren NQ14 und NQ15 beide ausgeschaltet. Die MOS- Transistoren PQ11 und PQ12, und NQ12 und NQ13 sind in einem Verriegelungszustand, und daher fließt kein Strom. Somit kann der durchfließende Strom in der Verriegelungsschaltung 80b in einem Niedrigspannungsabschaltmodus reduziert werden zum weiteren Verwirklichen der Reduzierung des verbrauchten Stroms in einem Niedrigspannungsabschaltmodus.
  • Wenn der Niedrigspannungsabschaltmodus freigegeben wird, erreicht das Spannungsabschneidefreigabesignal PCUTe einen L- Pegel, wodurch der MOS-Transistor NQ15 eingeschaltet wird. In diesem Zustand ist die Referenzspannung Vrefs auf dem Pegel der Massespannung, und die Grundspannung Vrefs0 ist auf einem vorbestimmten Spannungspegel (z. B. 2.0 V). Daher ist der Verriegelungszustand der Verriegelungsschaltung 80b invertiert, und der Spannungspegel des Knotens ND32 erreicht den Pegel der externen Leistungsversorgungsspannung EXVDD. In Antwort darauf wird das Ausgangssignal SLIVE0 des Inverters 80c auf einen L- Pegel heruntergezogen, und das Erkennungssignal SLIVE von der Gatterschaltung 80d erreicht einen L-Pegel.
  • Durch Vorsehen eines MOS-Transistors in der Verriegelungsschaltung, der ausgeschaltet wird in Antwort auf ein Spannungsabschneidefreigabesignal, in Reihe mit dem MOS- Transistor, der in einen Ein-Zustand in einem Niedrigspannungsabschaltmodus, wie in Fig. 18 gezeigt ist, geht, kann der Durchgangsstrom in der Verriegelungsschaltung während des Niedrigspannungsabschaltmodus reduziert werden zum Reduzieren des verbrauchten Stroms.
  • Neunte Ausführungsform
  • Fig. 20 zeigt eine Struktur einer Stabilisierungserkennungsschaltung 80 entsprechend einer neunten Ausführungsform der vorliegenden Erfindung. Unter Bezugnahme auf Fig. 20 sind N- Kanal-MOS-Transistoren NQ16 und NQ17 zwischen dem Knoten ND32 und dem Masseknoten vorgesehen. Diese MOS-Transistoren NQ16 und NQ17 bilden, wenn sie leitend sind, einen Entladepfad parallel zu dem MOS-Transistor NQ14. Die übrige Struktur der Stabilisierungserkennungsschaltung 80, die in Fig. 20 gezeigt ist, ist ähnlich zu der Stabilisierungserkennungsschaltung, die in Fig. 18 gezeigt ist. Entsprechenden Komponenten sind dieselben Bezugszeichen zugeordnet, und eine detaillierte Beschreibung derselben wird nicht wiederholt.
  • Der MOS-Transistor NQ16 empfängt die Referenzspannung Vrefs an seinem Gate. Der MOS-Transistor NQ17 empfängt an seinem Gate ein Moduseinstellsignal /MOD2.5, das den Spannungspegel der externen Leistungsversorgungsspannung EXVDD spezifiziert. Das Moduseinstellsignal /MOD2.5 ist ein Signal, das komplementär ist zu dem Moduseinstellsignal MOD2.5, das von der in Fig. 12 gezeigten Schaltung erzeugt wird. Wenn die externe Leistungsversorgungsspannung EXVDD auf 2.5 V gesetzt ist, ist das Moduseinstellsignal /MOD2.5 auf einen L-Pegel gesetzt. Wenn die externe Leistungsversorgungsepannung EXVDD auf 3.3 V gesetzt ist, ist das Moduseinstellsignal /MOD2.5 auf einen H-Pegel gesetzt.
  • In Antwort auf den Anstieg der Referenzspannung Vref von einem Grundspannungspegel wird der Knoten ND32 von dem H-Pegel, der in einem Niedrigspannungsabschaltmodus gesetzt ist, auf den Massespannungspegel entladen. Wenn der Spannungspegel des Knotens ND32 niedriger wird, als die logische Eingangsschwellenspannung des Inverters 80c, erreicht das Ausgangssignal SLIVE0 des Inverters 80c einen H-Pegel. Daher hängt die Anstiegszeit (Zeit) des Ausgangssignals SLIVE0 des Inverters 80c auf einen H-Pegel von der externen Leistungsversorgungsspannung EXVDD ab. Daher wird, wenn die externe Leistungsversorgungsspannung EXVDD 2.5 V beträgt, das Moduseinstellsignal /MOD2.5 auf einen L-Pegel gesetzt zum Versetzen des MOS-Transistors NQ17 in einen Aus-Zustand. Der Knoten ND32 wird nur durch den MOS- Transistor NQ14 entladen.
  • Wenn die externe Leistungsversorgungsspannung EXVDD 3.3 V beträgt, wird das Moduseinstellsignal /MOD2.5 auf einen H-Pegel eingestellt, so daß der Knoten ND32 durch die MOS-Transistoren NQ14 und NQ16 entladen wird. Dementsprechend kann der Knoten ND32 mit hoher Geschwindigkeit entladen werden, selbst wenn sich die externe Leistungsversorgungsspannung EXVDD auf einem so hohen Pegel wie 3.3 V befindet. Ein Erkennungssignal SLIVE mit im wesentlichen derselben Impulsbreite kann unabhängig von dem Spannungspegel der Leistungsversorgungsspannung EXVDD erzeugt werden. Somit kann das Erkennungssignal SLIVE aktiv für eine vorbestimmte Zeitperiode entsprechend dem Spannungspegel der Referenzspannung Vrefs gehalten werden, ungeachtet des Spannungspegels der externen Leistungsversorgungsspannung EXVDD.
  • Entsprechend der neunten Ausführungsform der vorliegenden Erfindung wird die Größe (das Verhältnis der Kanalbreite zur Kanallänge) des Entladetransistors des Verriegelungsknotens geändert entsprechend dem Spannungspegel der externen Leistungsversorgungsspannung in der Erkennungsschaltung, die erkennt, ob die Referenzspannung einen vorbestimmten Spannungspegel erreicht. Ein Erkennungssignal SLIVE mit im wesentlichen derselben Aktivierungszeitperiode kann unabhängig von dem Spannungspegel der externen Leistungsversorgungsspannung erzeugt werden.
  • In der Struktur von Fig. 20 wird die Größe des Treibertransistors des Knotens ND32 auf 1 : 2 gesetzt, wenn die externe Leistungsversorgungsspannung EXVDD 2.5 V und 3.3 V beträgt. Anstelle dieses ganzzahligen Verhältnisses von 1 : 2 kann das Verhältnis der Treiberfähigkeit auf zum Beispiel 1 : 1.5 gesetzt werden. In dem Fall, in dem der MOS-Transistor NQ14 aus zwei Einheitstransistoren gebildet ist, und der MOS-Transistor NQ16 aus einem Einheitstransistor gebildet ist, kann das Verhältnis der Treiberfähigkeit von 2 : 3 realisiert werden.
  • Entsprechend der neunten Ausführungsform der vorliegenden Erfindung wird die Treiberfähigkeit des Verriegelungsknotens der Verriegelungsschaltung, die ein Stabilisierungserkennungssignal erzeugt, entsprechend dem Spannungspegel der externen Leistungsversorgungsspannung geändert. Ein Erkennungssignal mit einer vorbestimmten Zeitbreite wird erzeugt unabhängig von dem Spannungspegel der externen Leistungsversorgungsspannung. Der Betriebsstrom des Analogpuffers, der eine Referenzspannung erzeugt, kann für eine vorbestimmte Zeitperiode erhöht werden.
  • In den vorherigen ersten bis neunten Ausführungsformen wurde eine Struktur zum stabilen Erzeugen einer internen Leistungsversorgungsspannung in einer Halbleiterspeichereinrichtung beschrieben. Die vorliegende Erfindung ist anwendbar auf jede Halbleiterspeichereinrichtung, die eine Mehrzahl von internen Spannungsarten aus der externen Leistungsversorgungsspannung erzeugt, und weist einen Betriebsmodus auf, der die Erzeugung einer vorbestimmten internen Spannung in einem spezifischen Betriebsmodus unterbindet.
  • Entsprechend der vorliegenden Erfindung kann eine interne Spannung zuverlässig mit hoher Geschwindigkeit erzeugt werden, wenn die interne Spannung in einer Halbleitereinrichtung, die einen Niedrigspannungsabschaltmodus aufweist, hochgezogen wird.

Claims (20)

1. Halbleiterspeichereinrichtung mit:
einer Steuerschaltung (904), die eine erste Versorgungsspannung (Vddp) als eine Betriebsversorgungsspannung empfängt und ein erstes Spannungssteuersignal (PCUT) entsprechend einem Betriebsmodusbefehl (CMD. DPD) erzeugt;
einer Pegelkonvertierungsschaltung (PQ1, PQ2, NQ1, NQ2, IV2) zum Konvertieren des ersten Spannungssteuersignals in ein zweites Spannungssteuersignal (PCUTe) mit einer Amplitude eines Pegels einer zweiten Versorgungsspannung (EXVDD);
einer Initialisierungsschaltung (1, 2; 40, 42) zum Einstellen eines Ausgangssignals der Pegelkonvertierungsschaltung auf einen vorbestimmten Spannungspegel nach Einschalten der zweiten Versorgungsspannung; und
einer Leistungsversorgungsschaltung (952, 956), die selektiv aktiv gemacht wird entsprechend dem zweiten Spannungssteuersignal, und die die erste Versorgungsspannung von der zweiten Versorgungsspannung erzeugt, wenn sie aktiv ist.
2. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Pegelkonvertierungsschaltung (PQ1, PQ2, NQ1, NQ2, IV2) einen ersten und zweiten Ausgangsknoten (ND1, ND0) aufweist, die komplementäre Signale produzieren, und die Initialisierungsschaltung (1, 2; 40, 42) wenigstens ein Element von einem ersten kapazitiven Element (2), das zwischen den ersten Ausgangsknoten (ND1) der Pegelkonvertierungsschaltung und einem Spannungsversorgungsknoten, der die zweite Versorgungsspannung (EXVDD) liefert, verbunden ist, und einem zweiten kapazitiven Element (1), das zwischen dem zweiten Ausgangsknoten und einem Referenzknoten, der eine Spannung (GND) liefert, die in der Polarität von der zweiten Versorgungsspannung unterschiedlich ist, verbunden ist, aufweist.
3. Halbleitereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Pegelkonvertierungsschaltung (PQ1, PQ2, NQ1, NQ2, 4, IV2), aufweist
eine Pegelkonvertierungsschaltung (PQ1, PQ2, NQ1, NQ2), die die zweite Versorgungsspannung (EXVDD) als eine Betriebsversorgungsspannung empfängt zum Konvertieren des ersten Spannungssteuersignals (PCUT) in ein Spannungssteuerschnellsignal mit der Amplitude des zweiten Versorgungsspannungspegels, und
eine Verriegelungsschaltung (4, IV2), die die zweite Versorgungsspannung als eine Betriebsversorgungsspannung empfängt, und die eine Spannung eines Ausgangsknotens (ND1) der Pegelkonvertierungsschaltung verriegelt und zum Erzeugen des Versorgungsspannungssteuersignals (PCUTe) überträgt.
4. Halbleitereinrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Initialisierungsschaltung (1, 2; 40, 42) aufweist
eine Spannungseinschalterkennungsschaltung (40) zum Erkennen des Einschaltens der zweiten Versorgungsspannung (EXVDD), und
eine logische Schaltung (42), die ein Ausgangssignal der Spannungseinschalterkennungsschaltung und ein Ausgangssignal (PCUTef) der Pegelkonvertierungsschaltung (960) empfängt und das zweite Spannungssteuersignal (PCUT) erzeugt.
5. Halbleitereinrichtung mit:
einer internen Spannungserzeugungsschaltung (950, 952, 956), die eine erste Versorgungsspannung (EXVDD) empfängt, und eine zweite Versorgungsspannung (Vddp) aus der ersten Versorgungsspannung erzeugt;
einer internen Schaltung (904), die die zweite Versorgungsspannung als eine Betriebsversorgungsspannung empfängt, und ein internes Betriebssteuersignal entsprechend einem extern angelegten Betriebsmodusbefehl (CMD) erzeugt;
einer Pegelkonvertierungsschaltung (960) zum Konvertieren einer Amplitude eines vorbestimmten internen Betriebssteuersignal (PCUT), das von der internen Schaltung empfangen wird, in eine Amplitude eines Pegels der ersten Versorgungsspannung zum Erzeugen eines bestimmten Betriebssteuersignals (PCUTef);
einer logischen Schaltung (15), die die erste Versorgungsspannung als eine Betriebsversorgungsspannung empfängt und eine logische Operation des bestimmten Betriebssteuersignals ausführt zum Erzeugen eines Puffersteuersignals (PCUTe); und
einer Umschaltschaltung (17, 32, 34) zum Koppeln einer Spannungsversorgungsleitung (969), die die zweite Versorgungsspannung überträgt, an einen Versorgungsknoten, der die erste Versorgungsspannung entsprechend dem Puffersteuersignal, das von der logischen Schaltung ausgegeben wird, liefert.
6. Halbleitereinrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die Umschaltschaltung (17, 32, 34) einen P- Kanal-Feldeffekttransistor (17, 34) mit isoliertem Gate beinhaltet.
7. Halbleiterspeichereinrichtung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß die interne Spannungserzeugungsschaltung (950, 952, 956) aufweist
eine Referenzspannungserzeugungsschaltung (962), die selektiv aktiv gemacht wird in Antwort auf das bestimmte Betriebssteuersignal (PCUTe) und die eine Referenzspannung (Vrefp) eines vorbestimmten Spannungspegels aus der ersten Versorgungsspannung (EXVDD) erzeugt, wenn sie aktiv gemacht ist, und
eine interne Versorgungsschaltung (956), die die Referenzspannung und die zweite Versorgungsspannung (Vddp) vergleicht und verursacht, daß ein Strom zwischen einem Versorgungsknoten, der die erste Versorgungsspannung liefert und einer Versorgungsleitung, die die zweite Versorgungsspannung überträgt, entsprechend dem Ergebnis des Vergleichs fließt.
8. Halbleitereinrichtung mit:
einer ersten internen Leistungsversorgungsschaltung (20) zum Erzeugen einer zweiten Versorgungsspannung (Vddp) aus einer ersten Versorgungsspannung (EXVDD);
einer ersten inneren Schaltung (24, 904), die die zweite Versorgungsspannung als eine Betriebsversorgungsspannung empfängt und ein Betriebssteuersignal erzeugt entsprechend einem angelegten Betriebsmodusbestimmungssignal (CMD);
einer Pegelkonvertierungsschaltung (960), die die erste Versorgungsspannung als eine Betriebsversorgungsspannung empfängt, und ein bestimmtes Betriebssteuersignal (PCUT) von der ersten internen Schaltung in ein Signal (PCUTe) mit einer Amplitude eines Pegels der ersten Versorgungsspannung konvertiert; und
einer internen Spannungserzeugungsschaltung (22), die selektiv aktiv gemacht wird in Antwort auf ein Antwortsignal der Pegelkonvertierungsschaltung und die eine interne Spannung (Vddp) getrennt von der zweiten Versorgungsspannung aus der ersten Versorgungsspannung erzeugt, wenn sie aktiv gemacht ist;
wobei die erste interne Leistungsversorgungsschaltung unabhängig aus dem Ausgangssignal der Pegelkonvertierungsschaltung arbeitet.
9. Halbleitereinrichtung nach Anspruch 8, wobei die erste interne Leistungsversorgungsschaltung (20) wenigstens in einem Standby-Zustand der Halbleitereinrichtung arbeitet zum Erzeugen der zweiten Versorgungsspannung (Vddp) aus der ersten Versorgungsspannung (EXVDD).
10. Halbleitereinrichtung nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß die erste interne Leistungsversorgungsschaltung (20) beinhaltet:
eine Konstantstromquelle (950), die selektiv aktiv gemacht wird entsprechend einem Ausgangssignal (PCUTe) der Pegelkonvertierungsschaltung (960) und die einen Konstantstrom erzeugt, wenn sie aktiv gemacht ist,
einer Strom-/Spannungskonvertierungsschaltung (952), die den Konstantstrom, der von der Konstantstromquelle erzeugt ist, in eine Spannung konvertiert zum Erzeugen einer Referenzspannung (Vrefp),
einer Umschaltschaltung (30; 32, 34), die aktiv gemacht wird komplementär zu der Konstantstromquelle entsprechend dem Ausgangssignal der Pegelkonvertierungsschaltung (960), und die die erste Versorgungsspannung (EXVDD) an einen Ausgangsknoten der Strom-/Spannungskonvertierungsschaltung liefert, wenn sie aktiv gemacht ist, und
einer internen Leistungsversorgungsschaltung (965), die eine Spannung des Ausgangsknotens der Strom-/Spannungskonvertierungsschaltung mit einer Spannung einer Versorgungsleitung (969), die die zweite Versorgungsspannung (Vddp) überträgt, vergleicht und verursacht, daß ein Strom fließt zwischen der Versorgungsleitung und einem Versorgungsknoten, der die erste Versorgungsspannung liefert, entsprechend dem Vergleichsergebnis.
11. Halbleitereinrichtung nach Anspruch 10, dadurch gekennzeichnet, daß die Umschaltschaltung (30; 32, 34) einen N- Kanal-Feldeffekttransistor (30) mit isoliertem Gate aufweist, der zwischen den Versorgungsknoten und den Ausgangsknoten der Strom-/Spannungskonvertierungsschaltung (952) geschaltet ist, und der das Ausgangssignal (PCUTe) der Pegelkonvertierungsschaltung (960) an seinem Gate empfängt.
12. Halbleitereinrichtung nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß die Umschaltschaltung (30; 32, 34) einen P-Kanal-Feldeffekttransistor (34) mit isoliertem Gate umfaßt, der selektiv leitend gemacht wird in Antwort auf das Ausgangssignal der Pegelkonvertierungsschaltung (960) und elektrisch den Versorgungsknoten mit dem Ausgangsknoten der Strom- /Spannungskonvertierungsschaltung (952) verbindet, wenn er leitend gemacht ist.
13. Halbleitereinrichtung mit:
einer internen Steuerschaltung (904), die eine Spannung einer internen Versorgungsleitung (969) als Betriebsversorgungsspannung empfängt und die ein internes Betriebssteuersignal entsprechend einem Betriebsmodusbestimmungssignal (CMD) erzeugt;
einer Pegelkonvertierungsschaltung (960) zum Konvertieren eines bestimmten Betriebsbestimmungssignals (PCUT) von der internen Steuerschaltung in ein Signal (PCUTe) mit einer Amplitude eines Pegels einer ersten Versorgungsspannung (EXVDD);
einer Modussteuerschaltung (52) zum Erzeugen eines gültigen Betriebssteuersignals entsprechend einem Ausgangssignal (PCUTe) der Pegelkonvertierungsschaltung und eines Modusbestimmungssignals (MOD2.5), das einen ersten oder einen zweiten Modus bestimmt; und
einer internen Leistungsversorgungsschaltung (950, 952, 956), die selektiv aktiv gemacht wird in Antwort auf das gültige Betriebssteuersignal von der Modussteuerschaltung, und die, wenn sie aktiv ist, auf einer internen Versorgungsleitung (969) eine zweite Versorgungsspannung (Vddp) aus der ersten Versorgungsspannung (EXVDD) in dem ersten Modus, und eine Spannung (EXVDD) entsprechend der ersten Versorgungsspannung in dem zweiten Modus erzeugt.
14. Halbleitereinrichtung nach Anspruch 13, dadurch gekennzeichnet, daß die Modussteuerschaltung (52) selektiv das gültige Betriebssteuersignal aktiviert entsprechend dem Ausgangssignal (PCUTe) der Pegelkonvertierungsschaltung (960), wenn das Modusbestimmungssignal den ersten Modus bestimmt, und die das gültige Betriebssteuersignal auf einen logischen Pegel setzt zum Einstellen der internen Leistungsversorgungsschaltung (950, 952, 956) derart, daß diese konstant aktiv ist, unabhängig von dem Ausgangssignal der Pegelkonvertierungsschaltung, wenn das Modusbestimmungssignal (MOD2.5) den zweiten Modus bestimmt.
15. Halbleitereinrichtung mit:
einer ersten Grundspannungserzeugungsschaltung (102, 953) die selektiv aktiv gemacht wird in Antwort auf ein Betriebszustandsbestimmungssignal (PCUTe) und die eine erste Grundspannung (Vrefs0) aus einer ersten Versorgungsspannung (EXVDD) erzeugt, wenn sie aktiv ist;
einer ersten Referenzspannungserzeugungsschaltung (104, 953), die die erste Versorgungsspannung als eine Betriebsversorgungsspannung empfängt und die eine erste Referenzspannung (Vrefs) mit einem Spannungspegel entsprechend zu der ersten Grundspannung in Übereinstimmung mit der ersten Grundspannung erzeugt;
einer zweiten Grundspannungserzeugungsschaltung (102, 951), die selektiv aktiviert wird in Antwort auf das Betriebsmodusbestimmungssignal und die eine zweite Grundspannung (VrefdO) aus der ersten Versorgungsspannung erzeugt, wenn sie aktiviert ist;
einer zweiten Referenzspannungserzeugungsschaltung (102, 951), die die erste Versorgungsspannung als eine Betriebsversorgungsspannung empfängt und die eine zweite Referenzspannung (Vrefd) eines zweiten Spannungspegels entsprechend zu der zweiten Grundspannung in Übereinstimmung mit der zweiten Grundspannung erzeugt;
einer Referenzspannungspegelerkennungsschaltung (80a-80c) zum Erkennen, daß die erste Referenzspannung auf einem vorbestimmten Spannungspegel ankommt basierend auf einer Spannungsbeziehung zwischen der ersten Grundspannung und der ersten Referenzspannung;
einer Spannungssteuerschaltung (80d) zum Erzeugen eines Spannungssteuersignals (SLIVE) in Übereinstimmung mit einem Ausgangssignal der Referenzspannungspegelerkennungsschaltung und eines Betriebsmodusbestimmungssignals (PCUTe);
einer ersten Hilfsschaltung (104g), die zu der ersten Referenzspannungserzeugungsschaltung (953) angeordnet ist, zum Vergrößern der Stromtreiberfähigkeit der ersten Referenzspannungserzeugungsschaltung in Antwort auf das Spannungssteuersignal;
einer zweiten Hilfsschaltung (104g), die zu der zweiten Referenzspannungserzeugungsschaltung (951) angeordnet ist zum Erhöhen der Stromtreiberfähigkeit der zweiten Referenzspannungserzeugungsschaltung in Antwort auf das Spannungssteuersignal; und
einer Spannungsfixierungsschaltung (75) zum Fixieren eines Ausgangsknotens der ersten Referenzspannungserzeugungsschaltung auf einen vorbestimmten Spannungspegel in Antwort auf das Betriebsmodusbestimmungssignal.
16. Halbleitereinrichtung nach Anspruch 15, dadurch gekennzeichnet, daß die Referenzspannungspegelerkennungsschaltung (80a-80c) aufweist:
eine Inverterschaltung (80a), die die erste Grundspannung (Vrefs0) als eine Betriebsversorgungsspannung empfängt und die die erste Referenzspannung (Vrefs) als ein Eingangssignal empfängt,
eine Verriegelungsschaltung (80b) mit einem Verriegelungsknoten (ND31, ND32) zum Verriegeln eines Signals, wobei ein logischer Pegel des Signals des Verriegelungsknotens sich ändert entsprechend den Eingangs- und Ausgangssignalen der Inverterschaltung, und
einer Pufferschaltung (80c), die ein Ausgangssignal der Verriegelungsschaltung puffert und ausgibt.
17. Halbleiterspeichereinrichtung nach Anspruch 15 oder 16, dadurch gekennzeichnet, daß die Referenzspannungspegelerkennungsschaltung (80a bis 80c) eine Verriegelungsschaltung (80b) zum Halten eines Ausgangssignals (SLIVE0) der Referenzspannungspegelerkennungsschaltung in Antwort auf das Betriebszustandsbestimmungssignal (PCUTe) umfaßt.
18. Halbleiterspeichereinrichtung nach einem der Ansprüche 15 bis 17, dadurch gekennzeichnet, daß die Referenzspannungspegelerkennungsschaltung (80a bis 80c) aufweist:
eine Inverterschaltung (80a), die die erste Grundspannung (Vrefs0) als eine Betriebsversorgungsspannung empfängt und die die erste Referenzspannung (Vrefs) als ein Eingangssignal empfängt,
eine Verriegelungsschaltung (80b), die die erste Versorgungsspannung (EXVDD) als eine Betriebsversorgungsspannung empfängt und komplementäre Signale an dem ersten und zweiten Verriegelungsknoten (ND31, ND32) erzeugt,
ein erstes Spannungseinstellelement (NQ11) zum Treiben des ersten Verriegelungsknotens (ND31) auf ein Pegel einer ersten Spannung in Übereinstimmung mit einem Ausgangssignal der Inverterschaltung,
ein zweites Spannungseinstellelement (NQ14; NQ14, NQ16) zum Treiben der Spannung des zweiten Verriegelungsknotens (ND32) auf den ersten Spannungspegel entsprechend der ersten Referenzspannung, und
einer Pufferschaltung (80c), die ein Ausgangssignal der Verriegelungsschaltung puffert und ausgibt.
19. Halbleitereinrichtung nach Anspruch 18, dadurch gekennzeichnet, daß die Referenzspannungserkennungsschaltung (80a-80c) weiter eine Verhinderungsschaltung (80e, NQ15) aufweist zum Verhindern eines Spannungseinstellbetriebs des ersten Spannungseinstellelements (NQ11) wenn das Betriebsmodusbestimmungssignal (PCUTe) aktiv ist.
20. Halbleitereinrichtung nach Anspruch 18 oder 19, dadurch gekennzeichnet, daß das zweite Spannungseinstellelement (NQ14, NQ16) ein Transistorelement aufweist (NQ14, NQ16) bei dem eine Stromtreiberfähigkeit geändert wird in Abhängigkeit von einem Pegel der ersten Versorgungsspannung (EXVDD).
DE10236192A 2001-10-29 2002-08-07 Halbleitereinrichtung Withdrawn DE10236192A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001331396A JP3850264B2 (ja) 2001-10-29 2001-10-29 半導体装置

Publications (1)

Publication Number Publication Date
DE10236192A1 true DE10236192A1 (de) 2003-05-15

Family

ID=19146982

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10236192A Withdrawn DE10236192A1 (de) 2001-10-29 2002-08-07 Halbleitereinrichtung

Country Status (6)

Country Link
US (1) US6717460B2 (de)
JP (1) JP3850264B2 (de)
KR (1) KR100467252B1 (de)
CN (1) CN1248234C (de)
DE (1) DE10236192A1 (de)
TW (1) TW557564B (de)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100543659B1 (ko) * 2003-06-20 2006-01-20 주식회사 하이닉스반도체 내부전압 생성용 액티브 드라이버
KR100557996B1 (ko) * 2003-08-12 2006-03-06 삼성전자주식회사 반도체 메모리 장치
JP2005135484A (ja) * 2003-10-29 2005-05-26 Renesas Technology Corp 半導体装置
KR100591759B1 (ko) * 2003-12-03 2006-06-22 삼성전자주식회사 반도체 메모리의 전원 공급장치
KR100650816B1 (ko) * 2004-02-19 2006-11-27 주식회사 하이닉스반도체 내부 회로 보호 장치
JP4522125B2 (ja) * 2004-03-31 2010-08-11 三洋電機株式会社 基準電圧発生回路
KR100529386B1 (ko) * 2004-04-27 2005-11-17 주식회사 하이닉스반도체 래치-업 방지용 클램프를 구비한 반도체 메모리 소자
JP4502767B2 (ja) * 2004-09-29 2010-07-14 株式会社リコー レベルシフト回路
JP4182065B2 (ja) 2005-02-02 2008-11-19 エルピーダメモリ株式会社 半導体装置
KR100753048B1 (ko) 2005-09-05 2007-08-30 주식회사 하이닉스반도체 반도체 메모리 장치의 주변영역 전압 발생 장치
US7787527B2 (en) * 2005-09-19 2010-08-31 Broadcom Corporation Precise dynamic hysteresis
KR100715147B1 (ko) * 2005-10-06 2007-05-10 삼성전자주식회사 전류소모를 감소시키는 내부전원전압 발생회로를 가지는멀티칩 반도체 메모리 장치
US7332956B2 (en) * 2005-10-27 2008-02-19 International Business Machines Corporation Method to avoid device stressing
KR100886628B1 (ko) * 2006-05-10 2009-03-04 주식회사 하이닉스반도체 반도체 장치의 내부전압 생성회로
US7369446B2 (en) * 2006-07-13 2008-05-06 Atmel Corporation Method and apparatus to prevent high voltage supply degradation for high-voltage latches of a non-volatile memory
JP4781962B2 (ja) * 2006-10-06 2011-09-28 株式会社 日立ディスプレイズ 表示装置
KR100850272B1 (ko) * 2007-01-25 2008-08-04 삼성전자주식회사 반도체 메모리 장치의 전압 발생회로 및 사용 전압공급방법
US7508726B2 (en) * 2007-05-10 2009-03-24 Etron Technology Inc. Signal sensing circuit and semiconductor memory device using the same
US7694243B2 (en) * 2007-12-27 2010-04-06 International Business Machines Corporation Avoiding device stressing
US8139436B2 (en) * 2009-03-17 2012-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits, systems, and methods for reducing leakage currents in a retention mode
TWI408901B (zh) * 2009-07-31 2013-09-11 Wintek Corp 位準移位電路
JP5512226B2 (ja) * 2009-10-27 2014-06-04 ルネサスエレクトロニクス株式会社 半導体記憶装置
US9310240B2 (en) 2011-03-22 2016-04-12 Seiko Epson Corporation Circuit device, integrated circuit and detection device
JP5800126B2 (ja) * 2011-03-22 2015-10-28 セイコーエプソン株式会社 パルス発生回路、集積回路装置、検出装置
JP2012209004A (ja) * 2011-03-30 2012-10-25 Toshiba Corp 半導体記憶装置
US9070444B2 (en) * 2013-02-28 2015-06-30 Kabushiki Kaisha Toshiba Semiconductor memory device
US9036445B1 (en) 2014-02-06 2015-05-19 SK Hynix Inc. Semiconductor devices
US9812440B2 (en) * 2014-08-29 2017-11-07 Fairchild Semiconductor Corporation Biased ESD circuit
JP6676354B2 (ja) * 2014-12-16 2020-04-08 株式会社半導体エネルギー研究所 半導体装置
KR20170030825A (ko) * 2015-09-10 2017-03-20 에스케이하이닉스 주식회사 기준전압설정회로 및 반도체장치
US9911471B1 (en) 2017-02-14 2018-03-06 Micron Technology, Inc. Input buffer circuit
CN110797061B (zh) * 2018-08-03 2021-03-23 华邦电子股份有限公司 存储器装置及其控制方法
TWI695177B (zh) * 2018-12-14 2020-06-01 財團法人船舶暨海洋產業研發中心 電力轉換器滿載測試系統及其測試方法
US10978111B1 (en) * 2019-12-05 2021-04-13 Winbond Electronics Corp. Sense amplifier circuit with reference voltage holding circuit for maintaining sense amplifier reference voltage when the sense amplifier operates under standby mode
JP2021140840A (ja) * 2020-03-03 2021-09-16 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
JP6998981B2 (ja) * 2020-03-03 2022-01-18 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5295112A (en) * 1991-10-30 1994-03-15 Nec Corporation Semiconductor memory
JPH0722939A (ja) * 1993-07-05 1995-01-24 Mitsubishi Electric Corp 論理回路
KR100238231B1 (ko) * 1997-03-14 2000-01-15 윤종용 반도체장치 및 방법
JPH10336007A (ja) * 1997-05-29 1998-12-18 Fujitsu Ltd レベルコンバータ、出力回路及び入出力回路
KR100266641B1 (ko) * 1997-12-09 2000-09-15 김영환 반도체 메모리의 바이어스 전압 복구회로
US6104220A (en) * 1998-01-20 2000-08-15 Vlsi Technology, Inc. Low power undervoltage detector with power down mode
JPH11288588A (ja) * 1998-04-02 1999-10-19 Mitsubishi Electric Corp 半導体回路装置
JP3880195B2 (ja) * 1998-04-08 2007-02-14 エルピーダメモリ株式会社 半導体装置及びデータ処理システム
JP2000011649A (ja) * 1998-06-26 2000-01-14 Mitsubishi Electric Corp 半導体装置
JP2002230975A (ja) * 2001-02-05 2002-08-16 Mitsubishi Electric Corp 半導体記憶装置
KR100403347B1 (ko) * 2001-09-14 2003-11-01 주식회사 하이닉스반도체 반도체 메모리 장치의 파워-업 발생회로

Also Published As

Publication number Publication date
CN1248234C (zh) 2006-03-29
JP2003133935A (ja) 2003-05-09
US20030081461A1 (en) 2003-05-01
CN1416132A (zh) 2003-05-07
KR20030035833A (ko) 2003-05-09
TW557564B (en) 2003-10-11
US6717460B2 (en) 2004-04-06
JP3850264B2 (ja) 2006-11-29
KR100467252B1 (ko) 2005-01-24

Similar Documents

Publication Publication Date Title
DE10236192A1 (de) Halbleitereinrichtung
DE4332452C2 (de) Halbleitervorrichtung mit einem Boostmittel und Verfahren zum Festklemmen einer Spannung
DE60215576T2 (de) Wortleitungstreiber für eine Halbleiterspeicheranordnung
DE10239515B4 (de) Halbleiterspeicher-Steuerverfahren und Halbleiterspeichervorrichtung
DE4115082C2 (de) Halbleitereinrichtung mit einer Spannungswandlerschaltung zum Umwandeln einer extern angelegten Betriebsspannung in eine vorbestimmte Spannung, insb. einer Speichereinrichtung sowie entsprechendes Betriebsverfahren für diese Halbleitereinrichtung
DE4205040C2 (de) Halbleitervorrichtung und Verfahren zum Überwachen eines Potentials auf einer internen Versorgungsspannungsleitung derselben
DE10119816A1 (de) Integrierte Halbleiterschaltkreis-Vorrichtung mit mehrfacher Betriebsspannung
DE10237995B4 (de) Interne Spannungserzeugungsschaltung, zugehöriges Halbleiterspeicherbauelement und Leistungszufuhrverfahren
DE19929095B4 (de) Halbleiterspeichervorrichtung mit übersteuertem Leseverstärker und Halbleitervorrichtung
DE10322733A1 (de) Halbleiterspeichervorrichtung mit stabil erzeugter interner Spannung
DE10161048A1 (de) Halbleiterspeichervorrichtung mit niedrigem Leistungsverbrauch
DE10220968A1 (de) Taktsynchrone Halbleiterspeichervorrichtung
DE102006005374A1 (de) Halbleiterspeicherbauelement und Treiberverfahren
DE4305864C2 (de) Ausgabepufferschaltung
DE4437757A1 (de) Referenzspannungserzeugungsschaltung
DE19734909C2 (de) Halbleiterspeichereinrichtung mit einer internen Spannungsabsenkungsschaltung
DE10130752A1 (de) Halbleiterspeichervorrichtung und Steuerverfahren
DE3923632A1 (de) Versorgungsspannungswandler fuer hochverdichtete halbleiterspeichereinrichtungen
DE19654544C2 (de) Differenzverstärker
DE19732671C2 (de) Hysterese-Eingangspuffer
DE4236456C2 (de) Halbleiterspeichereinrichtung und Betriebsverfahren dafür
DE102006022867B4 (de) Ausleseschaltung für oder in einem ROM-Speicher und ROM-Speicher
DE19727789A1 (de) Halbleiterschaltungseinrichtung mit einer internen Spannungsversorgungsschaltung
DE3826745C2 (de)
DE102004024612A1 (de) Spannungserzeugungsschaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal