DE10119816A1 - Integrierte Halbleiterschaltkreis-Vorrichtung mit mehrfacher Betriebsspannung - Google Patents

Abstract

Durch Einschaltvorgangs-Erfassungsschaltungen (10-12), die für eine Vielzahl von Versorgungsspannungen (VDDL, VDDH) vorgesehen sind, wird ein Haupt-Einschaltvorgangs-Nachweissignal (/POROH) im aktiven Zustand gehalten, um einen internen Knoten zurückzusetzen, während mindestens ein Einschaltvorgangs-Nachweissignal (/PORH, /PORL) aktiv ist. In einer integrierten Halbleiter-Schaltkreis-Vorrichtung (1) mit einer Vielzahl von Versorgungsspannungen wird der Stromverbrauch zur Zeit des Einschaltens der Versorgungsspannungen verringert.

Description

Die vorliegende Erfindung bezieht sich auf eine integrierte Halbleiterschaltkreis-Vorrichtung mit mehrfacher Betriebsspan­ nung und im besonderen auf eine integrierte Halbleiterschalt­ kreis-Vorrichtung mit mehrfacher Betriebsspannung, in der ein logischer Schaltkreis und ein Speicher auf demselben Halblei­ terchip integriert sind. Die vorliegende Erfindung bezieht sich spezieller auf eine Spannungsversorgungsstruktur eines System-LSIs in welchem eine Logik, beispielsweise ein Prozes­ sor, und ein DRAM (Dynamischer Direktzugriffsspeicher) auf demselben Halbleiterchip integriert sind.

Fig. 16 ist ein Diagramm, das schematisch eine Struktur eines der Anmelderin bekannten Universal-DRAMs (Dynamischer Direkt­ zugriffsspeicher) zeigt. In Fig. 16 beinhaltet das der Anmel­ derin bekannte DRAM ein Speicherzellenfeld MA, dessen Spei­ cherzellen in einer Matrix von Reihen und Spalten angeordnet sind, Leseverstärker (SA) zum Lesen, Verstärken und Halten der Daten von Speicherzellen, die mit einer ausgewählten Zeile des Speicherzellenfeldes MA verbunden sind, einen Zeilendekodierer RD, um eine adressierte Zeile des Speicherzellenfeldes MA aus­ zuwählen, eine Steuerschaltung CTL zur Steuerung des internen Betriebs des DRAMs und einer Internspannungs- Erzeugungsschaltung IVG, die eine externe Versorgungsspannung VDDH entgegennimmt, um die internen (Versorgungs-)Spannungen VDDS, VPP und VDDP daraus zu erzeugen.

Die interne Spannung VDDS wird an die Leseverstärker SA als Betriebsspannung angelegt. Durch die Versorgungsspannung für die Leseverstärker (Feld-Versorgungsspannung) VDDS wird ein logisch hoher oder "H"-Pegel-Spannungspegel von Speicherdaten einer Speicherzelle des Speicherzellenfeldes MA festgelegt.

Die interne Spannung VPP wird zu einer Wort-Leitung übertra­ gen, die dergestalt angeordnet ist, daß sie einer über den Zeilendekoder RD ausgewählten Zeile des Speicherzellenfeldes MA entspricht. Die Spannung VPP wird durch Erhöhen der exter­ nen Versorgungsspannung VDDH erzeugt.

Die interne Spannung VDDP wird an die Steuerschaltung CTL als Betriebsspannung angelegt. Die Versorgungsspannungen VDDS und VDDP werden durch Herabsetzen der externen Versorgungsspannung VDDH erzeugt.

Ein Universal-DRAM nimmt im allgemeinen die einzige Versor­ gungsspannung VDDH als zugeführte externe Spannungsversorgung entgegen und erzeugt eine interne Spannung, die einen für den internen Betrieb notwendigen Spannungspegel aufweist. Im all­ gemeinen wird der Spannungspegel der externen Versorgungsspan­ nung VDDH durch einen externen Faktor, nämlich die einem Sy­ stem, in dem das DRAM benutzt wird, zugeführte Versorgungs­ spannung, festgelegt. Die Spannungspegel der internen (Versor­ gungs-)Spannungen VDDS, VDDP und VPP werden durch eine Gate­ länge, die der Miniaturisierung eines internen Transistors folgt, festgelegt. Bei der Miniaturisierung werden eine Gate­ länge und ein Gate-Isolationsfilm entsprechend der Skalie­ rungsregel proportional verringert. Deshalb wird eine Durch­ bruchsspannung durch eine Gatelänge eines MOS-Transistors (Feldeffekttransistortyp mit isoliertem Gate) festgelegt und ein Spannungspegel einer internen Spannung entsprechend fest­ gelegt. Wenn beispielsweise die externe Versorgungsspannung VDDH gleich 3,3 V ist, dann ist die erhöhte Spannung VPP gleich 3.6 V, die Leseverstärker-Versorgungsspannung (Feld- Versorgungsspannung) VDDS ist 2.0 V und die Versorgungsspan­ nung für eine Steuerschaltung in der der Peripherie zugeordne­ ten Schaltungsanordnung (Versorgungsspannung für die Periphe­ rie) VDDP ist 2.5 V.

In den vergangenen Jahren, war die Benutzung von System-LSIs, in denen Logikschaltungen und DRAMs mit einer großen Speicher­ kapazität auf demselben Halbleitersubstrat integriert sind, weit verbreitet. In derartigen System-LSIs werden für Kompo­ nenten eines Logikschaltungs-Abschnitts Transistoren verwen­ det, die stärker herunterskaliert sind, als Transistoren in einem DRAM-Abschnitt, um die Leistungsfähigkeit der Logik­ schaltung zu verbessern und einen Integrationsgrad zu erhöhen. Deshalb wird als Versorgungsspannung des Logikschaltungs- Abschnitts eine Versorgungsspannung verwendet, die kleiner ist als jene des DRAM-Abschnitts.

Fig. 17 ist ein Diagramm, das schematisch eine Struktur der Spannungsversorgung eines derartigen System-LSIs zeigt. In Fig. 17 beinhaltet der System-LSI SLS eine Logik LG und ein DRAM-Makro DM. Ähnlich dem in Fig. 16 gezeigten Universal- DRAM, beinhaltet das DRAM-Makro DM ein Speicherzellenfeld MA, einen Zeilendekodierer RD, Leseverstärker SA und eine Steuer­ schaltung CTL. Für die Steuerschaltung CTL wird ein MOS- Transistor verwendet, der die gleiche Größe (Dicke des Gate- Isolationsfilms) wie ein Transistor, der in der Logik LG ver­ wendet wird, aufweist. Im DRAM-Makro DM ist eine Internspan­ nungserzeugungs-Schaltung IVGA vorhanden. Die Internspannungs­ erzeugungs-Schaltung IVGA erzeugt eine Leseverstärker- Versorgungsspannung VDDS und eine erhöhte Wortleitungs- Treiber-Spannung VPP aus einer externen Versorgungsspannung VDDH. Der Logik LG wird eine extern angelegte Versorgungsspan­ nung VDDL gewidmet. Wenn die Logik-Versorgungsspannung VDDL durch Herabsetzen der externen Versorgungsspannung VDDH für das DRAM erzeugt wird, wird eine wirkungslose Leistung in ei­ ner Schaltung zum Herabsetzen erhöht, wodurch die Leistungs­ aufnahme erhöht wird. Deshalb wird die Versorgungsspannung VDDL für die Logik LG von einer externen Quelle zugeführt. Die externe Logik-Versorgungsspannung VDDL, wird auch der Steuer­ schaltung CTL zugeführt. Da in der Steuerschaltung CTL der gleiche Transistor (Transistor, dessen Gate-Isolationsfilm in Dicke und Material gleich ist) verwendet wird wie in der Logik LG, kann die Steuerschaltung CTL mit einer hohen Geschwindig­ keit arbeiten.

Wie in Fig. 17 veranschaulicht, werden deshalb für einen der­ artigen System-LSI SLS zwei Spannungsquellen, die externe Ver­ sorgungsspannung VDDH für das DRAM und die Logik-Versorgungs­ spannung VDDL, verwendet.

Wie in den Fig. 16 und 17 veranschaulicht, muß im Zeilende­ kodierer RD ein Signal des erhöhten Spannungspegels VPP ent­ sprechend eines Signals mit der Amplitude der Versorgungsspan­ nungspegel VDDP oder VDDL getrieben werden und für den Zeilen­ dekodierer RD ist eine Pegelumsetzung des Eingangssignals er­ forderlich.

Fig. 18 ist ein Diagramm, das ein Beispiel einer Struktur ei­ ner VDDL/VPP-Pegelumsetzer-Schaltung zeigt. In Fig. 18 bein­ haltet die VDDL/VPP-Pegelumsetzer-Schaltung:
einen Invertierer IV1, der ein Eingangssignal SigL entgegen­ nimmt, dessen Amplitude auf dem VDDL-Pegel liegt;
einen Invertierer IV2, der das Ausgangssignal des Invertierers IV1 entgegennimmt;
einen N-Kanal-MOS-Transistor NTR1, der auf das Ausgangssignal des Invertierers IV1 anspricht, um einen Knoten ND1 mit einem Erdknoten zu verbinden;
einem N-Kanal-MOS-Transistor NTR2, der auf das Ausgangssignal des Invertierers IV2 anspricht, um einen Knoten ND2 mit dem Erdknoten zu verbinden;
einen P-Kanal-MOS-Transistor PTR1, der auf das Signal des Kno­ tens ND2 anspricht, um einen Knoten mit einer erhöhten Span­ nung mit dem Knoten ND1 zu verbinden;
einen P-Kanal-MOS-Transistor PTR2, der auf das Signal am Kno­ ten ND1 anspricht, um den Knoten mit der erhöhten Spannung mit dem Knoten ND2 zu verbinden; und
einen Invertierer IV3 zum Invertieren des Signals am Knoten ND2, um ein Ausgangssignal SigP zu erzeugen, dessen Amplitude einen erhöhten Spannungspegel VPP aufweist.

Die Invertierer IV1 und IV2 erhalten eine Spannung VDDL (oder VDDP) als Betriebsspannung. Der Invertierer IV3 erhält eine erhöhte Spannung VPP als eine Betriebsspannung.

Wenn in der in Fig. 18 gezeigten Pegelumsetzer-Schaltung das Eingangssignal SigL auf einem "H"-Pegel des Spannungspegels VDDL ist, sind der MOS-Transistor NTR1 ausgeschaltet und der MOS-Transistor NTR2 angeschaltet. Desweiteren wird der Knoten ND2 auf einen Erdspannungspegel gezogen und der Knoten ND1 auf den erhöhten Spannungspegel VPP gezogen. Das Ausgangssignal SigP nimmt folglich einen H-Pegel des erhöhten Spannungspegels VPP an.

Wenn das Eingangssignal SigL sich auf einem logisch niedrigen oder "L"-Pegel befindet, sind der MOS-Transistor NTR1 ange­ schaltet und der MOS-Transistor NTR2 ausgeschaltet. Desweite­ ren nimmt der Knoten ND1 den Erdspannungspegel an und der Kno­ ten ND2 den erhöhten Spannungspegel VPP an. Das Ausgangssignal SigP nimmt folglich einen "L"-Pegel des Erdspannungspegels an.

Im in Fig. 16 gezeigten Universal-DRAM, das lediglich eine einzige externe Spannungsquelle aufweist, werden die internen Spannungen VDDS, VPP und VDDP entsprechend der externen Ver­ sorgungsspannung VDDH erzeugt. Da zur Zeit des Anlegens der Betriebsspannung die erhöhte Spannung VPP dergestalt erzeugt wird, daß sie der externen Versorgungsspannung VDDH im wesent­ lichen ohne Verzögerung folgt, gibt es deshalb kaum einen Zeitabschnitt, in dem ein Knoten der Pegelumsetzer-Schaltung 32 auf einen Zwischen-Spannungspegel gezogen wird.

In einem in Fig. 17 veranschaulichten System-LSI mit zwei Spannungsquellen werden jedoch die Logik-Versorgungsspannung VDDL und die Versorgungsspannung VDDH für das DRAM verwendet. Die Reihenfolge des Anlegens dieser Versorgungsspannungen VDDL und VDDH und ihre Spannungsanstiegszeit (eine bis zum Eintritt in einen eingeschwungenen Zustand benötigte Zeit) sind nicht durch die Spezifikationen festgelegt. Es wird beispielsweise ein Fall betrachtet, in dem, wie in Fig. 19 gezeigt, die Ver­ sorgungsspannung VDDH als erstes angelegt wird und die Versor­ gungsspannung VDDL danach angelegt wird. Die erhöhte Spannung VPP wird entsprechend der Versorgungsspannung VDDH für das DRAM erzeugt. Speziell wird zum Zeitpunkt T1 die Versorgungs­ spannung VDDH angelegt und nachfolgend zum Zeitpunkt T2 VDDL angelegt. In diesem Fall sind vor dem Zeitpunkt T2 beide Aus­ gangssignale der Invertierer IV1 und IV2 auf dem "L"-Pegel, weshalb die MOS-Transistoren NTR1 und NTR2 beide den ausge­ schalteten Zustand beibehalten.

In diesem Fall werden die Knoten ND1 und ND2 entsprechend den MOS-Transistoren PTR1 und PTR2 auf einem Zwischen-Spannungs­ pegel gehalten, der zwischen der Erdspannung GND und der er­ höhten Spannung VPP liegt und nicht im vornhinein spezifiziert werden kann. Der Invertierer IV3 erhält die erhöhte Spannung VPP als eine Betriebsspannung. Wenn der Spannungspegel des Knotens ND2 auf dem Zwischen-Spannungspegel liegt, tritt folg­ lich das Problem auf, daß vom Knoten mit der erhöhten Versor­ gungsspannung ein Durchgangsstrom zum Erdknoten fließt, wo­ durch der Stromverbrauch zur Zeit des Anlegens der Versor­ gungsspannungen erhöht wird. Die erhöhte Spannung VPP wird normalerweise durch eine Ladungspump-Schaltung erzeugt, welche den Ladungspump-Betrieb eines Kondensators ausnutzt.

Wenn die erhöhte Spannung VPP durch einen derartigen Durch­ gangsstrom belastet wird, wird der Stromverbrauch der Ladungs­ pump-Schaltung zur Erzeugung der erhöhten Spannung weiter er­ höht (die Effizienz der Ladungspumpe ist kleiner als 1), wo­ durch die Leistungsaufnahme erhöht wird. Dies ist auch bei den anderen Spannungen VDDS und VDDP der Fall. Mit anderen Worten, es tritt das Problem auf, daß in einer Schaltung zum Umsetzung eines Signals der Amplitude VDDL in ein Signal der Amplitude VDDS oder VDDP ein Durchgangsstrom erzeugt wird, wodurch die Leistungsaufnahme erhöht wird.

Aufgabe der vorliegenden Erfindung ist die Bereitstellung ei­ ner integrierten Halbleiter-Schaltkreis-Vorrichtung mit einer Mehrfach-Betriebsspannungs-Struktur, die eine verringerte Lei­ stungsaufnahme während des Anlegens der Betriebsspannung auf­ weist.

Die Aufgabe wird gelöst durch eine Vorrichtung gemäß Anspruch 1 bzw. Anspruch 11 bzw. Anspruch 19 bzw. Anspruch 20.

Eine integrierte Halbleiter-Schaltkreis-Vorrichtung gemäß der vorliegenden Erfindung beinhaltet:
eine erste Einschaltvorgangs-Erfassungsschaltung, die auf eine erste Versorgungsspannung anspricht und das Anlegen der ersten Versorgungsspannung erfaßt, um entsprechend dem Ergebnis des Erfassungsvorgangs ein erstes Einschaltvorgangs-Nachweissignal zu erzeugen;
eine zweite Einschaltvorgangs-Erfassungsschaltung, die auf ei­ ne zweite Versorgungsspannung anspricht und das Anlegen der zweiten Versorgungsspannung erfaßt, um entsprechend dem Ergeb­ nis des Erfassungsvorgangs ein zweites Einschaltvorgangs- Nachweissignal zu erzeugen; und
eine Haupt-Einschaltvorgangs-Erfassungschaltung, die mit der ersten und zweiten Einschaltvorgangs-Erfassungsschaltung ver­ bunden ist, um ein Haupt-Einschaltvorgangs-Nachweissignal zu erzeugen, daß aktiviert wird, wenn mindestens eines der ersten und zweiten Einschaltvorgangs-Nachweissignale sich in einem aktiven Zustand befindet.

Eine integrierte Halbleiter-Schaltkreis-Vorrichtung gemäß ei­ nes weiteren Aspekts der vorliegenden Erfindung beinhaltet:
eine Internspannungs-Erzeugungsschaltung, die eine erste Ver­ sorgungsspannung entgegennimmt und eine interne Spannung er­ zeugt, deren Spannungspegel sich von dem der ersten Versor­ gungsspannung unterscheidet;
eine Internspannungs-Zuführungs-Erfassungsschaltung, die ent­ sprechend dem Spannungspegel der internen Spannung ein Intern­ spannungs-Zuführungs-Nachweissignal aktiviert;
eine Einschaltvorgangs-Erfassungsschaltung, die das Anlegen einer zweiten Versorgungsspannung erfaßt, um entsprechend dem Ergebnis des Erfassungsvorgangs ein Einschaltvorgangs- Nachweissignal zu aktivieren; und
eine Haupt-Einschaltvorgangs-Erfassungsschaltung, die auf das Internspannungs-Zuführungs-Nachweissignal und das Einschalt­ vorgangs-Nachweissignal anspricht, um ein Haupt- Einschaltvorgangs-Nachweissignal zu erzeugen, das aktiviert wird, während das Internspannungs-Zuführungs-Nachweissignal oder das Einschaltvorgangs-Nachweissignal oder beide sich im aktiven Zustand befinden.

Im Falle einer integrierten Halbleiter-Schaltkreis-Vorrichtung mit einer Mehrzahl von Spannungsquellen kann durch individuel­ les Erfassen der Zuschaltung dieser Vielzahl von Spannungs­ quellen und durch Halten eines Haupt-Einschaltvorgangs- Nachweissignals im aktiven Zustand, während wenigstens eines der Einschaltvorgangs-Nachweissignale sich im aktiven Zustand befindet, eine interne Schaltung solange in einem Reset- Zustand gehalten werden, bis die Mehrzahl der Versorgungsspan­ nungen stabil wird. Dies ermöglicht es, einen internen Knoten in einen vorbestimmten Zustand zu setzen, der sich von einem unsicheren Zwischen-Spannungspegel unterscheidet, wodurch ein Durchgangsstrom unterdrückt wird.

Zusätzlich kann durch Überwachen eines Spannungspegels einer internen Spannung, die dazu dient, das Haupt- Einschaltvorgangs-Nachweissignal im aktiven Zustand zu halten bis die interne Spannung einen vorbestimmten Spannungspegel annimmt oder während eine externe Versorgungsspannung instabil ist, der interne Knoten in einem anfänglichen Reset-Zustand gehalten werden, bis eine intern benötigte Spannung sich sta­ bilisiert hat. Dies führt dazu, daß der Spannungspegel am in­ ternen Knoten davon abgehalten wird, bis zu einem instabilen Zwischen-Pegel anzusteigen, wodurch eine Fehlfunktion der Schaltung und ein Durchgangsstrom verläßlich unterdrückt wer­ den.

Weitere Merkmale und Zweckmäßigkeiten ergeben sich aus der Be­ schreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen. Von den Figuren zeigen:

Fig. 1 ein Diagramm, das in schematischer Weise die Gesamtstruktur einer integrierten Halblei­ ter-Schaltkreis-Vorrichtung gemäß der vor­ liegenden Erfindung zeigt.

Fig. 2 ein Diagramm, das in schematischer Weise die Verteilung der Einschaltvorgangs- Nachweissignale in der integrierten Halblei­ ter-Schaltkreis-Vorrichtung gemäß der vor­ liegenden Erfindung zeigt.

Fig. 3 ein Beispiel einer in Fig. 1 gezeigten Haupt-Einschaltvorgangs-Erfassungsschaltung.

Fig. 4 ein Signalformdiagramm, das einen Betrieb der in Fig. 3 veranschaulichten Haupt- Einschaltvorgangs-Erfassungsschaltung dar­ stellt.

Fig. 5 ein Signalformdiagramm, das einen Betrieb der in Fig. 3 veranschaulichten Haupt- Einschaltvorgangs-Erfassungsschaltung dar­ stellt.

Fig. 6 ein Beispiel einer Struktur einer in Fig. 2 veranschaulichten Schaltung, die zwei Span­ nungen verwendet.

Fig. 7 eine andere Struktur der in Fig. 2 veran­ schaulichten Schaltung, die zwei Spannungen verwendet.

Fig. 8 ein Diagramm, das in schematischer Weise ei­ ne Struktur eines Hauptabschnitts einer Halbleiterspeicher-Vorrichtung gemäß einer ersten Ausführungsform der vorliegenden Er­ findung zeigt.

Fig. 9 ein Diagramm, das in schematischer Weise ei­ ne Struktur eines Hauptabschnitts einer in­ tegrierten Halbleiter-Schaltkreis- Vorrichtung gemäß einer zweiten Ausführungs­ form der vorliegenden Erfindung zeigt.

Fig. 10 ein Signalformdiagramm, das einen Betrieb einer in Fig. 9 veranschaulichten Haupt- Einschaltvorgangs-Erfassungsschaltung dar­ stellt.

Fig. 11 eine Struktur einer Modifikation 1 der zwei­ ten Ausführungsform der vorliegenden Erfin­ dung.

Fig. 12 eine Struktur einer Modifikation 2 der zwei­ ten Ausführungsform der vorliegenden Erfin­ dung.

Fig. 13 ein Diagramm, das in schematischer Weise ei­ ne Struktur der Modifikation 3 der zweiten Ausführungsform der vorliegenden Erfindung zeigt.

Fig. 14 ein Diagramm, das in schematischer Weise ei­ ne Struktur einer Einschaltvorgangs- Erfassungseinheit gemäß einer dritten Aus­ führungsform der vorliegenden Erfindung zeigt.

Fig. 15 ein Diagramm, das in schematischer Weise ei­ ne Struktur der Modifikation 1 der dritten Ausführungsform der vorliegenden Erfindung zeigt.

Fig. 16 ein Diagramm, das in schematischer Weise ei­ ne Struktur einer der Anmelderin bekannten Halbleiterspeicher-Vorrichtung zeigt.

Fig. 17 ein Beispiel einer Struktur einer integrier­ ten Halbleiter-Schaltkreis-Vorrichtung, auf welches die vorliegende Erfindung anwendbar ist.

Fig. 18 eine Struktur einer Pegelumsetzer-Schaltung in der in Fig. 17 veranschaulichten inte­ grierten Halbleiter-Schaltkreis-Vorrichtung.

Fig. 19 ein Beispiel einer Reihenfolge der Span­ nungserzeugung einer in Fig. 17 veranschau­ lichten Schaltungsanordnung zur Erzeugung einer internen Spannung.

Erste Ausführungsform

Fig. 1 ist ein Diagramm, das in schematischer Weise eine Ge­ samtstruktur einer integrierten Halbleiter-Schaltkreis- Vorrichtung gemäß einer ersten Ausführungsform der vorliegen­ den Erfindung zeigt. In Fig. 1 werden einer integrierten Halbleiter-Schaltkreis-Vorrichtung 1 eine externe Versorgungs­ spannung VDDL für die Logik und eine Versorgungsspannung VDDH für das DRAM zugeführt. Die integrierte Halbleiter- Schaltkreis-Vorrichtung 1 beinhaltet eine Logik LG, ein DRAM- Makro DM zum Speichern von Daten und einen Einschaltvorgangs- Detektor 2.

Das DRAM-Makro DM beinhaltet ein Speicherzellenfeld MA mit ei­ ner Vielzahl von Speicherzellen, die in Zeilen und Spalten an­ geordnet sind;
einen Zeilen-Dekodierer RD zur Auswahl einer adressierten Zei­ le des Speicherzellenfeldes MA;
Leseverstärker SA zum Lesen, Verstärken und Halten von Daten einer ausgewählten Speicherzelle im Speicherzellenfeld MA;
einen Schreib-Treiber WD zum Schreiben von Daten in eine aus­ gewählte Speicherzelle im Speicherzellenfeld MA;
eine Steuerschaltung CTL zur Steuerung eines Betriebs, die für die Speicherzellenauswahl im Speicherzellenfeld MA, für das Schreiben/Lesen der Daten und dergleichen notwendig ist; und
einer Internspannungs-Erzeugungsschaltung IVGA zur Erzeugung einer Feld-Versorgungsspannung (Versorgungsspannung für den Leseverstärker) VDDS und einer erhöhten Spannung VPP aus der DRAM-Versorgungsspannung VDDH.

Die Feld-Versorgungsspannung VDDS wird sowohl dem Lese- Verstärker SA als auch dem Schreib-Treiber WD als eine Be­ triebsspannung zugeführt. Die erhöhte Spannung VPP wird bei­ spielsweise dem Zeilen-Dekodierer RD zugeführt. Die Steuer­ schaltung CTL und die Logik LG erhalten die Logik-Versorgungs­ spannung VDDL als Betriebsspannung.

Der Zeilendekodierer RD, der eine ausgewählte Wortleitung auf den VPP-Pegel der erhöhten Spannung setzt, nimmt von der Steu­ erschaltung CTL ein Signal auf dem VDDL-Pegel der Logik- Versorgungsspannung entgegen, um ein Signal auf dem VPP-Pegel der erhöhten Spannung zu erzeugen. Der Schreib-Treiber WD er­ hält ein externes Signal, dessen Amplitude auf dem VDDL-Pegel der Logik-Versorgungsspannung liegt, um interne Schreib-Daten zu erzeugen, deren Amplitude auf dem VDDS-Pegel der Feld- Versorgungsspannung liegt. Im Zeilendekodierer RD und im Schreib-Treiber WD sind sogenannte Pegelumsetzer-Schaltungen vorhanden.

Der Einschaltvorgangs-Detektor 2 beinhaltet:
eine Einschaltvorgangs-Erfassungs-Schaltung 10 zur Erfassung des Anlegens der Logik-Versorgungsspannung VDDL und zur Auf­ rechterhaltung eines Einschaltvorgangs-Nachweissignals (Ein­ schaltvorgangs-Reset-Signals) /PORL in einem aktiven Zustand, während die Logik-Versorgungsspannung VDDL instabil ist (L- Pegel);
eine Einschaltvorgangs-Erfassungs-Schaltung 11, die dergestalt verschaltet ist, daß sie die DRAM-Versorgungsspannung VDDH entgegennimmt, um beim Anlegen der DRAM-Versorgungsspannung VDDH ein Einschaltvorgangs-Nachweissignal (Einschaltvorgangs- Reset-Signal) /PORH im aktiven Zustand (L-Pegel) zu halten, bis die Versorgungsspannung VDDH stabil wird; und
eine Haupt-Einschaltvorgang-Erfassungsschaltung 12, die auf diese Einschaltvorgangs-Nachweissignale /PORL und /PORH an­ spricht, um ein Haupt-Einschaltvorgangs-Nachweissignal /POROH im aktiven Zustand (L-Pegel) zu halten wenn wenigstens eines der Einschaltvorgangs-Nachweissignale aktiv ist. Das Haupt- Einschaltvorgangs-Nachweissignal /POROH von der Haupt-Ein­ schaltvorgangs-Erfassungs-Schaltung 12 wird dem Zeilen- Dekodierer RD, dem Schreib-Treiber WD und anderen Schaltungen im DRAM-Makro DM zugeführt. Mit anderen Worten, das Haupt- Einschaltvorgangs-Nachweissignal /POROH wird einem Abschnitt der Schaltung zugeführt, der die Pegelumsetzfunktion aufweist.

Fig. 2 ist ein Diagramm, das in schematischer Weise eine Struktur der Schaltung zeigt, die die Einschaltvorgangs- Nachweissignale entgegennimmt. In Fig. 2 beinhaltet das DRAM- Makro DM:
eine VDDL benutzende Schaltung 13a, die in einem inaktiven Zu­ stand gehalten wird, wenn das Einschaltvorgangs- Erfassungssignal /PORL aktiviert ist;
eine VDDH benutzende Schaltung 13b, die im inaktiven Zustand gehalten wird, wenn das Einschaltvorgangs-Nachweissignal /PORH aktiviert ist; und
eine zwei Spannungen benutzende Schaltung 13c, die in einen anfänglichen Zustand zurückgesetzt wird, wenn das Haupt- Einschaltvorgangs-Nachweissignal /POROH aktiviert wird. Die VDDL benutzende Schaltung 13a ist beispielsweise eine in der Steuerschaltung CTL enthaltene Peripherie-Steuerschaltung, welche die logische Versorgungsspannung VDDL verwendet und keine Pegelumsetz-Funktion aufweist. Die VDDH benutzende Schaltung 13b ist eine Schaltung, die die DRAM- Versorgungsspannung VDDH verwendet, welche höher ist als die Feld-Versorgungsspannung VDDS, wobei ein Beispiel für eine derartige Schaltung eine Schaltung zur Erzeugung eines Bitlei­ tungsabgleich-Steuersignals ist. Die VDDH benutzende Schaltung 13b kann eine Schaltung zur Erzeugung eines Steuersignals für die Schaltungsanordnung für die Versorgungsspannung sein, wel­ che die DRAM-Versorgungsspannung VDDH liefert, oder eine Ver­ sorgungsspannungsschaltung zur Erzeugung einer internen Span­ nung aus der DRAM-Versorgungsspannung VDDH. Die zwei Spannun­ gen benutzende Schaltung 13c ist eine Schaltung, die zwei Spannungen verschiedener Spannungspegel verwendet, die Pege­ lumsetz-Funktion aufweist und, wie in Fig. 1 gezeigt, den Zeilen-Dekodierer RD und den Schreib-Treiber WD enthalten kann. Wie später genauer beschrieben wird, kann die zwei Span­ nungen benutzende Schaltung 13c einen Wort-Treiber, einen Haupt-Wortleitungs-Treiber und eine ein Sub-Dekodierersignal erzeugende Einheit in einer hierarchischen Wortleitungs- Struktur enthalten. Desweiteren kann die zwei Spannungen be­ nutzende Schaltung 13c eine Schaltung zur Erzeugung eines er­ höhten Signals, wie zum Beispiel eine Bitleitungs-Isolations- Kennzeichnungssignal-Erzeugungseinheit in einer Gemeinschafts- Leseverstärker-Struktur, enthalten. Weiterhin kann die zwei Spannungen benutzende Schaltung 13c eine Schaltung zur Umset­ zung eines Signals einer Amplitude einer Peripherie- Versorgungsspannung (Logik-Versorgungsspannung VDDL) in ein Signal mit einer Amplitude auf dem VDDS-Pegel der Feld- Versorgungsspannung enthalten. Ein Beispiel hierfür ist ein Spalten-Dekodierer der ein Spalten-Auswahl-Signal erzeugt.

Die Haupt-Einschaltvorgangs-Erfassungs-Schaltung 12 hält das Haupt-Einschaltvorgangs-Nachweissignal /POROH im aktiven Zu­ stand, wenn mindestens eines der Einschaltvorgangs- Nachweissignale /PORL und /PORH sich im aktiven Zustand befin­ det. Mit anderen Worten, das Einschaltvorgangs-Nachweissignal /POROH verbleibt im aktiven Zustand, bis beide Versorgungs­ spannungen VDDL und VDDH stabilisiert sind. In einer Pegelum­ setzer-Schaltung und dergleichen, die verschiedene Spannungen verwendet, wird deshalb der interne Knoten in den anfänglichen Zustand zurückgesetzt, bis diese Versorgungsspannungen VDDL und VDDH sich zuverlässig stabilisiert haben. Dies hält einen Spannungspegel des internen Knotens davon ab, bis zu einem Zwischenspannungspegel anzusteigen und folglich wird die Er­ zeugung eines Durchgangsstroms und eine Fehlfunktion der Schaltung verhindert.

Die Amplitude des Einschaltvorgangs-Nachweissignals /PORL der Einschaltvorgangs-Erfassungs-Schaltung 10 liegt auf dem VDDL- Pegel der Logik-Versorgungsspannung, während die Amplitude des Einschaltvorgangs-Nachweissignals /PORH der Einschaltvorgangs- Erfassungs-Schaltung 11 auf dem VDDH-Pegel der DRAM- Versorgungsspannung liegt. Die Amplitude des Haupt- Einschaltvorgangs-Nachweissignals /POROH der Haupt- Einschaltvorgangs-Erfassungs-Schaltung 12 liegt auf dem VDDH- Pegel der DRAM-Versorgungsspannung. Dies liegt daran, daß ein Signal der Amplitude VDDL in ein Signal mit einer Amplitude eines internen Spannungspegels, wie zum Beispiel der Amplitude VPP, umgesetzt werden soll.

In den Einschaltvorgangs-Erfassungs-Schaltungen 10 und 11, die durch eine normale Struktur der Einschaltvorgangs-Erfassungs- Schaltung verwirklicht werden, erfassen ein Kondensator und ein Widerstandselement in Kombination durch kapazitive Kopp­ lung oder eine am Kondensator anliegende Spannung einen Zielpegel der Versorgungsspannung und eine Invertiererschal­ tung erfaßt einen Spannungspegel eines Verbindungsknotens zwi­ schen dem Kondensator und dem Widerstandselement, um das Ein­ schaltvorgangs-Nachweissignal /PORL oder /PORH zu erzeugen.

Fig. 3 ist ein Diagramm, das ein Beispiel einer in Fig. 1 veranschaulichten Struktur der Haupt-Einschaltvorgangs- Erfassungs-Schaltung 12 zeigt. In Fig. 3 beinhaltet die Haupt-Einschaltvorgangs-Erfassungs-Schaltung 12:
einen Invertierer 12a, der die Versorgungsspannung VDDH als Betriebsspannung erhält, um das Einschaltvorgangs- Nachweissignal /PORH zu invertieren;
einen Invertierer 12b, der die Logik-Versorgungsspannung VDDL erhält und das Einschaltvorgangs-Nachweissignal /PORL inver­ tiert;
einen N-Kanal-MOS-Transistor 12d, der leitfähig gemacht wird, um einen Knoten 12m mit einem Erdknoten zu verbinden, wenn das Ausgangssignal des Invertierers 12a sich auf dem "H"-Pegel befindet;
einen N-Kanal-MOS-Transistor 12c, der leitfähig gemacht wird, um den Knoten 12m mit dem Erdknoten zu verbinden, wenn das Ausgangssignal des Invertierers 12b sich auf dem "H"-Pegel be­ findet;
einen Invertierer 12e zur Invertierung eines Signals/einer Spannung am Knoten 12m zur Übertragung zu einem Knoten 12n; und
einen Invertierer 12e zur Invertierung eines Signals des Kno­ tens 12n zur Übertragung zum Knoten 12m. Die Invertierer 12e und 12f erhalten die Versorgungsspannung VDDH als Betriebs­ spannung und bilden einen selbsthaltenden Schalter aus Inver­ tierern.

Die Haupt-Einschaltvorgangs-Erfassungs-Schaltung 12 enthält weiterhin:
einen Invertierer 12k, der die Versorgungsspannung VDDH als Betriebsspannung erhält und ein Signal am Knoten 12n inver­ tiert, um das Haupt-Einschaltvorgangs-Nachweissignal /PORH zu erzeugen;
einen Invertierer 12g, der die Versorgungsspannung VDDH als Betriebsspannung erhält und das Ausgangssignal des Invertie­ rers 12a invertiert;
einen Invertierer 12h, der die Versorgungsspannung VDDL als Betriebsspannung erhält und das Ausgangssignal des Inverters 12b invertiert; und
N-Kanal-MOS-Transistoren 12i und 12j, die zwischen den Knoten 12n und den Erdknoten in Reihe geschaltet sind. Der MOS- Transistor 12i nimmt das Ausgangssignal des Invertierers 12g an seinem Gate entgegen und der MOS-Transistor 12j nimmt das Ausgangssignal des Invertierers 12h an seinem Gate entgegen. Im folgenden wird der Betrieb der in Fig. 3 veranschaulichten Haupt-Einschaltvorgangs-Erfassungs-Schaltung unter Bezugnahme auf die in den Fig. 4 und 5 gezeigten Signalformdiagramme beschrieben.

Als erstes wird unter Bezugnahme auf Fig. 4 ein Betrieb be­ schrieben, bei dem die Versorgungsspannung VDDH als erstes zu­ geführt oder angelegt wird. Die Versorgungsspannung VDDH wird zu einem Zeitpunkt Ta angelegt und weist einen steigenden Spannungspegel auf. Obwohl als Reaktion auf das Zuführen der Versorgungsspannung VDDH der Spannungspegel des Einschaltvor­ gangs-Erfassungs-Signals /PORH ansteigt, wird dieser sofort auf dem "L"-Pegel festgehalten. Wenn die Versorgungsspannung VDDH sich stabilisiert hat, steigt das Einschaltvorgangs- Nachweissignal /PORH zu einem Zeitpunkt Tb auf den "H"-Pegel an. Während das Einschaltvorgangs-Nachweissignal /PORH sich auf dem "L"-Pegel befindet, wird vom Invertierer 12a ein Si­ gnal auf dem "H"-Pegel des Versorgungsspannungspegels VDDH ausgegeben, um den MOS-Transistor 12d anzuschalten, damit der Knoten 12m anfangs auf den Erdspannungspegel gelegt wird (Re­ set). In Reaktion auf das Zuführen oder Anlegen der Versor­ gungsspannung VDDH arbeiten die Invertierer 12e und 12f, um das "L"-Pegel-Signal des Knotens 12m zu halten und der Knoten 12n erreicht entsprechend den "H"-Pegel. Da zu diesem Zeit­ punkt die Versorgungsspannung VDDL noch nicht zugeführt wird, ist das Ausgangssignal des Invertierers 12h auf dem "L"-Pegel, der MOS-Transistor 12j ist im ausgeschalteten Zustand und der Knoten 12n wird auf dem "H"-Pegel der Versorgungsspannung VDDH gehalten.

Wenn zum Zeitpunkt Tc die Versorgungsspannung VDDL zugeführt oder angelegt wird, steigt als Reaktion auf den Anstieg der Versorgungsspannung VDDL der Pegel des Einschaltvorgangs- Nachweissignals /PORL einmal an, um danach auf dem "L"-Pegel festgehalten zu werden. Das Ausgangssignal des Invertierers 12b erreicht entsprechend den "H"-Pegel des Versorgungsspan­ nungspegels VDDL, um den MOS-Transistor 12c anzuschalten. Der Knoten 12m ist wiederum in zuverlässiger Weise mit dem Erdkno­ ten verbunden und wird auf dem Erdspannungspegel gehalten.

Wenn sich die Versorgungsspannung VDDL zum Zeitpunkt Td stabi­ lisiert hat, erreicht das Einschaltvorgangs-Nachweissignal /PORL den "H"-Pegel und das Ausgangssignal des Invertierers 12h erreicht entsprechend den "H"-Pegel der Versorgungsspan­ nung VDDL. Als Reaktion darauf sind die MOS-Transistoren 12i und 12j beide angeschaltet, um den Knoten 12n auf den Erdspan­ nungspegel zu entladen, so daß das Haupt-Einschaltvorgangs- Nachweissignal /POROH des Invertierers 12k den "H"-Pegel er­ reicht. Wenn daher beide Versorgungsspannungen VDDL und VDDH den stabilen Zustand erreichen, gelangt das Haupt- Einschaltvorgangs-Nachweissignal /POROH in den inaktiven Zu­ stand des "H"-Pegels.

Als nächstes wird mit Bezugnahme auf Fig. 5 ein Fall be­ schrieben, in dem die Versorgungsspannung VDDL als erstes an­ gelegt wird. Zum Zeitpunkt Te wird die Versorgungsspannung VDDL zugeführt oder angelegt, so daß das Einschaltvorgangs- Nachweissignal /PORL auf den "L"-Pegel festgesetzt wird. Zu diesem Zeitpunkt nimmt das Ausgangssignals des Invertierers 12b den "H"-Pegel der Versorgungsspannung VDDL an und als Re­ aktion darauf wird der MOS-Transistor 12c angeschaltet, um den Knoten 12m auf dem Erdspannungspegel festzuhalten. Da die Ver­ sorgungsspannung VDDH noch nicht zugeführt wird, sind die Aus­ gangssignale der Invertierer 12e und 12f beide auf dem "L"- Pegel. Obwohl in diesem Zustand der Spannungspegel des Knotens 12n nicht stabil ist, ist der Knoten 12m auf dem "L"-Pegel und mit einem Versorgungsspannungsknoten verbunden, der durch den P-Kanal-MOS-Transistor die Versorgungsspannung VDDH an den In­ verter 12e liefert. Schlimmstenfalls wird der Knoten 12m auf einem Spannungspegel festgehalten, der dem Absolutwert einer Schwellspannung des P-Kanal-MOS-Transistors des Invertierers 12e entspricht. Da die Versorgungsspannung VDDH noch nicht zu­ geführt wird, fließt auch in diesem Fall kein Durchggangsstrom durch den Invertierer 12k in der Ausgangsstufe, so daß kein Problem verursacht wird. Der Knoten 12n wird ebenfalls in sta­ biler Weise auf dem "L"-Pegel festgehalten (die Schwellspan­ nung des MOS-Transistors wird hier ignoriert). Der Invertierer 12h gibt ebenfalls ein "L"-Pegel-Signal aus, da das Einschalt­ vorgangs-Nachweissignal /PORL den "L"-Pegel aufweist. Das Haupt-Einschaltvorgangs-Nachweissignal /POROH behält den "L"- Pegel bei, da dem Invertierer 12k nicht die Versorgungsspan­ nung VDDH zugeführt wird. Obwohl sogar der Spannungspegel des Knotens 12n ansteigt, wird deshalb kein ungünstiger Effekt auf den Spannungspegel des Einschaltvorgangs-Nachweissignals /POROH ausgeübt.

Zum Zeitpunkt Tf erreicht das Einschaltvorgangs-Nachweissignal /PORL den "H"-Pegel und als Reaktion darauf erreicht das Aus­ gangssignal des Invertierers 12h den "H"-Pegel (Versorgungs­ spannungspegel VDDL), um den MOS-Transistor 12j einzuschalten, während der MOS-Transistor 12c ausgeschaltet ist, da das Aus­ gangssignal des Invertierers 12b den "L"-Pegel annimmt. Da die Versorgungsspannung VDDH noch nicht zugeführt wird, ist der Knoten 12m nicht mit dem Erdknoten verbunden. Die Knoten 12m und 12n sind mit dem Versorgungsspannungsknoten verbunden, der die Versorgungsspannung VDDH über die Invertierer 12e und 12f zuführt und behalten den "L"-Pegel bei. Da die Versorgungs­ spannung VDDH noch nicht zugeführt wird, behält sogar in die­ sem Zustand das Einschaltvorgangs-Nachweissignal /POROH den "L"-Pegel bei.

Zum Zeitpunkt Tg wird die Versorgungsspannung VDDH zugeführt, so daß ihr Spannungspegel ansteigt. Mit dem Einschaltvorgangs- Nachweissignal /PORH auf dem "L"-Pegel, wird der MOS- Transistor 12d angeschaltet, um den Knoten 12m auf den Erd­ spannungspegel zu ziehen, so daß der Knoten 12n auf den "H"- Pegel gezogen wird, der wiederum durch die Invertierer 12e und 12f festgehalten wird. Da der Knoten 12n auf den "H"-Pegel (Versorgungsspannungspegel VDDH) aufgeladen wird, hält der In­ vertierer 12k das Haupt-Einschaltvorgangs-Nachweissignal /POROH auf dem "L"-Pegel.

Wenn zum Zeitpunkt Th das Einschaltvorgangs-Nachweissignal /PORH auf den "H"-Pegel steigt, wird der MOS-Transistor 12i angeschaltet und der MOS-Transistor 12d ausgeschaltet. Die MOS-Transistoren 12i und 12j werden beide eingeschaltet, um den Knoten 12n auf den Erdspannungspegel zu entladen und das Haupt-Einschaltvorgangs-Nachweissignal /POROH des Invertierers 12k auf den "H"-Pegel zu bringen.

Hier wird die Stromtreiberfähigkeit des Invertierers 12e der­ gestalt eingestellt, daß sie genügend kleiner als jene der MOS-Transistoren 12i und 12j ist.

Auch in einem Fall, in dem die Versorgungsspannung VDDL als erstes zugeführt wird, wird folglich das Haupt- Einschaltvorgangs-Nachweissignal /POROH auf den "H"-Pegel ge­ zogen, wenn sich beide Versorgungsspannungen VDDL und VDDH stabilisiert haben.

Fig. 6 ist ein Diagramm, das ein Beispiel einer Struktur der Pegelumsetzer-Schaltung zeigt. In Fig. 6 beinhaltet die Pege­ lumsetzer-Schaltung:
eine NAND-Schaltung NA1, die ein Signal SigL mit einer Ampli­ tude des Versorgungsspannungspegels VDDL und das Haupt- Einschaltvorgangs-Nachweissignal /POROH erhält;
einen N-Kanal-MOS-Transistor NQ1, der zwischen einen Knoten Nda und einen Erdknoten geschaltet ist und an seinem Gate das Ausgangssignal der NAND-Schaltung NA1 entgegennimmt;
einen Invertierer IVa, der das Haupt-Einschaltvorgangs- Nachweissignal /POROH entgegennimmt;
einen Invertierer IVb, der das Ausgangssignal der NAND- Schaltung NA1 entgegennimmt;
einen N-Kanal-MOS-Transistor NQ2, der zwischen einen Knoten NDb und den Erdknoten geschaltet ist und an seinem Gate das Ausgangssignal des Invertierers IVb entgegennimmt;
einen N-Kanal-MOS-Transistor NQ3, der zwischen den Knoten NDa und den Erdknoten geschaltet ist und an seinem Gate das Aus­ gangssignal des Invertierers IVa entgegennimmt;
einen P-Kanal-MOS-Transistor PQ1, der zwischen einen Knoten mit einer erhöhten Versorgungsspannung, welcher die erhöhte Spannung VPP entgegennimmt, und den Knoten NDa geschaltet ist und dessen Gate mit dem Knoten NDb verbunden ist;
einen P-Kanal-MOS-Transistor PQ2, der zwischen den Knoten mit der erhöhten Versorgungsspannung und den Knoten NDb geschaltet ist und dessen Gate mit dem Knoten NDa verbunden ist; und
einen Invertierer IVc, der die erhöhte Spannung VPP als Be­ triebsspannung entgegennimmt und das Signal des Knotens NDb invertiert, um ein Ausgangssignal SigP mit einer Amplitude des erhöhten Spannungspegels VPP zu erzeugen.

Der Invertierer IVb erhält die logische Versorgungsspannung VDDL als Betriebsspannung, während der Invertierer IVa die DRAM-Versorgungsspannung VDDH als Betriebsspannung erhält. Der Invertierer IVb wird zur Pegelumsetzung verwendet und der In­ vertierer IVa wird für das Rücksetzen der internen Knoten zum Zeitpunkt des Einschaltens der Betriebsspannung verwendet. Im folgenden wird der Betrieb der in Fig. 6 veranschaulichten Pegelumsetzer-Schaltung kurz beschrieben.

Wenn das Haupt-Einschaltvorgangs-Nachweissignal /POROH sich auf dem "L"-Pegel befindet und wenn in diesem Zustand die Ver­ sorgungsspannung VDDH zugeführt wird und die Versorgungsspan­ nung VDDL noch nicht zugeführt wird, dann nimmt als Reaktion auf die Versorgungsspannung VDDH das Ausgangssignal des Inver­ tierers IVa den "H"-Pegel an, um den MOS-Transistor NQ3 anzu­ schalten, wodurch der Knoten NDa auf den Erdspannungspegel zu­ rückgesetzt wird. Da die Versorgungsspannung VDDL noch nicht zugeführt wird, sind die Ausgangssignale der NAND-Schaltung NA1 und des Invertierers IVb beide auf dem "L"-Pegel. Da die erhöhte Spannung VPP entsprechend der Versorgungsspannung VDDH erzeugt wird, ist der Spannungspegel der erhöhten Spannung VPP folglich entsprechend der Versorgungsspannung VDDH erhöht. Da der Knoten NDa sich auf dem "L"-Pegel befindet (im rückgesetz­ ten Zustand), ist der MOS-Transistor PQ2 angeschaltet, um den Knoten NDb auf den Pegel der erhöhten Spannung VPP zu ziehen, so daß das Ausgangssignal SigP auf dem "L"-Pegel gehalten wird.

Wenn die Versorgungsspannung VDDL zugeführt wird und das Haupt-Einschaltvorgangs-Nachweissignal /POROH sich auf dem "L"-Pegel befindet, nimmt das Ausgangssignal der NAND- Schaltung NA1 den "H"-Pegel an und das Ausgangssignal des In­ vertierers IVb nimmt als Reaktion darauf den "L"-Pegel an. Da der Knoten NDa durch die MOS-Transistoren NQ1 und NQ3 auf den Erdspannungspegel gezogen wird, behält er den "L"-Pegel des Erdspannungspegels bei.

Wenn beide Versorgungsspannungen VDDH und VDDL stabilisiert sind und das Haupt-Einschaltvorgangs-Nachweissignal /POROH den "H"-Pegel annimmt, nimmt das Ausgangssignal des Invertierers IVa den "L"-Pegel an. Zu diesem Zeitpunkt werden die Ausgangs­ signale der NAND-Schaltung NA1 und des Invertierers IVb ent­ sprechend dem logischen Pegel des Eingangssignals SigL festge­ legt. Wenn das Eingangssignal SigL sich auf dem "L"-Pegel be­ findet, befindet sich das Ausgangssignal der NAND-Schaltung NA1 auf dem "H"-Pegel, so daß das Ausgangssignal SigP den "L"- Pegel beibehält. Wenn auf der anderen Seite sich das Eingangs­ signal SigL auf dem "H"-Pegel befindet, nimmt das Ausgangs­ signal der NAND-Schaltung NA1 den "L"-Pegel an und das Aus­ gangssignal des Invertierers IVb nimmt den "H"-Pegel an, so daß der Knoten NDb durch den MOS-Transistor NQ2 auf den Erd­ spannungspegel entladen wird. Als Reaktion darauf wird das Ausgangssignal SigP auf den Pegel der erhöhten Spannung VPP gezogen.

Wenn die Versorgungsspannung VDDL als erstes angelegt wird, wobei sich das Haupt-Einschaltvorgangs-Nachweissignal /POROH auf dem "L"-Pegel befindet, nimmt als Reaktion darauf der Kno­ ten NDc den "H"-Pegel der Versorgungsspannung VDDL an und der Knoten NDa wird auf dem Erdspannungspegel gehalten. Wenn das Ausgangssignal der NAND-Schaltung NA1 auf dem "H"-Pegel ist, ist das Ausgangssignal des Invertierers IVb auf dem "L"-Pegel. Da die Versorgungsspannung VDDH noch nicht zugeführt wird, ist in diesem Zustand die erhöhte Spannung VPP auf dem "L"-Pegel, wodurch durch den Invertierer IVc kein Durchgangsstrom fließt.

Wenn die Versorgungsspannung VDDH zugeführt wird, wird der Spannungspegel der erhöhten Spannung VPP erhöht. Da zur Zeit des Ansteigens des Spannungspegels der erhöhten Spannung VPP der Knoten NDa auf dem "L"-Pegel festgehalten wird, fließt im Invertierer IVc kein Durchgangsstrom. Wenn das Einschaltvor­ gangs-Nachweissignal /POROH den "H"-Pegel annimmt, wird das Ausgangssignal SigP entsprechend dem Eingangssignal SigL er­ zeugt.

Wenn daher die Versorgungsspannung VDDH zugeführt wird und die Versorgungsspannung VDDL noch nicht zugeführt wird, nimmt das Haupt-Einschaltvorgangs-Nachweissignal /POROH den "L"-Pegel an und als Reaktion darauf wird der Knoten NDa durch den MOS- Transistor NQ3 auf dem "L"-Pegel festgehalten. Wenn ferner die erhöhte Spannung VPP mittels der Versorgungsspannung VDDH er­ zeugt wird, wird der Knoten NDb auf dem Pegel der erhöhten Spannung VPP gehalten. Sogar wenn beide Knoten NDc und NDd sich auf dem "L"-Pegel befinden, werden folglich der Knoten NDa auf den "L"-Pegel gezogen und der Knoten NDb auf den Pegel der erhöhten Spannung VPP gezogen. Dadurch wird verhindert, daß der Knoten NDb auf dem Zwischenspannungspegel gehalten wird, wodurch ein Durchgangsstrom im Invertierer IVc unter­ drückt wird.

Zusätzlich kann die Verwendung der NAND-Schaltung NA1 den Spannungspegel des internen Knotens NDa davon abhalten, anzu­ steigen. Wenn spezieller die Versorgungsspannung VDDL zuge­ führt wird bevor die Versorgungsspannung VDDH zugeführt wird, befindet sich das Haupt-Einschaltvorgangs-Nachweissignal /POROH auf dem "L"-Pegel und deshalb ist es möglich, den Kno­ ten NDc auf den "H"-Pegel zu ziehen, so daß der Knoten NDa auf dem "L"-Pegel gehalten wird. In einem Fall, indem die erhöhte Spannung VPP nicht erzeugt wird und sich auf dem "L"-Pegel be­ findet, wird der Knoten NDa durch den MOS-Transistor NQ1 auf dem "L"-Pegel festgehalten und der Knoten NDb wird schlimm­ stenfalls auf einem Spannungspegel eines Absolutwertes der Schwellspannung des MOS-Transistors PQ2 festgehalten. Sogar wenn die Versorgungsspannung VDDH und die erhöhte Spannung VPP ansteigen, wird in diesem Zustand der Knoten NDa auf dem "L"- Pegel festgehalten (das Einschaltvorgangs-Nachweissignal /POROH befindet sich auf dem "L"-Pegel). Weiterhin kann ver­ hindert werden, daß der Knoten NDb auf den Pegel der erhöhten Spannung VPP gezogen wird, wodurch das Eingangssignal des In­ vertierers IVc ("H"-Pegel während dieses Betriebszeitraums) davon abgehalten wird, den Zwischenspannungspegel anzunehmen, wodurch ein Durchgangsstrom unterdrückt wird.

Das Ausgangssignal SigP wird als Wortleitungs-Treibersignal WL oder als subdekodierendes Signal (Signal zur Auswahl der Sub­ wortleitung), welches einem Sub-Wortleitungstreiber in der hierarchischen Wortleitungsstruktur zugeführt wird, oder als Bitleitungs-Isolations-Befehlssignal BLI verwendet.

Modifikation der Pegelumsetzer-Schaltung

Fig. 7 ist ein Diagramm, das ein Beispiel einer Abwandlung der Pegelumsetzer-Schaltung zeigt. Die in Fig. 7 gezeigte Pe­ gelumsetzer-Schaltung ist zum Beispiel eine Schreib-Treiber- Schaltung, die im in Fig. 1 veranschaulichten Schreib-Treiber WD enthalten ist und ein Eingangssignal WDL der Amplitude VDDL in ein Signal der Amplitude VDDS um (interne Schreib-Daten).

In Fig. 7 beinhaltet die Schreib-Treiber-Schaltung:
eine NAND-Schaltung NA2, die die Versorgungsspannung VDDL als Betriebsspannung erhält und die Schreib-Daten WDL der Amplitu­ de VDDL und das Haupt-Einschaltvorgangs-Nachweissignal /POROH entgegennimmt;
einen Invertierer IVd, der die Versorgungsspannung VDDH als Betriebsspannung erhält und das Haupt-Einschaltvorgangs- Nachweissignal /POROH invertiert;
einen Invertierer IVe, der die Versorgungsspannung VDDL als Betriebsspannung erhält und das Ausgangssignal der NAND- Schaltung NA2 invertiert;
einen N-Kanal-MOS-Transistor NQ4, der auf das Ausgangssignal der NAND-Schaltung NA2 anspricht, um einen Knoten NDs selektiv mit einem Erdknoten zu verbinden;
einen N-Kanal-MOS-Transistor NQ5, der auf das Ausgangssignal des Invertierers IVe anspricht, um selektiv einen Knoten NDt mit dem Erdknoten zu verbinden;
einen N-Kanal-MOS-Transistor NQ6, der auf das Ausgangssignal des Invertierers IVd anspricht, um den Knoten NDs mit dem Erd­ knoten zu verbinden;
einen P-Kanal-MOS-Transistor PQ3, der zwischen einen Feld- Versorgungsspannungsknoten für die Zuführung der Feld- Versorgungsspannung VDDS und den Knoten NDs geschaltet ist und dessen Gate mit dem Knoten NDt verbunden ist;
einen P-Kanal-MOS-Transistor PQ4, der zwischen den Feld- Versorgungsspannungsknoten und den Knoten NDt geschaltet ist und dessen Gate mit dem Knoten NDs verbunden ist;
einen Invertierer IVf, der die Feld-Versorgungsspannung VDDS als Betriebsspannung erhält und ein Signal am Knoten NDt in­ vertiert, um interne Schreib-Daten WDS zu erzeugen; und
einen Invertierer IVg, der die Feld-Versorgungsspannung VDDS als Betriebsspannung erhält und ein Signal des Knotens NDs in­ vertiert, um komplementäre interne Schreib-Daten /WDS zu er­ zeugen.

Die in Fig. 7 veranschaulichte Schreib-Treiber-Schaltung treibt die zwei Zustände der internen Schreib-Daten WDS und /WDS und gelangt nicht in einen Zustand mit hoher Ausgangsim­ pedanz. Mit anderen Worten, die in Fig. 7 veranschaulichte Schreib-Treiber-Schaltung wird auf eine Struktur angewendet, in der eine Lese-Datenleitung und eine Schreib-Datenleitung separat vorhanden sind und keine Schreib-Datenleitung vorgela­ den wird.

In der in Fig. 7 veranschaulichten Schreib-Treiber-Schaltung (Pegelumsetzer-Schaltung) wird ähnlich der Struktur der in Fig. 6 gezeigten Pegelumsetzer-Schaltung das Ausgangssignal der NAND-Schaltung NA2 oder das Ausgangssignal des Invertierers IVd auf den "H"-Pegel gesetzt, um den Knoten NDs auf dem Erd­ spannungspegel festzuhalten, während das Haupt-Einschalt­ vorgangs-Nachweissignal /POROH sich unabhängig von der Reihen­ folge der Zuführung der Versorgungsspannungen VDDL und VDDH auf dem "L"-Pegel befindet. Wenn die Versorgungsspannung VDDH vor dem Anlegen der Versorgungsspannung VDDL angelegt wird, wird die Feld-Versorgungsspannung VDDS entsprechend der DRAM- Versorgungsspannung VDDH erzeugt. Wenn folglich der Knoten NDs auf dem "L"-Pegel initialisiert wird, dann wird der Knoten NDt durch den MOS-Transistor PQ4 auf die Feld-Versorgungsspannung VDDS vorgeladen. Folglich kann verhindert werden, daß die Spannungspegel der Knoten NDs und NDt bis zu einem Zwischen­ spannungspegel zwischen der Versorgungsspannung und der Erd­ spannung ansteigen, wodurch ein Durchgangsstrom in den Inver­ tierern IVf und IVg verhindert wird. Zu diesem Zeitpunkt neh­ men die Schreib-Daten WDS und /WDS entsprechend der Versor­ gungsspannung VDDS den "L"-Pegel bzw. "H"-Pegel an.

Wenn die Versorgungsspannung VDDL vor dem Anlegen der Versor­ gungsspannung VDDH angelegt wird, nimmt das Ausgangssignal der NAND-Schaltung NA2 entsprechend der Versorgungsspannung VDDL den "H"-Pegel an und der Knoten NDs wird durch den MOS- Transistor NQ4 auf den Erdspannungspegel gezogen. Wenn die Versorgungsspannung VDDH noch nicht zugeführt wird, bleibt die Feld-Versorgungsspannung VDDS noch auf dem "L"-Pegel. Folglich erhalten die Invertierer IVf und IVg keine Betriebsspannung und verursachen keinen Durchgangsstrom. Wenn die Versorgungs­ spannung VDDH zugeführt wird und der Spannungspegel der Feld- Versorgungsspannung ansteigt, steigt der Spannungspegel des Knotens NDt an, da der Spannungspegel der Feld- Versorgungsspannung VDDS ansteigt, da der Knoten NDs auf dem Erdspannungspegel festgehalten wird. Der Spannungspegel des Knotens NDt ist deshalb bezogen auf den Invertierer IVf die ganze Zeit auf einem logisch hohen Pegel, so daß bei Zuführung der Versorgungsspannung VDDH kein Durchgangsstrom in den In­ vertierern IVf und IVg erzeugt wird.

Wenn das Einschaltvorgangs-Nachweissignal /POROH in den inak­ tiven Zustand des "H"-Pegels gelangt, nimmt das Ausgangssignal des Invertierers IVe den "L"-Pegel an und die NAND-Schaltung NA2 erzeugt entsprechend des Spannungspegels der internen Schreib-Daten WDL ein Ausgangssignal. Die Spannungspegel der internen Schreib-Daten WDS und /WDS werden folglich ebenso entsprechend der internen Schreib-Daten WDL bestimmt.

Fig. 8 ist ein Diagramm, das in schematischer Weise eine Struktur eines Hauptabschnitts einer Halbleiterspeicher- Vorrichtung entsprechend der ersten Ausführungsform der vor­ liegenden Erfindung zeigt. Entsprechend jeder Zeile von Spei­ cherzellen MC ist eine Sub-Wortleitung SWL angeordnet und ent­ sprechend jeder Spalte von Zellen MC sind Bitleitungen BL und /BL angeordnet. Fig. 8 zeigt repräsentativ eine Sub- Wortleitung SWL und ein Bitleitungspaar BL und /BL. Die Spei­ cherzelle MC ist übereinstimmend mit einer Kreuzung zwischen der Sub-Wortleitung SWL und der Bitleitung BL angeordnet. Die Bitleitungen BL und /BL sind über ein Bitleitungs-Isolations- Schaltglied BIG mit einer Leseverstärker-Schaltung S/A verbun­ den. Die Leseverstärker-Schaltung S/A ist über ein Spalten- Auswahl-Gate CSG mit einem internen Schreib-Daten-Leitungspaar IWDL verbunden. Ein dem Spalten-Auswahl-Gate CSG zugeführtes Spalten-Auswahl-Signal CSL ist mit einer Amplitude der Versor­ gungsspannung VDDL gezeigt. Das Spalten-Auswahl-Signal CSL kann jedoch eine Amplitude der Feld-Versorgungsspannung VDDH aufweisen. Wenn das Spalten-Auswahl-Signal CSL eine Amplitude der Feld-Versorgungsspannung VDDH aufweist, ist in einem Ab­ schnitt die Pegelumsetzer-Schaltung zur Erzeugung des Spalten- Auswahl-Signals CSL vorhanden.

Mit der internen Schreib-Datenleitung IWDL ist eine Schreib- Treiber-Schaltung WDR verbunden. Die Schreib-Treiber-Schaltung WDR weist die in Fig. 7 gezeigte Struktur auf, erhält die Feld-Versorgungsspannung VDDS als Betriebsspannung und erzeugt aus den Schreib-Daten WDL komplementär die internen Schreib- Daten WDS und /WDS.

Der Sub-Wortleitung SWL wird eine Sub- Wortleitungstreiberschaltung SWD zur Verfügung gestellt. Als Antwort auf ein Haupt-Wortleitungs-Treibersignal ZMWL auf ei­ ner Haupt-Wortleitung MWL und ein Sub-Dekodiersignal SD auf einer Sub-Dekodiersignalübertragungsleitung SDL steuert die Sub-Wortleitungs-Treiberschaltung SWD die Sub-Wortleitung SWL in einen ausgewählten Zustand (erhöhter Spannungspegel VPP). Obwohl ebenfalls ein komplementäres Sub-Dekodiersignal /SD verwendet wird, ist es in der Figur nicht veranschaulicht.

Die Hauptwortleitung MWL ist gemeinsam für eine Vielzahl von Sub-Wortleitungen SWL, die in derselben Zeile angeordnet sind oder eine vorbestimmte Anzahl von Zeilen vorgesehen. Die Hauptwortleitung MWL wird durch eine Haupt-Wortleitungs- Treiberschaltung 20 getrieben. Die Haupt-Wortleitungs- Treiberschaltung 20 ist in dem Zeilen-Dekodierer RD enthalten und erhält eine hohe Spannung VPP als Betriebsspannung, um als Antwort auf ein Wortleitungs-Auswahlsignal MXT (Amplitude auf dem VDDL-Pegel) von der Zeilendekodiererschaltung das Haupt- Wortleitungs-Treibersignal ZMWL der Amplitude VPP zu erzeugen. Die Haupt-Wortleitungs-Treiberschaltung 20 enthält, wie in Fig. 6 veranschaulicht, die vorhergehend beschriebene Struktur. Als Antwort auf ein Signal der Amplitude VPP von der in Fig. 6 gezeigten Schaltung, kann die Haupt-Wortleitungs- Treiberschaltung 20 ihre entsprechende Haupt-Wortleitung MWL treiben. In diesem Fall ist die Struktur der Fig. 6 zwischen der Zeilendekodiererschaltung und einer zugehörigen Haupt- Wortleitungs-Treiberschaltung angeordnet.

Die Subdekodiersignalübertragungsleitung SDL ist mit einem Sub-Dekodierer 21 verbunden. Der Sub-Dekodierer 21 führt eine Vordekodierung eines Vordekodier-Signals XD durch, um ein Sub­ dekodier-Signal SD mit einer Amplitude des hohen Spannungspe­ gels VPP zu erzeugen. Das Subdekodier-Signal weist die Ampli­ tude VPP auf und wird mittels der Subwortleitungstreiberschal­ tung SWD auf eine ausgewählte Subwortleitung übertragen.

Für die Bitleitungen WL und /WL ist eine Bitleitungs-Vorlade- /Bitleitungs-Abgleich-Schaltung BPE zum Vorladen der Bitlei­ tungen BL und /BL auf einen Spannungspegel der Zwischenspan­ nung (= VDDS/2) im Standby-Zustand vorgesehen. Bei der Bitlei­ tungs-Vorlade-/Bitleitungs-Abgleich-Schaltung BPE wird der Vorlade-/Abgleich-Vorgang durch ein Bitleitungs-Abgleich- Kennzeichnungssignal BLEQ von einer Bitleitungs-Vorlade- /Bitleitungs-Abgleich-Steuerschaltung 22 gesteuert. Die Bit­ leitungs-Vorlade-/Bitleitungs-Abgleich-Steuerschaltung 22 nimmt die DRAM-Versorgungsspannung VDDH entgegen. Als Antwort auf ein Spaltenauswahl-Betriebsaktivierungssignal RACT (Ampli­ tude auf dem VDDL-Pegel) einer internen spaltenbezogenen Steu­ erschaltung erzeugt die Steuerschaltung 22 das Bitleitungs- Abgleich-Kennzeichnungssignal BLEQ der Amplitude VDDH.

Die Übertragung/Nicht-Übertragung des Bitleitungs-Isolations- Schaltglieds BIG wird durch ein Bitleitungs-Isolations- Befehlssignal BLI einer Bitleitungs-Isolations-Steuerschaltung 23 gesteuert. Als Antwort auf das Spaltenauswahl- Betriebsaktivierungs-Signal RACT (Amplitude VDDL) erzeugt die Bitleitungs-Isolations-Steuerschaltung 23 das Bitleitungs- Isolations-Befehlssignal BLI der Amplitude des VPP-Pegels.

Als Antwort auf die Leseverstärker-Aktivierungssignale SOP und SON einer Leseverstärker-Steuerschaltung 24 führt die mit ei­ ner nicht gezeigten Lese-Versorgungsspannungs-Leitung und ei­ ner nicht gezeigten Lese-Erdleitung verbundene Leseverstärker­ schaltung S/A eine Leseoperation durch. Als Antwort auf ein Leseverstärker-Freigabesignal SAE (Amplitude VDDL) erzeugt die Leseverstärker-Steuerschaltung 24 die Leseverstärker- Aktivierungssignale SOP und SON der Amplitude VDDS.

Die Bitleitungs-Vorlade/Bitleitungs-Abgleich-Steuerschaltung 22, die Bitleitungsisolations-Steuerschaltung 23, die Lesever­ stärker-Steuerschaltung 24, die Haupt-Wortleitungs- Treiberschaltung 20 und der Subdekodierer 21 weisen die glei­ chen Strukturen wie die in Fig. 6 veranschaulichte Pegelum­ setzer-Schaltung auf und jede der Schaltungen nimmt entspre­ chend der Amplitude ihres Ausgangssignals die hohe Spannung VPP oder die DRAM-Versorgungsspannung VDDH oder die Feld- Versorgungsspannung VDDS entgegen. Der Haupt-Wortleitungs- Treiberschaltung 20, dem Subdekoderier 21, der Bitleitungs- Vorlade-/Bitleitungs-Abgleich-Steuerschaltung 22, der Bitlei­ tungsisolations-Steuerschaltung 23 und der Leseverstärker- Steuerschaltung 24 wird das Haupt-Einschaltvorgangs- Nachweissignal /POROH zugeführt. Auch der Schreib-Treiber- Schaltung WDR wird das Haupt-Einschaltvorgangs-Nachweissignal /POROH zugeführt.

Die Leseverstärker-Schaltung S/A wird von angrenzenden Paaren von Bitleitungen gemeinsam benutzt, so daß eine Leseverstär­ ker-Struktur mit gemeinsamer Benutzung gebildet wird. In die­ sem Fall wird das Speicherfeld in Blöcke eingeteilt und jeder in Fig. 8 veranschaulichten Steuersignalerzeugungseinheit wird ein Block-Auswahlsignal zugeführt. Das Block- Auswahlsignal weist eine Amplitude des VDDL-Pegels auf und je­ des Steuersignal oder ein kombiniertes Signal aus einem Deko­ diersignal und einem Block-Auswahlsignal wird jeder der Schal­ tungen 20 bis 24 zugeführt.

Die Haupt-Wortleitung MWL ist pro vorbestimmter Anzahl von Speicherzellenreihen im Speicherzellenfeld vorgesehen und die Haupt-Wortleitungs-Treiberschaltung 20 wird entsprechend vor­ gesehen. Es ist deshalb möglich, den Stromverbrauch zur Zeit des Anlegens der Betriebsspannung dadurch zu verringern, daß ein Durchgangsstrom in einem Puffer in der Ausgangsstufe zur Zeit des Anlegens der Betriebsspannung unterdrückt wird.

In einem DRAM, das zusammen mit einer Logik auf dem gleichen Halbleiterchip integriert ist, erstreckt sich das Spalten- Auswahlsignal CSL entlang einer Zeilenrichtung, während sich das Schreibdaten-Leitungspaar IWDL entlang einer Spaltenrich­ tung über das gesamte Speicherfeld erstreckt. In diesem Fall sind zum Beispiel 128-Bit Schreibdaten-Leitungspaare IWDL an­ geordnet. Durch Verringerung des Stromverbrauchs der Schreib- Treiberschaltung WDR zur Zeit des Anlegens der Betriebsspan­ nung ist es deshalb möglich, den Stromverbrauch des gesamten Schreib-Treibers zur Zeit des Anlegens der Betriebsspannungen zu verringern.

Obwohl keine spezielle Struktur der Bitleitungs-Vorlade- /Bitleitungs-Abgleich-Steuerschaltung 22 gezeigt ist, wird un­ ter Verwendung der DRAM-Versorgungsspannung VDDH anstelle der hohen Spannung VPP in der Struktur der in Fig. 6 veranschau­ lichten Pegelumsetzer-Schaltung eine Pegelumsetzer-Schaltung verwirklicht, die die Bitleitungs-Vorlade-/Bitleitungs- Abgleich-Steuerschaltung 22 bildet.

Wie im vorhergehenden beschrieben, wird gemäß der ersten Aus­ führungsform der vorliegenden Erfindung mit einer in einer Struktur mit mehreren Betriebsspannungen für jede Spannungs­ quelle vorgesehenen Einschaltvorgangs-Erfassungsschaltung ein einer Pegelumsetzer-Schaltung zugeführtes Einschaltvorgangs- Nachweissignal aktiviert. Dadurch wird ein interner Knoten zu­ rückgesetzt, während mindestens ein Einschaltvorgangs- Nachweissignal im aktiven Zustand ist, so daß ein Durchgangs­ strom in der Pegelumsetzer-Schaltung unabhängig von der Rei­ henfolge des Anlegens der Betriebsspannungen verhindert werden kann, wodurch der Stromverbrauch zur Zeit des Anlegens der Be­ triebsspannungen verringert wird.

Zweite Ausführungsform

Fig. 9 ist ein Diagramm, das in schematischer Weise eine Struktur eines Hauptabschnitts einer integrierten Halbleiter- Schaltkreis-Vorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt. In Fig. 9 ist eine Schaltung zur Umwandlung eines Signals SigL einer Amplitude VDDL in ein Signal SigP einer Amplitude eines hohen Spannungspegels VPP gezeigt. Fig. 9 zeigt repräsentativ eine interne Treiber­ schaltung 26a zur Umwandlung eines Signals Sig1L in ein Signal Sig1P der Amplitude VPP und eine interne Treiberschaltung 26b zur Umwandlung eines Signals Sig2L der Amplitude VDDL in ein Signal Sig2P der Amplitude VPP. Diese internen Treiberschal­ tungen 26a und 26b entsprechen der Haupt-Wortleitungs- Treiberschaltung 20, dem Subdekodierer 21 und der Bitlei­ tungsisolations-Steuerschaltung 23, wobei in der in Fig. 8 gezeigten Struktur die hohe Spannung VPP als Betriebsspannung verwendet wird.

Jede der internen Treiberschaltungen 26a und 26b beinhaltet eine Pegelumsetzer-Schaltung 27 zur Umsetzung des Eingangs­ signals SigL (Sig1L, Sig2L) in ein Signal des hohen Span­ nungspegels VPP und eine Pufferschaltung 28 zur Pufferung des Ausgangssignals der Pegelumsetzer-Schaltung 27, um ein Signal SigP (Sig1P, Sig2P) der Amplitude des VPP-Pegels zu erzeugen. Die Pufferschaltung 28 beinhaltet eine NAND-Schaltung 28a und einen Invertierer, der das Ausgangssignal der NAND-Schaltung 28a entgegennimmt, um das Signal SigP zu erzeugen.

Eine umsetzende Spannungszuführungs-Erfassungsschaltung 25 ist gemeinschaftlich für die Treiberschaltungen 26a, 26b . . . vor­ gesehen. Die umsetzende Spannungszuführungs- Erfassungsschaltung 25 setzt das Haupt-Einschaltvorgangs- Nachweissignal /POROH der in Fig. 1 gezeigten Haupt­ einschaltvorgangs-Erfassungsschaltung 12 in ein umgesetztes Spannungszuführungs-Nachweissignal /POROP der Amplitude des VPP-Pegels um. Das umgesetzte Spannungszuführungs- Nachweissignal /POROP wird der NAND-Schaltung 28a der ersten Stufe der Pufferschaltung 28 in jeder der internen Treiber- Schaltungen 26a, 26b, . . . zugeführt.

Die umsetzende Spannungszuführungs-Erfassungsschaltung 25 be­ inhaltet:
einen N-Kanal-MOS-Transistor NQ7, der zwischen einen Knoten NDe und einen Erdknoten geschaltet ist und dessen Gate das in­ vertierte Haupt-Einschaltvorgangs-Nachweissignal POROH entge­ gennimmt;
einen Invertierer IVh, der das invertierte Haupt- Einschaltvorgangs-Nachweissignal POROH entgegennimmt;
einen N-Kanal-MOS-Transistor NQ8, der auf das Ausgangssignal des Invertierers IVh anspricht, um einen Knoten NDf mit dem Erdknoten zu verbinden;
einen P-Kanal-MOS-Transistor PQ5, der zwischen einen Knoten mit einer erhöhten Versorgungsspannung und den Knoten NDe ge­ schaltet ist und dessen Gate mit dem Knoten NDf verbunden ist;
einen P-Kanal-MOS-Transistor PQ6, der zwischen den Knoten mit der erhöhten Versorgungsspannung und den Knoten NDf geschaltet ist und dessen Gate mit dem Knoten NDe verbunden ist; und
einen Invertierer IVi zur Invertierung des Ausgangssignals des Knotens NDf, um das umgesetzte Spannungszuführungs- Nachweissignal /POROP zu erzeugen. Der Invertierer IVh erhält die DRAM-Versorgungsspannung VDDH als Betriebsspannung, wäh­ rend der Invertierer IVi die erhöhte Spannung VPP als Be­ triebsspannung erhält.

In den internen Treiberschaltungen 26a und 26b haben die Pegel­ umsetzer-Schaltungen 27 alle die gleiche Struktur. In Fig. 9 werden Bezugszeichen lediglich an die Komponenten der Pegelum­ setzer-Schaltung 27, die in der internen Treiberschaltung 26a enthalten ist, vergeben. Die Pegelumsetzer-Schaltung 27 bein­ haltet:
einen N-Kanal-MOS-Transistor 27a, der auf das Eingangssignal Sig1L anspricht, um einen Knoten NDg mit einem Erdknoten zu verbinden;
einen Invertierer 27c, der das Eingangssignal SigL erhält; und
einen N-Kanal-MOS-Transistor 27b, der auf das Ausgangssignal des Invertierers 27c anspricht, um einen Knoten NDh mit dem Erdknoten zu verbinden. Vom Knoten NDg wird ein Signal zur Pufferschaltung 28 geführt. Der Invertierer 27c erhält die lo­ gische Versorgungsspannung VDDL als Betriebsspannung.

Die Pegelumsetzer-Schaltung 27 enthält weiterhin einen P- Kanal-MOS-Transistor 12o, der zwischen einen Knoten mit einer erhöhten Versorgungsspannung und den Knoten NDg geschaltet ist und dessen Gate mit dem Knoten NDh verbunden ist sowie einen P-Kanal-MOS-Transistor 12p, der zwischen den Knoten mit der erhöhten Versorgungsspannung und den Knoten NDh geschaltet ist und dessen Gate mit dem Knoten NDg verbunden ist. In der Pege­ lumsetzer-Schaltung 27 ist keine NAND-Schaltung zur Initiali­ sierung (Rücksetzung) eines Spannungspegels der internen Kno­ ten NDg und NDh zur Zeit des Anlegens der Betriebsspannungen bzw. des Einschaltens vorgesehen. Im folgenden wird unter Be­ zugnahme auf das in Fig. 10 veranschaulichte Signalformdia­ gramm der Betrieb der in Fig. 9 gezeigten Struktur beschrie­ ben.

Zum Zeitpunkt T10 wird die DRAM-Versorgungsspannung VDDH zuge­ führt, so daß ihr Spannungspegel ansteigt. Als Antwort auf die Zuführung der DRAM-Versorgungsspannung VDDH steigt der Span­ nungspegel der erhöhten Spannung VPP an. Wenn die Versorgungs­ spannung VDDH einen bestimmten Spannungspegel überschreitet, steigt die erhöhte Spannung VPP mit einer erhöhten Geschwin­ digkeit (da die Spannungserhöhungsschaltung den Ladungspump- Vorgang vollständig durchführt).

Sogar wenn die Versorgungsspannung VDDH und die erhöhte Span­ nung VPP stabilisiert sind, behält das Haupt- Einschaltvorgangs-Nachweissignal /POROH den "L"-Pegel oder den aktiven Zustand bei, da die Logik-Versorgungsspannung VDDL noch nicht zugeführt wird. Folglich ist in der umsetzenden Spannungszuführungs-Erfassungsschaltung 25 der MOS-Transistor NQ7 im angeschalteten Zustand, der Knoten NDf wird auf den er­ höhten Spannungspegel VPP gezogen und das vom Invertierer IVi ausgegebene umgesetzte Spannungszuführungs-Nachweissignal /POROP behält den "L"-Pegel bei.

Zum Zeitpunkt T11 wird die logische Versorgungsspannung VDDL angelegt, so daß ihr Spannungspegel ansteigt. Wenn zum Zeit­ punkt T12 die logische Versorgungsspannung VDDL stabilisiert ist, nimmt das Haupt-Einschaltvorgangs-Nachweissignal /POROH den "H"-Pegel an und das umgesetzte Spannungszuführungs- Nachweissignal /POROP nimmt entsprechend ebenfalls den "H"- Pegel (erhöhter Spannungspegel VPP) an.

Da sich das umgesetzte Spannungszuführungs-Nachweissignal /POROP auf dem "L"-Pegel befindet, nehmen vor dem Zeitpunkt T12 in den internen Treiberschaltungen 26a, 26b . . . die Signa­ le SigP der Pufferschaltungen 28 alle den "L"-Pegel an. Vor dem Zeitpunkt T11 kann der Fall auftreten, daß in der Pegelum­ setzer-Schaltung 27 von jeder der internen Treiberschaltungen 26a und 26b das Eingangssignal SigL (Sig1L, Sig2L) sich auf dem "L"-Pegel befindet und das Ausgangssignal des Invertierers 27c sich ebenfalls auf dem "L"-Pegel befindet, so daß die Spannungspegel der Knoten NDg und NDh bis zum Zwischenspan­ nungspegel angestiegen sind. Sogar wenn der Knoten NDg der Pe­ gelumsetzer-Schaltung 27 den Zwischenspannungspegel annimmt, kann jedoch in der Pufferschaltung 28, aufgrund des umgesetz­ ten Spannungszuführungs-Nachweissignals /POROP, das Ausgangs­ signal der NAND-Schaltung 28a in der ersten Stufe den "H"- Pegel annehmen und verhindert werden, daß der Durchgangsstrom fließt. In der Pegelumsetzer-Schaltung 27 sind die MOS- Transistoren 27a und 27b im ausgeschalteten Zustand und es fließt kein Durchgangsstrom in ihnen. Folglich kann der Strom­ verbrauch zur Zeit des Anlegens der Betriebsspannungen verrin­ gert werden.

Wenn die DRAM-Versorgungsspannung VDDH nach der Logik- Versorgungsspannung VDDL zugeführt wird, wird in den internen Treiberschaltungen 26a, 26b . . . der Spannungspegel des Ein­ gangssignals SigL (Sig1L, Sig2L) der Pegelumsetzer-Schaltung 27 entsprechend des Einschaltvorgangs-Nachweissignals /PORL für die Logik-Versorgungsspannung VDDL initialisiert und einer der MOS-Transistoren 27a und 27b ist angeschaltet und der an­ dere ist ausgeschaltet. In diesem Fall wird jedoch die DRAM- Versorgungsspannung VDDH noch nicht zugeführt und die erhöhte Spannung VPP behält den "L"-Pegel bei. Deshalb fließt in die­ sem Zustand ein Durchgangsstrom durch die Pufferschaltung 28. Wenn die DRAM-Versorgungsspannung VDDH zugeführt wird, um den Spannungspegel der erhöhten Spannung VPP zu erhöhen, wird in jeder der internen Treiberschaltungen 26a, 26b . . . in der Pe­ gelumsetzer-Schaltung 27 einer der Knoten NDg und NDh auf den "L"-Pegel gezogen und der andere auf den erhöhten Spannungspe­ gel VPP gezogen. Sogar in diesem Übergangszustand behält das umgesetzte Spannungszuführungs-Nachweissignal /POROP den "L"- Pegel bei, so daß durch die Pufferschaltung 28 kein Durch­ gangsstrom fließt. Auch in der Pegelumsetzer-Schaltung 27 ist der Spannungspegel eines der Knoten NDg und NDh entsprechend des Spannungspegels der erhöhten Spannung VPP erhöht. Folglich gibt es auch in der Pegelumsetzer-Schaltung 27 keinen Pfad, über den der Durchgangsstrom fließt, wodurch der Stromver­ brauch zur Zeit des Anlegens der Betriebsspannungen verringert wird.

In der in Fig. 9 gezeigten Struktur erfordert in jeder der internen Treiberschaltungen 26a, 26b . . . die Pegelschieber­ schaltung 27 weder eine NAND-Schaltung noch eine Invertierer­ schaltung zum Rücksetzen (zur Initialisierung) des Span­ nungspegels der internen Knoten NDg und NDh. Ebensowenig sind ein Invertierer und ein MOS-Transistor zum Rücksetzen des Kno­ tens NDg erforderlich, wenn die DRAM-Versorgungsspannung VDDH zugeführt wird, was die Verringerung einer durch die Pegelum­ setzer-Schaltung in Anspruch genommenen Fläche ermöglicht.

Abwandlung 1

Fig. 11 ist ein Diagramm, das eine Struktur einer Abwandlung 1 der zweiten Ausführungsform gemäß der vorliegenden Erfindung zeigt. In Fig. 11 setzen die internen Treiberschaltungen 32a und 32b ein Eingangssignal SigL (Sig1L, Sig2L), dessen Ampli­ tude sich auf dem logischen Versorgungsspannungspegel VDDL be­ findet, in ein Signal SigS (Sig1S, Sig2S), dessen Amplitude sich auf dem Feld-Versorgungsspannungspegel VDDS befindet, um. Jede dieser internen Treiberschaltungen 32a und 32b beinhaltet eine Pegelumsetzer-Schaltung 33 zur Umsetzung des Eingangs­ signals SigL (Sig1L, Sig2L) mit der Amplitude des Versorgungs­ spannungspegels VDDL in ein Signal mit der Amplitude der Feld- Versorgungsspannung VDDS und eine Pufferschaltung 34 zur Puf­ ferung des Ausgangssignals der Pegelumsetzer-Schaltung 33, um das Ausgangssignal SigS (Sig1S, Sig2S) zu erzeugen.

Für die internen Treiberschaltungen 32a, 32b, . . . ist gemein­ schaftlich eine umsetzende Spannungszuführungs- Erfassungsschaltung 30 zur Umsetzung des Pegels eines Haupt- Einschaltvorgangs-Nachweissignals /POROH der Amplitude VDDH vorgesehen, um ein umgesetztes Spannungszuführungs- Nachweissignal /POROS der Amplitude VDDs zu erzeugen. Das um­ gesetzte Spannungszuführungs-Nachweissignal /POROS wird in je­ der der internen Treiberschaltungen 32a, 32b . . . einer NAND- Schaltung 34a in der ersten Stufe der Pufferschaltung 34 zuge­ führt. Die umsetzende Spannungszuführungs-Erfassungsschaltung 30 beinhaltet zweistufig kaskadierte Invertierer 30a und 30b, von denen jeder die Feld-Versorgungsspannung VDDS als Be­ triebsspannung erhält. Da der Spannungspegel der Feld- Versorgungsspannung VDDS niedriger ist als jener der DRAM- Versorgungsspannung VDDH, können die Invertierer 30a und 30b, die die Feld-Versorgungsspannung VDDS als Betriebsspannung er­ halten, den Pegel des Haupt-Einschaltvorgangs-Nachweissignals /POROH der Amplitude VDDH umsetzen, um das umgesetzte Span­ nungszuführungs-Nachweissignal /POROS zu erzeugen.

Ferner wird in der in Fig. 11 veranschaulichten Struktur die Feld-Versorgungsspannung VDDS durch Herabsetzen der DRAM- Versorgungsspannung VDDH erzeugt. Sogar wenn die Logik- Versorgungsspannung VDDL nach der DRAM-Versorgungsspannung VDDH zugeführt wird, während das umgesetzte Spannungszufüh­ rungs-Nachweissignal /POROS sich auf dem "L"-Pegel befindet, gibt deshalb die NAND-Schaltung 34a in der Pufferschaltung 34 ein "H"-Pegel-Signal aus. Dabei wird sogar dann kein Durch­ gangsstrom verursacht, wenn eine Spannung des internen Knotens der entsprechenden Pegelumsetzer-Schaltung 33 auf einen Zwi­ schenspannungspegel ansteigt.

Wenn das Haupt-Einschaltvorgangs-Nachweissignal /POROH den "H"-Pegel annimmt, nimmt das umgesetzte Spannungszuführungs- Nachweissignal /POROS den "H"-Pegel an, so daß jede der inter­ nen Treiberschaltungen 32a, 32b . . . das Ausgangssignal SigS (Sig1S, Sig2S) entsprechend des Eingangssignals SigL (Sig1L, Sig2L) erzeugt.

Wie in Fig. 11 veranschaulicht, ermöglicht, auch in der Schaltung zur Umsetzung eines Signals der Amplitude VDDL in ein Signal der Amplitude VDDS, die Verwendung des umgesetzten Spannungszuführungs-Nachweissignals /POROS der Amplitude VDDS eine Verringerung des Stromverbrauchs zur Zeit des Anlegens der Betriebsspannungen unabhängig von der Reihenfolge, in der die Versorgungsspannungen zugeführt werden. Ebenso wird die Verringerung einer von der Pegelumsetzer-Schaltung 33 der in­ ternen Treiberschaltung 32 (32a, 32b) in Anspruch genommenen Fläche ermöglicht.

Abwandlung 2

Fig. 12 ist ein Diagramm, das in schematischer Weise eine Struktur einer Abwandlung 2 der zweiten Ausführungsform gemäß der vorliegenden Erfindung zeigt.

In Fig. 12 setzt jede der internen Treiberschaltungen 36a, 36b . . . ein Eingangssignal SigL (Sig1L, Sig2L) mit einer Am­ plitude der Logik-Versorgungsspannung VDDL in ein Signal SigH (Sig1H, Sig2H) mit einer Amplitude der DRAM- Versorgungsspannung VDDH um. Jede dieser internen Treiber­ schaltungen 36a, 36b . . . beinhaltet eine Pegelumsetzer- Schaltung 38 zur Umsetzung des Eingangssignals SigL der Ampli­ tude VDDL in ein Signal der Amplitude VDDH und eine Puffer­ schaltung 39 zur Erzeugung des Ausgangssignals SigH der Ampli­ tude VDDH entsprechend des Ausgangssignals der Pegelumsetzer- Schaltung 38 und des Haupt-Einschaltvorgangs-Nachweissignals /POROH. Die Pufferschaltung 39 beinhaltet eine NAND-Schaltung am Eingang als erste Stufe und einen Invertierer, der das Aus­ gangssignal der NAND-Schaltung entgegennimmt. Der NAND- Schaltung als erster Stufe der Pufferschaltung 39 wird das Haupt-Einschaltvorgangs-Nachweissignal /POROH zugeführt.

Das Haupt-Einschaltvorgangs-Nachweissignal /POROH weist die Amplitude VDDH auf. Deshalb ermöglicht auch in einer derarti­ gen Schaltung zur Umsetzung eines Signals der Amplitude VDDL in ein Signal der Amplitude VDDH die Zuführung eines Haupt- Einschaltvorgangs-Nachweissignals /POROH der Amplitude VDDH als Eingangssignal an die Pufferschaltung eine Verringerung des Stromverbrauchs zur Zeit des Anlegens der Betriebsspannun­ gen unabhängig von der Reihenfolge, in der die Betriebsspannun­ gen angelegt werden, da der Durchgangsstrom durch die Puffer­ schaltung unterdrückt wird.

Die in den Fig. 9, 11 und 12 gezeigten Strukturen können gemeinsam verwendet werden. Wie in Fig. 13 gezeigt, werden spezieller durch die Pegelumsetzer-Schaltungen 25 bzw. 30 aus dem Haupt-Einschaltvorgangs-Nachweissignal /POROH der Amplitu­ de VDDH von der Haupt-Einschaltvorgangs-Erfassungsschaltung 12 das umgesetzte Spannungszuführungs-Nachweissignal /POROP der Amplitude VPP und das umgesetzte Spannungszuführungs- Nachweissignal /POROS der Amplitude VDDS erzeugt.

Wie in Fig. 12 veranschaulicht, wird das Haupt- Einschaltvorgangs-Nachweissignal /POROH der in der internen Treiberschaltung (VDDL/VDDH-Umsetzungs-Einheit) 36 enthaltenen Pufferschaltung 39 zugeführt, um ein Signal der Amplitude VDDL in ein Signal der Amplitude VDDH umzusetzen. Wie in Fig. 9 veranschaulicht, wird das umgesetzte Spannungszuführungs- Nachweissignal /POROP von der Pegelumsetzer-Schaltung 25 der in der VDDL/VPP-Umsetzungs-Einheit (interne Treiberschaltung) 26 enthaltenen Pufferschaltung 28 zugeführt, um ein Signal der Amplitude VDDL in ein Signal der Amplitude VPP umzusetzen. Wie in Fig. 11 veranschaulicht, wird das umgesetzte Spannungszu­ führungs-Nachweissignal /POROS von der Pegelumsetzer-Schaltung 30 der Pufferschaltung 34 der VDDL/VDDS-Umsetzungs-Einheit (interne Treiberschaltung) 32 zugeführt, um ein Signal der Am­ plitude VDDL in ein Signal der Amplitude VDDS umzusetzen.

Unabhängig von der Reihenfolge der Zuführung der Versorgungs­ spannungen VDDH und VDDL, können Durchgangsströme in den Pege­ lumsetzer-Schaltungen zur Umsetzung eines Signals der Amplitu­ de VDDL in ein Signal mit der Amplitude der DRAM- Versorgungsspannung VDDH und in ein Signal mit einer Amplitude einer internen Spannung, die aus der DRAM-Versorgungsspannung VDDH erzeugt wird, zuverlässig verhindert werden.

Wie im Vorhergehenden beschrieben, wird gemäß der zweiten Aus­ führungsform der vorliegenden Erfindung ein Einschaltvorgangs- Nachweissignal, das die gleiche Amplitude aufweist, wie ein Signal, dessen Pegel in einer Pegelumsetzerschaltung umgesetzt wurde, einer puffernden Schaltung als Eingangssignal zuge­ führt. Aus diesem Grunde kann ein Durchgangsstrom zur Zeit des Anlegens der Betriebsspannungen unabhängig von der Reihenfolge des Anlegens der Betriebsspannungen zuverlässig unterdrückt werden, wodurch folglich der Stromverbrauch verringert wird. Zusätzlich erfordert die Pegelumsetzer-Schaltung keine der Komponenten zum Rücksetzen (zum Initialisieren) eines Span­ nungspegels eines internen Knotens zur Zeit des Anlegens der Betriebsspannungen, was zu einer Verringerung eines Flächen­ nachteils durch eine derartige Komponente führt.

Dritte Ausführungsform

Fig. 14 ist ein Diagramm, das in schematischer Weise eine Struktur einer Einschaltvorgangs-Nachweissignal- Erzeugungseinheit gemäß der dritten Ausführungsform der vor­ liegenden Erfindung zeigt. In Fig. 14 beinhaltet die Ein­ schaltvorgangs-Nachweissignal-Erzeugungseinheit:
eine Einschaltvorgangs-Erfassungsschaltung 40 zur Erfassung des Anlegens der Logik-Versorgungsspannung VDDL, um ein Logik- Einschaltvorgangs-Nachweissignal /PORL zu erzeugen;
eine Spannungserhöhungsschaltung 42 zur Erzeugung der erhöhten Spannung VPP aus der DRAM-Versorgungsspannung VDDH;
eine Hochspannungszuführungs-Erfassungsschaltung 44 zur Erzeu­ gung eines Hochspannungszuführungs-Nachweissignals /PORP ent­ sprechend dem Spannungspegel der erhöhten Spannung VPP von der Spannungserhöhungsschaltung 42; und
eine Haupt-Einschaltvorgangs-Erfassungsschaltung 46 zur Erzeu­ gung eines Haupt-Einschaltvorgangs-Nachweissignals /POROP, welches inaktiv gemacht wird, wenn sowohl das Logik- Einschaltvorgangs-Nachweissignal /PORL als auch das Hochspan­ nungszuführungs-Nachweissignal /PORP deaktiviert werden.

Das Haupt-Enschaltvorgangs-Nachweissignal /POROP von der Haupt-Einschaltvorgangs-Erfassungsschaltung 46 hat die Ampli­ tude VPP. In der Struktur der Haupt-Einschaltvorgangs- Erfassungsschaltung 46 wird die erhöhte Spannung VPP anstelle der DRAM-Versorgungsspannung VDDH die in der, in Fig. 3 ge­ zeigten, vorhergehend beschriebenen Haupt-Einschaltvorgangs- Erfassungsschaltung 12 verwendet wurde, verwendet. Zusätzlich wird das Einschaltvorgangs-Nachweissignal /PORP anstelle des Nachweissignals /PORH verwendet. Entsprechend einer derartigen Konfiguration kann anstelle des Haupt-Einschaltvorgangs- Nachweissignals /POROH der Amplitude VDDH das Haupt- Einschaltvorgangs-Nachweissignal /POROP mit der Amplitude des erhöhten Spannungspegels VPP erzeugt werden.

Die Einschaltvorgangs-Nachweissignal-Erzeugungseinheit enthält weiterhin:
eine Pegelumsetzer-Schaltung 50 zur Umsetzung des Haupt- Einschaltvorgangs-Nachweissignals /POROP in ein umgesetztes Spannungszuführungs-Nachweissignal /POROS mit einer Amplitude des Feld-Versorgungsspannungspegels VDDS; und
eine Pegelumsetzer-Schaltung 52 zur Umsetzung des Haupt- Einschaltvorgangs-Nachweissignals /POROP in ein Signal /PORH mit einer Amplitude der DRAM-Versorgungsspannung VDDH. Das Haupt-Einschaltvorgangs-Nachweissignal /POROP wird der Puffer­ schaltung 28 der VDDL/VPP-Umsetzungs-Schaltung 26 zugeführt, um ein Signal der Amplitude VDDL in ein Signal der Amplitude VPP umzusetzen (siehe Fig. 9).

Das umgesetzte Spannungszuführungs-Nachweissignal /POROS von der Pegelumsetzer-Schaltung 50 wird der Pufferschaltung 34 der VDDL/VDDS-Umsetzer-Schaltung 32 zugeführt, um ein Signal der Amplitude VDDL in ein Signal der Amplitude VDDS umzusetzen (siehe Fig. 11). Das umgesetzte Spannungszuführungs- Nachweissignal /POROH von der Pegelumsetzer-Schaltung 52 wird der Pufferschaltung 39 der VDDL/VDDH-Umsetzer-Schaltung 36 zu­ geführt, um ein Signal der Amplitude VDDL in ein Signal der Amplitude VDDH umzusetzen (siehe Fig. 12).

Ferner wird in der in Fig. 14 veranschaulichten Struktur die erhöhte Spannung VPP aus der DRAM-Versorgungsspannung VIDDH er­ zeugt und wenn die erhöhte Spannung VPP stabilisiert ist, ist ebenfalls die DRAM-Versorgungsspannung VDDH stabilisiert. Wenn folglich die Logik-Versorgungsspannung VDDL zugeführt und sta­ bilisiert ist und wenn danach die DRAM-Versorgungsspannung VDDH zugeführt und stabilisiert ist und als Reaktion darauf die erhöhte Spannung VPP stabilisiert ist, nimmt das Haupt- Einschaltvorgangs-Nachweissignal /POROP von der Haupt- Einschaltvorgangs-Erfassungsschaltung 46 den inaktiven Zustand an. Es ist deshalb möglich, die interne Pegelumsetzer- Schaltung im rückgesetzten Zustand zu halten, bis die internen Spannungen (Versorgungsspannungen) stabilisiert sind, wodurch es möglich wird, einen Durchgangsstrom zur Zeit des Anlegens der Betriebsspannungen zu unterdrücken.

Das Einschaltvorgangs-Nachweissignal /PORL wi 07317 00070 552 001000280000000200012000285910720600040 0002010119816 00004 07198rd für die In­ itialisierung (Reset) eines internen Knotens einer Schaltung verwendet, die die Versorgungsspannung VDDL verwendet (und keine Pegelumsetzung durchführt). Das Hochspannungszuführungs- Nachweissignal /PORP wird zum Rücksetzen eines internen Kno­ tens einer Schaltung verwendet, die die erhöhte Spannung oder Hochspannung verarbeitet (und keine Spannungspegelumsetzung durchführt).

Abwandlung

Fig. 15 ist ein Diagramm, das in schematischer Weise eine Struktur einer Abwandlung der dritten Ausführungsform gemäß der vorliegenden Erfindung zeigt. In Fig. 15 enthält die Ein­ schaltvorgangs-Nachweissignal-Erzeugungseinheit:
eine Herabsetzer-Schaltung (interne Versorgungsspannungs- Schaltung) 60 zum Herabsetzen der DRAM-Versorgungsspannung VDDH, um die Feld-Versorgungsspannung VDDS zu erzeugen;
eine interne Einschaltvorgangs-Erfassungsschaltung 62, um zu erfassen, daß die Feld-Versorgungsspannung VDDS von der Herab­ setzer-Schaltung 60 den stabilen Zustand angenommen hat;
eine Einschaltvorgangs-Erfassungsschaltung 40 zum Erfassen des Anlegens der Logik-Versorgungsspannung VDDL; und
eine Haupt-Einschaltvorgangs-Erfassungsschaltung 64 zur Erzeu­ gung eines Haupt-Einschaltvorgangs-Nachweissignals /POROS ent­ sprechend eines Einschaltvorgangs-Nachweissignals /PORL von der Einschaltvorgangs-Erfassungsschaltung 40 und eines inter­ nen Einschaltvorgangs-Nachweissignals /PORS von der internen Einschaltvorgangs-Erfassungsschaltung 62.

Die Haupt-Einschaltvorgangs-Erfassungsschaltung 64 hat die gleiche Struktur wie jene, die in Fig. 3 gezeigt ist, und er­ zeugt das Haupt-Einschaltvorgangs-Nachweissignal /POROS der Amplitude VDDS. In der Haupt-Einschaltvorgangs- Erfassungsschaltung 64 wird die Feld-Versorgungsspannung VDDS anstelle der Versorgungsspannung VDDH verwendet, welche in der in Fig. 3 gezeigten Struktur verwendet wird. Zusätzlich wird anstelle des Einschaltvorgangs-Nachweissignals /PORH das Ein­ schaltvorgangs-Nachweissignal /PORS verwendet.

Die Herabsetzer-Schaltung 60 beinhaltet eine Schaltung zur Zu­ führung eines Stroms von einem Spannungsversorgungsknoten an einen Ausgangsknoten (Feld-Versorgungsspannungsleitung) ent­ sprechend eines Unterschiedes zwischen einer Referenzspannung und der Feld-Versorgungsspanung VDDS und setzt die extern zu­ geführte DRAM-Versorgungsspannung VDDH herab, um die Feld- Versorgungsspannung VDDS zu erzeugen.

Die Einschaltvorgangs-Nachweissignal-Erzeugungseinheit enthält weiterhin:
eine Pegelumsetzer-Schaltung 66 zur Umsetzung des Haupt- Einschaltvorgangs-Nachweissignals /POROS der Amplitude VDDS von der Haupt-Einschaltvorgangs-Erfassungsschaltung 64 in das umgesetzte Spannungszuführungs-Nachweissignal /POROP der Am­ plitude VPP; und
eine Pegelumsetzer-Schaltung 68 zur Umsetzung des Haupt- Einschaltvorgangs-Nachweissignals /POROS der Amplitude VDDS in das Einschaltvorgangs-Nachweissignal /POROH der Amplitude VDDH. Da die Feld-Versorgungsspannung VDDS niedriger als die erhöhte Spannung VPP und die DRAM-Versorgungsspannung VDDH ist, ist die Struktur dieser Pegelumsetzer-Schaltungen 66 und 68 die gleiche wie jene der vorhergehend beschriebenen in Fig. 9 gezeigten Pegelumsetzer-Schaltung 25.

Die Feld-Versorgungsspannung VDDS wird entsprechend der DRAM- Versorgungsspannung VDDH erzeugt. Wenn die Feld- Versorgungsspannung VDDS stabilisiert ist, ist die DRAM- Versorgungsspannung VDDH ebenfalls stabilisiert worden. Es ist folglich möglich, durch Erzeugung des Haupt-Einschaltvorgangs- Nachweissignals /POROS von der Haupt-Einschaltvorgangs- Erfassungsschaltung 64 gemäß der Zuführungs-Nachweissignale /PORL und /PORS zu erfassen, daß die Feld-Versorgungsspannung, die DRAM-Versorgungsspannung VDDH und die Logik- Versorgungsspannung VDDL stabil sind. Wenn die DRAM- Versorgungsspannung VDDH stabil ist, ist die erhöhte Spannung VPP ebenfalls stabil. Es ist deshalb möglich, zur Zeit des An­ legens der Betriebsspannungen einen Durchgangsstrom in jeder der Pegelumsetzer-Schaltungen zu vermeiden. Folglich ist es möglich, den Stromverbrauch dadurch zu verringern, daß der Zeitpunkt der Stabilisierung der Feld-Versorgungsspannung VDDS und der Logik-Versorgungsspannung VDDL mittels des Haupt- Einschaltvorgangs-Nachweissignals /POROS erfaßt wird und das Zuführungs-Nachweissignal /POROP für die VDDL/VPP-Umsetzungs- Einheit und das Zuführungs-Nachweissignals /POROH für die VDDL/VDDH-Umsetzer-Einheit entsprechend des Haupt- Einschaltvorgangs-Nachweissignals /POROS erzeugt werden.

In den in Fig. 14 und 15 gezeigten Strukturen kann ein Zufüh­ rungs-Nachweissignal für eine interne Spannung, die als letz­ tes stabilisiert ist, als Haupt-Einschaltvorgangs- Nachweissignal verwendet werden.

In einem Fall beispielsweise, in dem die erhöhte Spannung VPP langsamer stabilisiert wird als die Feld-Versorgungsspannung VDDS, kann das Einschaltvorgangs-Nachweissignal /POROP für die erhöhte Spannung VPP als Haupt-Einschaltvorgangs- Nachweissignal verwendet werden. Wenn die erhöhte Spannung VPP zu einem früheren Zeitpunkt zur Ruhe gekommen ist als die Feld-Versorgungsspannung VDDS, kann das Haupt- Einschaltvorgangs-Nachweissignal /POROS, das die Feld- Versorgungsspannung VDDS verwendet, verwendet werden. Folglich kann bei Stabilisierung aller internen Spannungen der interne Reset-Zustand aufgelöst oder verlassen werden.

Weitere Anwendungsbeispiele

Im vorhergehenden wurde ein System-LSI beschrieben, in dem ei­ ne Logik und ein DRAM zusammen integriert sind. Die vorliegen­ de Erfindung ist jedoch beispielsweise auch auf eine Struktur anwendbar, bei der ein System-LSI eine Logik und ein Flash- EEPROM (auf elektrischem Wege löschbarer und programmierbarer Festwertspeicher) enthält, die auf dem gleichen Halbleiterchip ausgebildet sind. Dabei werden die Logik-Versorgungsspannung und eine Speicher-Versorgungsspannung separat zugeführt und im Flash-EEPROM ist die Signalpegel-Umsetzung erforderlich. Mit anderen Worten, die vorliegende Erfindung ist allgemein auf eine integrierte Halbleiter-Schaltkreis-Vorrichtung anwendbar, welche eine Mehrzahl von Versorgungsspannungen verwendet, um intern eine Mehrzahl von Arten von internen Spannung zu erzeu­ gen.

Wie im vorhergehenden beschrieben, kann gemäß der vorliegenden Erfindung, wenn eine Mehrzahl von Versorgungsspannungssystemen vorgesehen ist, ein Haupt-Einschaltvorgangs-Nachweissignal zum Rücksetzen eines internen Knotens im aktiven Zustand gehalten werden, bis alle internen Versorgungsspannungen stabilisiert sind. Auf diese Weise wird verhindert, daß ein Spannungspegel des internen Knotens instabil wird, wodurch ein folglich auf internem Wege erzeugter Durchgangsstrom verhindert wird. Da­ durch wird eine Verringerung des Stromverbrauchs zur Zeit des Anlegens der Betriebsspannungen ermöglicht.

Claims (20)

1. Integrierte Halbleiter-Schaltkreis-Vorrichtung mit:
einer ersten Einschaltvorgangs-Erfassungsschaltung (11), die auf eine erste Versorgungsspannung (VDDH) anspricht, zum Er­ fassen des Einschaltens der ersten Versorgungsspannung, um ein erstes Einschaltvorgangs-Nachweissignal (/PORH) entsprechend eines Ergebnisses der Erfassung zu aktivieren;
einer zweiten Einschaltvorgangs-Erfassungsschaltung (10), die auf eine zweite Versorgungsspannung (VDDL) anspricht, zum Er­ fassen des Einschaltens der zweiten Versorgungsspannung, um ein zweites Einschaltvorgangs-Nachweissignal (/PORL) entspre­ chend eines Ergebnisses der Erfassung zu aktivieren; und
einer Haupt-Einschaltvorgangs-Erfassungsschaltung (12), die mit der ersten und der zweiten Einschaltvorgangs- Erfassungsschaltung verbunden ist, um ein Haupt- Einschaltvorgangs-Nachweissignal (/POROH) zu erzeugen, das ak­ tiv gemacht wird, während wenigstens eines der ersten und zweiten Einschaltvorgangs-Nachweissignale aktiv ist.

2. Integrierte Halbleiterschaltkreis-Vorrichtung gemäß An­ spruch 1 mit der Haupt-Einschaltvorgangs-Erfassungsschaltung (12) mit:
einem ersten Rücksetz-Element (12d), das auf die Aktivierung des ersten Einschaltvorgangs-Nachweissignals anspricht, um ei­ nen ersten Knoten (12m) auf einen ersten Spannungspegel zu­ rückzusetzen,
einem zweiten Rücksetz-Element (12c), das auf die Aktivierung des zweiten Einschaltvorgangs-Nachweissignals anspricht, um den ersten Knoten auf den ersten Spannungspegel zurückzuset­ zen, und
einer Schaltung (12e, 12f, 12k) die mit dem ersten Knoten ver­ bunden ist und die erste Versorgungsspannung als Betriebsspan­ nung erhält, um das Haupt-Einschaltvorgangs-Nachweissignal zu deaktivieren und den ersten Knoten auf einen zweiten Span­ nungspegel zu setzen, wenn sowohl das erste als auch das zwei­ te Einschaltvorgangs-Nachweissignal deaktiviert sind.

3. Integrierte Halbleiter-Schaltkreis-Vorrichtung gemäß An­ spruch 1, die weiterhin eine umsetzende Spannungszuführungs- Erfassungsschaltung (25; 30) enthält, welche eine Spannung (VPP; VDDS), deren Spannungspegel von der zweiten Versorgungs­ spannung abweicht, als Betriebsspannung erhält, um einen Span­ nungspegel des Haupt-Einschaltvorgangs-Nachweissignals umzu­ setzen, um ein umgesetztes Spannungszuführungs-Nachweissignal zu erzeugen.

4. Integrierte Halbleiter-Schaltkreis-Vorrichtung gemäß An­ spruch 1 mit:
einer Internspannungs-Erzeugungsschaltung (IVGA) zur Erzeugung einer internen Spannung aus der ersten Versorgungsspannung, der internen Spannung, deren Spannungspegel von der zweiten Versorgungsspannung abweicht; und
einer internen Schaltung (Fig. 6; Fig. 7) zur Umsetzung ei­ nes Signals mit einer Amplitude des zweiten Versorgungsspan­ nungspegels in ein Signal mit einer Amplitude des internen Spannungspegels, die zurückgesetzt wird, wenn das Haupt- Einschaltvorgangs-Nachweissignal aktiviert wird, und die akti­ viert wird, wenn das Haupt-Einschaltvorgangs-Nachweissignal deaktiviert wird.

5. Integrierte Halbleiter-Schaltkreis-Vorrichtung gemäß An­ spruch 4, wobei die interne Spannung (VPP; VDDS; VDDH) eine erhöhte Spannung (VPP) ist, deren Spannungspegel höher ist als jener der ersten Versorgungsspannung.

6. Integrierte Halbleiter-Schaltkreis-Vorrichtung gemäß An­ spruch 4, wobei die interne Spannung (VPP; VDDS; VDDH) eine herabgesetzte Spannung (VDDS) ist, deren Spannungspegel nied­ riger als jener der ersten Versorgungsspannung ist.

7. Integrierte Halbleiter-Schaltkreis-Vorrichtung gemäß An­ spruch 1, wobei die erste und zweite Versorgungsspannung (VDDH, VDDL) einer Speicher-Vorrichtung (DM) zugeführt werden und die zweite Versorgungsspannung einer Logik-Schaltung (LG) zugeführt wird, wobei die Speicher-Vorrichtung und die Logik- Schaltung auf einem gemeinsamen Halbleiter-Chip integriert sind.

8. Integrierte Halbleiter-Schaltkreis-Vorrichtung gemäß An­ spruch 1, wobei das Haupt-Einschaltvorgangs-Nachweissignal (/POROH) eine Amplitude des ersten Versorgungsspannungspegels (VDDH) aufweist und die integrierte Halbleiter-Schaltkreis- Vorrichtung weiterhin enthält:
eine Internspannungs-Erzeugungsschaltung (IVGA) zur Erzeugung einer internen Spannung (VPP; VDDS), deren Spannungspegel von der zweiten Versorgungsspannung abweicht, aus der ersten Ver­ sorgungsspannung;
eine Internsignal-Erzeugungsschaltung (26a, 26b; 32a, 32b) zur Erzeugung eines internen Signals mit einer Amplitude des in­ ternen Spannungspegels aus einem Signal mit einer Amplitude des zweiten Versorgungsspannungspegels, wobei die Internsi­ gnal-Erzeugungsschaltung eine Pufferschaltung (28; 34; 39) enthält, die die interne Spannung als Betriebsspannung erhält, um das interne Signal zu erzeugen; und
eine umsetzende Spannungszuführungs-Erfassungsschaltung (25; 30) zur Umsetzung des Haupt-Einschaltvorgangs-Nachweissignals in ein umgesetztes Spannungszuführungs-Nachweissignal mit ei­ ner Amplitude des internen Spannungspegels und zur Zuführung des umgesetzten Spannungszuführungs-Nachweissignals an die Pufferschaltung, wobei die Pufferschaltung zurückgesetzt wird, wenn das umgesetzte Spannungszuführungs-Nachweissignal akti­ viert wird.

9. Integrierte Halbleiter-Schaltkreis-Vorrichtung gemäß An­ spruch 8, wobei die Internspannungs-Erzeugungsschaltung (IVGA) eine Spannungserhöhungsschaltung zum Erhöhen der ersten Ver­ sorgungsspannung enthält, um die interne Spannung (VPP) zu er­ zeugen.

10. Integrierte Halbleiter-Schaltkreis-Vorrichtung gemäß An­ spruch 8, wobei die Internspannungs-Erzeugungsschaltung (IVGA) eine interne Herabsetzer-Schaltung zum Herabsetzen der ersten Versorgungsspannung enthält, um eine interne Versorgungsspan­ nung (VDDS) als interne Spannung zu erzeugen.

11. Integrierte Halbleiter-Schaltkreis-Vorrichtung mit:
einer Internspannungs-Erzeugungsschaltung (IVGA), die eine er­ ste Versorgungsspannung (VDDH) entgegennimmt und aus der er­ sten Versorgungsspannung eine interne Spannung (VDDS; VPP) er­ zeugt, deren Spannungspegel von der ersten Versorgungsspannung abweicht;
einer Internspannungs-Zuführungs-Erfassungsschaltung (44; 62) zur Aktivierung eines Internspannungs-Einschaltvorgangs- Nachweissignals (/PORP; /PORS) entsprechend eines Spannungspe­ gels der internen Spannung;
einer Einschaltvorgangs-Erfassungsschaltung (40) zur Erfassung des Einschaltens einer zweiten Versorgungsspannung (VDDL), um ein Einschaltvorgangs-Nachweissignal entsprechend eines Ergeb­ nisses der Erfassung zu aktivieren; und
einer Haupt-Einschaltvorgangs-Erfassungsschaltung (46), die auf das Internspannungs-Einschaltvorgangs-Nachweissignal und das Einschaltvorgangs-Nachweissignal anspricht, um ein Haupt- Einschaltvorgangs-Nachweissignal (/POROP; /POROS) zu erzeugen, das aktiv gemacht wird, während mindestens das Internspan­ nungs-Einschaltvorgangs-Nachweissignal oder das Einschaltvor­ gangs-Nachweissignal aktiv ist.

12. Integrierte Halbleiter-Schaltkreis-Vorrichtung gemäß An­ spruch 11, die weiterhin eine Internsignal-Erzeugungsschaltung (26; 32; 36) enthält, um ein internes Signal mit einer Ampli­ tude des Internspannungspegels aus einem Signal mit einer Am­ plitude des zweiten Versorgungsspannungspegels zu erzeugen, die deaktiviert wird, wenn das Haupt-Einschaltvorgangs- Nachweissignal von der Haupt-Einschaltvorgangs- Erfassungsschaltung aktiviert wird und die aktiviert wird, wenn das Haupt-Einschaltvorgangs-Nachweissignal deaktiviert wird.

13. Integrierte Halbleiter-Schaltkreis-Vorrichtung gemäß An­ spruch 12, wobei die Internsignal-Erzeugungsschaltung (26; 32; 36) eine Pufferschaltung (28; 34; 39) enthält, die die interne Spannung als Betriebsspannung erhält und das Internsignal er­ zeugt, wobei die Pufferschaltung zurückgesetzt wird, wenn das Haupt-Einschaltvorgangs-Nachweissignal aktiviert wird und ein Signal mit umgesetztem Pegel puffert, um das Internsignal zu erzeugen, wenn das Haupt-Einschaltvorgangs-Nachweissignal de­ aktiviert wird.

14. Integrierte Halbleiter-Schaltkreis-Vorrichtung gemäß An­ spruch 11, wobei das Haupt-Einschaltvorgangs-Nachweissignal (/POROP; /POROS) ein Signal mit einer Amplitude des Intern­ spannungspegels ist und die integrierte Schaltung weiterhin enthält:
eine Pegelumsetzer-Schaltung (50, 52; 66, 68) zur Umsetzung eines Spannungspegels des Haupt-Einschaltvorgangs- Nachweissignals, um ein umgesetztes Spannungszuführungs- Nachweissignal zu erzeugen, und
eine Internsignal-Erzeugungsschaltung (32; 36) zur Umsetzung eines Pegels eines Signals mit einer Amplitude des zweiten Versorgungsspannungspegels, um ein Internsignal zu erzeugen, dessen Amplitude gleich einer Amplitude des umgesetzten Span­ nungszuführungs-Nachweissignals ist, die deaktiviert wird, wenn das umgesetzte Spannungszuführungs-Nachweissignal akti­ viert wird und die aktiviert wird, wenn das umgesetzte Span­ nungszuführungs-Nachweissignal deaktiviert wird.

15. Integrierte Halbleiter-Schaltkreis-Vorrichtung gemäß An­ spruch 14 mit einer Intern-Versorgungsspannungs-Schaltung (IVGA) zur Erzeugung einer internen Versorgungsspannung (VDDS; VPP), deren Spannungspegel von der Internspannung abweicht, aus der ersten Versorgungsspannung, wobei die Internsignal-Erzeugungsschaltung (32; 36) eine Puffer­ schaltung (28; 34; 39) enthält, die die Intern- Versorgungsspannung als Betriebsspannung erhält und ein Signal mit einem umgesetzten Pegel zur Ausgabe puffert und die Puf­ ferschaltung einen internen Knoten aufweist, der zurückgesetzt wird, wenn das umgesetzte Spannungszuführungs-Nachweissignal aktiviert wird.

16. Integrierte Halbleiter-Schaltkreis-Vorrichtung gemäß An­ spruch 11, wobei die Internspannungs-Erzeugungsschaltung (IVGA) eine Spannungserhöhungsschaltung zur Erhöhung der er­ sten Versorgungsspannung (VDDH) enthält.

17. Integrierte Halbleiter-Schaltkreis-Vorrichtung gemäß An­ spruch 11, wobei die Internspannungs-Erzeugungsschaltung (IVGA) eine Herabsetzer-Schaltung zum Herabsetzen der ersten Versorgungsspannung (VDDH) enthält, um die erste interne Span­ nung (VDDS) zu erzeugen.

18. Integrierte Halbleiter-Schaltkreis-Vorrichtung gemäß An­ spruch 11, wobei die erste und zweite Versorgungsspannung (VDDH, VDDL) einer Speicher-Vorrichtung (DM) zugeführt werden, die zweite Versorgungsspannung einer logischen Schaltung (LG) zugeführt wird und die Speicher-Vorrichtung und die logische Schaltung auf einem gemeinsamen Halbleiter-Chip integriert sind.

19. Halbleitervorrichtung, die für den Betrieb eine Mehrzahl von Versorgungsspannungen erhält, mit:
einer Mehrzahl von Einschaltvorgangs-Nachweisschaltungen (10, 11), die für die entsprechenden Versorgungsspannungen vorgese­ hen sind und den Einschaltvorgang der entsprechenden Versor­ gungsspannungen erfassen, um den entsprechenden Versorgungs­ spannungen entsprechende Einschaltvorgangs-Nachweissignale zu erzeugen; und
einer Haupt-Einschaltvorgangs-Erfassungsschaltung (12), die dergestalt verschaltet ist, daß sie die Einschaltvorgangs- Nachweissignale entgegennimmt, um ein Haupt-Einschaltvorgangs- Nachweissignal zu aktivieren, während mindestens eines der Einschaltvorgangs-Nachweissignale aktiv ist, damit eine inter­ ne Schaltung in einem Reset-Zustand gehalten wird.

20. Halbleitervorrichtung mit:
einer Internspannungs-Erzeugungs-Schaltungsanordnung (IVGA), die dergestalt verschaltet ist, daß sie mindestens eine Ver­ sorgungsspannung entgegennimmt und daraus eine Mehrzahl von internen Spannungen erzeugt, deren Spannungspegel davon und voneinander abweichen;
einer Internspannungs-Einschaltvorgangs-Erfassungs- Schaltungsanordnung (44, 62), die für mindestens eine der Mehrzahl von internen Spannungen vorgesehen ist und deren Ein­ schalten entsprechend deren Spannungspegel erfaßt, um für die­ se mindestens ein Internspannungs-Einschaltvorgangs- Nachweissignal zu erzeugen;
einer Einschaltvorgangs-Erfassungs-Schaltungsanordnung (40), die für mindestens eine bereitgestellte Spannung, die anders als die mindestens eine Versorgungsspannung ist, vorgesehen ist, um das Einschalten dieser mindestens einen bereitgestell­ ten Spannung entsprechend eines Spannungspegels dieser minde­ stens einen bereitgestellten Spannung zu erfassen, und minde­ stens ein Einschaltvorgangs-Nachweissignal für die entspre­ chende mindestens eine bereitgestellte Spannung zu erzeugen; und
einer Haupt-Einschaltvorgangs-Erfassungsschaltung (46; 64), die auf das mindestens eine Internspannungs-Einschaltvorgangs- Nachweissignal und das mindestens eine Einschaltvorgangs- Nachweissignal anspricht, um ein Haupt-Einschaltvorgangs- Nachweissignal zu erzeugen, das aktiv gemacht wird, während das mindestens eine Internspannungs-Einschaltvorgangs- Nachweissignal und das mindestens eine Einschaltvorgangs- Nachweissignal oder beide aktiv sind, so daß eine interne Schaltung (26, 32, 36) in einem Reset-Zustand gehalten wird.