DE102006023173B4 - Integrierter Halbleiterspeicher mit Takterzeugung und Verfahren zum Betreiben eines integrierten Halbleiterspeichers - Google Patents

Integrierter Halbleiterspeicher mit Takterzeugung und Verfahren zum Betreiben eines integrierten Halbleiterspeichers Download PDF

Info

Publication number
DE102006023173B4
DE102006023173B4 DE102006023173A DE102006023173A DE102006023173B4 DE 102006023173 B4 DE102006023173 B4 DE 102006023173B4 DE 102006023173 A DE102006023173 A DE 102006023173A DE 102006023173 A DE102006023173 A DE 102006023173A DE 102006023173 B4 DE102006023173 B4 DE 102006023173B4
Authority
DE
Germany
Prior art keywords
semiconductor memory
circuit
integrated semiconductor
operating state
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006023173A
Other languages
English (en)
Other versions
DE102006023173A1 (de
Inventor
Dr. Brox Martin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE102006023173A priority Critical patent/DE102006023173B4/de
Priority to US11/749,226 priority patent/US7505359B2/en
Publication of DE102006023173A1 publication Critical patent/DE102006023173A1/de
Application granted granted Critical
Publication of DE102006023173B4 publication Critical patent/DE102006023173B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

Integrierter Halbleiterspeicher mit Takterzeugung
– der in einem ersten und zweiten Betriebszustand betreibbar ist, wobei im Unterschied zum zweiten Betriebszustand Lesezugriffe auf Speicherzellen (SZ) nur im ersten Betriebszustand durchführbar sind,
– mit einer aktivierbaren Takterzeugerschaltung (600) zur Erzeugung eines Taktsignals (DLLCLK), die in einem aktivierten Zustand betreibbar ist, in dem sie das Taktsignal (DLLCLK) erzeugt, und in einem deaktivierten Zustand betreibbar ist, in dem die Erzeugung des Taktsignals (DLLCLK) unterdrückt wird,
– mit einer Aktivierungsschaltung (500) zum Schalten der aktivierbaren Takterzeugerschaltung (600) in den aktivierten/deaktivierten Zustand,
– mit einer Ausgabeeinheit (700) zur Ausgabe von in den Speicherzellen gespeicherten Daten (D) mit einem Ausgangsanschluss (D700) zur Ausgabe der gespeicherten Daten und einem Taktanschluss (T700) zum Anlegen des Taktsignals (DLLCLK), wobei die gespeicherten Daten von der Ausgabeeinheit (700) synchron zu dem Taktsignal (DLLCLK) an dem Ausgangsanschluss (D700) erzeugt werden,
– bei dem die Aktivierungsschaltung (500) derart ausgebildet...

Description

  • Die Erfindung betrifft einen integrierten Halbleiterspeicher, bei dem Daten synchron zu einem intern erzeugten Taktsignal, das von einem externen Taktsignal abgeleitet ist, ausgegeben werden. Die Erfindung betrifft des Weiteren ein Verfahren zum Betreiben eines integrierten Halbleiterspeichers, bei dem Daten synchron zu einem internen Taktsignal, das von einem externen Taktsignal abgeleitet ist, ausgegeben werden.
  • 1 zeigt einen integrierten Halbleiterspeicher 1000 mit einem Speicherzellenfeld 100, in dem Speicherzellen SZ entlang von Wortleitungen WL und Bitleitungen BL angeordnet sind. Bei einem Lesezugriff auf eine der Speicherzellen, wird an einem Steueranschluss S400b einer Steuerschaltung 400 ein Lesekommando KS angelegt. Zur Auswahl einer der Speicherzellen für den Lesezugriff wird des Weiteren an einen Adressanschluss A300 eine Wortleitungsadresse und eine Zeilenadresse angelegt, die jeweils in einem Adressregister 300 zwischengespeichert werden. Die Wortleitungsadresse wird von einem Wortleitungsdecoder 210 decodiert. Die Zeilenadresse wird von einem Zeilendecoder 220 decodiert. In Abhängigkeit von den decodierten Wort- und Zeilenadressen wählt der Wortleitungsdecoder 210 eine der Wortleitungen WL und der Zeilendecoder 220 eine der Bitleitungen BL für den Lesezugriff aus. Somit ist diejenige Speicherzelle, die am Kreuzungspunkt der ausgewählten Wortleitung mit der ausgewählten Bitleitung angeordnet ist, für den Lesezugriff ausgewählt. Der Lesezugriff erfolgt synchron zu einem Taktsignal CLK, das an einem Taktanschluss T400 des integrierten Halbleiterspeichers angelegt wird.
  • Sämtliche Schaltungskomponenten des integrierten Halbleiterspeichers werden synchron zu internen Taktsignalen betrieben, die von Takterzeugerschaltungen auf dem Speicherchip des integrierten Halbleiterspeichers erzeugt werden, wobei die internen Taktsignale von dem externen Taktsignal CLK abgeleitet werden. Der Einfachheit halber ist in 1 lediglich eine Takterzeugerschaltung 600 dargestellt, die ausgangsseitig ein internes Taktsignal DLLCLK erzeugt, das phasenstarr an das externe Taktsignal CLK gekoppelt ist. Das externe Taktsignal CLK wird der Takterzeugerschaltung 600 an einem Eingangsanschluss E600a zugeführt. Das interne Taktsignal DLLCLK wird einem Taktanschluss T700 einer Ausgabeeinheit 700 zugeführt, die beispielsweise als eine Speicherschaltung ausgebildet ist, zugeführt.
  • Bei einem Lesezugriff werden die aus dem Speicherzellenfeld ausgelesenen Daten in der Speicherschaltung 700 zwischengespeichert und von dort einem Datenanschluss D700 zugeführt. Die Speicherschaltung 700 ist im Allgemeinen als ein FIFO(first in first out)-Speicher ausgebildet. Daten aus dem Speicherzellenfeld werden synchron zu einem weiteren internen Taktsignal Cint, das von einer in 1 nicht dargestellten Takterzeugungseinheit bereit gestellt wird, in den FIFO-Speicher eingelesen und synchron zu dem internen Taktsignal DLLCLK am Datenanschluss D700 ausgegeben. Da das interne Taktsignal DLLCLK auf das externe Taktsignal CLK synchronisiert und an dieses phasenstarr gekoppelt ist, erfolgt die Datenausgabe am Datenanschluss D700 synchron zu dem externen Taktsignal CLK. Dadurch ist gewährleistet, dass eine Empfängerschaltung, die an den Datenanschluss D700 angeschlossen ist, die erzeugten Daten synchron zu dem externen Taktsignal CLK weiterverarbeiten kann.
  • Zur Strom-/Spannungsversorgung von Schaltungskomponenten des integrierten Halbleiterspeichers wird eine Versorgungsspannung Vint an einem Ausgangsanschluss A800 einer Spannungserzeugerschaltung 800 bereit gestellt. Die Spannungserzeugerschaltung erzeugt die Versorgungsspannung Vint als eine stabilisierte Spannung aus einer ihr eingangsseitig zugeführten Spannung VDD. Es ist auch möglich, dass die Spannungszuführung der Versorgungsspannung für die Schaltungskomponenten der integrierten Schaltung direkt von extern ohne Regelung erfolgt. Wenn auf den integrierten Halbleiterspeicher längere Zeit nicht lesend oder schreibend zugegriffen wird, kann der integrierte Halbleiterspeicher ausgehend von einem aktiven Betriebszustand (Normal Mode) in einen Stromspar-Modus (Power Down Mode) geschaltet. Das Umschalten von dem aktiven Betriebszustand in den Power-Down-Betriebszustand wird der Steuerschaltung 400 durch Anlegen eines Zustandswechsels eines Steuersignals CKE an einen Steueranschluss S400a angezeigt. Da im Power-Down-Betriebszustand keine Lese- oder Schreibzugriffe auf Speicherzellen des Speicherzellenfeldes 100 erfolgen, ist der Stromverbrauch einzelner Schaltungskomponenten des integrierten Halbleiterspeichers im Power-Down-Betriebszustand reduziert.
  • Umladevorgänge in den Takterzeugerschaltungen eines Speicherchips verursachen einen erheblichen Stromverbrauch. Um die Leistungsaufnahme des Speichers im Power-Down-Betriebszustand zu reduzieren, werden daher bei herkömmlichen Speichern die internen Taktsignale für die Ansteuerung von Steuerschaltungen, für die Ansteuerung von Datenpfaden und insbesondere auch das von der Takterzeugerschaltung 600 zur Datenausgabe erzeugte interne Taktsignal DLLCLK abgeschaltet. Da sämtliche interne Takterzeugerschaltungen angehalten sind, ist der verbleibende Stromverbrauch im Wesentlichen unabhängig von dem externen Taktsignal, von dem die internen Taktsignale abgeleitet sind.
  • 2 zeigt ein Signalzustandsdiagramm von Signalen beim Ausschalten des internen Taktsignals DLLCLK. Zunächst ist das intern erzeugte Taktsignal DLLCLK an das externe Taktsignal CLK gekoppelt. Während das externe Taktsignal CLK kontinuierlich an dem Taktanschluss T400 anliegt, erfolgt mit einer fallenden Flanke des Steuersignals CKE zum Zeitpunkt T1 ein Umschalten des integrierten Halbleiterspeichers von dem aktiven Betriebszustand in den Power-Down-Betriebszustand. Wenn die Steuerschaltung 400 von dem Zustandswechsel des Steuersignals CKE zum Zeitpunkt T1 angesteuert wird, erzeugt sie kurze Zeit später, zu einer nächsten steigenden Flanke des externen Taktsignals CLK einen hohen Pegel eines Aktivierungssignals AS, das einem Eingangsanschluss E600b der Takterzeugerschaltung 600 zugeführt wird. Daraufhin wird die Takterzeugerschaltung 600 deaktiviert und die Erzeugung des Taktsignals DLLCLK unterdrückt.
  • Ab dem Zeitpunkt T2 erfolgen wieder Lese- und Schreibzugriffe auf den integrierten Halbleiterspeicher. Dazu wird zum Zeitpunkt T2 erneut ein Zustandswechsel des Steuersignals CKE an den Steueranschluss S400a angelegt. Zur nächsten steigenden Flanke des externen Taktsignals CLK erzeugt die Steuerschaltung 400 eine fallende Flanke des Aktivierungssignals AS, mit der die Takterzeugerschaltung 600 angesteuert wird. Infolge der fallenden Flanke des Aktivierungssignals AS wird die Takterzeugerschaltung 600 wieder aktiviert, so dass das interne Taktsignals DLLCLK wieder erzeugt wird.
  • Die Takterzeugerschaltung 600 ist im Allgemeinen als eine Delay-Lock-Loop-Schaltung ausgebildet, durch die das interne Taktsignal DLLCLK phasenstarr an das externe Taktsignal CLK gekoppelt ist. Im aktivierten Zustand ist die DLL-Schaltung 600 auf das externe Taktsignal CLK gerastet und führt das von ihr ausgangsseitig erzeugte interne Taktsignal DLLCLK dem externen Taktsignal CLK nach. Im deaktivierten Zustand bleibt die Takterzeugerschaltung 600 auf den zuletzt gerasteten Zustand des externen Taktsignals beziehungsweise auf den Betriebszustand, in dem sich der integrierten Halbleiterspeicher beim Ausschaltzeitpunkt der Takterzeugerschaltung befunden hat, angepasst. Da sie nicht mehr gerastet ist, erfolgt keine Anpassung mehr an Änderungen der externen Taktfrequenz oder beispielsweise an Spannungsänderungen auf dem Speicherchip des Halbleiterspeichers.
  • Insbesondere bei Hochleistungsspeichern, die bei Frequenzen nahe bei 1 GHz betrieben werden, ist ein direktes Ausschalten der Takterzeugerschaltung 600 nach dem Zustandswechsel des integrierten Halbleiterspeichers vom aktiven Betriebszustand in den Power-Down-Betriebszustand problematisch.
  • 3 verdeutlicht diese Problematik am Beispiel eines Lesezugriffs, der unmittelbar nach Ende eines Power-Down-Betriebszustandes erfolgt. Zunächst liegt ein hoher Pegel des Steuersignals CKE am Steueranschluss S400a an. Der integrierte Halbleiterspeicher befindet sich somit im aktiven Betriebszustand (Normal Mode), in dem Lese- und Schreibzugriffe sattfinden. Aufgrund des Stromverbrauchs der Schaltungskomponenten des integrierten Halbleiterspeichers infolge der im aktiven Betriebszustand stattfindenden Lese- und Schreibzugriffe ist am Ausgangsanschluss A800 der Spannungserzeugerschaltung 800 die interne Versorgungsspannung Vint gegenüber dem Power-Down-Betriebszustand geringfügig auf einen Pegel Vint = 1,4 V reduziert. Die Takterzeugerschaltung 600 befindet sich in diesem Stadium immer noch in einem aktiven Zustand. Sie ist auf das externe Taktsignal CLK gerastet und wird an Zustandsänderungen des Halbleiterspeichers angepasst.
  • Nach einer Zeitdauer ΔT0 wird der integrierte Halbleiterspeicher in den Power-Down-Betriebszustand geschaltet. Dazu wird das Steuersignal CKE zum Zeitpunkt T1 mit einer fallenden Flanke an den Steueranschluss S400a angelegt. Die Takterzeugerschaltung 600 wird daraufhin von der Steuerschaltung 400 durch Ansteuerung mit einem entsprechenden Zustand des Aktivierungssignals AS deaktiviert. Die Takterzeugung des Taktsignals DLLCLK ist jetzt abgeschaltet. Die Takterzeugerschaltung bleibt auf den letzten gerasteten Zustand angepasst.
  • Nach einer Zeitdauer ΔT1 sind Änderungen der On-Chip-Spannungen auf dem Speicherchip abgeklungen und der integrierte Halbleiterspeicher befindet sich in einem stabilen Power-Down-Betriebszustand. Im Power-Down-Betriebszustand ist der Stromverbrauch der auf dem Speicherchip integrierten Schaltungskomponenten reduziert, da keine Lese- und Schreibzugriffe stattfinden. Aufgrund des geringeren Stromverbrauchs sind die von der Spannungserzeugerschaltung 800 erzeugten Spannungen Vint geringfügig gegenüber dem aktiven Betriebszustand erhöht und betragen beispielsweise 1,5 V. Die Takterzeugerschaltung 600 befindet sich zu diesem Zeitpunkt bereits im deaktivierten Zustand.
  • Nach einer längeren Zeitdauer ΔT2 wird der integrierte Halbleiterspeicher durch einen Zustandswechsel des Steuersignals CKE von dem Power-Down-Betriebszustand wieder in den aktiven Betriebszustand umgeschaltet. Nach Ansteuerung des Steueranschlusses S400a mit einer steigenden Flanke des Steuersignals CKE zum Zeitpunkt T2 aktiviert die Steuerschaltung 400 die Takterzeugerschaltung 600 zur Erzeugung des internen Taktsignals DLLCLK. Nach einer Zeitdauer ΔT3 befindet sich der integrierte Halbleiterspeicher wieder in einem stabilen aktiven Betriebszustand. Die On-Chip-Spannungen Vint sind aufgrund des erhöhten Stromverbrauchs der Schaltungskomponenten des integrierten Halbleiterspeichers um 0,1 Volt gegenüber dem Power-Down-Betriebszustand reduziert und betragen im vorliegenden Beispiel wieder zirka 1,4 Volt. Die Takterzeugerschaltung 600 befindet sich in einem aktiven Betriebszustand. Sie wird dabei permanent an Zustandsänderungen des Halbleiterspeichers angepasst und ist auf das externe Taktsignal CLK gerastet.
  • Wenn unmittelbar nach Beendigung des Power-Down-Betriebszustands, noch vor Ablauf der Zeitdauer ΔT3, ein Lesezugriff erfolgt, befindet sich der integrierte Halbleiterspeicher noch zunächst in einem Zustand, indem die On-Chip-Spannungen Vint noch den erhöhten Pegel von 1,5 Volt aufweisen. Die Takterzeugerschaltung 600 ist allerdings unmittelbar nach ihrem Einschalten auf den Betriebszustand angepasst, der beim Deaktivieren der Takterzeugerschaltung vorgelegen hat. Dies ist der Zustand des Halbleiterspeichers zum Zeitpunkt T1, zu dem sich der Halbleiterspeicher in einem stabilen aktiven Betriebszustand befunden hat. Da dieser Betriebszustand erst nach Ablauf der Zeitdauer ΔT3 wieder erreicht wird, ist die Takterzeugerschaltung bei einem Lesezugriff, der unmittelbar nach Beendigung des Power-Down-Betriebszustandes erfolgt, auf einen falschen Betriebszustand des integrierten Halbleiterspeichers angepasst. Die Datenausgabe erfolgt daher nicht mehr synchron zu dem externen Taktsignal CLK. Da Empfängerschaltungen, die an den Datenanschluss D700 angeschlossen sind, Daten allerdings synchron zu dem externen Taktsignal CLK erwarten, sind Fehlfunktionen unvermeidbar.
  • Die Druckschrift US 2002/0039323 A1 betrifft einen Halbleiterspeicher, bei dem ein internes Taktsignal von einer Takterzeugerschaltung abgeleitet von einem extern an den Halbleiterspeicher angelegten Taktsignal erzeugt wird. Zur Erzeugung des internen Taktsignals wird die Takterzeugerschaltung von einer DLL-Kontrollschaltung mit einem Steuersignal angesteuert, durch das die Takterzeugerschaltung aktiviert beziehungsweise deaktiviert wird.
  • Die Aufgabe der vorliegenden Erfindung ist es, einen integrierten Halbleiterspeicher anzugeben, bei dem Speicherzugriffe beim Wechsel zwischen einem aktiven Betriebszustand und einem Stromspar-Betriebszustand (power down) bei verschiedenen Frequenzen eines extern an den Halbleiterspeicher angelegten Taktsignals möglichst fehlerfrei erfolgen. Eine weitere Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zum Betreiben eines integrierten Halbleiterspeichers anzugeben, bei dem Speicherzugriffe beim Wechsel von einem aktiven Betriebszustand in einen Stromspar-Betriebszustand (power down) bei verschiedenen Frequenzen eines extern an den Halbleiterspeicher angelegten Taktsignals möglichst fehlerfrei erfolgen. Diese Aufgaben werden gelöst durch den Gegenstand des Anspruchs 1 beziehungsweise des Anspruchs 14.
  • Die Aufgabe in Bezug auf den integrierten Halbleiterspeicher wird gelöst durch einen integrierten Halbleiterspeicher mit Takterzeugung, der in einem ersten und einem zweiten Betriebszustand betreibbar ist, wobei im Unterschied zum zweiten Betriebszustand Lesezugriffe auf Speicherzellen nur im ersten Betriebszustand durchführbar sind. Der integrierte Halbleiterspeicher umfasst eine aktivierbare Takterzeugerschaltung zur Erzeugung eines Taktsignals, die in einem aktivierten Zustand betreibbar ist, in dem sie das Taktsignal erzeugt, und in einem deaktivierten Zustand betreibbar ist, in dem die Erzeugung des Taktsignals unterdrückt wird. Des Weiteren umfasst der integrierte Halbleiterspeicher eine Aktivierungsschaltung zur Aktivierung/Deaktivierung der aktivierbaren Takterzeugerschaltung und eine Ausgabeeinheit zur Ausgabe von in den Speicherzellen gespeicherten Daten mit einem Ausgangsanschluss zur Ausgabe der gespeicherten Daten und einem Taktanschluss zum Anlegen des Taktsignals, wobei die gespeicherten Daten von der Ausgabeeinheit synchron zu dem Taktsignal an dem Ausgangsanschluss erzeugt werden. Die Aktivierungsschaltung ist derart ausgebildet, dass sie eine Zeitdauer nach einem Umschalten des integrierten Halbleiterspeichers von dem ersten in den zweiten Betriebszustand die aktivierbare Takterzeugerschaltung in den aktivierten Zustand schaltet und sie spätestens nach Ablauf der Zeitdauer die aktivierbare Takterzeugerschaltung von dem aktivierten Zustand in den deaktivierten Zustand umschaltet. Die Aktivierungsschaltung weist eine Zählerschaltung mit einem Zählerstand auf und die Zeitdauer wird von der Aktivierungsschaltung ermittelt, indem die Aktivierungsschaltung einen Zählerstand der Zählerschaltung ausgehend von einem ersten Zählerstand verändert bis der Zählerstand einen zweiten Zählerstand erreicht hat. Der zweite Zählerstand wird ermittelt, indem ein Multiplikator in Abhängigkeit von einer Periodendauer eines extern an den Halbleiterspeicher angelegten Taktsignals ermittelt wird und die Periodendauer des externen Taktsignals mit dem Multiplikator multipliziert wird.
  • Beim Betreiben des integrierten Halbleiterspeichers im zweiten Betriebszustand befindet sich der Speicher in einem power down-Betriebszustand, in dem keine Lesezugriffe auf Speicherzellen des Halbleiterspeichers erfolgen. Im zweiten Betriebszustand erfolgt lediglich ein Auffrischen der Speicherzellen. Die aktivierbare Takterzeugerschaltung erzeugt ein Taktsignal, mit dem Daten, die aus dem Speicherzellenfeld ausgelesen und in der Speicherschaltung zwischengespeichert werden, synchron zu einem externen Taktsignal an dem Ausgangsanschluss des Halbleiterspeichers ausgelesen werden. Um den Leistungsverbrauch des Halbleiterspeichers zu reduzieren, wird im zweiten Betriebszustand des integrierten Halbleiterspeichers die aktivierbare Takterzeugerschaltung deaktiviert, da im Power down-Betriebszustand keine Daten aus dem Speicherzellenfeld ausgelesen werden und somit das von der aktivierbaren Takterzeugerschaltung erzeugte Taktsignal nicht benötigt wird.
  • Erfindungsgemäß wird die aktivierbare Takterzeugerschaltung jedoch nicht unmittelbar nach einem Umschalten des integrierten Halbleiterspeichers von dem ersten Betriebszustand, in dem Lesezugriffe auf Speicherzellen stattfinden, in den zweiten Betriebszustand (power-down Betriebszustand) deaktiviert, sondern erst spätestens nach Ablauf einer definierten Zeitdauer nach dem Umschaltvorgang. Dadurch wird es ermöglicht, dass die aktivierbare Takterzeugerschaltung nach dem Umschalten von den ersten in den zweiten Betriebszustand zunächst noch gerastet bleibt und sich auf die Betriebsbedingungen im zweiten Betriebszustand des Halbleiterspeichers anpassen kann. Da im zweiten Betriebszustand keine Lesezugriffe stattfinden und somit auch nur ein verminderter Stromverbrauch von Schaltungskomponenten des Speichers vorliegt, sind beispielsweise die auf dem Speicherchip vorhandenen On-Chip-Spannungen gegenüber dem ersten Betriebszustand erhöht. Bei einem Lesezugriff, der unmittelbar nach dem Umschalten von dem zweiten Betriebszustand in den ersten Betriebszustand erfolgt, weist der Halbleiterspeicher zunächst noch die Betriebsbedingungen des power down Betriebszustands auf. Da die aktivierbare Takterzeugerschaltung aber gerade an diese Bedingungen angepasst ist, kann der Lesezugriff bestimmungsgemäß erfolgen. Die ausgelesenen Daten werden somit synchron zu dem externen Taktsignal an dem Ausgangsanschluss des Halbleiterspeicher erzeugt.
  • Gemäß einer Weiterbildung des integrierten Halbleiterspeichers ist die Aktivierungsschaltung derart ausgebildet, dass nach einem Umschalten des integrierten Halbleiterspeichers von dem zweiten in den ersten Betriebszustand die aktivierbare Takterzeugerschaltung in aktivierten Zustand umgeschaltet wird.
  • Bei einer Ausführungsform des integrierten Halbleiterspeichers weist die aktivierbare Takterzeugerschaltung einen Versorgungsanschluss zum Einspeisen einer Versorgungsspannung der aktivierbaren Takterzeugerschaltung auf. Die an den Versorgungsanschluss der aktivierbaren Takterzeugerschaltung angelegte Versorgungsspannung weist im zweiten Betriebszustand des integrierten Halbleiterspeichers einen anderen Pegel, im Allgemeinen einen höheren Pegel, als im ersten Betriebszustand auf.
  • Da im zweiten Betriebszustand keine Lesezugriffe auf Speicherzellen stattfinden, ist der interne Stromverbrauch von Schaltungskomponenten auf dem Speicherchip des integrierten Halbleiterspeichers reduziert. Dadurch sind die On-Chip-Spannungen im zweiten Betriebszustand gegenüber dem ersten Betriebszustand im Allgemeinen erhöht.
  • Die Ausgabeeinheit des integrierten Halbleiterspeichers kann beispielsweise als eine Speicherschaltung zur Zwischenspeicherung der aus den Speicherzellen ausgelesenen Daten ausgebildet sein.
  • Bei einer anderen Ausführungsform des integrierten Halbleiterspeichers weist der Halbleiterspeicher einen Steueranschluss zum Anlegen eines ersten oder zweiten Zustands eines Steuersignals auf. Der integrierte Halbleiterspeicher wird in dem ersten Betriebszustand betrieben, wenn der Steueranschluss von dem ersten Zustand des Steuersignals angesteuert wird. Wenn der Steueranschluss von dem zweiten Zustand des Steuersignals angesteuert wird, wird der integrierte Halbleiterspeicher im zweiten Betriebszustand betrieben. Dadurch wird es ermöglicht, den integrierten Halbleiterspeicher von einem aktiven Betriebszustand in den power down Betriebszustand durch Anlegen eines externen Steuersignals umzuschalten.
  • Bei einer anderen Ausgestaltungsform des integrierten Halbleiterspeichers ist eine Spannungserzeugerschaltung mit einem Ausgangsanschluss zur Erzeugung der Versorgungsspannung zur Versorgung der aktivierbaren Takterzeugerschaltung vorgesehen. Die an dem Ausgangsanschluss der Spannungserzeugerschaltung erzeugte Versorgungsspannung weist im ersten Betriebszustand des integrierten Halbleiterspeichers einen anderen Pegel als im zweiten Betriebszustand auf.
  • In einer bevorzugten Ausführungsform des integrierten Halbleiterspeichers ist die Aktivierungsschaltung dabei derart ausgebildet, dass sie die aktivierbare Takterzeugerschaltung in den deaktivierten Zustand schaltet, wenn der Zählerstand der Zählerschaltung den zweiten Zählerstand erreicht hat.
  • Bei einer Weiterbildung des integrierten Halbleiterspeichers kann die Aktivierungsschaltung eine Speicherschaltung zur Speicherung des zweiten Zählerstands aufweisen.
  • Der integrierte Halbleiterspeicher weist des Weiteren bevorzugt einen Taktanschluss zum Anlegen eines externen Taktsignals auf. Die aktivierbare Takterzeugerschaltung ist eingangsseitig mit dem Taktanschluss des integrierten Halbleiterspeichers verbunden. Die aktivierbare Takterzeugerschaltung ist dabei derart ausgebildet, dass sie das Taktsignal synchron zu dem externen Taktsignal erzeugt. Das Taktsignal wird der Ausgabeeinheit zugeführt.
  • Gemäß einem weiteren Merkmal des integrierten Halbleiterspeichers umfasst der Halbleiterspeicher einen Eingangsanschluss zum Anlegen eines Datensignals mit einem Datenwert und eine Programmierschaltung zum Einprogrammieren des zweiten Zählerstands in die Speicherschaltung der Aktivierungsschaltung. Die Programmierschaltung ist derart ausgebildet, dass sie den zweiten Zählerstand in Abhängigkeit von dem Datenwert des Datensignals in die Speicherschaltung der Aktivierungsschaltung einprogrammiert.
  • Die Zeitdauer, nach der die aktivierbare Takterzeugerschaltung deaktiviert wird, entspricht vorzugsweise einem dreifachen der RC-Konstanten des Speicherchips, wobei der Widerstand R den Gehäuse- und On-Chip Verdrahtungswiderstand der On-Chip Spannungsnetze und die Kapazität C die Pufferkapazitäten der On-Chip Spannungsnetze angibt. Nach Ablauf dieser Zeitdauer sind transiente Ströme und Spannungen, die beim Umschalten des Halbleiterspeichers von den ersten in den zweiten Betriebszustand auftreten, abgeklungen, so dass sich der Halbleiterspeicher wieder in einem stabilen Zustand befindet Als Datenwert des Datensignals wird daher vorzugsweise der Wert der Periodendauer des externen Taktsignals an den Eingangsanschluss zum Anlegen des Datensignals angelegt. In Abhängigkeit von der Periodendauer des externen Taktsignals wird in der Programmierschaltung der Wert eines Multiplikators erzeugt, mit dem der Wert der Periodendauer innerhalb der Programmierschaltung multipliziert wird. Das Ergebnis der Multiplikation ergibt den Wert des zweiten Zählerstands. Dadurch ist gewährleistet, dass die Zeitdauer, nach der die aktivierbare Takterzeugerschaltung spätestens deaktiviert wird, einer definierten gleich bleibenden Zeitdauer, beispielsweise dem Dreifachen der RC-Konstanten der Spannungsnetze des Speicherchips, entspricht.
  • Gemäß einer anderen Ausführungsform des integrierten Halbleiterspeichers weist der Halbleiterspeicher eine Programmierschaltung zum Einprogrammieren des zweiten Zählerstands in die Speicherschaltung der Aktivierungsschaltung auf. Er umfasst des weiteren einen Frequenzdetektor, der eingangsseitig zur Detektion einer Frequenz des externen Taktsignals mit dem Taktanschluss des integrierten Halbleiterspeichers und ausgangsseitig mit der Programmierschaltung verbunden ist. Die Programmierschaltung ist derart ausgebildet, dass sie den zweiten Zählerstand in Abhängigkeit von der von dem Frequenzdetektor ermittelten Frequenz des externen Taktsignals in die Speicherschaltung einprogrammiert.
  • Bei dieser Ausführungsform wird die Frequenz des externen Taktsignals und somit die Periodendauer des externen Taktsignals von dem Frequenzdetektor detektiert. Entsprechend der detektierten Periodendauer verändert die Programmierschaltung den Wert des Multiplikators, mit dem die Periodendauer multipliziert wird, um den zweiten Zählerstand zu ermitteln. Dadurch kann auch bei dieser Ausführungsform sichergestellt werden, dass die aktivierbare Takterzeugerschaltung spätestens nach einer definierten gleich bleibenden Zeitdauer, nach der transiente Ströme und Spannungen beim Umschalten des integrierten Halbleiterspeichers zwischen den Betriebszuständen abgeklungen sind und der Halbleiterspeicher sich somit in einem stabilen Zustand befindet, abgeschaltet wird.
  • Gemäß einem weiteren Merkmal des integrierten Halbleiterspeichers umfasst der Halbleiterspeicher ein Speicherzellenfeld mit Speicherzellen. Die Ausgabeeinheit ist eingangsseitig mit dem Speicherzellenfeld verbunden. Die Ausgabeeinheit ist dabei derart ausgebildet, dass bei einem Lesezugriff auf eine der Speicherzellen das in der einen der Speicherzellen gespeicherte Datum in der Ausgabeeinheit zwischengespeichert wird.
  • Im Folgenden wird ein Verfahren zum Betreiben eines integrierten Halbleiterspeichers angegeben. Dazu ist ein integrierter Halbleiterspeicher bereitzustellen, der in einem ersten und zweiten Betriebszustand betreibbar ist, wobei im Unterschied zum zweiten Betriebszustand Lesezugriffe auf Speicherzellen nur im ersten Betriebszustand durchführbar sind, der eine aktivierbare Takterzeugerschaltung zur Erzeugung eines Taktsignals umfasst, die in einen aktivierten Zustand schaltbar ist, in dem sie das Taktsignal synchron zu einem an den integrierten Halbleiterspeicher angelegten externen Taktsignal erzeugt und in einen deaktivierten Zustand schaltbar ist, in dem die Erzeugung des Taktsignals unterdrückt wird. Des Weiteren umfasst der bereitgestellte Halbleiterspeicher eine Ausgabeeinheit zur Ausgabe von in den Speicherzellen gespeicherten Daten mit einem Ausgangsanschluss zur Ausgabe der gespeicherten Daten und einem Taktanschluss zum Anlegen des Taktsignals, wobei die gespeicherten Daten von der Ausgabeeinheit synchron zu dem Taktsignal an dem Ausgangsanschluss erzeugt werden. Der integrierte Halbleiterspeicher wird mit dem externen Taktsignal angesteuert. Der integrierte Halbleiterspeicher wird in dem ersten Betriebszustand betrieben und die aktivierbare Takterzeugerschaltung zur Erzeugung des Taktsignals wird in einem aktivierten Zustand betrieben. Ein erster Pegel eines Steuersignals zum Umschalten des integrierten Halbleiterspeichers von dem ersten Betriebszustand in den zweiten Betriebszustand wird angelegt. Nach dem Anlegen des ersten Pegels des Steuersignals wird die aktivierbare Takterzeugerschaltung spätestens nach Ablauf einer Zeitdauer nach dem Anlegen des ersten Pegels des Steuersignals deaktiviert, wenn der integrierte Halbleiterspeicher länger als die Zeitdauer im zweiten Betriebszustand betrieben wird. Zum Schalten des integrierten Halbleiterspeichers von dem zweiten Betriebszustand in den ersten Betriebszustand wird ein zweiter Pegel des Steuersignals angelegt. Dabei erfolgt ein Aktivieren der aktivierbaren Takterzeugerschaltung.
  • Da die aktivierbare Takterzeugerschaltung nicht unmittelbar nach dem Umschalten des integrierten Halbleiterspeichers von dem ersten Betriebszustand in den zweiten Betriebszustand deaktiviert wird, kann sie sich dem geänderten Zustand des Halbleiterspeichers im zweiten Betriebszustand anpassen. Nach dem Umschalten des integrierten Halbleiterspeichers von dem zweiten Betriebszustand in den ersten Betriebszustand wird die aktivierbare Takterzeugerschaltung erneut aktiviert. Wenn ein Lesezugriff unmittelbar nach diesem Umschaltvorgang erfolgt und der integrierte Halbleiterspeicher zunächst noch die Strom- und Spannungszustände des zweiten Betriebszustands aufweist, ist die aktivierbare Takterzeugerschaltung bei dem Lesezugriff an die Betriebsbedingungen im zweiten Betriebszustand des Halbleiterspeichers angepasst. Somit können Lesezugriffe synchron zu dem extern angelegten Taktsignal erfolgen.
  • Gemäß einer Ausführungsform des Verfahrens wird ein aus mindestens einer der Speicherzellen ausgelesenes Datum im ersten Betriebszustand an einem Ausgangsanschluss des integrierten Halbleiterspeichers synchron zu dem Taktsignal erzeugt.
  • Gemäß einer Weiterbildung des Verfahrens wird die Zeitdauer in Abhängigkeit von einer Frequenz des externen Taktsignals ermittelt. Bei einer bevorzugten Ausführungsform wird die Frequenz des externen Taktsignals von einem Frequenzdetektor ermittelt.
  • Die Erfindung wird im Folgenden anhand von Figuren, die Ausführungsbeispiele der vorliegenden Erfindung zeigen, näher erläutert.
  • Es zeigen:
  • 1 einen integrierten Halbleiterspeicher mit einer internen Takterzeugung zur taktsynchronen Ausgabe von Daten,
  • 2 ein Signalzustandsdiagramm eines integrierten Halbleiterspeichers bei einem Wechsel zwischen einem aktiven Betriebszustand und einem Stromspar-Betriebszustand,
  • 3 einen Umschaltvorgang beim Umschalten eines integrierten Halbleiterspeichers zwischen einem aktiven Betriebszustand und einem Stromspar-Betriebszustand,
  • 4 eine Ausführungsform eines integrierten Halbleiterspeichers mit Aktivierung/Deaktivierung einer aktivierbaren Takterzeugerschaltung zur Erzeugung eines internen Taktsignals,
  • 5 ein Signalzustandsdiagramm eines integrierten Halbleiterspeichers bei einem Wechseln zwischen einem aktiven Betriebszustand und einem Stromspar-Betriebszustand,
  • 6 einen Umschaltvorgang beim Umschalten eines integrierten Halbleiterspeichers zwischen einem aktiven Betriebszustand und einem Stromspar-Betriebszustand.
  • 4 zeigt einen integrierten Halbleiterspeicher 1000 mit dem bereits in 1 gezeigten Speicherzellenfeld 100, der Steuerschaltung 400, der aktivierbaren Takterzeugerschaltung 600, der Spannungserzeugerschaltung 800 und der Ausgabeeinheit 700, die beispielsweise als eine Speicherschaltung ausgebildet ist. Aus Gründen der besseren Übersicht sind das Adressregister 300, der Spaltendecoder 210 und der Zeilendecoder 220 nicht mehr dargestellt. Die im Speicherzellenfeld 100 angeordnete Speicherzelle ist als eine DRAM (Dynamic Random Access Memory) Speicherzelle ausgebildet. Sie umfasst einen Auswahltransistor AT und einen Speicherkondensator SC. Bei einer Auswahl der Speicherzelle SZ für einen Lesezugriff wird der Auswahltransistor AT durch ein entsprechendes Signal auf der Wortleitung WL in einen leitenden Zustand geschaltet, so dass der Speicherkondensator SC niederohmig mit der Bitleitung BL zum Auslesen seines Speicherzustands verbunden ist. Der integrierte Halbleiterspeicher 1000 umfasst des Weiteren eine Aktivierungsschaltung 500, die zwischen die Steuerschaltung 400 und die aktivierbare Takterzeugerschaltung 600 geschaltet ist.
  • Die Funktionsweise des integrierten Halbleiterspeichers der 4 wird anhand des Signalzustandsdiagramms der 5 erläutert. Zu einem Zeitpunkt T1 wird der integrierte Halbleiterspeicher von dem aktiven Betriebszustand in den Stromspar-Betriebszustand geschaltet. Dazu wird an den Steueranschluss S400a ein Zustandswechsel des Steuersignals CKE angelegt. Die Steuerschaltung 400 steuert zur nächsten steigenden Flanke des externen Taktsignals CLK die Aktivierungsschaltung 500 mit einem Zustandswechsel eines Steuersignals PD an.
  • Nach dem Zustandswechsel des Steuersignals PD erzeugt die aktivierbare Takterzeugerschaltung 600 zunächst noch für eine Zeitdauer ΔT1 das Taktsignal DLLCLK weiter. Die Zeitdauer ΔT1 beträgt dabei ungefähr 3·R·C und somit in etwa dem dreimaligen der RC-Konstanten des integrierten Halbleiterspeichers, wobei R den Widerstandswert des Gehäuses und On-Chip Verdrahtungswiderstände der Spannungsnetze auf dem Chip und C den Kapazitätswert von Pufferkapazitäten der On-Chip Spannungsnetze angibt. Typische Werte für die RC-Konstante eines integrierten Halbleiterspeichers betragen bei einem Widerstand R = 0,1 Ω und einer Kapazität C = 1 μF ungefähr 100 Nanosekunden. Nach etwa 300 Nanosekunden sind transiente Ströme und Spannungen beim Zustandswechsel des integrierten Halbleiterspeichers von dem aktiven Betriebszustand in den Stromspar-Betriebszustand soweit abgeklungen, dass sich der integrierte Halbleiterspeicher in einem stabilen power-down-Betriebszustand befindet.
  • Erst danach erzeugt die Aktivierungsschaltung 500 erfindungsgemäß eine steigende Flanke des Aktivierungssignals AS, das dem Eingangsanschluss E600b der aktivierbaren Takterzeugerschaltung 600 zugeführt wird. Die aktivierbare Takterzeugerschaltung 600 wird daraufhin deaktiviert, so dass die Erzeugung des internen Taktsignals DLLCLK unterdrückt wird. Durch die Deaktivierung der aktivierbaren Takterzeugerschaltung 600 wird im Stromspar-Betriebszustand der Leistungsverbrauch des integrierten Halbleiterspeichers deutlich reduziert. Die aktivierbare Takterzeugerschaltung 600 ist auf den Betriebszustand des integrierten Halbleiterspeichers angepasst, der bei der Deaktivierung der aktivierbare Takterzeugerschaltung vorgelegen hat. Sie ist somit auf den stabilen power-down-Betriebszstand mit On-Chip-Spannungen von zirka 1,5 Volt angepasst.
  • Zum Zeitpunkt T2 wird der integrierte Halbleiterspeicher wieder zur Durchführung von Lese- und Schreibzugriffen aktiviert. Dazu wird der Steueranschluss S400a mit einer steigenden Flanke des Steuersignals CKE angesteuert. Zur nächsten steigenden Flanke des externen Taktsignals CLK steuert daraufhin die Steuerschaltung 400 die Aktivierungsschaltung 500 mit einer fallenden Flanke des Steuersignals PD an. Zur nächsten steigenden Flanke des externen Taktsignals CLK erzeugt die Aktivierungsschaltung 500 eine fallende Flanke des Aktivierungssignals AS, wodurch die aktivierbare Takterzeugerschaltung 600 zur Erzeugung des internen Taktsignals DLLCLK aktiviert wird.
  • 6 zeigt die Zustände der aktivierbaren Takterzeugerschaltung 600 bei einem Wechsel zwischen einem aktiven Betriebszustand (Normal Mode) des integrierten Halbleiterspeichers und einem Stromspar-Betriebszustand (Power-Down). Im aktiven Betriebszustand ist die aktivierbare Takterzeugerschaltung 600 aktiviert. Die On-Chip-Spannungen Vint betragen aufgrund des Stromverbrauchs von Schaltungskomponenten des integrierten Halbleiterspeichers zirka 1,4 Volt. Die aktivierbare Takterzeugerschaltung 600 ist auf diesem Spannungszustand des integrierten Halbleiterspeichers angepasst und auf das am Taktanschluss T400 anliegende externe Taktsignal CLK gerastet. Sie erzeugt ausgangsseitig das interne Taktsignal DLLCLK phasenstarr zu dem extern angelegten Taktsignal CLK.
  • Zum Zeitpunkt T1 wird der integrierte Halbleiterspeicher von dem aktiven Betriebszustand in den Stromspar-Betriebszustand geschaltet. Im Unterschied zur 3 verbleibt die aktivierbare Takterzeugerschaltung 600 zunächt weiterhin im aktiven Zustand. Nach einer Zeitdauer ΔT1 ≈ 3·R·C, nach der transiente Ströme und Spannungen auf dem Chip abgeklungen sind, betragen die On-Chip-Spannungen zirka 1,5 Volt. Da im Gegensatz zum aktiven Betriebszustand des integrierten Halbleiterspeichers keine Speicherzugriffe mehr stattfinden und somit der Stromverbrauch der Schaltungskomponenten auf dem Speicherchip reduziert ist, sind die On-Chip-Spannungen Vint gegenüber dem aktiven Betriebszustand um 0,1 Volt erhöht. Da die aktivierbare Takterzeugerschaltung weiterhin aktiviert ist, wird sie an den stabilen Power-Down-Betriebszustand angepasst. Erst jetzt erfolgt die Deaktivierung.
  • Die aktivierbare Takterzeugerschaltung bleibt während einer Zeitdauer ΔT2 deaktiviert. Zum Zeitpunkt T2 wird der Power-Down-Betriebszustand beendet. Die aktivierbare Takterzeugerschaltung 600 wird zu diesem Zeitpunkt wieder aktiviert. Nach dem Zustandswechsel befindet sich der integrierte Halbleiterspeicher nach einer Zeitdauer ΔT3, die ungefähr der Zeitdauer ΔT1 von drei RC-Konstanten entspricht, wieder in einem stabilen aktiven Betriebszustand. Die On-Chip-Spannungen sind gegenüber dem Power-Down-Betriebszustand um 0,1 Volt reduziert und betragen wieder zirka 1,4 Volt.
  • Wenn unmittelbar nach dem Zeitpunkt T2 ein Lesezugriff erfolgt, befindet sich der integrierte Halbleiterspeicher zunächst nach in den Betriebsbedingungen des Power-Down-Betriebszustandes. Insbesondere sind die On-Chip-Spannungen Vint noch nicht auf dem stabilen Zustand von 1,4 Volt reduziert. Da die aktivierbare Takterzeugerschaltung erst nach einer Zeitdauer ΔT1 nach dem Umschalten vom aktiven Betriebszustand in den Power-Down-Betriebszustand deaktiviert worden ist und somit auf den Power-Down-Betriebszustand angepasst ist, ist sie nach ihrer Aktivierung zum Zeitpunkt T2 auf den aktuell gültigen Betriebszustand des integrierten Halbleiterspeichers angepasst. Somit kann ein Lesezugriff, der unmittelbar nach dem Umschalten vom Power-Down-Betriebszustand in den aktiven Betriebszustand erfolgt, synchron zu dem externen Taktsignal CLK ausgeführt werden.
  • Im Folgenden werden konkrete Ausführungsbeispiele des integrierten Halbleiterspeichers anhand von 4 erläutert. Die Aktivierungsschaltung 500 umfasst eine Zählerschaltung 510 und eine Speicherschaltung 520 zur Speicherung eines Zählerstandes. Bei einem Zustandswechsel des Steuersignals PD wird die Zählerschaltung 510 aktiviert und verändert einen internen Zählerstand bis der in der Speicherschaltung 520 gespeicherte Zählerstand erreicht ist. Danach wird das Aktivierungssignal AS erzeugt, das die aktivierbare Takterzeugerschaltung 600 deaktiviert.
  • Zur Speicherung des Endzählerstandes der Speicherschaltung 520 ist eine Programmierschaltung 900 vorgesehen. Die Programmierschaltung 900 wird von einem Datensignal CT, das an einen Eingangsanschluss E400 des integrierten Halbleiterspeichers angelegt wird, mit einem Datenwert angesteuert. Der Datenwert des Datensignals CT gibt vorzugsweise die zeitliche Dauer einer Taktperiode des Taktsignals CLK an. Innerhalb der Programmierschaltung 900 wird zur Ermittelung des Endzählerstandes der Datenwert des Datensignals CT mit einem variablen Wert multipliziert. Der variable Wert wird dabei abhängig von dem Datenwert des Datensignals CT in der Programmierschaltung 900 generiert. Dadurch ist gewährleistet, dass die Zeitdauer ΔT1 unabhängig von der Frequenz beziehungsweise der eingelesenen Taktperiode des anliegenden Taktsignals ungefähr eine Zeitdauer von drei RC-Konstanten des integrierten Halbleiterspeichers aufweist.
  • In einer weiteren Ausführungsform wird die Periodendauer des angelegten externen Taktsignals nicht über einen Eingangsanschluss E400 vorgegeben, sondern von einem Frequenzdetektor 910 ermittelt. Dem Frequenzdetektor wird dazu das externe Taktsignal CLK eingangsseitig zugeführt. Der Frequenzdetektor 910 erzeugt ausgangsseitig das Datensignal CT mit einem Datenwert, der die Periodendauer des externen Taktsignals CLK angibt. In Abhängigkeit von der von dem Frequenzdetektor ermittelten Frequenz beziehungsweise der ermittelten Periodendauer wird in der Programmierschaltung 900 ein Multiplikator erzeugt, der mit der ermittelten Periodendauer multipliziert wird. Dadurch wird auch in diesem Fall sichergestellt, dass der Endzählerstand einen Wert aufweist, mit dem es erreicht wird, dass die Deaktivierung der aktivierbaren Takterzeugerschaltung erst nach zirka drei RC-Konstanten des integrierten Halbleiterspeichers erfolgt.
  • Bezugszeichenliste
    • 100
    Speicherzellenfeld
    210
    Wortleitungsdecoder
    220
    Zeilendecoder
    300
    Adressregister
    400
    Steuerschaltung
    500
    Aktivierungsschaltung
    510
    Zählerschaltung
    520
    Speicherschaltung
    600
    aktivierbare Takterzeugerschaltung
    700
    Ausgabeeinheit
    800
    Spannungserzeugerschaltung
    900
    Programmierschaltung
    910
    Frequenzdetektor
    AS
    Aktivierungssignal
    CKE
    Steuersignal
    CLK
    externes Taktsignal
    CT
    Datensignal
    DLLCLK
    internes Taktsignal
    PD
    Steuersignal
    Vint
    On-Chip-Spannung

Claims (17)

  1. Integrierter Halbleiterspeicher mit Takterzeugung – der in einem ersten und zweiten Betriebszustand betreibbar ist, wobei im Unterschied zum zweiten Betriebszustand Lesezugriffe auf Speicherzellen (SZ) nur im ersten Betriebszustand durchführbar sind, – mit einer aktivierbaren Takterzeugerschaltung (600) zur Erzeugung eines Taktsignals (DLLCLK), die in einem aktivierten Zustand betreibbar ist, in dem sie das Taktsignal (DLLCLK) erzeugt, und in einem deaktivierten Zustand betreibbar ist, in dem die Erzeugung des Taktsignals (DLLCLK) unterdrückt wird, – mit einer Aktivierungsschaltung (500) zum Schalten der aktivierbaren Takterzeugerschaltung (600) in den aktivierten/deaktivierten Zustand, – mit einer Ausgabeeinheit (700) zur Ausgabe von in den Speicherzellen gespeicherten Daten (D) mit einem Ausgangsanschluss (D700) zur Ausgabe der gespeicherten Daten und einem Taktanschluss (T700) zum Anlegen des Taktsignals (DLLCLK), wobei die gespeicherten Daten von der Ausgabeeinheit (700) synchron zu dem Taktsignal (DLLCLK) an dem Ausgangsanschluss (D700) erzeugt werden, – bei dem die Aktivierungsschaltung (500) derart ausgebildet ist, dass eine Zeitdauer nach einem Umschalten des integrierten Halbleiterspeichers von dem ersten in den zweiten Betriebszustand die aktivierbare Takterzeugerschaltung (600) in dem aktivierten Zustand betrieben wird und spätestens nach Ablauf der Zeitdauer die aktivierbare Takterzeugerschaltung (600) von dem aktivierten Zustand in den deaktivierten Zustand umgeschaltet wird, – wobei die Aktivierungsschaltung (500) eine Zählerschaltung (510) mit einem Zählerstand aufweist und die Zeitdauer von der Aktivierungsschaltung ermittelt wird, indem die Aktivierungsschaltung einen Zählerstand der Zählerschaltung (510) ausgehend von einem ersten Zählerstand verändert bis der Zählerstand einen zweiten Zählerstand erreicht hat, – wobei der zweite Zählerstand ermittelt wird, indem ein Multiplikator in Abhängigkeit von einer Periodendauer eines extern an den Halbleiterspeicher angelegten Taktsignals (CLK) ermittelt wird und die Periodendauer des externen Taktsignals mit dem Multiplikator multipliziert wird.
  2. Integrierter Halbleiterspeicher nach Anspruch 1, bei dem die Aktivierungsschaltung (500) derart ausgebildet ist, dass nach einem Umschalten des integrierten Halbleiterspeichers von dem zweiten in den ersten Betriebszustand die aktivierbare Takterzeugerschaltung (600) in den aktivierten Zustand umgeschaltet wird.
  3. Integrierter Halbleiterspeicher nach einem der Ansprüche 1 oder 2, – bei dem die aktivierbare Takterzeugerschaltung (500) einen Versorgungsanschluss (V600) zum Einspeisen einer Versorgungsspannung (Vint) der aktivierbaren Takterzeugerschaltung (600) aufweist, – bei dem die an dem Versorgungsanschluss (V600) der aktivierbaren Takterzeugerschaltung angelegte Versorgungsspannung (Vint) im zweiten Betriebszustand des integrierten Halbleiterspeichers einen anderen Pegel als im ersten Betriebszustand aufweist.
  4. Integrierter Halbleiterspeicher nach Anspruch 3, bei dem die an dem Versorgungsanschluss (V600) der aktivierbaren Takterzeugerschaltung angelegte Versorgungsspannung (Vint) im zweiten Betriebszustand des integrierten Halbleiterspeichers einen höheren Pegel als im ersten Betriebszustand aufweist.
  5. Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 4, bei dem die Ausgabeeinheit als eine Speicherschaltung (700) zur Speicherung von Daten (D) ausgebildet ist.
  6. Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 5, – mit einem Steueranschluss (S400a) zum Anlegen eines ersten oder zweiten Zustands eines Steuersignals (CKE), – wobei der integrierte Halbleiterspeicher in dem ersten Betriebszustandbetrieben wird, wenn der Steueranschluss (S400a) von dem ersten Zustand des Steuersignals (CKE) angesteuert wird, und im zweiten Betriebszustand betrieben wird, wenn der Steueranschluss (S400a) von dem zweiten Zustand des Steuersignals (CKE) angesteuert wird.
  7. Integrierter Halbleiterspeicher nach einem der Ansprüche 3 bis 6, – mit einer Spannungserzeugerschaltung (800) mit einem Ausgangsanschluss (A800) zur Erzeugung der Versorgungsspannung (Vint) zur Versorgung der aktivierbaren Takterzeugerschaltung (600), – bei dem die an dem Ausgangsanschluss (A800) der Spannungserzeugerschaltung erzeugte Versorgungsspannung (Vint) im ersten Betriebszustand des integrierten Halbleiterspeichers einen anderen Pegel als im zweiten Betriebszustand aufweist.
  8. Integrierter Halbleiterspeicher nach einem der Ansprüche 6 oder 7, – bei dem die Aktivierungsschaltung (500) derart ausgebildet ist, dass sie nach einer Ansteuerung des Steueranschlusses (S400a) des integrierten Halbleiterspeichers mit dem zweiten Zustand des Steuersignals (CKE) den Zählerstand ausgehend von dem ersten Zählerstand verändert bis der Zählerstand den zweiten Zählerstand erreicht hat, – bei dem die Aktivierungsschaltung (500) derart ausgebildet ist, dass sie die aktivierbare Takterzeugerschaltung (600) in den deaktivierten Zustand schaltet, wenn der Zählerstand der Zählerschaltung (510) den zweiten Zählerstand erreicht hat.
  9. Integrierter Halbleiterspeicher nach Anspruch 8, bei dem die Aktivierungsschaltung (500) eine Speicherschaltung (520) zur Speicherung des zweiten Zählerstands aufweist.
  10. Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 9, – mit einem Taktanschluss (T400) zum Anlegen des externen Taktsignals (CLK), – bei dem die aktivierbare Takterzeugerschaltung (600) eingangsseitig (E600) mit dem Taktanschluss (T400) des integrierten Halbleiterspeichers verbunden ist, – bei dem die aktivierbare Takterzeugerschaltung (600) derart ausgebildet ist, dass sie das Taktsignal (DLLCLK) synchron zu dem externen Taktsignal (CLK) erzeugt, – bei dem das Taktsignal (DLLCLK) der Ausgabeeinheit (700) zugeführt wird.
  11. Integrierter Halbleiterspeicher nach einem der Ansprüche 9 oder 10, sofern sich Anspruch 10 auf Anspruch 9 rückbezieht, – mit einem Eingangsanschluss (E400) zum Anlegen eines Datensignals (CT) mit einem Datenwert, – mit einer Programmierschaltung (900) zum Einprogrammieren des zweiten Zählerstands in die Speicherschaltung (520) der Aktivierungsschaltung, – bei dem die Programmierschaltung (900) derart ausgebildet ist, dass sie den zweiten Zählerstand in Abhängigkeit von dem Datenwert des Datensignals (CT) in die Speicherschaltung (520) der Aktivierungsschaltung einprogrammiert.
  12. Integrierter Halbleiterspeicher nach einem der Ansprüche 9 oder 10, sofern sich Anspruch 10 auf Anspruch 9 rückbezieht, – mit einer Programmierschaltung (900) zum Einprogrammieren des zweiten Zählerstands in die Speicherschaltung (520) der Aktivierungsschaltung, – mit einem Frequenzdetektor (910), der eingangsseitig zur Detektion einer Frequenz des externen Taktsignals (CLK) mit dem Taktanschluss (T400) des integrierten Halbleiterspeichers und ausgangsseitig mit der Programmierschaltung (900) verbunden ist, – bei dem die Programmierschaltung (900) derart ausgebildet ist, dass sie den zweiten Zählerstand in Abhängigkeit von der von dem Frequenzdetektor ermittelten Frequenz des externen Taktsignals (CLK) in die Speicherschaltung (520) einprogrammiert.
  13. Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 12, – mit einem Speicherzellenfeld (100) mit Speicherzellen (SZ), – bei dem die Ausgabeeinheit (700) eingangsseitig mit dem Speicherzellenfeld (100) verbunden ist, – bei dem die Ausgabeeinheit (700) derart ausgebildet ist, dass bei einem Lesezugriff auf eine der Speicherzellen das in der einen der Speicherzellen gespeicherte Datum in der Ausgabeeinheit (700) zwischengespeichert wird.
  14. Verfahren zum Betreiben eines integrierten Halbleiterspeichers, umfassend die folgenden Schritte: – Bereitstellen eines integrierten Halbleiterspeichers, der in einem ersten und zweiten Betriebszustand betreibbar ist, wobei im Unterschied zum zweiten Betriebszustand Lesezugriffe auf Speicherzellen (SZ) nur im ersten Betriebszustand durchführbar sind, mit einer aktivierbaren Takterzeugerschaltung (600) zur Erzeugung eines Taktsignals (DLLCLK), die in einen aktivierten Zustand schaltbar ist, in dem sie das Taktsignal (DLLCLK) synchron zu einem an den integrierten Halbleiterspeicher angelegten externen Taktsignal (CLK) erzeugt, und in einen deaktivierten Zustand schaltbar ist, in dem die Erzeugung des Taktsignal (DLLCLK) unterdrückt wird, mit einer Ausgabeeinheit (700) zur Ausgabe von in den Speicherzellen gespeicherten Daten (D) mit einem Ausgangsanschluss (D700) zur Ausgabe der gespeicherten Daten und einem Taktanschluss (T700) zum Anlegen des Taktsignals (DLLCLK), wobei die gespeicherten Daten von der Ausgabeeinheit (700) synchron zu dem Taktsignal (DLLCLK) an dem Ausgangsanschluss (D700) erzeugt werden, – Ansteuern des integrierten Halbleiterspeichers mit dem externen Taktsignal (CLK), – Betreiben des integrierten Halbleiterspeichers in dem ersten Betriebszustand und betreiben der aktivierbaren Takterzeugerschaltung (600) zur Erzeugung des Taktsignals (DLLCLK) in einem aktivierten Zustand, – Anlegen eines ersten Pegels eines Steuersignals (CKE) zum Umschalten des integrierten Halbleiterspeichers von dem ersten Betriebszustand in den zweiten Betriebszustand, – Ermitteln einer Zeitdauer (ΔT1), indem ein Zählerstand ausgehend von einem ersten Zählerstand verändert wird bis der Zählerstand einen zweiten Zählerstand erreicht hat, wobei der zweite Zählerstand ermittelt wird, indem ein Multiplikator in Abhängigkeit von einer Periodendauer des externen Taktsignals (CLK) ermittelt wird und die Periodendauer des externen Taktsignals mit dem Multiplikator multipliziert wird, – Deaktivieren der aktivierbaren Takterzeugerschaltung (600) spätestens nach Ablauf der Zeitdauer nach dem Anlegen des ersten Pegels des Steuersignals (CKE), wenn der integrierte Halbleiterspeicher länger als die Zeitdauer (ΔT1) im zweiten Betriebszustand betrieben wird, – Anlegen eines zweiten Pegels des Steuersignals (CKE) zum Schalten des integrierten Halbleiterspeichers von dem zweiten Betriebszustand in den ersten Betriebszustand und dabei Aktivieren der aktivierbaren Takterzeugerschaltung (600).
  15. Verfahren nach Anspruch 14, bei dem ein aus mindestens einer der Speicherzellen ausgelesenes Datum im ersten Betriebszustand an einem Ausgangsanschluss (D700) des integrierten Halbleiterspeichers synchron zu dem Taktsignal (DLLCLK) erzeugt wird.
  16. Verfahren nach einem der Ansprüche 14 oder 15, bei dem die Zeitdauer (ΔTF) in Abhängigkeit von einer Frequenz des externen Taktsignals (CLK) ermittelt wird.
  17. Verfahren nach Anspruch 16, bei dem die Frequenz des externen Taktsignals (CLK) von einem Frequenzdetektor (910) ermittelt wird.
DE102006023173A 2006-05-17 2006-05-17 Integrierter Halbleiterspeicher mit Takterzeugung und Verfahren zum Betreiben eines integrierten Halbleiterspeichers Expired - Fee Related DE102006023173B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006023173A DE102006023173B4 (de) 2006-05-17 2006-05-17 Integrierter Halbleiterspeicher mit Takterzeugung und Verfahren zum Betreiben eines integrierten Halbleiterspeichers
US11/749,226 US7505359B2 (en) 2006-05-17 2007-05-16 Integrated semiconductor memory device with clock generation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006023173A DE102006023173B4 (de) 2006-05-17 2006-05-17 Integrierter Halbleiterspeicher mit Takterzeugung und Verfahren zum Betreiben eines integrierten Halbleiterspeichers

Publications (2)

Publication Number Publication Date
DE102006023173A1 DE102006023173A1 (de) 2007-11-22
DE102006023173B4 true DE102006023173B4 (de) 2012-07-19

Family

ID=38607913

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006023173A Expired - Fee Related DE102006023173B4 (de) 2006-05-17 2006-05-17 Integrierter Halbleiterspeicher mit Takterzeugung und Verfahren zum Betreiben eines integrierten Halbleiterspeichers

Country Status (2)

Country Link
US (1) US7505359B2 (de)
DE (1) DE102006023173B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006004851B4 (de) * 2006-02-02 2012-06-06 Qimonda Ag Integrierter Halbleiterspeicher mit Erzeugung von Spannungen
DE102007029371A1 (de) * 2007-06-26 2009-01-02 Qimonda Ag Verfahren zum Verbergen defekter Speicherzellen und Halbleiterspeicher
US7573307B2 (en) * 2007-08-01 2009-08-11 Texas Instruments Incorporated Systems and methods for reduced area delay locked loop
EP2223301A4 (de) * 2007-12-21 2012-04-04 Mosaid Technologies Inc Nichtflüchtige halbleiterspeicheranordnung mit stromsparmerkmal
US8291248B2 (en) 2007-12-21 2012-10-16 Mosaid Technologies Incorporated Non-volatile semiconductor memory device with power saving feature
TWI508099B (zh) * 2013-01-28 2015-11-11 Phison Electronics Corp 工作時脈切換方法、記憶體控制器與記憶體儲存裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020039323A1 (en) * 2000-10-03 2002-04-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US20030189868A1 (en) * 2002-04-09 2003-10-09 Riesenman Robert J. Early power-down digital memory device and method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000163961A (ja) * 1998-11-26 2000-06-16 Mitsubishi Electric Corp 同期型半導体集積回路装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020039323A1 (en) * 2000-10-03 2002-04-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US20030189868A1 (en) * 2002-04-09 2003-10-09 Riesenman Robert J. Early power-down digital memory device and method

Also Published As

Publication number Publication date
US20070268777A1 (en) 2007-11-22
DE102006023173A1 (de) 2007-11-22
US7505359B2 (en) 2009-03-17

Similar Documents

Publication Publication Date Title
DE10228719B4 (de) Vorrichtung und System zur Einstellung der DRAM-Auffrisch-Zeitsteuerung
DE4332452C2 (de) Halbleitervorrichtung mit einem Boostmittel und Verfahren zum Festklemmen einer Spannung
DE102007038615B4 (de) Speicher mit Speicherbänken und Modusregistern, sowie Verfahren zum Betreiben eines solchen Speichers
DE4435787C2 (de) Halbleitervorrichtung mit der Möglichkeit reduzierten Stromverbrauchs
DE102006023173B4 (de) Integrierter Halbleiterspeicher mit Takterzeugung und Verfahren zum Betreiben eines integrierten Halbleiterspeichers
DE10304673B4 (de) Auffrischschaltung für dynamische Speicher
DE112018003001T5 (de) Ferroelektrische 2T1C-Direktzugriffsspeicherzelle
DE69934853T2 (de) Halbleiterspeicheranordnung
DE10307244A1 (de) Automatische Vorladesteuerungsschaltung und zugehöriges Vorladesteuerungsverfahren
DE102006004851B4 (de) Integrierter Halbleiterspeicher mit Erzeugung von Spannungen
DE69925797T2 (de) Ferroelektrische Speicheranordnung
DE10206367C2 (de) Integrierter dynamischer Speicher mit Steuerungsschaltung zur Steuerung eines Refresh-Betriebs von Speicherzellen sowie Verfahren zum Betrieb eines solchen Speichers
DE102006004848A1 (de) Verfahren und Vorrichtung zum Variieren eines aktiven Arbeitszyklus einer Wortleitung
DE19954564B4 (de) Steuerungsschaltung für die CAS-Verzögerung
DE102020121113A1 (de) Speichervorrichtung und betriebsverfahren der speichervorrichtung
DE102004031959B4 (de) DRAM und Betriebsverfahren
DE60107174T2 (de) Halbleiterspeicheranordnung
DE10154613B4 (de) Verfahren zum Vorladen von Speicherzellen eines dynamischen Halbleiterspeichers beim Power Up sowie Halbleiterspeicher
EP1099224B1 (de) Schaltungsanordnung zur generierung einer referenzspannung für das auslesen eines ferroelektrischen speichers
DE19758068A1 (de) Schaltung zum Treiben/Steuern eines Erfassungsverstärkers
DE4235951C2 (de) Halbleiterspeichereinrichtung und Betriebsverfahren dafür
DE10332601A1 (de) Schaltung und Verfahren zur Steuerung eines Zugriffs auf einen integrierten Speicher
DE102004053486B4 (de) Integrierter Halbleiterspeicher und Verfahren zum Betreiben eines integrierten Halbleiterspeichers
DE102005046363B4 (de) Integrierter Halbleiterspeicher mit Übertragung von Daten über eine Datenschnittstelle
DE10131007B4 (de) Vorrichtung zum Ansteuern einer Speicherzelle eines Speicherbausteins und Speicherbaustein

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20121020

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative
R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee