-
HINTERGRUND DER ERFINDUNG
-
1. Gebiet der Erfindung
-
Die
vorliegende Erfindung betrifft eine ferroelektrische Speichervorrichtung,
die ferroelektrische Kondensatoren umfaßt, und, genauer gesagt, eine
ferroelektrische Speichervorrichtung, die Daten von 3 oder mehr
Werten in einem ferroelektrischen Kondensator in sich speichert.
-
2. Beschreibung der verwandten
Technik
-
Halbleiterspeichervorrichtungen
werden im allgemeinen klassifiziert in flüchtige Halbleiterspeichervorrichtungen
wie beispielsweise DRAMs (Dynamic Random Access Memory: dynamischer
Speicher mit wahlfreiem Zugriff), die Elektroenergie benötigen, um
in sie geschriebene Daten zu halten, und nichtflüchtige Halbleiterspeichervorrichtungen
wie beispielsweise Flash-Speicher und EEPROMs (Electric Erasable
Programmable Read Only Memory: elektrisch löschbarer programmierbarer Speicher),
die keine Elektroenergie benötigen,
um die geschriebenen Daten zu halten. Die Leistung einer Halbleiterspeichervorrichtung
wird oft durch die Speicherkapazität, die Zugriffsgeschwindigkeit
und den Energieverbrauch derselben ausgedrückt.
-
Als
Halbleiterspeichervorrichtungen mit großer Kapazität und hoher Geschwindigkeit
werden hauptsächlich
DRAMs für
den Hauptspeicher von verschiedenen Arten von Computern verwendet.
Da DRAMs jedoch flüchtig
sind, ist eine Auffrischoperation erforderlich, um die geschriebenen
Daten zu halten, woraus ein hoher Energieverbrauch resultiert.
-
Flash-Speicher
und EEPROMs werden hauptsächlich
in Dateisystemen, Speicherkarten, tragbaren Einrichtungen und dergleichen
als nichtflüchtige
Halbleiterspeichervorrichtungen mit großen Kapazitäten und niedrigem Energieverbrauch verwendet.
Jedoch wird bei Flash-Speichern und EEPROMs eine ziemlich lange Zeit
benötigt,
um Daten hineinzuschreiben.
-
Indessen
sind ferroelektrische Speichervorrichtungen, die ferroelektrische
Kondensatoren in Speicherzellen derselben umfassen, in jüngster Zeit
als Halbleiterspeichervorrichtungen mit den Vorteilen sowohl von
DRAMs als auch von Flash-Speichern und EEPROMs entwickelt worden.
-
Eine
ferroelektrische Speichervorrichtung kann Binärdaten unter Verwendung einer
dielektrischen Restpolarisation speichern, die auch dann bestehenbleibt,
wenn eine Spannung, die auf einen ferroelektrischen Kondensator
angewendet wird, 0 wird.
-
1 zeigt
eine Konfiguration einer Speicherzelle einer ferroelektrischen Speichervorrichtung
dieser Art.
-
In 1 umfaßt eine
Speicherzelle 1 einen ferroelektrischen Kondensator 3 und
einen Transistor 5, der ein Transfer-Gate ist. Der Transistor 5 ist
aus einem NMOS (N-Kanal-Metalloxid-Halbleiter) gebildet.
-
Eine
Plattenleitung PL ist mit einer Elektrode 3a des ferroelektrischen
Kondensators 3 zum Anwenden einer Spannung auf diese verbunden.
Eine Transfer-Elektrode 5a des Transistors 5 ist
mit der anderen Elektrode 3b des ferroelektrischen Kondensators 3 verbunden.
-
Eine
Bitleitung BL, die eine Datenübertragungsleitung
ist, ist mit der anderen Transfer-Elektrode 5b des Transistors 5 verbunden.
Eine Wortleitung WL, die den Transistor 5 ein- und ausschaltet,
ist mit der Gate-Elektrode 5c des Transistors 5 verbunden.
-
2 zeigt
eine Beziehung (Hystereseschleife, die durch "a", "b", "c" and "d" gebildet wird) zwischen einer Spannung
E, die zwischen den Elektroden 3a und 3b des ferroelektrischen
Kondensators 3 angewendet wird, und einer Polarisationsladungsdichte
P desselben. Die angewendete Spannung E ist eine Spannung VBL der
Bitleitung BL bezüglich
einer Referenzspannung VPL der Plattenleitung PL (das heißt, Spannung
VBL – Spannung
VPL).
-
Im
folgenden wird eine Operation zum Schreiben von Daten in die Speicherzelle 1 erläutert.
-
Wenn
Daten "1" in die obige Speicherzelle 1 geschrieben
werden, wird die Plattenleitung PL auf 0V gesetzt und wird die Wortleitung
WL auf einen hohen Pegel gesetzt, wie in 3 gezeigt.
In diesem Zustand wird die Bitleitung BL von 0V auf VCC und dann
auf 0V verändert.
0V ist eine Erdspannung, und VCC ist eine Energiezufuhrspannung.
-
Die
Spannung mit hohem Pegel, die auf die Wortleitung WL angewendet
wird, wird auf eine Summe aus VCC und einer Spannung gesetzt, die
höher als
ein Schwellenwert des Transistors 5 ist, und VCC, die auf die
Bitleitung BL angewendet wird, wird mit Sicherheit zu der Elektrode 3b des
ferroelektrischen Kondensators 3 übertragen.
-
Als
Resultat ändert
sich, wie in 4 gezeigt, eine Polarisationsladung
des ferroelektrischen Kondensators 3 von "e" auf "b" und
dann auf "c". Auch in dem Fall,
wenn der dielektrische Restpolarisationswert des ferroelektrischen
Kondensators 3 vor der Schreiboperation nicht "e" ist, ändert sich die Polarisationsladung
auf Grund der Schreiboperation immer von "b" auf "c". Als Resultat wird ein dielektrischer
Restpolarisationswert des ferroelektrischen Kondensators 3 nach
der Operation des Schreibens von Daten "1" in
ihn ein positiver Polarisationsladungswert Pr ("c")
sein. Dies ist der Zustand, wenn Daten "1" gespeichert
sind.
-
Wenn
andererseits Daten "0" in die Speicherzelle 1 geschrieben
werden, wird die Plattenleitung PL auf VCC gesetzt und wird die
Wortleitung WL auf einen hohen Pegel gesetzt, wie in 5 gezeigt,
und die Bitleitung BL wird von VCC auf 0V und dann von 0V auf VCC
verändert.
-
Als
Resultat verändert
sich, wie in 6 gezeigt, die Polarisationsladung
des ferroelektrischen Kondensators 3 von "f" über "d" auf "a".
Auch in dem Fall, wenn der dielektrische Restpolarisationswert des
ferroelektrischen Kondensators 3 vor der Schreiboperation
nicht "f" ist, ändert sich
die Polarisationsladung auf Grund der Schreiboperation immer von "d" auf "a".
Als Resultat wird der dielektrische Restpolarisationswert des ferroelektrischen
Kondensators 3 nach der Operation des Schreibens von Daten "0" in ihn ein negativer Polarisationsladungswert
-Pr ("a") sein. Dies ist
der Zustand, wenn Daten "0" gespeichert sind.
-
7 zeigt
Operationszeitlagen der Wortleitung WL und der Plattenleitung PL
und Veränderungen
der Spannung der Bitleitung BL bei einer Operation zum Lesen von
Daten, die in die Speicherzelle 1 geschrieben sind. Die
Leseoperation wird ausgeführt,
indem die Spannung der Plattenleitung PL von 0V auf VCC und dann auf
0V verändert
wird, während
die Wortleitung WL auf einem hohen Pegel ist. Die Spannung der Bitleitung
BL wird vor der Leseoperation auf 0V gesetzt und in einen schwimmenden
Zustand versetzt, wenn die Daten gelesen werden.
-
8 zeigt
eine Veränderung
der Polarisationsladung des ferroelektrischen Kondensators 3 bei
der Leseoperation.
-
Wenn
Daten "1" in die Speicherzelle 1 geschrieben
sind, verändert
sich die Polarisationsladung des ferroelektrischen Kondensators 3 durch
die Leseoperation von "c" auf "d". Eine elektrische Ladung ΔQ1, die durch
die Veränderung
der Polarisationsladung erzeugt wird, wird auf solch eine Weise
verteilt, daß die
Spannungen der Bitleitung BL und der Elektrode 3b des ferroelektrischen
Kondensators 3 ausgegli chen werden. Als Resultat steigt
die Spannung der Bitleitung BL, wie in 7 gezeigt,
auf V1 an.
-
Wenn
andererseits Daten "0" in die Speicherzelle 1 geschrieben
sind, verändert
sich die Polarisationsladung des ferroelektrischen Kondensators 3 durch
die Leseoperation von "a" auf "d", wie in 8 gezeigt. Eine
elektrische Ladung ΔQ2,
die durch die Veränderung
der Polarisationsladung erzeugt wird, wird auf solch eine Weise
verteilt, daß die
Spannungen der Bitleitung BL und der Elektrode 3b des ferroelektrischen
Kondensators 3 ausgeglichen werden. Als Resultat steigt
die Spannung der Bitleitung BL, wie in 7 gezeigt,
auf V0 an.
-
Die
Spannung der Bitleitung BL wird dann durch einen Leseverstärker, der
nicht gezeigt ist, von V1 auf VCC oder von VO auf 0V verändert. Dann
werden die Daten "1" oder "0" gelesen, die in der Speicherzelle 1 gespeichert
sind.
-
Nach
Vollendung des Lesens verändert
sich die Polarisationsladung des ferroelektrischen Kondensators 3 zu
der Zeit, wenn die Spannung der Plattenleitung PL 0V wird, auf -Pr
("a"). Aus diesem Grund
werden, falls die Daten, die in den ferroelektrischen Kondensator 3 geschrieben
sind, "1" sind, die gespeicherten
Daten invertiert, und ein Neuspeichern ist erforderlich.
-
Ein
Neuspeichern von Daten wird ausgeführt, wenn die Spannung der
Bitleitung BL durch den Leseverstärker verstärkt wird. Bei der Verstärkung beträgt die.
Spannung der Plattenleitung PL 0V. In dem Fall, wenn die Lesedaten "1" sind, wird die Spannung der Bitleitung
BL, die durch den Leseverstärker
verstärkt
wird, VCC, und die Polarisationsladung des ferroelektrischen Kondensators 3 verändert sich
somit auf "b", und die Daten "1" werden hineingeschrieben, wie in dem
Fall, der in 4 gezeigt ist.
-
Falls
die Lesedaten "0" sind, bleibt die
dielektrische Restpolarisationsladung des ferroelektrischen Kondensators 3 vor
und nach dem Lesen auf "a". Die Speicherzelle 1 bleibt
in dem Zustand des Speicherns von Daten "0" in
derselben.
-
Oben
sind die Lese- und Schreiboperationen von Binärdaten "1" und "0" erläutert
worden. Der Wert der dielektrischen Restpolarisation des ferroelektrischen
Kondensators 3 verändert
sich im allgemeinen als Antwort auf die Spannung der Bitleitung
BL bezüglich
der Referenzspannung der Plattenleitung PL beim Schreiben.
-
Deshalb
verändert
sich, wie in 9 gezeigt, in dem Fall, wenn
der dielektrische Restpolarisationswert des ferroelektrischen Kondensators 3 zum
Beispiel "a" ist, der Wert auf
P1, wenn die Bitleitungsspannung (VBL – VPL) V2 wird.
-
Ebenso
wird, wenn die Spannung der Bitleitung BL (VBL – VPL) V3 wird, in dem Fall,
wenn der dielektrische Restpolarisationswert des ferroelektrischen
Kondensators 3 "a" ist, der dielektrische
Restpolarisationswert des ferroelektrischen Kondensators 3 P2.
-
Mit
anderen Worten, der Zustand der dielektrischen Restpolarisation
des ferroelektrischen Kondensators 3 verändert sich
in Abhängigkeit
von der Spannung, die auf die Bitleitung BL angewendet wird. Deshalb wird
das Speichern von 3 oder mehr Werten unter Verwendung der dielektrischen
Restpolarisation des ferroelektrischen Kondensators 3 unter
verschiedenen Aspekten erläutert.
-
Bei
einem Versuch zum Realisieren der ferroelektrischen Speichervorrichtung,
die 3 oder mehr Werte in dem ferroelektrischen Kondensator 3 speichert,
treten jedoch die folgenden Probleme auf, die beim Speichern von
Binärdaten
nicht auftreten.
-
Das
erste Problem wird dadurch verursacht, daß die dielektrische Restpolarisation
des ferroelektrischen Kondensators 3 nicht nur von der
angewendeten Spannung sondern auch von der Hysterese abhängt.
-
Zum
Beispiel wird, wie in 10 gezeigt, eine Spannung V3,
die einem logischen Wert entspricht, auf den ferroelektrischen Kondensator 3 angewendet,
und der logische Wert wird in die Speicherzelle 1 geschrieben.
Nach dieser Schreiboperation wird die Spannung V3 auf den ferroelektrischen
Kondensator 3 angewendet, um den logischen Wert wieder
in ihn zu schreiben.
-
Dabei
verändert
sich die Polarisationsladung des ferroelektrischen Kondensators 3 in
der Reihenfolge von "a", "g", "h", "j" und "k".
Selbst wenn dieselbe Spannung auf den ferroelektrischen Kondensator 3 angewendet
wird, um denselben logischen Wert zu schreiben, verändert sich
deshalb die dielektrische Restpolarisation desselben auf eine Vielzahl
von Werten (P3 und P4 in diesem Fall). Als Resultat wird der geschriebene logische
wert nicht korrekt wiederhergestellt.
-
Das
zweite Problem wird durch die Unstimmigkeit zwischen dem Polarisationsladungswert
bei Anwendung einer Spannung auf die Bitleitung BL bei einer Schreiboperation
und einem dielektrischen Restpolarisationswert nach der Schreiboperation
verursacht.
-
Zum
Beispiel verändert
sich in der in 2 gezeigten Hystereseschleife
die Polarisationsladung bei Anwendung der Spannung VCC auf die Bitleitung
BL bei der Schreiboperation auf "b". Indessen verändert sich die
dielektrische Restpolarisation nach der Schreiboperation auf "c". Deshalb ist der dielektrische Restpolarisationswert
kleiner als die Polarisationsladung.
-
Immer
wenn die Daten gelesen werden, ist demzufolge die Spannung der Bitleitung
BL kleiner als die Spannung derselben beim Schreiben der Daten.
Deshalb können
die Daten einfach durch den Vergleich der Spannungen beim Lesen
und Schreiben nicht korrekt gelesen werden.
-
Des
weiteren wird, wenn ein Datenneuschreiben erforderlich ist, falls
die Spannung beim Lesen einfach für das Neuschreiben verwendet
wird, eine Veränderung
auf einen dielektrischen Restpolarisationswert beobachtet, der sich
von dem Wert vor dem Neuschreiben unterscheidet. Im Falle von Binärdaten kann
die Spannung beim Lesen durch einen Leseverstärker verstärkt werden und treten keine
derartigen Probleme auf.
-
Das
dritte Problem ist auf das Laden eines parasitären Kondensators innerhalb
der Speicherzelle 1 beim Schreiben von Daten zurückzuführen.
-
Ein
parasitärer
Kondensator Cp existiert, wie in 11 gezeigt,
zwischen der Elektrode 3b des ferroelektrischen Kondensators 3 und
dem Transfer-Gate 5a des Transistors 5 in der
Speicherzelle 1. Der parasitäre Kondensator Cp wird als
Antwort auf die Spannung geladen, die auf die Bitleitung BL beim
Schreiben von Daten angewendet wird.
-
Deshalb
ist, wie in 12 gezeigt, die dielektrische
Restpolarisation unmittelbar nach Vollendung des Datenschreibens
P5 und somit eine Summe aus einer natürlichen dielektrischen Restpolarisation
Pr und der Ladung des parasitären
Kondensators Cp. Die elektrische Ladung in dem parasitären Kondensator
Cp wird mit der Zeit allmählich
entladen, wodurch bewirkt wird, daß sich der dielektrische Restpolarisationswert
P5 mit der Zeit auf Pr verändert.
-
Als
Resultat verändern
sich nach dem Schreiben im Laufe der Zeit Daten, die zu lesen sind.
Im Falle von Binärdaten kann,
da Daten durch die elektrischen Ladungen ΔQ1 und ΔQ2 gelesen werden, die in 8 gezeigt
sind, die elektrische Ladung in dem parasitären Kondensator Cp als Fehler
behandelt werden.
-
Auf
Grund der obigen Beschreibungen sind Probleme vorhanden gewesen,
die gelöst
werden müssen,
um Daten von 3 oder mehr Werten in dem ferroelektrischen Kondensator 3 zu
speichern und die gespeicherten Daten korrekt zu lesen.
-
ZUSAMMENFASSUNG DER ERFINDUNG
-
Die
vorliegende Erfindung ist erdacht worden, um die obigen Probleme
zu lösen,
und eine Aufgabe der vorliegenden Erfindung ist es, eine ferroelektrische
Speichervorrichtung vorzusehen, die Daten von irgendeinem von 3
oder mehr Werten in einem ferroelektrischen Kondensator in sich
speichern und lesen kann.
-
Die
vorliegende Erfindung ist durch Anspruch 1 definiert.
-
Ein
anderes Ziel der vorliegenden Erfindung ist es, eine ferroelektrische
Speichervorrichtung vorzusehen, die Daten, die in einem ferroelektrischen
Kondensator darin gespeichert sind, mit Sicherheit als ursprünglichen
digitalen Wert wiederherstellen kann.
-
Noch
ein anderes Ziel der vorliegenden Erfindung ist es, einen Vergleich
einer analogen Lesespannung, die aus einem ferroelektrischen Kondensator
gelesen wird, mit einer analogen Referenzlesespannung mit Sicherheit
und hoher Genauigkeit auszuführen,
wenn Daten gelesen werden, die in dem ferroelektrischen Kondensator
gespeichert sind.
-
Noch
ein anderes Ziel der vorliegenden Erfindung ist das Detektieren
eines Fehlers in einer Schaltung oder dergleichen durch Ausgeben
von Fehlerinformationen, wenn Daten, die in einem ferroelektrischen
Kondensator gespeichert sind, nicht korrekt wiederhergestellt werden.
-
Noch
ein anderes Ziel der vorliegenden Erfindung ist es, einen dielektrischen
Restpolarisationswert eines ferroelektrischen Kondensators entsprechend
Schreibdaten beizubehalten, indem der Einfluß einer anfänglichen oder vorherigen dielektrischen
Restpolarisation vor dem Schreiben der Daten in den ferroelektrischen
Kondensator unterdrückt
wird.
-
Ein
anderes Ziel der vorliegenden Erfindung ist das korrekte Lesen von
Daten, ohne durch eine elektrische Ladung beeinträchtigt zu
werden, die in einem parasitären
Kondensator in einem ferroelektrischen Kondensator gespeichert ist.
-
Ein
anderes Ziel der vorliegenden Erfindung ist das Ausführen einer
Neuschreiboperation mit Sicherheit nach dem Lesen von Daten unter
Verwendung des ursprünglichen
digitalen Wertes, der aus einer analogen Lesespannung wiederhergestellt
wurde.
-
Eine
ferroelektrische Speichervorrichtung der vorliegenden Erfindung
umfaßt
eine Speicherzelle, die einen ferroelektrischen Kondensator enthält, einen
DA-Konverter zum Empfangen von irgendeinem von 3 oder mehr digitalen
Werten und Anwenden einer analogen Schreibspannung entsprechend
dem eingegebenen digitalen Wert auf eine Elektrode des ferroelektrischen
Kondensators, um zu bewirken, daß eine dielektrische Restpolarisation
in dem ferroelektrischen Kondensator auftritt, und eine AD-Konvertierungsschaltung
zum Empfangen einer analogen Lesespannung, die als Antwort auf den
dielektrischen Restpolarisationswert des ferroelektrischen Kondensators
erhalten wird, und zum Wiederherstellen der analogen Lesespannung
als ursprünglichen
digitalen Wert.
-
Der
DA-Konverter empfängt
einen digitalen Wert, der zu schreiben ist, und wendet die analoge Schreibspannung
ent sprechend dem eingegebenen digitalen Wert auf die Elektrode des
ferroelektrischen Kondensators an. Als Resultat tritt in dem ferroelektrischen
Kondensator die dielektrische Restpolarisation entsprechend der
Schreibspannung auf. Der Wert der dielektrischen Restpolarisation
kann in Abhängigkeit
von der analogen Schreibspannung auf eine Vielzahl von Werten gesetzt
werden. Deshalb können
Daten von irgendeinem von 3 oder mehr Werten in dem ferroelektrischen
Kondensator gespeichert werden.
-
Die
AD-Konvertierungsschaltung empfängt
die analoge Lesespannung, die als Antwort auf den dielektrischen
Restpolarisationswert des ferroelektrischen Kondensators erhalten
wurde, und stellt die analoge Lesespannung als ursprünglichen
digitalen Wert wieder her. Mit anderen Worten, die geschriebenen
Daten (der digitale Restpolarisationswert) werden durch die AD-Konvertierungsschaltung
gelesen.
-
Auf
diese Weise wird es möglich,
Daten von 3 oder mehr Werten in dem ferroelektrischen Kondensator zu
speichern und die gespeicherten Daten zu lesen.
-
Gemäß einem
der Aspekte der vorliegenden Erfindung umfaßt die AD-Konvertierungsschaltung
eine Vielzahl von Referenzspeicherzellen, eine DA-Konvertierungseinheit,
eine Vergleichseinheit und eine Wiederherstellungseinheit.
-
Die
DA-Konvertierungseinheit wendet eine analoge Referenzschreibspannung,
die einen Wert hat, der sich von der analogen Schreibspannung unterscheidet,
die auf die Speicherzelle angewendet wird, auf eine Elektrode eines
ferroelektrischen Kondensators in jeder der Referenzspeicherzellen
an. Als Resultat tritt eine dielektrische Restpolarisation in dem
ferroelektrischen Kondensator entsprechend der analogen Referenzschreibspannung
auf.
-
Die
Vergleichseinheit vergleicht jede analoge Referenzlesespannung,
die als Antwort auf die dielektrische Restpolarisation des ferroelektrischen
Kondensators in jeder der Referenzspeicherzellen erhalten wird, mit
einer analogen Lesespannung, die als Antwort auf die dielektrische
Restpolarisation des ferroelektrischen Kondensators in der Speicherzelle
erhalten wird.
-
Die
Wiederherstellungseinheit stellt den ursprünglichen digitalen Wert auf
der Basis des Vergleichsresultats durch die Vergleichseinheit wieder
her.
-
Deshalb
kann der digitale Wert, der durch den DA-Konverter geschrieben wird,
mit Sicherheit als ursprünglicher
digitaler Wert wiederhergestellt werden.
-
Gemäß einem
anderen Aspekt der vorliegenden Erfindung setzt eine DA-Konvertierungseinheit
jede analoge Referenzschreibspannung auf einen Zwischenwert zwischen
jeder analogen Schreibspannung entsprechend jedem digitalen Wert.
Wenn die Daten gelesen werden, ist deshalb eine Differenz zwischen
der analogen Lesespannung und der analogen Referenzlesespannung
groß,
wodurch ein leichter Vergleich zwischen beiden Spannungen ermöglicht wird.
-
Gemäß einem
anderen Aspekt der vorliegenden Erfindung sind die Speicherzelle
und die Referenzspeicherzellen in ein und derselben Größe und Form
gebildet. Deshalb sind die Charakteristiken der Speicherzelle und
der Referenzspeicherzellen dieselben. Als Resultat wird, wenn Daten
geschrieben werden, ein vorbestimmter dielektrischer Restpolarisationswert
entsprechend einer analogen Schreibspannung oder einer analogen
Referenzschreibspannung in jedem der ferroelektrischen Kondensatoren
der Speicherzelle und der Referenzspeicherzellen festgesetzt.
-
Auch
wenn Daten gelesen werden, kann die analoge Lesespannung genau mit
jeder analogen Referenzlesespannung verglichen werden.
-
Gemäß einem
anderen Aspekt der vorliegenden Erfindung ist die Kapazität einer
Bitleitung, die einen DA-Konverter und eine Speicherzelle verbindet,
dieselbe wie die Kapazität
jeder Referenzbitleitung, die eine DA-Konvertierungseinheit mit
jeder Referenzspeicherzelle verbindet. Beim Datenlesen können deshalb
eine analoge Lesespannung und eine analoge Referenzlesespannung,
die beide den dielektrischen Restpolarisationswert von jedem ferroelektrischen
Kondensator korrekt widerspiegeln, erhalten und genau verglichen
werden.
-
Gemäß einem
anderen Aspekt der vorliegenden Erfindung gibt eine Wiederherstellungseinheit
Fehlerinformationen, wenn das ursprüngliche digitale Signal nicht
wiederhergestellt werden kann, auf der Basis eines Vergleichsresultats
aus, das durch eine Vergleichseinheit erhalten wird, und es kann
ein Fehler in einer Schaltung auf Grund einer Minderung oder eines
Ausfalls eines ferroelektrischen Kondensators detektiert werden.
-
Gemäß einem
anderen Aspekt der vorliegenden Erfindung setzt eine Polarisationsinitialisierungsschaltung
einen dielektrischen Restpolarisationswert eines ferroelektrischen
Kondensators in sich auf einen vorbestimmten Wert. Deshalb kann
der Einfluß von
der anfänglichen
oder vorherigen dielektrischen Restpolarisation unterdrückt werden.
-
Gemäß einem
anderen Aspekt der vorliegenden Erfindung setzt eine Polarisationsinitialisierungsschaltung
einen dielektrischen Restpolarisationswert eines ferroelektrischen
Kondensators vor einer Schreiboperation auf einen vorbestimmten
Wert. Immer wenn dieselbe analoge Schreibspannung oder analoge Referenzschreibspannung
auf den ferroelektri schen Kondensator bei einer Schreiboperation
angewendet wird, hat deshalb die dielektrische Restpolarisation
denselben Wert. Als Resultat ist der dielektrische Restpolarisationswert
des ferroelektrischen Kondensators entsprechend Schreibdaten derselbe.
-
Gemäß einem
anderen Aspekt der vorliegenden Erfindung entlädt eine Entladungsschaltung
eine elektrische Ladung in einem parasitären Kondensator eines ferroelektrischen
Kondensators. Deshalb wird die Leseoperation durch die elektrische
Ladung, die in dem parasitären
Kondensator gespeichert ist, nicht beeinträchtigt, und korrekte Daten
können
gelesen werden.
-
Gemäß einem
anderen Aspekt der vorliegenden Erfindung entlädt eine Entladungsschaltung
eine elektrische Ladung in einem parasitären Kondensator nach einer
Schreiboperation oder vor einer Leseoperation. Deshalb wird die
elektrische Ladung, die in dem parasitären Kondensator eines ferroelektrischen
Kondensators beim Schreiben von Daten gespeichert wird, vor einer
Leseoperation entladen, und nur die elektrische Ladung, die einer
dielektrischen Restpolarisation des ferroelektrischen Kondensators
entspricht, kann als analoge Lesespannung oder analoge Referenzlesespannung
erhalten werden.
-
Gemäß einem
anderen Aspekt der vorliegenden Erfindung werden Daten in eine Speicherzelle
neu geschrieben, indem der wiederhergestellte ursprüngliche
digitale Wert einem DA-Konverter
eingegeben wird. Durch Ausführen
des Neuschreibens von Daten unter Verwendung einer analogen Schreibspannung,
die erhalten wird, indem der wiederhergestellte ursprüngliche
digitale Wert dem DA-Konverter eingegeben wird, statt eine analoge
Lesespannung zu verwenden, die aus einer Speicherzelle gelesen wird,
wird ein dielektrischer Restpolari sationswert eines ferroelektrischen
Kondensators entsprechend dem ursprünglichen digitalen Wert korrekt
festgesetzt.
-
KURZE BESCHREIBUNG DER
ZEICHNUNGEN
-
1 ist
ein Schaltungsdiagramm, das eine Speicherzelle einer herkömmlichen
ferroelektrischen Speichervorrichtung zeigt;
-
2 zeigt
eine Beziehung zwischen einer Spannung, die auf einen ferroelektrischen
Kondensator angewendet wird, der in 1 gezeigt
ist, und einer Polarisationsladungsdichte desselben;
-
3 ist
ein Schaltungsdiagramm, das einen Zustand zeigt, wenn Daten "1" in die Speicherzelle geschrieben sind,
die in 1 gezeigt ist;
-
4 zeigt
Veränderungen
der Polarisationsladung des ferroelektrischen Kondensators von 3, wenn
Daten "1" in die Speicherzelle
geschrieben sind;
-
5 ist
ein Schaltungsdiagramm, das einen Zustand zeigt, wenn Daten "0" in die Speicherzelle geschrieben sind,
die in 1 gezeigt ist;
-
6 zeigt
Veränderungen
der Polarisationsladung des ferroelektrischen Kondensators von 5, wenn
Daten "0" in die Speicherzelle
geschrieben sind;
-
7 ist
ein Zeitlagendiagramm, das eine Operation zum Lesen von Daten zeigt,
die in die Speicherzelle von 1 geschrieben
sind;
-
8 zeigt
Veränderungen
der Polarisationsladung des ferroelektrischen Kondensators von 7, wenn
Daten gelesen werden, die in die Speicherzelle geschrieben sind;
-
9 zeigt
Veränderungen
einer dielektrischen Restpolarisation entsprechend einer Spannung,
die auf den ferroelektrischen Kondensator von 1 angewendet
wird;
-
10 zeigt
ein Beispiel für
die Abhängigkeit
der dielektrischen Restpolarisation des ferroelektrischen Kondensators,
der in 1 gezeigt ist, von der Hysterese;
-
11 ist
ein Schaltungsdiagramm, das einen parasitären Kondensator in der Speicherzelle
von 1 zeigt;
-
12 zeigt
einen Zustand, wenn eine elektrische Ladung in dem parasitären Kondensator
von 11 zu einem natürlichen dielektrischen Restpolarisationswert
hinzugefügt
wird;
-
13 ist
ein Blockdiagramm, das ein Grundprinzip der ersten Ausführungsform
einer ferroelektrischen Speichervorrichtung der vorliegenden Erfindung
zeigt;
-
14 zeigt
einen Überblick über die
erste Ausführungsform
der ferroelektrischen Speichervorrichtung der vorliegenden Erfindung;
-
15 ist
ein Zeitlagendiagramm von externen Signalen, internen Signalen und
Steuersignalen in der ersten Ausführungsform;
-
16 ist
ein Schaltungsdiagramm einer Datensteuereinheit und einer Speicherzelleneinheit,
die in 14 gezeigt sind;
-
17 ist
ein Diagramm einer RD-Konvertierungsschaltung, die in 16 gezeigt
ist;
-
18 zeigt
eine Operation zum Schreiben von Daten in einen ferroelektrischen
Kondensator in der ersten Ausführungsform;
-
19 zeigt
eine Operation zum Lesen von Daten aus dem ferroelektrischen Kondensator
in der ersten Ausführungsform;
-
20 ist
ein Zeitlagendiagramm, das die Schreib- und Leseoperationen in der
ersten Ausführungsform
zeigt; und
-
21 ist
ein Blockdiagramm, das einen Codierer in der zweiten Ausführungsform
der ferroelektrischen Speichervorrichtung der vorliegenden Erfindung
zeigt.
-
BESCHREIBUNG DER BEVORZUGTEN
AUSFÜHRUNGSFORMEN
-
Unter
Bezugnahme auf die beiliegenden Zeichnungen werden im folgenden
Ausführungsformen
der vorliegenden Erfindung eingehend erläutert.
-
13 ist
ein Blockdiagramm, das ein Grundprinzip der ersten und zweiten Ausführungsformen
eines ferroelektrischen Speichers der vorliegenden Erfindung zeigt.
Der ferroelektrische Speicher der vorliegenden Erfindung umfaßt einen
DA-Konverter, eine
Speicherzelle 1, die einen ferroelektrischen Kondensator 3 enthält, und
eine AD-Konvertierungsschaltung.
-
Die
AD-Konvertierungsschaltung umfaßt
eine DA-Konvertierungseinheit 31, eine Vielzahl von Referenzspeicherzellen 35,
von denen jede einen ferroelektrischen Kondensator 36 enthält, eine
Vergleichseinheit 37 und eine Wiederherstellungseinheit.
Die Wiederherstellungseinheit entspricht einem Codierer 39,
der später
erläutert
wird.
-
14 zeigt
die erste Ausführungsform
der ferroelektrischen Speichervorrichtung der vorliegenden Erfindung.
In dieser Ausführungsform
wird der ferroelektrische Speicher als Speicherchip hergestellt.
-
In 14 umfaßt die ferroelektrische
Speichervorrichtung in dieser Ausführungsform eine Eingabe/Ausgabe-Schnittstelleneinheit 100,
die die Eingabe und Ausgabe von externen Signalen steuert, eine
Signalsteuereinheit 200, die verschiedene Arten von Steuersignalen
aus eingegebenen externen Signalen erzeugt und die gesamte Vorrichtung
steuert, eine Datensteuereinheit 300, die Eingangsdaten
Din und Ausgangs daten Dout steuert, und eine Speicherzelleneinheit 400,
die Daten speichert.
-
Ein
Taktsignal CLK, ein Chipfreigabesignal /CE, ein Schreibfreigabesignal
/WE, Adreßsignale
AD und Datensignale DQ werden der Eingabe/Ausgabe-Schnittstelleneinheit 100 zugeführt. Die
Datensignale DQ sind Eingangs-/Ausgangssignale, während die
Signale, die nicht die Datensignale DQ sind, alle externe Eingangssignale
sind. Die Signale, wie etwa die Adreßsignale AD und die Datensignale
DQ, die durch dicke Pfeile gekennzeichnet sind, sind Bussignale,
die eine Vielzahl von Leitungen verwenden.
-
Die
Eingabe/Ausgabe-Schnittstelleneinheit 100 empfängt das
Taktsignal CLK, das Chipfreigabesignal /CE, das Schreibfreigabesignal
/WE, die Adreßsignale
AD und die Datensignale DQ durch einen Eingabepuffer, der nicht
gezeigt ist, und gibt ein internes Taktsignal CLKin, ein internes
Chipfreigabesignal CEin, ein internes Schreibfreigabesignal WEin,
interne Adreßsignale
ADin an die Signalsteuereinheit 200 aus. In dieser Beschreibung
bedeutet der Ausdruck "/", der zum Beispiel
bei /CE und /WE verwendet wird, ein Signal mit negativer Logik,
das heißt,
ein Signal, das aktiv wird, wenn es auf dem niedrigen Pegel ist.
-
Die
Eingabe/Ausgabe-Schnittstelleneinheit 100 gibt die Eingangsdaten
Din, die Schreibdaten sind, an die Datensteuereinheit 300 aus
und empfängt
die Ausgangsdaten Dout, die Lesedaten sind, von der Datensteuereinheit 300.
Die Eingangsdaten Din und die Ausgangsdaten Dout sind durch Eingabepuffer
und Ausgabepuffer, die beide nicht gezeigt sind, mit Leitungen der
Datensignale DQ verbunden.
-
Die
Signalsteuereinheit 200 erzeugt auf der Basis von Signalen,
die von der Eingabe/Ausgabe-Schnittstelleneinheit 100 eingegeben
werden, ein Selektionssignal SEL, ein DA- Freigabesignal DAE, ein Initialisierungssignal
INT, ein Verriegelungssignal CK, ein Signal einer Referenzwortleitung
WLr und ein Signal einer Referenzplattenleitung PLr und gibt die
erzeugten Signale an die Datensteuereinheit 300 aus.
-
Unter
Verwendung des internen Taktsignals CLKin, des internen Chipfreigabesignals
CEin, des internen Schreibfreigabesignals WEin und der internen
Adreßsignale
ADin selektiert die Signalsteuereinheit 200 eine vorbestimmte
Wortleitung WL und eine vorbestimmte Plattenleitung PL und gibt
Signale der selektierten Leitungen an die Speicherzelleneinheit 400 aus.
-
Bitleitungen
BL sind zwischen der Datensteuereinheit 300 und der Speicherzelleneinheit 400 verbunden.
-
15 zeigt
ein Zeitlagendiagramm von externen Signalen, internen Signalen und
Steuersignalen, die durch die Signalsteuereinheit 200 erzeugt
werden. In dieser Ausführungsform
der ferroelektrischen Speichervorrichtung wird eine interne Steuerung
synchron mit dem Taktsignal CLK ausgeführt, das von außen eingegeben
wird. Eine Schreiboperation wird in einem Schreibzyklus, der aus
3 Taktzyklen gebildet ist, von dem ersten Zyklus C1 bis zum dritten
Zyklus C3 ausgeführt.
Eine Leseoperation wird in einem Lesezyklus, der aus 4 Taktzyklen
gebildet ist, von dem vierten Zyklus C4 bis zum siebten Zyklus C7
ausgeführt.
-
Die
Zeitlage der Eingabe von externen Signalen ist als Zeitlagenspezifikation
definiert, und die externen Signale werden gemäß dieser Spezifikation eingegeben.
-
Die
Signalsteuereinheit 200 umfaßt eine Logikschaltung, die
Steuersignale zu der in 15 gezeigten Zeitlage
ausgibt. Im folgenden wird eine Operation der Signalsteuereinheit 200 in
jedem der Taktzyklen erläutert.
-
Im
ersten Zyklus C1 setzt die Signalsteuereinheit 200 das
Initialisierungssignal INT, die Wortleitung WL, die Referenzwortleitung
WLr, die Plattenleitung PL und die Referenzplattenleitung PLr auf
den hohen Pegel und andere Signale auf den niedrigen Pegel. Im zweiten
Zyklus C2 setzt die Signalsteuereinheit 200 das DA-Freigabesignal
DAE, die Wortleitung WL und die Referenzwortleitung WLr auf den
hohen Pegel und andere Signale auf den niedrigen. Im dritten Zyklus
C3 setzt die Steuereinheit 200 das Anfangssignal INT, die
Wortleitung WL und die Referenzwortleitung WLr auf den hohen Pegel
und andere Signale auf den niedrigen.
-
Im
vierten Zyklus C4 setzt die Steuereinheit 200 die Wortleitung
WL, die Referenzwortleitung WLr, die Plattenleitung PL und die Referenzplattenleitung
PLr auf den hohen Pegel und andere Signale auf den niedrigen. Im
fünften
Zyklus C5 setzt die Steuereinheit 200 das Initialisierungssignal
INT, das Verriegelungssignal CK, die Wortleitung WL, die Referenzwortleitung
WLr, die Plattenleitung PL und die Referenzplattenleitung PLr auf
den hohen Pegel und die anderen Signale auf den niedrigen. Im sechsten
Zyklus C6 setzt die Steuereinheit 200 das Selektionssignal
SEL, die Wortleitung WL und die Referenzwortleitung WLr auf den
hohen Pegel und die anderen Signale auf den niedrigen. Im siebten
Zyklus C7 setzt die Steuereinheit 200 das Selektionssignal SEL,
das DA-Freigabesignal DAE, das Initialisierungssignal INT, die Wortleitung
WL und die Referenzwortleitung WLr auf den hohen Pegel und die anderen
Signale auf den niedrigen.
-
16 zeigt
einen Überblick über die
Schaltungskonfiguration der Datensteuereinheit 300 und
der Speicherzelleneinheit 400. Die Speicherzelleneinheit 400 ist
von einer gestrichelten Linie umgeben. Der Einfachheit der Erläuterung halber
zeigt 16 eine Mindestkonfiguration,
um 4 Werte durch 2-Bit-Eingangsdaten Din1 und Ding zu speichern.
-
In 16 umfaßt die Datensteuereinheit 300 den
DA-Konverter 21,
die AD-Konvertierungsschaltung 23, einen NMOS 25,
Selektionsschalter 27a und 27b und einen Steuerschalter 29.
-
Der
DA-Konverter 21 enthält
Eingangsanschlüsse 21a und 21b,
an denen 2-Bit-Daten eingegeben werden können, und er hat eine Funktion
zum Ausgeben einer analogen Schreibspannung proportional zu einem
von 4 digitalen Werten, die von seinen Eingangsanschlüssen 21a und 21b eingegeben
werden. Der DA-Konverter 21 kann die minimale Ausgangsspannung
und die maximale Ausgangsspannung verändern, indem seine Referenzanschlüsse Ref(+)
und Ref(–)
auf vorbestimmte Werte gesetzt werden.
-
Der
Eingangsanschluß 21a ist über den
Selektionsschalter 27a mit der Leitung entweder der Eingangsdaten
Ding oder der Ausgangsdaten Dout2 verbunden. Der Eingangsanschluß 21b ist über den
Selektionsschalter 27b mit der Leitung entweder der Eingangsdaten
Din1 oder der Ausgangsdaten Dout1 verbunden.
-
Die
Selektionsschalter 27a und 27b werden durch das
Selektionssignal SEL ein- und ausgeschaltet. Die Selektionsschalter 27a und 27b verbinden
die Eingangsanschlüsse 21a und 21b mit
den Leitungen der Eingangsdaten Din1 und Ding, wenn das Selektionssignal
SEL auf dem niedrigen Pegel ist. Die Selektionsschalter 27a und 27b verbinden
die Eingangsanschlüsse 21a und 21b mit
den Leitungen der Ausgangsdaten Dout1 und Dout2, wenn das Selektionssignal
SEL auf dem hohen Pegel ist.
-
Ein
Ausgangsanschluß 21c des
DA-Konverters 21 ist über
den Steuerschalter 29 mit der Bitleitung BL verbunden.
Das DA-Freigabesignal DAE schaltet den Steuerschalter 29 ein
und aus. Der Steuerschalter 29 trennt den Ausgangsanschluß 21c von
der Bitleitung BL, wenn das DA-Freigabesignal DAE auf dem niedrigen Pegel
ist, und verbindet den Anschluß 21c mit
der Bitleitung BL, wenn das DA-Freigabesignal DAE auf dem hohen
Pegel ist.
-
Jeder
von den Selektionsschaltern 27a und 27b und dem
Steuerschalter 29 ist aus einem CMOS-Schalter gebildet,
bei dem eine Source-Elektrode des NMOS und eine Drain-Elektrode
des PMOS verbunden sind und eine komplementäre Signalleitung mit jeder
Gate-Elektrode des NMOS und PMOS verbunden ist.
-
Eine
Drain-Elektrode des NMOS 25 ist mit der Bitleitung BL verbunden,
und die Source-Elektrode des NMOS wird auf 0V (Erdspannung) gesetzt.
Die Leitung des Initialisierungssignals INT ist mit der Gate-Elektrode
des NMOS 25 verbunden.
-
Die
AD-Konvertierungsschaltung 23 empfängt die Bitleitung BL, das
Initialisierungssignal INT und das DA-Freigabesignal DAE und gibt
Ausgangsdaten Dout1 und Dout2 aus.
-
In
der Speicherzelleneinheit 400 ist eine Vielzahl von Speicherzellen 1 vertikal
und horizontal ausgerichtet. Die Speicherzellen 1 haben
dieselbe Konfiguration wie die herkömmliche Speicherzelle 1,
die in 1 gezeigt ist. Jede der Speicherzellen 1 enthält einen
ferroelektrischen Kondensator 3 und einen Transistor 5, der
aus einem NMOS gebildet ist.
-
Der
Einfachheit der Erläuterung
halber sind nur zwei Speicherzellen 1 gezeigt. Eine Wortleitung
WL1, eine Plattenleitung PL1 und die Bitleitung BL sind mit einer
der Speicherzellen 1 verbunden, und eine Wortleitung WL2,
eine Plattenleitung PL2 und die Bitleitung sind mit der anderen
Speicherzelle 1 verbunden. Ein parasitärer Kondensator Cp existiert
zwischen dem ferroelektrischen Kondensator 3 und dem Transistor 5 in
jeder der Speicherzellen 1.
-
17 zeigt
eine Konfiguration der AD-Konvertierungsschaltung 23. Die
AD-Konvertierungsschaltung 23 umfaßt eine DA-Konvertierungseinheit 31 mit
3 DA-Konvertern 31-1, 31-2 und 31-3, 3 Steuerschalter 33, 3 Referenzspeicherzellen 35-1, 35-2 und 35-3,
eine Vergleichseinheit 37 mit 3 Komparatoren 37-1, 37-2 und 37-3 und 3 Flipflop-Schaltungen 38-1, 38-2 und 38-3,
einen Codierer 39 und 3 NMOSs 41. Eine Leseoperation, die
später
erläutert
wird, wird möglich,
indem eine Anzahl von Schaltungskomponenten (3 in diesem Fall) eingesetzt
wird, die um 1 kleiner als der eingegebene digitale Wert (4 Werte
in diesem Fall) ist, abgesehen von dem Codierer 39.
-
Jeder
der DA-Konverter 31-1, 31-2 und 31-3 hat
Eingangsanschlüsse 31a und 31b,
an denen 2-Bit-Daten eingegeben werden können. Die DA-Konverter 31-1, 31-2 und 31-3 haben
eine Funktion zum Ausgeben von 4 analogen Referenzschreibspannungen
proportional zu digitalen Werten, die von den Eingangsanschlüssen 31a und 31b eingegeben
werden. Die DA-Konverter 31-1, 31-2 und 31-3 haben
eine 1/2LSB-Spannungsversetzung gegenüber dem DA-Konverter 21 in
der Datensteuereinheit 300. Die DA-Konverter 31-1, 31-2 und 31-3 können maximale
und minimale Ausgangsspannungen verändern, indem ihre Referenzanschlüsse Ref(+)
und Ref(–)
auf vorbestimmte Werte gesetzt werden.
-
0V
werden beiden Eingangsanschlüssen 31a und 31b des
DA-Konverters 31-1 eingegeben. 0V und VCC werden den Eingangsanschlüssen 31a und 31b des
DA-Konverters 31-2 eingegeben. VCC und 0V werden Eingangsanschlüssen 31a und 31b des
DA-Konverters 31-3 eingegeben.
-
Deshalb
gibt der Ausgangsanschluß 31c des
DA-Konverters 31-1 eine analoge Referenzschreibspannung
entsprechend einem digitalen Wert "0" aus.
Der Ausgangsanschluß 31c des
DA-Konverters 31-2 gibt eine
analoge Referenzschreibspannung entsprechend einem digitalen Wert "1" aus, und der Ausgangsanschluß 31c des
DA-Konverters 31-3 gibt eine analoge Referenzschreibspannung
entsprechend einem digitalen Wert "2" aus.
-
Durch
die oben beschriebene 1/2LSB-Versetzung ist jede der analogen Referenzschreibspannungen, die
von den DA-Konvertern 31-1, 31-2 und 31-3 ausgegeben
werden, um 1/2LSB größer als
die analoge Schreibspannung, die durch den DA-Konverter 21 als Antwort auf
jeden der digitalen Werte ausgegeben wird.
-
Als
Resultat hat die analoge Referenzschreibspannung, die durch den
DA-Konverter 31-1 ausgegeben wird, einen Zwischenwert zwischen
analogen Schreibspannungen, die von dem DA-Konverter 21 als
Antwort auf digitale Werte "0" und "1" ausgegeben werden. Die analoge Referenzschreibspannung,
die durch den DA-Konverter 31-2 ausgegeben wird, hat einen
Zwischenwert zwischen analogen Schreibspannungen, die von dem DA-Konverter 21 als
Antwort auf digitale Werte "1" und "2" ausgegeben werden. Die analoge Referenzschreibspannung,
die durch den DA-Konverter 31-3 ausgegeben wird, hat einen
Zwischenwert zwischen analogen Schreibspannungen, die von dem DA-Konverter 21 als
Antwort auf digitale Werte "2" und "3" ausgegeben werden.
-
Jeder
der Ausgangsanschlüsse 31c der
DA-Konverter 31-1, 31-2 und 31-3 ist über jeweils
einen der Steuerschalter 33 mit Referenzbitleitungen BLr1,
BLr2 bzw. BLr3 verbunden. Die Steuerschalter 33 werden durch
das DA-Freigabesignal DAE ein- und ausgeschaltet. Die Steuerschalter 33 trennen
die Ausgangsanschlüsse 31c von
den Referenzbitleitungen BLr1, BLr2 bzw. BLr3, wenn das DA-Freigabesignal
DAE auf dem niedrigen Pegel ist, und verbinden die Ausgangsanschlüsse 31c mit
den Referenzbitleitungen, wenn das DA-Freigabesignal DAE auf dem
hohen Pegel ist.
-
Jeder
der Steuerschalter 33 ist aus einem CMOS-Schalter oder
dergleichen gebildet, wie auch der obige Steuerschalter 29.
-
Die
Referenzbitleitungen BLr1, BLr2 und BLr3 sind mit jeweils einem
der Drain-Gates der NMOSs 41 verbunden. Source-Elektroden
der NMOSs 41 sind geerdet (das heißt, auf 0V gesetzt). Gate-Elektroden
der NMOSs 41 sind mit der Leitung des Initialisierungssignals
INT verbunden.
-
Die
Referenzspeicherzellen 35-1, 35-2 und 35-3 haben
dieselbe Größe und Form
wie die oben beschriebene Speicherzelle 1. Deshalb ist
eine Charakteristik der ferroelektrischen Kondensatoren 36 innerhalb der
Referenzspeicherzellen 35-1, 35-2 und 35-3 dieselbe
wie jene des ferroelektrischen Kondensators 3 in der Speicherzelle 1.
Parasitäre
Kondensatoren Cp existieren, wie in der Speicherzelle 1,
auch zwischen ferroelektrischen Kondensatoren 36 und Transistoren 5 in
den Referenzspeicherzellen 35-1, 35-2 und 35-3.
-
Die
Referenzbitleitungen BLr1, BLr2 und BLr3 sind mit den Referenzspeicherzellen 35-1, 35-2 bzw. 35-3 verbunden.
Die Referenzwortleitung WLr, die Referenzplattenleitung PLr sind
auch mit den Referenzspeicherzellen 35-1, 35-2 und 35-3 verbunden.
Eine Lastkapazität
der Referenzbitleitungen BLr1, BLr2 und BLr3 ist dieselbe wie jene
der Bitleitung BL. Zum Beispiel ist die Verdrahtungslänge und
Verdrahtungsbreite der Referenzbitleitungen BLr1, BLr2 und BLr3
dieselbe wie bei der Bitleitung BL in derselben Verdrahtungsschicht.
-
Dadurch,
daß dieselbe
Lastkapazität
der Referenzbitleitungen BLr1, BLr2 und BLr3 wie jene der Bitleitung
BL vorhanden ist, können
die Spannungen der Referenzbitleitungen BLr1, BLr2 und BLr3 genau
mit der Spannung der Bitleitung BL verglichen werden.
-
Spannungen
der Referenzbitleitungen BLr1, BLr2 und BLr3 werden Anschlüssen "–" der Komparatoren 37-1, 37-2 bzw. 37-3 eingegeben.
Die Bitleitung BL ist mit Anschlüssen "+" der Komparatoren 37-1, 37-2 und 37-3 verbunden.
Wenn die Spannung der Bitleitung BL höher als die Spannung von jeder
der Referenzbitleitungen BLr1, BLr2 und BLr3 ist, ist die Ausgabe
von jedem der Komparatoren 37-1, 37-2 und 37-3 hoch.
-
Ausgangsanschlüsse der
Komparatoren 37-1, 37-2 und 37-3 sind
mit Eingangsanschlüssen
der Flipflop-Schaltungen 38-1, 38-2 bzw. 38-3 verbunden.
Das Verriegelungssignal CK ist mit jedem der Takteingangsanschlüsse der
Flipflop-Schaltungen 38-1, 38-2 und 38-3 verbunden.
Die Flipflop-Schaltungen 38-1, 38-2 und 38-3 erhalten
die Ausgabe von den Komparatoren 37-1, 37-2 bzw. 37-3 beim
Anstieg des Verriegelungssignals CK.
-
Ausgangsanschlüsse der
Flipflop-Schaltungen 38-1, 38-2 und 38-3 sind
mit Eingangsanschlüssen
L1, L2 bzw. L3 des Codierers 39 verbunden. Ausgangsanschlüsse Q1 und
Q2 des Codierers 39 sind jeweilig mit Leitungen der Ausgangsdatensignale
Dout1 und Dout2 verbunden.
-
Der
Codierer
39 codiert Signale, die an seinen Eingangsanschlüssen L1,
L2 und L3 eingegeben werden, auf der Basis einer Wahrheitstabelle,
die in Tabelle 1 gezeigt ist. Ein Codierresultat wird als Ausgangsdatensignale
Dout1 und Dout2 ausgegeben. Deshalb wird ein digitaler Wert, der
in den ferroelektrischen Kondensator
3 geschrieben ist,
durch den Codierer
39 wiederhergestellt. TABELLE
1
-
Als
nächstes
wird eine Operation zum Schreiben von Daten in die obige ferroelektrische
Speichervorrichtung erläutert.
-
Vor
der Schreiboperation erfolgt die Initialisierung der dielektrischen
Restpolarisation der ferroelektrischen Kondensatoren 3 und 36 in
der Speicherzelle 1 und den Referenzspeicherzellen 35-1, 35-2 und 35-3. Bei
der Initialisierung der Speicherzelle 1 ist das Initialisierungssignal
INT auf einem hohen Pegel und ist die Bitleitung BL auf 0V. Die
Plattenleitung PL ist auf der Energiezufuhrspannung VCC, und die
Wortleitung WL ist hoch. Bei der Initialisierung der Referenzspeicherzellen 35-1, 35-2 und 35-3 ist
das Initialisierungssignal INT auf dem hohen Pegel und sind die
Referenzbitleitungen BLr1, BLr2 und BLr3 auf 0V. Die Referenzplattenleitung
PLr ist auf der Energiezufuhrspannung VCC, und die Referenzwortleitung
WLr ist hoch.
-
Durch
die Initialisierung der dielektrischen Restpolarisation, wie in 18 gezeigt, ändern sich
die Polarisationsladungen der ferroelektrischen Kondensatoren 3 und 36 auf "d" und dann auf "a" bei
Vollendung der Initialisierung. Als Resultat ist der dielektrische
Restpolarisationswert der ferroelektrischen Kondensatoren 3 und 36 der
Speicherzelle 1 und der Referenzspeicherzellen 35-1, 35-2 und 35-3 zu
Beginn einer Schreiboperation immer "a",
und es werden keine Effekte von einer anfänglichen oder vorherigen dielektrischen
Restpolarisation beobachtet.
-
Der
DA-Konverter 21 empfängt
die Eingangsdaten Din1 und Ding und gibt an die Bitleitung BL eine der
analogen Schreibspannungen W0, W1, W2 und W3 entsprechend den digitalen
Eingangswerten "0", "1", "2" bzw. "3" aus. Da die Spannung der Plattenleitung
PL immer 0 ist, ist die Spannung, die an die Bitleitung BL ausgegeben
wird, die Spannung, die zwischen den beiden Elektroden des ferroelektrischen
Kondensators 3 anzuwenden ist. Dabei werden das DA-Freigabesignal
DAE und die Wortleitung WL auf den hohen Pegel gesetzt.
-
Die
Ausgangsanschlüsse 31c des
DA-Konverters 31-1, 31-2 und 31-3 geben
analoge Referenzschreibspannungen Wr1, Wr2 bzw. Wr3 aus, die die
Zwischenspannungen zwischen den analogen Schreibspannungen W0, W1,
W2 und W3 sind, die durch den DA-Konverter 21 ausgegeben
werden, wie es oben beschrieben worden ist.
-
Die
Referenzanschlüsse
Ref(+) und Ref(–)
des DA-Konverters 21 und der DA-Konverter 31-1, 31-2 und 31-3 werden
auf vorbestimmte Werte gesetzt, und eine maximale Ausgangsspannung
von den DA-Konvertern 21 und 31-1, 31-2 und 31-3 ist
niedriger als VCC, während
eine minimale Ausgangsspannung höher als
0V ist. Mit anderen Worten, jeder von dem DA-Konverter 21 und den DA-Konvertern 31-1, 31-2 und 31-3 gibt
eine Spannung innerhalb eines Schreibverwendungsbereichs in 18 aus.
-
Dadurch,
daß die
Referenzanschlüsse
Ref(+) und Ref(–)
wie oben eingestellt werden, werden keine Abschnitte G1 und G2 in 18 mit
moderaten Neigungen der Hystereseschleife bei kleinen Differenzen
der dielektrischen Polarisations werte verwendet. Deshalb kann ein
Datenvergleich beim Datenlesen, das später beschrieben ist, mit Sicherheit
ausgeführt
werden.
-
Die
Spannung mit hohem Pegel, die auf die Wortleitung WL und die Referenzwortleitung
WLr angewendet wird, wird auf einen Wert gesetzt, der eine Summe
aus VCC und einer Spannung ist, die höher als eine Schwellenspannung
des Transistors 5 ist. Die Spannungen, die auf die Bitleitung
BL und die Referenzbitleitungen BLr1, BLr2 und BLr3 angewendet werden,
werden mit Sicherheit den ferroelektrischen Kondensatoren 3 und 36 zugeführt.
-
Der
dielektrische Restpolarisationswert des ferroelektrischen Kondensators 3 in
der Speicherzelle 1 wird durch das Schreiben der Daten
durch den DA-Konverter 21 irgendeiner von Pw0, Pw1, Pw2
und Pw3 entsprechend den digitalen Werten "0", "1", "2" bzw. "3" sein. Der dielektrische Restpolarisationswert
von jedem der ferroelektrischen Kondensatoren 36 in den
Referenzspeicherzellen 35-1, 35-2 und 35-3 wird
durch das Schreiben der Daten durch die DA-Konverter 31-1, 31-2 und 31-3 Pr1,
Pr2 bzw. Pr3 sein. Die Ordnung der dielektrischen Restpolarisationswerte
lautet Pw3 > Pr3 > Pw2> Pr2 > Pw1 > Pr1 > Pw0.
-
Mit
anderen Worten, unter Verwendung der 3 DA-Konverter 31-1, 31-2 und 31-3 und
der 3 Referenzspeicherzellen 35-1, 35-2 und 35-3,
deren Anzahl (3 in diesem Fall) um 1 kleiner als die Anzahl der
digitalen Eingangswerte (4 Werte in diesem Fall) ist, tritt die
dielektrische Restpolarisation mit den Werten Pr1, Pr2 und Pr3 auf,
die Zwischenwerte der dielektrischen Restpolarisationswerte Pw0,
Pw1, Pw2 und Pw3 sind.
-
Die
elektrischen Ladungen in den parasitären Kondensatoren Cp in der
Speicherzelle 1 und in den Referenzspeicher zellen 35-1, 35-2 und 35-3,
die durch die Schreiboperation erzeugt werden, werden entladen. Dabei
ist das Initialisierungssignal INT auf dem hohen Pegel und die Bitleitung
BL auf 0V. Die Plattenleitung PL ist auf 0V, und die Wortleitung
ist auf dem hohen Pegel. Auf diese Weise wird die Entladung ausgeführt und wird
die Schreiboperation vollendet.
-
Als
nächstes
wird eine Operation zum Lesen von Daten aus der ferroelektrischen
Speichervorrichtung erläutert.
Die Leseoperation wird ausgeführt,
indem bewirkt wird, daß die
Plattenleitung PL VCC erreicht, während die Wortleitung WL auf
dem hohen Pegel ist.
-
Dabei
wird, wie in 19 gezeigt, irgendeine der elektrischen
Ladungen ΔQw0, ΔQw1, ΔQw2 und ΔQw3 entsprechend
einem der dielektrischen Restpolarisationswerte Pw0, Pw1, Pw2 und
Pw3 des ferroelektrischen Kondensators 3 in der Speicherzelle 1 erzeugt.
Die erzeugte elektrische Ladung ΔQw0
(ΔQw1, ΔQw2 oder ΔQw3) wird
auf solch eine Weise verteilt, daß die Spannung der Bitleitung
BL und die Spannung des ferroelektrischen Kondensators 3 ausgeglichen
werden. Als Resultat nimmt die Spannung der Bitleitung BL als Antwort
auf den dielektrischen Restpolarisationswert Pw0, Pw1, Pw2 oder
Pw3 zu.
-
Elektrische
Ladungen ΔQr1, ΔQr2 und ΔQr3 werden
entsprechend den dielektrischen Restpolarisationswerten Pr1, Pr2
und Pr3 der ferroelektrischen Kondensatoren 36 in den Referenzspeicherzellen 35-1, 35-2 bzw. 35-3 erzeugt.
Jede der erzeugten elektrischen Ladungen ΔQr1, ΔQr2 und ΔQr3 wird auf solch eine Weise verteilt,
daß die
Spannungen der Referenzbitleitungen BLr1, BLr2, BLr3 den Spannungen
der ferroelektrischen Kondensatoren 36 in den Referenzspeicherzellen 35-1, 35-2 bzw. 35-3 gleich
werden. Als Resultat steigen die Spannungen der Referenzbitleitungen
BLr1, BLr2 und BLr3 gemäß den dielektrischen
Restpolarisationswerten Pr1, Pr2 bzw. Pr3 auf vorbestimmte Werte.
-
Die
Spannungen der Bitleitung BL und der Referenzbitleitungen BLr1,
BLr2 und BLr3 werden dann durch die Vergleichseinheit 37 verglichen.
-
Wenn
zum Beispiel ein digitaler Wert "2" gespeichert ist,
lautet der dielektrische Restpolarisationswert Pw2, und bei der
Leseoperation wird die elektrische Ladung ΔQw2 in dem ferroelektrischen
Kondensator 3 erzeugt. Da ΔQr3 (BLr3) > ΔQw2
(BL) > ΔQr2 (BLr2)
ist, ist die Spannung der Bitleitung BL höher als die Spannung der Referenzbitleitung
BLr2 und niedriger als die der Referenzbitleitung BLr3. Deshalb
erreicht die Ausgabe von den Komparatoren 37-1 und 37-2 den
hohen Pegel, während
die Ausgabe von dem Komparator 37-3 auf dem niedrigen Pegel
ist.
-
Mit
anderen Worten, durch 3 Komparatoren 37-1, 37-2 und 37-3,
deren Anzahl (3 in diesem Fall) um 1 kleiner als die Anzahl der
digitalen Eingangswerte (4 in diesem Fall) ist, kann die Spannung
entsprechend irgendeiner der elektrischen Ladungen ΔQw0, ΔQw1, ΔQw2 und ΔQw3, die
in der Bitleitung BL erzeugt wird, und die Spannung, die in jeder
der Referenzbitleitungen BLr1, BLr2 und BLr3 erzeugt wird, ohne
weiteres verglichen werden.
-
Die
Komparatoren 37-1, 37-2 und 37-3 geben
das Vergleichsresultat an den Codierer 39 aus. Der Codierer 39 bewirkt,
daß die
Ausgangsdaten Dout1 und Dout2 einen hohen bzw. niedrigen Pegel gemäß der Wahrheitstabelle
in Tabelle 1 haben. Mit anderen Worten, die Operation des Lesens
der geschriebenen Daten "2" ist vollendet.
-
Durch
das Lesen von Daten verändern
sich die Polarisationsladungen der ferroelektrischen Kondensatoren 3 und 36 über den
Bereich von "d" in die unmittelbare
Nähe von "a". Die Polarisationsladungswerte erreichen
nicht exakt "d" und "a". Beim Lesen von Daten steigen die Spannungen
der Bitleitung BL und der Referenzbitleitungen BLr1, BLr2 und BLr3
auf vorbestimmte Spannungen, und daher erreichen die Spannung (VBL – VPL) der
Bitleitung BL und die Spannung der Referenzbitleitungen BLr1, BLr2
und BLr3 bezüglich
der Plattenleitung PL bzw. der Referenzplattenleitung PLr nicht
exakt -VCC. Deshalb
erreichen die Polarisationsladungswerte nicht exakt "d" und "a".
-
Als
Resultat erreichen die dielektrischen Restpolarisationswerte der
ferroelektrischen Kondensatoren 3 und 36 ungefähr -Pr,
wodurch bewirkt wird, daf1 die geschriebenen Daten zerstört werden.
Deshalb ist eine anschließende
Neuschreiboperation erforderlich.
-
Um
zu bewirken, daß die
dielektrischen Restpolarisationswerte der ferroelektrischen Kondensatoren 3 und 36 exakt -Pr betragen, wird
vor der Neuschreiboperation eine Initialisierung der dielektrischen
Restpolarisation der Speicherzelle 1 und der Referenzspeicherzellen 35-1, 35-2 und 35-3 ausgeführt.
-
Die
Neuschreiboperation wird ausgeführt,
indem der digitale Wert, der durch den Codierer 39 wiederhergestellt
wird, dem DA-Konverter 21 eingegeben wird. Mit anderen
Worten, das Selektionssignal SEL wird zuerst auf den hohen Pegel
angehoben, und die Selektionsschalter 27a und 27b werden
umgeschaltet. Dann wird das DA-Freigabesignal DAE verändert, um
den hohen Pegel zu erreichen, wird die Wortleitung WL auf den hohen
Pegel bzw. die Plattenleitung PL auf 0V gesetzt. In diesem Zustand
geben der DA-Konverter 21 und die DA-Konverter 31-1, 31-2 und 31-3 einen
analogen Schreibspannungswert WO oder W1 oder W2 oder W3 und analoge Referenzschreibspannungen
Wr1, Wr2 bzw. Wr3 aus. Auf diese Weise wird die Neuschreiboperation
ausgeführt.
-
Nach
der Neuschreiboperation werden die elektrischen Ladungen in den
parasitären
Kondensatoren Cp der Speicherzelle 1 und der Referenzspeicherzellen 35-1, 35-2 und 35-3 entladen.
Die Leseoperation ist dann vollendet.
-
20 zeigt
ein Zeitlagendiagramm der Schreiboperation und der Leseoperation,
die oben beschrieben sind. Bei der Schreiboperation wird im ersten
Zyklus C1 des Schreibzyklus die Initialisierung der dielektrischen
Restpolarisation der ferroelektrischen Kondensatoren 3 und 36 ausgeführt. Im
zweiten Zyklus C2 werden Daten in die Speicherzelle 1 geschrieben
und werden die vorbestimmten Werte in die Referenzspeicherzellen 35-1, 35-2 und 35-3 geschrieben.
Im dritten Zyklus C3 werden die elektrischen Ladungen in den parasitären Kondensatoren
Cp entladen und wird die Schreiboperation vollendet.
-
Im
vierten Zyklus C4 im Lesezyklus werden die geschriebenen Daten aus
der Speicherzelle 1 gelesen und werden die vorbestimmten
Daten aus den Referenzspeicherzellen 35-1, 35-2 und 35-3 gelesen.
Im fünften Zyklus
C5 wird die dielektrische Restpolarisation initialisiert. Im sechsten
Zyklus C6 wird der digitale Wert in die Speicherzelle 1 neu
geschrieben und werden auch die vorbestimmten digitalen Werte in
die Referenzspeicherzellen 35-1, 35-2 und 35-3 neu
geschrieben. Das Neuschreiben der Daten in der Speicherzelle 1 in
diesem Zyklus erfolgt unter Verwendung des digitalen Wertes, der
durch den Codierer 39 wiederhergestellt wird. Im siebten
Zyklus C7 werden die elektrischen Ladungen, die in den parasitären Kondensatoren
Cp gespeichert sind, entladen und wird die Neuschreiboperation vollendet.
-
In
der ferroelektrischen Speichervorrichtung in der obigen Konfiguration
wird irgendeine von den analogen Schreibspannungen W0, W1, W2 und
W3, die den 4 digitalen Werten entsprechen, die durch den DA-Konverter 21 konvertiert
werden, auf den ferroelektrischen Kondensator 3 der Speicherzelle 1 angewendet,
und es tritt die dielektrische Restpolarisation von irgendeinem
der Werte Pw0, Pw1, Pw2 und Pw3 auf. Ferner wird die Spannung der
Bitleitung BL, die sich als Antwort auf die elektrische Ladung ΔQw0 (oder ΔQw1, ΔQw2, ΔQw3) verändert, die
durch den dielektrischen Restpolarisationswert Pw0 (oder Pw1, Pw2,
Pw3) erhalten wird, durch die AD-Konvertierungsschaltung 23 detektiert
und als ursprünglicher
digitaler Wert wiederhergestellt. Deshalb wird es möglich, 4
digitale Werte in dem ferroelektrischen Kondensator 3 zu
speichern und die gespeicherten Daten zu lesen.
-
Des
weiteren umfaßt
die AD-Konvertierungsschaltung 23 die Referenzspeicherzellen 35-1, 35-2 und 35-3.
Deshalb kann der ursprüngliche
digitale Wert mit Sicherheit wiederhergestellt werden, indem die
analogen Referenzlesespannungen, die von den dielektrischen Restpolarisationswerten
Pr1, Pr2 und Pr3 erhalten werden, und die analoge Lesespannung,
die von irgendeinem der dielektrischen Restpolarisationswerte Pw0, Pw1,
Pw2 und Pw3 in der Speicherzelle 1 erhalten wird, verglichen
werden.
-
In
der ferroelektrischen Speichervorrichtung der vorliegenden Erfindung
umfaßt
die AD-Konvertierungsschaltung 23 die DA-Konverter 31-1, 31-2 und 31-3,
die Komparatoren 37-1, 37-2 und 37-3 und
den Codierer 39. Deshalb können die DA-Konverter 31-1, 31-2 und 31-3 in
die Referenzspeicherzellen 35-1, 35-2 und 35-3 die
analogen Referenzschreibspannungen Wr1, Wr2 und Wr3 schreiben, die
sich von den analogen Schreibspannungen W0, W1, W2 und W3 unterscheiden.
Als Resultat können
die Komparatoren 37-1, 37-2 und 37-3 die
analogen Referenzlesespannungen, die von den Referenzspeicherzellen 35-1, 35-2 und 35-3 erhalten
werden, mit der analogen Lesespannung vergleichen, die von der Speicherzelle 1 erhalten
wird, und der Codierer 39 kann den ursprünglichen
digitalen Wert wiederherstellen.
-
Unter
Verwendung der 3 DA-Konverter 31-1, 31-2 und 31-3 und
der 3 Referenzspeicherzellen 35-1, 35-2 und 35-3,
deren Anzahl (3 in diesem Fall) um 1 kleiner als die Anzahl von
digitalen Eingangswerten (4 in diesem Fall) ist, können deshalb
die dielektrischen Restpolarisationswerte Pr1, Pr2 und Pr3 erhalten
werden, die Zwischenwerte der dielektrischen Restpolarisationswerte
Pw0, Pw1, Pw2 und Pw3 sind. Des weiteren kann unter Verwendung der
3 Komparatoren 37-1, 37-2 und 37-3, deren
Anzahl (3 in diesem Fall) um 1 kleiner als die Anzahl der digitalen
Eingangswerte (4 in diesem Fall) ist, die analoge Lesespannung,
die der elektrischen Ladung ΔQw0
(oder ΔQw1, ΔQw2, ΔQw3) entspricht,
mit den analogen Referenzlesespannungen verglichen werden, die in
den Referenzbitleitungen BLr1, BLr2 und BLr3 erzeugt werden.
-
Darüber hinaus
werden die analogen Referenzschreibspannungswerte Wr1, Wr2 und Wr3,
die von den DA-Konvertern 31-1, 31-2 und 31-3 ausgegeben
werden, auf Zwischenwerte der analogen Schreibspannungen W0, W1,
W2 und W3 gesetzt, die in die Speicherzelle 1 geschrieben
werden können.
Deshalb kann eine Differenz zwischen den analogen Referenzlesespannungen
und der analogen Lesespannung beim Lesen von Daten groß sein,
und daher kann der Vergleich der analogen Referenzlesespannungen
und der analogen Lesespannung mit Sicherheit ausgeführt werden.
-
Die
Speicherzelle 1 hat dieselbe Größe und Form wie die Referenzspeicherzellen 35-1, 35-2 und 35-3. Deshalb
ist die Charakteristik des ferroelektrischen Kondensators 3 in
der Speicherzelle 1 dieselbe wie jene der ferroelektrischen
Kondensatoren 36 in den Referenzspeicherzellen 35-1, 35-2 und 35-3.
Demzufolge kann beim Schreiben von Daten irgendeine der analogen
Schreibspannungen W0, W1, W2 und W3 und irgendeiner der vorbestimmten
dielektrischen Restpolarisationswerte entsprechend den analogen
Referenzschreibspannungen Wr1, Wr2 und Wr3 für die ferroelektrischen Kondensatoren 3 und 36 der
Speicherzelle 1 und der Referenzspeicherzellen 35-1, 35-2 bzw. 35-3 festgelegt
werden. Beim Lesen von Daten können
die analogen Referenzlesespannungen Wr1, Wr2 und Wr3 mit hoher Genauigkeit
mit der analogen Lesespannung verglichen werden.
-
Die
Lastkapazitäten
der Bitleitung BL und der Referenzbitleitungen BLr1, BLr2 und BLr3
sind dieselben. Deshalb können
die analoge Lesespannung und die analogen Referenzlesespannungen,
die die dielektrischen Restpolarisationswerte der ferroelektrischen
Kondensatoren 3 und 36 korrekt widerspiegeln,
erhalten werden, und der Vergleich der analogen Lesespannung und
der analogen Referenzspannungen kann mit hoher Genauigkeit ausgeführt werden.
-
Die
Bitleitung BL und die Referenzbitleitungen BLr1, BLr2 und BLr3 sind über die
NMOSs 4 und 25 geerdet (0V), und die Spannungen
dieser Leitungen können
durch das Initialisierungssignal INT auf 0V gesetzt werden. Indem
bewirkt wird, daß die
Wortleitung WL und die Referenzwortleitung WLr den hohen Pegel erreichen,
und bewirkt wird, daß die
Plattenleitung PL und die Referenzplattenleitung PLr auf VCC sind,
können deshalb
die dielektrischen Restpolarisations werte der ferroelektrischen
Kondensatoren 3 und 36 auf einen vorbestimmten
wert (-Pr) initialisiert werden.
-
Als
Resultat können
die dielektrischen Restpolarisationswerte der ferroelektrischen
Kondensatoren 3 und 36 vor der Schreiboperation
immer auf denselben Wert gesetzt werden, und ein Effekt der anfänglichen oder
vorherigen dielektrischen Restpolarisation wird nicht beobachtet.
-
Die
Spannungen der Bitleitung BL und der Referenzbitleitungen BLr1,
BLr2 und BLr3 können
durch das Initialisierungssignal INT auf 0V gesetzt werden. Indem
bewirkt wird, daß die
Wortleitung WL und die Referenzwortleitung WLr den hohen Pegel erreichen
und die Plattenleitung PL und die Referenzplattenleitung PLr auf
0V sind, können
deshalb die elektrischen Ladungen in den parasitären Kondensatoren Cp in den
ferroelektrischen Kondensatoren 3 und 36 entladen
werden und können
korrekte Daten gelesen werden, ohne durch die elektrischen Ladungen
in den parasitären
Kondensatoren Cp beeinträchtigt
zu werden.
-
Als
Resultat können
durch das Entladen der elektrischen Ladungen in den parasitären Kondensatoren Cp
nach einer Schreiboperation oder vor einer Leseoperation die elektrischen
Ladungen, die beim Datenschreiben in den parasitären Kondensatoren Cp gespeichert
werden, vor einer Leseoperation entladen werden. Deshalb können nur
die elektrischen Ladungen, die der dielektrischen Restpolarisation
der ferroelektrischen Kondensatoren 3 und 36 entsprechen,
als analoge Lesespannung und die analogen Referenzlesespannungen
erhalten werden.
-
Die
Leitungen der Ausgangsdaten Dout1 und Dout2, die den digitalen Wert
aufweisen, der durch den Codierer 39 wiederhergestellt
wird, sind über
die Selektionsschalter 27b und 27a mit den Eingangsanschlüssen 21b und 21a des
DA- Konverters 21 verbunden.
Deshalb kann das Neuschreiben von Daten in die Speicherzelle 1 unter
Verwendung des wiederhergestellten ursprünglichen digitalen Wertes statt
unter Verwendung der aus der Speicherzelle 1 gelesenen
analogen Lesespannung mit Sicherheit ausgeführt werden.
-
21 zeigt
einen Codierer 43 in der zweiten Ausführungsform einer ferroelektrischen
Speichervorrichtung der vorliegenden Erfindung.
-
Die
Konfigurationen, abgesehen von dem Codierer 43, sind dieselben
wie in der ersten Ausführungsform.
-
In
dieser Ausführungsform
nutzt der Codierer
43 ein Fehlersignal zum Ausgeben von
Fehlerinformationen. Der Codierer
43 gibt die Ausgangsdatensignale
Dout1 und Dout2 und das Fehlersignal als Antwort auf Werte der Eingangsanschlüsse L1,
L2 und L3 gemäß einer
in Tabelle 2 gezeigten Wahrheitstabelle aus. TABELLE
2
-
Mit
anderen Worten, der Codierer 43 bewirkt, daß das Fehlersignal
den hohen Pegel erreicht, wenn die Werte der Eingangsanschlüsse L1,
L2 und L3 nicht dem digitalen Eingangswert entsprechen. Wenn die Werte,
die den Eingangsanschlüssen
L1, L2 und L3 eingegeben werden, auf Grund einer Minderung oder
eines Ausfalls der Referenzspeicherzellen 35-1 35-2 und 35-3 dem
geschriebenen digitalen Wert nicht entsprechen, erreicht das Fehlersignal
den hohen Pegel.
-
Indem
das Fehlersignal unter Verwendung einer anderen Schaltung überwacht
wird, kann deshalb der Fehler in der Vorrichtung detektiert werden.
-
In
der ersten Ausführungsform
ist die Konfiguration zum Speichern von 4 Werten in der Speicherzelle 1 unter
Verwendung von 2-Bit-Eingangsdaten erläutert worden. Die vorliegende
Erfindung ist jedoch nicht auf diese Ausführungsform begrenzt. Zum Beispiel
kann auch eine Konfiguration zum Speichern von 8 Werten in der Speicherzelle 1 unter
Verwendung von 3-Bit-Eingangsdaten eingesetzt werden. Alternativ
ist auch eine Konfiguration möglich,
bei der jeweils 4 Werte in 2 Speicherzellen gespeichert werden.
-
In
der obigen ersten Ausführungsform
ist das Beispiel für
das Entladen der elektrischen Ladungen in den parasitären Kondensatoren
Cp nach Vollendung einer Schreiboperation erläutert worden. Die vorliegende Erfindung
ist jedoch nicht auf solch eine Ausführungsform begrenzt. Das Entladen
kann zum Beispiel beim Start einer Leseoperation ausgeführt werden.
-
In
der obigen ersten Ausführungsform
ist das Beispiel für
die Herstellung eines Speicherchips erläutert worden. Die vorliegende
Erfindung ist jedoch nicht auf solch eine Ausführungsform begrenzt. Der ferroelektrische
Speicher kann zum Beispiel als Modul in einer System-LSI gebildet
sein.
