TW425548B - Ferroelectric memory devcie - Google Patents

Ferroelectric memory devcie Download PDF

Info

Publication number
TW425548B
TW425548B TW088107227A TW88107227A TW425548B TW 425548 B TW425548 B TW 425548B TW 088107227 A TW088107227 A TW 088107227A TW 88107227 A TW88107227 A TW 88107227A TW 425548 B TW425548 B TW 425548B
Authority
TW
Taiwan
Prior art keywords
memory
ferroelectric
data
capacitor
analog voltage
Prior art date
Application number
TW088107227A
Other languages
English (en)
Inventor
Hideo Nunokawa
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of TW425548B publication Critical patent/TW425548B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5657Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using ferroelectric storage elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Description

經濟部中央橾準局WC工消费合作杜印裂 4 25548 A7 B7 五、發明説明(1 ) 本發明有關於包含鐵電電容器之鐵電記憶體裝置,且 更明確地係有關於一種鐵電記憶體裝置•其在其中之一鐵 電電容器儲存3個以上之值* 半導體記憶體裝置一般係被分類為如DARM(動態隨機 存取記憶體)之依電性半導體記億體裝置其需有電力來保 留於其中被寫出之資料,與如閃記憶體與EEPROMC電氣可 擦拭可程式唯讀記憶體)之非依電性半導體記憶體裝置其 不需有電力來保留被寫出之資料•半導體記.憶體裝置之績 效經常以其儲存容量、存取速度與電力消耗來表示· 閃記憶體與EEPROM主要用於楢案系統、記憶體卡與可 攜帶式設備之類|作為非依電性半導體記憶體裝置而具有 大容量及低電力耗用《然而,閃記憶體需要實質上長的時 間來於其中寫出資料。 同時,鐵電記憶體裝置在其記憶體格包含鐵電電容器 最近已被發展成具有DRAM與閃記憶體及EEPROM二者之優 點的半導體記憶體裝置。 鐵電記憶體裝置可藉由使用殘餘介質捶化來儲存二進 位資料,其就算在施加到鐵電電容器之電壓變為〇時仍能 保留· 第1圓顯示此種鐵電記憶體裝置之記憶體格的組配。 在第1圖中,一記憶體格1包含一鐵電電容器3與一 電晶體5,其為一傳送閘•電晶體5由一 NMOS(N波道金屬 氧化物半導體)形成· 一板線路PL被連接至鐵電電容器3之電極3a用於施加 本紙張尺度適用中國國家標準(CNS ) Α4現格(210X297公釐) ----------裝-- (請先閲讀背面之注意本填寫本頁) ,?τ- 線
五、發明説明(2 ) 電壓至此處,電晶體5之一傳送電極5a被連接於鐵電電容 器3之其他電極3b。 (請先閱讀背面之注意事填寫本頁) 一位元線路BL係為資料之傳輸線路,其被連接於電晶 體5之其他傳送電極6b· —句線路WL用於切換電晶體5 之開與關,其被連接於電晶體5之閘電極5C · 第2圖顯示被施用於鐵電電容器3之電極3a與3b間 之電壓E與其極化充電密度P間之關係(由”a” | "b",Kc" 與”d"構成之磁滯迴圈)·被施加之電壓E為位元線路BL之 電壓VBL相對於板線路PL之基準電磨(即電壓VBL-電壓 VPL)。 以下,在記憶體格中寫出資料之作業將被解釋· 當資料"Γ被寫出於上面之記憶體格時,板線路PL被 設定為0V且句線路WL被設定為高位準(如第3圖顯示 者)。在此狀態下,位元線路由0V被改變為VCC再變為0V· 0V為接地電壓且VCC為電源電壓· 施加於句線路WL之高位準電壓被設定為VCC及高於電 晶體5之門檻值之電壓的和,且施加於位元線路BL之VCC 確定被傳輸到鐵電電容器3之電極3b· 經濟部中央梯準局頁工消費合作社印製 其結果為如第4圓顯示者,鐵電電容器3之極化變化 為由” e"變為"b"再變為c”。就算在此寫出作業前之鐵電電 容器3的殘餘介質極化值不為” e",該極化充電因此寫出作 業總是由b"變為” c" ·其結果為於其間寫出資料"Γ’之作業 後的鐵電電容器3之殘餘介質極化值變為正的極化充電值 Pr(Mc")。此為其中資料"”被儲存之狀態。 -6 - 本紙張尺度適用中國國家揉準(CMS ) Α4規格(210 X 297公釐) 425548 A7 B7 五、發明説明(3 ) 經濟部中央梯準局炅工消费合作社印装 另一方面1當資料"(Γ被寫出於記憶體格1時,板線路 PL被設定為VCC且句線路WL被設定為高位準(如第5圖顯 示者),且位元線路BL由VCC變為0V,再由0V變為VCC。 其結果為如第6圖顯示者,鐵電電容器3之極化充電 由”f"經由"d"變為"a"。就算此寫出作業前之鐵電電容器3 的殘餘介質極化值不為"Γ,該極化充電因此寫出作業總是 由"d"變為"a" »其結果為於其間寫出資料B 0"之作業後的鐵 電電容器3之殘餘介質極化值變為負的極化充電值-Pr ("a”)*此為其中資料"0"被儲存之狀態· 第7圖顯示句線路.ffL與板線路PL之作業時機與位元 線路BL在讀取該寫岀於記憶體格之資料的作業中之電壓 變化。該讀取作業係藉由將板線路PL之電壓由0V變為VCC 再變為0V而句線路WL被設定為高位準而被實施*當位元 線路BL之電壓在此讀取作業前,且在該資料被讀取之浮動 狀態中被設定為0V。 第8圖顯示鐵電電容器3在讅取作業之際的極化充電 變化。 當資料ΜΓ被寫出於記憶體格1時,鐵電電容器3之極 化充電藉由讀取作業由” c"變為” (Γ ·被此極化充電變化所 產生之電氣充電AQl被分配,其方式為使得位元線路之電 壓與鐵電電容器3之電極3b為被等值化*其結果如第7圈 顯示者,位元線路BL之電壓上升為VI· 另一方面,當資料"(Γ被寫出於記憶體格1時,鐵電電 容器3之極化充電藉由讀取作業由"變為"d__ (如第8圖顯 本紙張尺度通用中國國家標準(CNS ) A4见格(210X297公釐) 請 先 閱 讀 背 面 之 注 裝 訂 線 425548 A7 B7 五、發明説明(4 ) 示者)。被此極化充電變化所產生之電氣充電AQ2被分配* 其方式為使得位元線路之電壓與鐵電電容器3之電極3b為 被等值化。其結果如第7圖顯示者,位元線路BL之電壓上 升為V0 * 然後位元線路BL之電壓被一個未畫出之感應放大器 由VI變為VCC,或由V0變為0V·儲存在記憶體格1之資 料”1"或"0”便被讀取· 在讀取完成後,鐵電電容器3之極化充電在板線路PL 之電壓變成0V時變為-Pr(NaN) <因此之故,若在鐵電電容 器3內被寫出之資料為”1",被儲存的資料被逆轉,且再寫 出為必需的* . 資料之再寫出在位元線略BL之電壓被該感應放大器 放大時被實施•在放大之際,板線路之電壓為0V。在讀取 資料為"Γ之情形中,被感應放大器放大之位元線路的電壓 變成VCC,且鐵電電容器3之極化充電因此變為,及資 料” 1"如第4圓顯示之情形般地被寫出於其間· 二元資料"1"與"Q"之讀取與用於作業已在上面被解 釋。鐵電電容器3之殘餘介質極化值一般係回應於位元線 路BL之電壓.相對於寫出之際板線路PL之基準電壓而變 化· 因此,如第9圖顯示者,例如在鐵電電容器3之殘餘 介質極化值為"a"的情形中,當位元線路電壓(VBL-VPL) 時,其值變為P1 » 類似地,在鐵電電容器3之殘餘介質極化值為"a"的情 本紙張尺度適用中國國家標準(CNS Μ4規格(210X297公釐) ----------^-- (請λ-閱讀背*之注意畜\填寫本頁) 訂 經濟部中央梂準局貝工消费合作社印装 v 4255 4 8 A7 B7__ 五、發明説明(5 ) 形中,當位元線路BL之電壓(VBL-VPL)變成V3時,鐵電電 容器3之殘餘介質極化值變成P2· 換言之,鐵電電容器3之殘餘介質極化的狀態視施加 於位元線路BL之電壓而變化*因此,藉由使用鐵電電容器 3之殘餘介質極化來儲存3個以上的值正在各種方面被討 論· 然而,在試圖實現於鐵電電容器3儲存3個以上之值 的鐵電記憶髖裝置,下列不會發生於儲存二元資料之情形 的問題會出現。 第一個問題是由鐵電電容器3之殘餘介質極化不僅隨 著所施加之電壓,亦隨著磁滯而變所造成。 例如,如第10圖顯示者•對應於一邏輯值之電壓V3 被施加至該鐵電電容器3且該邏輯值被寫出於該記憶體格 1內。在此寫出作業後,電壓V3被施加至鐵電電容器3以 再次寫出該邏輯值於其內。 經濟部中央樣準扃負工消费合作社印装 此時,鐵電電容器3之極化充電以” a"," g"," h"," j" 與"k”的順序變化•因此,就算當相同的電壓被施加至鐵電 電容器3以寫出相同的邏輯值時*其殘餘介質極化變為數 個值(在此情形中為P3與P4)·其結果為所被寫出之钃輯 值未被適當地恢復* 第二問題因在寫出作業中施加一電壓至位元線路BL 之極化充電值與寫出後之殘餘介質極化值間不同所造成· 例如,在第2圓顯示之磁滯迴圈中,於施加電壓VCC 至位元線路BL之際的極化充電在寫出作業中變為"b”》同 本紙張尺渡適用中國國家標準(CNS ) A4規格(210X297公釐) 4 2 55 4 8 1 A7 ___B7_'_ 五、發明説明(6 ) 時|殘餘介質極化在寫出作業後變為"C”》因此,殘餘介質 極化值小於極化充電· 隨後•每當資料被讀取,位元線路BL之電壓在寫出該 資料之際小於其電壓*因此,該資料無法藉由簡單地比較 讀取與寫出之際的電壓而適當地被讀取* 進而言之,當資料再寫出為必要時,若在讅取之際僅 4 被用來作為再寫出,變為與再寫出前不同的殘餘介質極化 值將被觀察到。在二元資料的情形中,讀取之際的電壓可 被感應放大器放大且無此問題會發生· 第三問題是由於寫出資料之際在記億體格1內寄生電 容器的充電》 如第11圖顯示者,寄生電容器Cp存在於鐵電電容器3 之電極3b與記憶體格1中之電晶髋5的傳送閘5a之間》 寄生電容器Cp在回應於施加至位元線路BL之電壓於寫出 資料之際被充電。 經濟部中央樣準局貝工消费合作社印裝 (請先閲讀背面之注$ Ύ填寫本頁) 因此|如第12圖顯示者|緊接在資料寫出完成後的殘 餘介質極化為P5,其為自然殘餘介質極化Pr與寄生電容 器Cp之充電的和*在寄生電容器Cp之電氣充電隨時間逐 淅地放電,造成殘餘介質極化值P5隨著時間變為Pr· 其結果為,在寫出後隨著時間的經過,將被讀取之資 料會變化。在二元資料的情形中|由於資料被第8圖顯示 之電氣充電AQ1與Δ(ί2讀取,在寄生電容器Cp中之電氣 充電可被處理為一錯誤· 由於前面的描述,其便已有問題要加以解決以便在Μ -10- 本紙張尺度適用中國國家標準< CNS ) Α4規格< 210X297公釐) 經濟部中央棣準扃員工消费合作社印裝 A7 B7 五、發明説明(7 ) 電電容器3儲存三個以上之資料及適當地讀取該儲存資 料。 本發明已被創立以解決上面之問題,且本發明之一目 標為要提供一鐵電記憶體裝置,其可在其內的鐵電電容器 儲存及讀取三個以上之值的任何之一資料。 本發明之另一目標為要提供一鐵電記憶體裝置,其確 定可將儲存於其內之鐵電電容器的資料恢^為原始數位 值。 本發明還有之另一目標為要在儲存於鐵電電容器內之 資料被讀取時比較由鐵.電電容器被讀取之讀取類比電壓與 具有確定值及大精確專之基準讀取類比電壓。 本發明尚有之另一目標為要在館存於鐵電電容器內之 資料未被適當地恢復時•藉由輸出錯誤資訊來偵測在電路 之類的錯誤· 本發明還有之另一目標為在鐵電電容器寫出資料之前 藉由取消原始或先前的殘餘介質極化之影響來維持一鐵電 電容器之殘餘介質極化值對應於寫出資料。 本發明之另一目標為要讀取適當的資料而不會被儲存 於鐵電電容器中之寄生電容器內的電氣充電所影響· 本發明之另一目標為要藉由使用由讀取類比電壓被恢 復之原始數位值來確定地實施一再寫出作業· 本發明之一種鐵電記憶體裝置,包含一記憶體格包括 有一鐵電電容器,一DA轉換器用j接收3數位值的任何之 一作為寫出資料與用於施用對應於該輸入數位值之一寫出 -11- ^ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X29?公釐) (請先閲讀背*-之注意#<4豸本頁) *言 A7 B7 425548 五、發明説明(8 ) 類比電壓至一鐵電電容器之一電極以在該鐵電電容器內造 成殘餘介質極化,以及一 AD轉換電路用於接收依照該鐵電 電容器之殘餘介質極化值所獲得之一讀取類比電壓與用於 m 將該讀取類比電壓恢復為原始數位值。 該DA轉換器接收將被寫出之數位值,並將對應於該輸 入數位值之寫出類比電壓施加至該鐵電電容器之電極•其 結果為,對應於該寫出類比電壓之殘餘介質極化在該鐵電 電容器內發生*該殘餘介質極化之值可隨該讀取類比電壓 而定地被設定為數個值。因此,三個以上之值的任何之一 資料可被儲存在該鐵電.電容器內· 該AD轉換電路捧收回應於該鐵電電容器之殘餘介質 極化值所被獲得之讀取類比電壓,並將該讀取類比電壓恢 復為其原始數位值•換言之,被寫出之資料(該殘餘介質極 化值)被該AD轉換單元讀取· 在此方式下,其可能在該鐵電電容器儲存三個以上之 值的資料及讀取被儲存之該資料。 依據本發明之一層面•該AD轉換電路包含數個基準記 憶體格,一 DA轉換單元,一比較單元與一儲存單元* 該DA轉換單元施加一基準寫出類比電壓,具有一值與 該被原始數位值於該記憶體格之寫出類比電壓不同•其被 施加至在每一個基準記憶體格之鐵電電容器的一電極*其 結果為,殘餘介質極化發生於對應於該基準寫出類比電壓 的鐵電電容器內。 該比較單元比較回應於每一基準記憶體格中之鐵電電 12- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 請 先 閲 背 Λ 之 注 意 裝 訂 經濟部中央樣率局貝工消费合作社印^ 經濟部中央揉準局男工消費合作社印装 4 2 55 4 8 Α7 Β7 五、發明説明(9 ) 容器的殘餘介質極化所被獲得之基準讀取類比電壓與回應 於在記憶體格中之鐵電電容器的殘餘介質極化所被獲得之 讀取類比電壓。 該恢復單元根據該比較單元之比較結果來恢復該原始 數位值。 因此,被該DA轉換器寫出之該數位值可被恢復為具有 確定值之原始數位值。 依據本發明之另一層面,一 DA轉換單元將每一基準寫 出類比電壓設定為對應於每一數位值之每一寫出類比電壓 間的一中間值。因此,.當資料被讀取時,讀取類比電壓與 基準諝取類比電壓間的差異為大的,其導致二電壓間之容 易比較。 依據本發明之另一磨面,該記憶體格與該等基準記憶 體格以相同的大小與形狀被形成*因此,該記憶體格與該 等基準記憶體格之特徴為相同的*其結果為,當資料被寫 出時,對應於一寫出類比電壓或一基準寫出類比電壓之預 先決定的殘餘介質極化值在該記憶體格與該等基準記憶體 格之每一鐵電電容器內被設定》 同時,當資料被讀取時,讀取類比電壓可精確地與每 一基準讀取類比電壓被比較。 依據本發明之另一層面•連接DA轉換器與記憶體格之 位元線路之電容與連接DA轉換單元與毎一基準記憶體格 之每一基準位元線路的電容相同。因此,在資料讀取之際, 一讀取類比電壓與一基準讀取類比電壓,此二者適當地反 -13- 本紙張尺度適用中國國家標準(CNS ) Α4規格(2丨Ο X 297公釐) 0¾ (請先閱讀背面之注^^,^填寫本頁) -Φ % A7 B7 2 55 4 8 五、發明説明(10 ) 映每一鐵電電容器之殘餘介質極化值,其可精確地被獲得 與比較》 依據本發明之另一層面·一恢復單元在原始數位值無 法根據由比較單元獲得之比較結果被恢復時輸出錯誤資 訊,且因鐵電電容器故障或品質降低的在一電路內之錯誤 可被偵測》 依據本發明之另一層面,一極化預置電路設定其間之 鐵霉電容器的殘餘介質極化值為一預先決定之值•因此, 由起始或先前的殘餘介質極化來之影響可被取消· 依據本發明之另一.層面,一極化預置電路在一寫出作 業前設定一鐵電電容¥之殘餘介質極化值為一預先決定之 值。因此,每當相同的寫出類比電壓或基準寫出類比電壓 在一寫出作業之際被施加於該鐵電電容器之時,該殘餘介 質極化值具有相同的值。其結果為對應於寫出資料的鐵電 電容器之殘餘介質極化值為相同的。 依據本發明之另一層面,一放電電路將鐵電電容器之 一寄生電容器之電氣充電加以放電*因此,該讀取作業未 被儲存於寄生電容器之電氣充電所影響|且適當的資料'可 被讀取* 依據本發明之另一層面,一放電電路在一寫出作業後 或在一讀取作業之前將一寄生電容器中之電氣充電加以放 電•因此,儲存在一鐵電電容器之寄生電容器之電氣充電 在寫出資料之際於一讀取作業之前被加以放電,且僅有對 應於該鐵電電容器之殘餘介質極化可被獲得作為一讀取類 -14- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ----------^------tr------^ {請先Hr讀背舟之注意事,y填寫本頁) ) 經濟部中央梯準局男工消费合作社印裝 425548 A7 __B7_'_ 五、發明説明(11 ) 比電壓或一基準讀取類比電壓· 依據本發明之另一層面,資料藉由輸入一恢復後的原 始數位值至一 DA轉換器內而被再寫出至一記憶體格內•藉 由使用被輸入該恢復後原始數位值至該DA轉換器內所獲 得之寫出類比電壓而非使用由_記憶體格所讀取之讀取類 比電壓,利用實施資料之再寫出,對應於該原始數位值之 鐵電電容器的一殘餘介質極化值被適當地設定。 第1圖為一電路圖•顯示一慣用鐵電記憶體裝置之一 記憶體格; 第2圖顯示被施加.於第1圖之鐵電電容器的電壓與其 極化充電密度間的關輝; 第3圖為一電路圖,顯示其中資料”1"被寫出於第1圖 顯示之記憶體格中的狀態; 第4圖顯示當資料"Γ被寫出至該記憶體格內時,在第 3圖顯示之鐵電電容器的極化充電變化; 第5圖為一電路圖,顯示其中資料"0"被寫出於第1圖 顯示之記憶體格中的狀態; 第6圖顯示當資料"(Γ被寫出至該記憶體格內時,在第 5圖顯示之鐵電電容器的極化充電變化; 第7圖為一時機圖,顯示第1圖之被寫出於該記憶體 格的讀取資料作業: 第8圈顯示當被寫出於該記憶體格之資料被讀取時, 在第7圖顯示之鐵電電容器的極化充電變化; 第9圖顯示對應於被施加至第1圖顯示之鐵電電容器 -15 — 本紙張尺度適用中國國家標準(CNS > Α4規格(210X297公釐) A7 · 1 425548 B7 五、發明説明(12 ) 的殘餘介質極化變化; 第10圖顯示第1圖之鐵電電容器的殘餘介質極化對磁 滞的相依性例子: 第11圖為一電路囫,顯示在第1圖之記憶體格中的寄 生電容器;以及 第12圖顯示一狀態,其中顯示於第11圖之寄生電容 器中的電氣充電被加到一自然的踡餘%質極化值。 第13圖為一方塊圖,顯示第鐵電記憶體裝置的 第一實施例之基本原理; ί」 - · · 第14圔顯示本發.明之鐵電記僚It裝置的第一實施例 的輪廊; 第15圖為該第一實施例中之外部信號,內部信號與控 制信號的時機圖; 第16圖為顯示於第14圖之資料控制單元與記憶體格 單元的電路圄; 第17圖為顯示於第16圖之AD轉換電路圖; 第18圖顯示在該第一實施例寫出資料至一鐵電電容 器之作業; 第19圖顯示在該第一實施例由該鐵電電容器讀取資 料之作業; 第20圖為一時機圖,顯示該第一實施例之寫出與讀取 作業; 第21圖為一方塊圖,顯示本發明之鐵電記憶體裝置的 第二實施例中之一編碼器* —16 一 本紙張尺度通用中國國家捸準(CNS ) A4規格(210X297公釐) , I I I 批本 I I I I I 訂 線 * {諳先閲讀背面之注意事-^填寫本瓦) } 經濟部中央樣準局貝工消费合作杜印製 t 255 4 8 42 A7 B7 五、發明説明(13 經濟部中央橾準局肩工消費合作社印裝 此後1本發明之實施例將參照附圖被詳細地解釋。 第13圖為一方塊圖,顯示本發明之鐵電記憶體裝置的 第一與第二實施例之基本原理。本發明之鐵電記憶體包含 —DA轉換器,一記憶體格1包括一鐵電電容器3,與一AD 轉換電路· 該AD轉換電路包含一 DA轉換單元31,數個基準記憶 體格35其每一個包括一鐵電電容器36, 一比較單元37與 —恢復單元》該恢復單元對應於一編碼器39,其將在稍後 被解釋· 第14圖顯示本發明之鐵電記憶體裝置的第一實施 例*在此實施例中,該鏵電記憶體被製作成一記億體晶片。 在第14圓中,此實施例之鐵電記憶體裝置包含一輸入 /輸出介面單元100其控制外部信號之輸入與輸出,一信號 控制單元200其由輸入的外部信號產生各種的控制信號並 控制整個裝置,一資料控制單元300其控制輸入資料Din 與輸出資料Dout,與一記憶體格單元400其儲存資料· 一時鐘信號CLK,一晶片I®能信號/CE,一寫出賦能信 號位址信號AD與資料信號DQ被供應至输入/輸出介 面單元100 ·資料信號DQ為输入/输出信號而不為資料信 號DQ之其他信號全部為外部輸入信號•顯示成粗箭頭之如 位址信號AD與資料信號DQ的信號為使用數條線路之匯流 排信號* 輸入/輸出介面單元100以一未畜出之輸入緩衝器接 收時鐘信號CLK,晶片賦能信號/CE,寫出賦能信號/ffE, -17- 本紙張尺度適用中國國家標準(CNS ) A4現格(210X297公釐) 請 閲 讀 背 之 注 填寫裝 本衣 頁 訂 線 經洗部中央標準局貝工消费合作社印装 425548 A7 A 7 ___B7_· ’五、發明説明(u ) 位址信號AD與資料信號DQ,並輸出一內部時鐘CLK in,一 內部晶片賦能信號CE in,一內部寫出賦能信號WE in,內部 位址信號AD in至信號控制單元2Q0 ·在本說明書中,用於 /CE與/WE之”1"的表示法例如意為負通輯之信號,即在低 位準時會變成有源的信號· 輸入/輸出介面單元100輸出該輸入資料Din其為寫出 至資料控制單元30 0之資料,且接收輸出資料Dout其為由 資料控制單元30 0讀取之資料》輸入資料Din與輸出資料 Dout被未畫出之輸入緩衝器與輸出緩衝器連接至資料信號 DQ之線路· 信號控制單元20 0.根據由輸入/輸出介面單元100來之 輸入信號產生一選擇信號SEL,一 DA賦能信號ME,一預 置信號INT,一閂信號CK,一基準句線路之信號WLr與一 基準板線路之信號PLr,並將所產生之信號輸出至資料控 制單元300 · 在使用內部時鐘信號CLKin,內部晶片賦能信號 CEU,內部寫出賦能信號WEin與內部位址信號ADin下, 信號控制單元20 0選擇一預先決定的句線路WL與一預先決 定的板線路PL,並輸出所選擇之線路至記憶體格單元 400 · 位元線路BL被連接於資料控制單元3Q0與記憶體格單 元40 0間· 第15圖顯示被信號控制單元20 0所產生之外部信號, 內部信號與控制信號的時機圖。在此鐵電記憶體裝置的實 — 18- (請先聞讀背面之注意本' W填寫本頁} 裝. ' *tT. 線 本紙張尺度適用中國國家標率(CNS ) A4^t格(210X297公釐) 425548 Α7 Β7 五、發明説明(15 ) 經濟部中央橾準局貝工消费合作杜印製 施例中,內部控制係與由外部被輸入之時鐘CLK同步地被實 施。一寫出作業在包含有由第一週期C1至第三週期C3之三 個時鐘週期的寫出週期內被實施。一讀取作業在包含有由 第四週期C4至第七週期C7之四個時鐘週期內被實施。 外部信號輸入之時機係被定義為一時機規格,且該等 外部信號係依據此規格被輸入· 信號控制單元200包含一通輯電路,其在第15圖顯示 之時機輸出控制信號。此後在每一時鐘週期內之信號控制 單元200的作業將被解釋· 在第一週期C1中.,信號控制單元20Q將預置信號 INT,句線路WL,基準句線路WLr,板線路PL與基準板線 路PLr設定為高位堪,且將其他的信號設定為低位準。在 第二週期C2中,信號控制單元200將DA賦能信號DAE, 句線路WL與基準句線路WLr設定為高位準,且將其他的信 號設定為低位準》在第三週期C3中,信號控制單元200將 預置信號INT,句線路ffL與基準句線路WLr設定為高位 準|且將其他的信號設定為低位準· 在第四週期C4中,控制單元20 0將句線路WL,基準 句線路WLr,板線路PL與基準板線路PLr設定為高位準, 且將其他的信號設定為低位準*在第五週期C5中,控制單 元200將預置信號I NT,閂信號CK,句線路WL,基準句線 路WLr,板線路PL與基準板線路PLr設定為高位準,且將 其他信號設定為低位準。在第六週期C6中,控制單元2 00 將選擇信號SEL,句線路WL與基準句線路WLr設定為高位 本紙張尺度適用中國國家疏準( CNS ) Α4規格(210Χ297公釐) 請 先 Μ 之 注 Μ % % 本 頁 裝 訂 線 -425548 A7 B7 五、發明説明(16 經濟部中央樣半局員工消費合作社印装 準,且將其他的信號設定為低位準•在第七週期C7中,控 制單元200將選擇信號SEL,Μ賦能信號DAE,預置信號 ΙΝΤ·句線路ffL與基準句線路ffLr設定為高位準,且將其 他信號設定為低位準* 第16圖顯示資料控制單元3 00與記憶體格單元40 0之 電路組配的輪廓*記憶體格單元40 0被虛線圍繞·為了解 釋方便起見,第16圖顯示了最小的組配,以2位元之輸入 資料Din 1與Din 2來儲存四個值。 第16圖中,資料控制單元300包含DA轉換器21,AD 轉換電路23,一 NMOS .25,選擇開關27a與27b,與一控 制開關29 . DA轉換器21包括輸入接頭21a與21b,2位元的資料 可被輸入至此,並具有一功能來輸出與其由輸入接頭21a 與21b輸入之4數位值的任何之一成比例的寫出類比電 壓· DA轉換器可藉由將其基準接頭Ref( + )與Ref(-)設定 為預先決定的值來改變其最小输出電壓與最大輸出電壓· 輸入接頭21a經由選擇開關27a被連接於輸入資料Din 2或輸出資料Dout 2之任一的線路•输入接頭21b經由選 擇開關27b被連接於輸入資料Din 1或输出資料Dout 1之 任一的線路。 選擇開關2 7a與27b被選擇信號SEL切換為開與關《選 擇開關27a與27b在選擇信號SEL為低位準時以輸入資料 Din 1與Din 2之線路連接輸入接頭21a與21b·選擇開關 27a與27b在選擇信號SEL為高位準時以輸入資料Din 1與 -20- 本紙乐尺度適用中國國家標準(CNS ) A4現格(2丨0X297公釐) 請 先 閱 之 注 意 裝 頁 訂 線 經濟部中央橾準局負工消費合作社印裝 4^55 4 8 a? B7 五、發明説明(17 )
Din 2之線路連接輸入接頭21a與21b。 DA轉換器21之一输出接頭21c經由控制開關29被連 接於位元線路。DA賦能信號DAE將控制開關29切換為 開與關*控制開關29在DA賦能信號DAE為低位準時將輸 出接頭21C由位元線路BL鬆開為不連接,且在DA賦能信 號DAE為高位準時將接頭21c連接至位元線路BL。 毎一選擇開關27a與27b及控制開關29係由CMOS開 關組成,其中NM0S之源極與PM0S之排極被連接,且一補 充信號線路被連接於NM0S與PM0S之每一閘極· NM0S 25之排極被連接於位元線路BL且NM0S之源極 被設定為QV(接地電琴)·預置信號INT之線路被連接至 NM0S 25之閘極。 AD轉換電路23接收位元線路BL,預置信號INT與DA 賦能信號ME,且輸出輸出信號Dout 1與Dout 2。 在記憶體格單元400中,數個記憶體格1被垂直地與 水平地對齊·該等記憶體格1與第1圖顯示之慣用的記憶 體格1有相同的組配*每一記憶體格1包括一鐵電電容器3 與一個由NM0S組成之電晶體5 » 為了方便解釋起見,僅有二個記憶體格1被顯示*句 線路WL1,板線路PL1與位元線路BL被連接至該等記憶體 格1之一,且句線路WL2,板線路PL2與位元線路被連接 至其他的記憶體格1,一寄生電容器Cp存在於每一記憶體 格1中的鐵電電容器3與電晶體5之間。 第Π圓顯示AD轉換電路23之組配· AD轉換電路23 -21- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) ---- I——聋-- (請先閲讀背面之注意事,·y填寫本頁) J'e 425548 A7 B7 五、發明説明(18 ) 經濟部中央橾準局負工消費合作杜印装 包含一DA轉換單元31包括三個DA轉換器31-1,3卜2, 31-3,三個控制開關33,三個基準記憶體格35-1,35-2 與35-3, 一比較單元37包括三個比較器37-1,37-2’37-3, 與三個正反器電路38-1,38-2與38-3,一編碼器39,與 三個NMOS 41· —個稍後被解釋之讀取作業將藉由採用比 該輸入數位值(在此情形中為4)小以1的電路元件數目(在 此情形中為3)而變成可能的,但編碼器39是除外的· 每一Μ轉換器31-1,31-2與31-3具有輸入接頭31a 與31b,2位元資料可被輸入於此* DA轉換器31-1,31-2 與31-3具有輸出與輸入接頭3U與31b輸入之數位值成比 例的四個基準寫出類坊電壓之功能· DA轉換器31-1’ 31-2與31-3具有對資料控制單元3ΰΟ中之DA轉換器21成偏 置之1/2LSB電壓。DA轉換器藉由將其基準接頭Ref( + )與 Re f(-)設定為預先決定之值而可改變最大與最小輸出電 壓。 0V被輸入至DA轉換器31-1之输入接頭31a與31b二 者。0V與VCC被輸入DA轉換器3卜2之輸入接頭31a與 3Ib=VCC與0V被輸入至DA轉換器31-3的輸入接頭31a 與 31b。 因此,DA轉換器31-1之輸出接頭31c輸出對應於數 位值"0”之基準寫出類比電壓·ϋΑ轉換器31-2之輸出接頭 31c輸出對應於數位值’’Γ之基準寫出類比電壓,且DA轉 換器31-3之輸出接頭31c輸出對應於數位值"2”之基準寫 出類比電壓。 -22- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 請 先 閲 面― 之 注 意 京 妾 裝 訂 經濟部中央揉準局—工消費合作社印策 "'42554 8 at _B7_ 五、發明説明(19 ) 藉由上述之1/2LSB偏置,DA轉換器3卜1,31-2與31-3 輸出之基準寫出類比電壓以1/2LSB大於被DA轉換器21在 回應於每一數位值所輸出之寫出類比電壓。 其結果為,DA轉換器3卜1之基準寫出類比電壓具有 一中間值介於回應於數位值"(Γ與” Γ由DA轉換器21被輸 出的寫出類比電壓之間· DA轉換器3卜2之基準寫出類比 電壓具有一中間值介於回應於數位值"1"與-2"由DA轉換 器21被輸出的寫出類比電壓之間*DA轉換器31-3之基準 寫出類比電壓具有一中間值介於回應於數位值"2”與"3"由 DA轉換器21被輸出的寫出類比電壓之間》 DA轉換器31-1,-2與31-3之每一輸出接頭31c經 由每一控制開關33被連接於位元線路BLrl,BLr2與 BLr3 ·控制開關33被DA賦能信號DAE切換為開與關•當 DA賦能信號DAE為底位準時,控制開關33分別將輸出接 頭31c由基準位元線路BLrl,BLr2與BLr3鬆開連接,且 在DA賦能信號DAE為高基準時將输出接頭31c連接至該等 基準位元線路。 每一控制開關33如上面的控制開關29般地由一CMOS 開關組成· 基準位元線路BLr卜BLr2與BLr3分別連接至NM0S 41 之每一排極閘* NM0S 41之源極被接地(即設定為OV)· NM0S 41之閛電極被連接至預置信號I NT之線路· 基準記憶體格35-1,35-2與35-3具有與上述記憶體 格1相同之大小與形狀。因此,在基準記憶體格35-1· 35-2 -23- 本紙張尺度逍用中國國家標準(CNS ) A4規格(210X297公釐) ---------1------1T------^ (請先閲讀背*'之注意畜:才填寫本頁) 一 425548 Α7 Β7 經濟部中央標準局貝工消费合作社印製 五、發明説明(20 ) 與3 5-3內之鐵電電容器36的特徵與記憶體格1內之鐵電 電容器3者相同•寄生電容器Cp在記憶體格3 5-1,35-2 與35-3內與在記憶體格1內相同地亦存在於鐵電電容器 36與電晶體5之間· 基準位元線路BLrl,BLr2與BLr3分別被連接至記憶 體格35-1,35-2與35-3 ·基準句線路ffLr,基準板PLr亦 被連接至基準記憶體格35-1,35-2與35-3 ·基準位元線 路BLrl,BLr2與BLr3之負載電容與位元線路BL者相同。 例如,基準位元線路BLrl,BLr2與BLr3之配線長度與配 線寬度與位元線路BL者在相同配線層為相同的* 在基準位元線路叫rl* BLr2與BLr3與位元線路BL有 相同負載電容下,基準位元線路BLrl,BLr2與BLr3之電 壓可精確地與位元線路BL·之電壓比較· 基準位元線路BLrl,BLr2與BLr3之電壓分別被輸入 比較器37-1,37-2與37-3之接頭•位元線路BL被連 接於比較器37-1,37-2與37-3之# + ”接頭•因此,當位 元線路BL之電壓大於毎一基準位元線路BLrl,BLr2與 BLr3之電應時,每一比較器37-1,37-2與37-3輸出高位 準。 比較器37-1,37-2與37-3之输出接頭分別被連接至 正反器電路38-1,38-2與3 8-3之_入接頭•閂信號CK被 連接於正反器電路3 8-1,38-2與38-3的時鐘输入接頭。 正反器電路38-卜38-2與3 8-3在閂信號CK上揚之際分別 獲得由比較器37-1,3 7-2與37-3來之輸出。 -24- 本紙國國家標準(CNS > A4規格(210X297公釐) I . I I I I I I I I 訂— I I I ―― ί 線 (請讀背6之注意*#填寫本1) ) 4 2 554 p A7 B7 五、發明説明( 21 正反器電路38-1,38-2與38-3之輸出接頭分別被連 接於編碼器39之輸入接頭LI,L2與L3。編碼器39之輸 出接頭Q1與Q2分別被連接至輸出資料信號Dout 1與Dout 2之線路。 編碼器39根據第1表顯示之真值表將信號輸入編碼至 其輸入接頭L1 · L2與L3。編碼結果被输出作為輸出資料 信號Dout 1與Dout 2*因此,裤寫出於鐵電電容器3中 之一數位值被編碼器39恢復· 第1表 請 先 閲 讀 背 Λ 之 注 -w-' 填 寫 本 頁 裝 輸入 數位值 輸. 入 输 出 L3 .L2 L1 Q2(Dout2) Q1(Dout1) 3 1 1 1 1 1 2 〇 1 1 1 0 1 0 0 1 0 1 0 0 0 0 0 0 一- 其他組合 未定義 未定義 訂 線 經濟部中央標準局男工消费合作社印裝 接著,在上述鐵電記憶體裝置中寫出資料的作業將被 解釋》 在該寫出作業之前,在記憶體格1與基準記憶體格 35-1,35-2與35-3內之殘餘介質極化的預置被實施。在 記憶體格1的預置中,預置信號I NT為在高位準且位元線 路BLt在0V。板線路PL為在電源電壓VCC,且句線路WL 為高位準•在基準記憶體格35-1,35-2與35-3之預置中* 預置信號INT為高位準且基準位元線路BLrl,BLr2與BLr3 -25- 本紙張尺度適用中國國家揉準(CNS ) Μ規格(210X297公釐) 經濟部中央橾準局貝工消费合作社印裝 _B7___ 五、發明説明(22 ) 為在0V*基準板線路PLr為在電源電壓VCC*且基準句線 路WLr為高位準。 藉由如第18圖顯示之殘餘介質極化的預置,鐵電電容 器3與36之極化充電在預置完成時變為” (Γ再變為"a"。其 結果為*記憶體格1與基準記憶髄格35-1 | 35-2與35-3 之截電電容器3與36的殘餘介質極化值在寫出作業開始時 總是為"a”,且無起始或先前殘餘介質極化的影響被觀察 到。 DA轉換器21接收輸入資料Dinl與Din2,且將分別 對應於輸入數位值"Γ," 2"與"3"之寫出類比篦壓WO, ffl,W2與W3的任何之一輸出至位元線路BL ·由於板線路 PL之電壓永遠為0,輸出至位元線路BL之電壓為被施加於 鐵電電容器3二者電極間之電壓。在此情況下,DA賦能信 號DAE與句線路WL被設定為高位準。 Μ轉換器31-1,31-2與31-3之輸出接頭31c分別輸 出基準寫出類比電壓Wrl,Wr2與Wr3,其為如上面已描述 的被DA轉換器21所輸出之寫出類比電壓W0,tfl,W2與W3 間的中間電壓· DA轉換器21與DA轉換器31-1,31-2與31-3之基準 接頭Ref( + )與Ref(-)被設定為預先決定的值,且由DA轉 換器21與31-1,31-2及31-3來之最大輸出電壓低於VCC, 而最小输出電壓高於0V»換言之,每一 DA轉換器21與DA 轉換器31-1,31-2與3卜3输出第18圖中之寫出使用範圍 內的電壓。 — 26- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ----------裝|_ (請先閲讀背面之注意事rw填寫本頁 訂 線 A7 B7 425548 五、發明説明(Μ ) 藉由將基準接頭Ref(〇與Ref(-)如上面地設定,第18 圖中具有磁滯迴圈之較緩和斜度而有小的殘餘介質極化值 差異之G1與G2部份未被使用。因此,將在稍後被描述之 在資料讀取之際的資料比較可確定地被執行。 施加於句線路WL與基準句線路ffLr之髙位準電壓被設 定為一值|其為VCC與高於電晶體5之門檻電壓的電壓之 和。施加於位元線路BL與基準.位汚線路BLrl,.BLr2與BLr3 ‘ 之電壓以確定被饋送至鐵電電容器3與36 · 在記憶體格1之鐵電電容器3的殘餘介質極化值藉由 DA轉換器21之資料寫出分別變成對應於數位值, ”2”與”3"之PW0,PW1,PW2與PW3的任何之一。在基準記 憶體格35-1,35-2與35-3之每一鐵電電容器36的殘餘介 質極化值藉由DA轉換器3卜1,31-2與31-3之資料寫出分 別變成Prl,Pr2與Pr3·該等殘餘介質極化值的順序為Pw3 > Pr3> Pw2> Pr2> Pwl> Prl> PwO · 換言之,藉由使用三個DA轉換器31-1,31-2與31-3 與三個基準記憶體格35-1,35-2與35-3,其數目(在此情 形為3)為比輸出數位值之數目(在此情形為4)小1,具有 殘餘介質極化值Pwl,Pwl,Pw2與Pw3之中間值的Prl, Pr2與Pr3之殘餘介質極化會發生· 在記憶體格1與基準記憶體格35-1,35-2與35-3中 被寫出作業產生之寄生電容器Cp內的電氣充電被放霉*在 此情況下,預置信號I NT為高位準且位元線路BL為0V。 板線路PL為0V且句線路為高位準》在此方式下,放電被 -27- 本紙張尺度適用t國國家榇準(CNS ) A4規格(2丨0X297公釐) ----------裝I (請先閲讀背面之注广W填寫本頁 訂 線 經濟部中央梯準局貝工消費合作社印製 4 8 A7 B7 經濟部中央標準局男工消費合作社印«. 五、發明説明(24) 實施且寫出作茱被完成》 接著將解釋由鐵電記憶體裝置之讀取資料的作業· 該讀取作業是在句線路WL為高位準時藉由造成板線 路PL變成VCC而被實施。 在此情形下,如第19圖顯示者,電氣充電AClwO,Δ Qwl,Δ(^2與AQw3的任何之一被產生而對應於記憶體格1 內之鐵電電容器3的殘餘介質極.化值PwO ’ Pwl ’ Pw2與 Pw3。所產生的電氣充電Δ〇νΟ(Δ(ϊ*1,Δ〇νί2或Δ“3)被分 配,其方式為使得位元線路BL之電壓與鐵電電容器3之電 壓被等值化。其結果為,位元線路BL之電壓在回應於殘餘 介質極化值PwO,Pud、Pw2或Pw3而増加。 電氣充電AQrl,厶叶2與Δ(^3被產生而分別對應於在 基準記憶體格35-1,35-2與35-3中之鐵電電容器36的殘 餘介質極化值Prl,Pr2與Pr3 *每一個所產生的電氣充電 △ QH,Δ(}Γ2與厶Qr3被分配,其方式為使用基準位元線路 BLrl,BLr2,BLr3之電壓分別變成等於在基準記憶體格 35-卜35-2與35-3內之鐵電電容器36的甯壓•其結果為, 基準位元線路BLr卜BLr2,BLr3之電壓分別依照殘餘介質 極化值Prl,Pr2與Pr3被增加至預先決定的值》 然後,位元線路BL與基準位元線路BLrl,BLr2與BLr3 之電壓被比較單元比較· 例如,當數位值”2"被儲存時,殘餘介質極化值為Pw2, 且電氣充電AQw2在讀取作業之際於鐵電電容器3內被產 生。由於 AQr3(BLr3)> AQw2(BL)> ΔζίβίΒίΓ〗),位元 -28- 本紙張尺Α適用中國國家標準{ CNS ) Α4規格(210X297公釐) (請先閲讀背面之注意事广 -裝. 訂 -線_ 五、發明説明( A7 B7 經濟部中央樣準局WC工消費合作社印製 線路BL之電壓高於基準位元線路BLr2之電壓且低於基準 位元線路BLr3者*因此,由比較器37-1與37-2來之輸出 走為高位準,而由比較器37-3來之輸出為低位準· 換言之,藉由三個比較器37-1,37-2與37-3 ’其數 目C在此情形為3)比輸出數位值之數目(在此情形為4)小 1,對應於在位元線路BL所產生之電氣充電Δ(^1 · △ Qw2與Δ Qw3任何之一的電壓與在每一基.準位元線路 BLrl,BLr2與BLr3被產生的電壓可容易地被比較。 比較器37-1,37-2與37-3输出比較結果至編碼器 39。編碼器39造成輸出資料Dout 1與Dout 2依據第1表 之真值表分別變成高男低•換言之,寫出後之資料"2”的讀 取作業被完成。 藉由資料之讀取*鐵電電容器3與36之電氣充電經由 "d”之鄰近變為接近於” a"。電氣充電值不會準確地變成"d" 與_’a"。在諏取資料之際,位元線路BL與基準位元線路 BLrl,BLr2與BLr3之電壓增加至預先決定的電壓,且因 而位元線路BL之電壓(VBL-VPL)與基準位元線路BLrl’ BLr2與BLr3之電壓相對於板線路PL與基準板線路PLr分 別不會準確地變成-VCC。因此,殘餘介質極化值不會準確 地變成"d"與” a”。 其結杲為,鐵電電容器3與36之殘餘介質極化值大約 變成-Pr,造成被寫出之資料會被摧毀。因此’隨後的再寫 出作業是必需的。 為了造成鐵電電容器3與36之殘餘介質極化值準確地 -29- 本紙張尺度適用中國國家標準(CNS ) A4规格(210 X 297公釐} 請 先 閲 Λ 之 注 • ; r 本 頁 裝 訂 線 經濟部中央揉準局貝工消费合作社印裂 4255 48 A7 B7五、發明説明(26 ) 變成_Pr,記憶體格1與基準記憶體格35-1,35-2與35-3 之殘餘介質極化的預置在該再寫出作業前被實施。 該再寫出作業藉由以編碼器39所恢復之數位值輸入 至DA轉換器21而被實施。換言之,選擇信號SEL首先被 上揚為高位準且選擇開關27a與27b被切換•然後,DA賦 能信號DAE被改變成為高位準,句線路WL變成高位準,且 板線路PL變成0V。在此狀態下,.DA轉換器2.1與DA轉換 器31-1,31-2與31-3分別輸出寫出類比電壓tfO或1Π或 W2或W3,與基準寫出類比電壓Wrl,計2與Wr3。在此方 式下,再寫出作業被實‘施》 在再寫出作業後八記憶體格1與基準記憶體格35-1, 3 5-2與35-3內之寄生電容器Cp中的電氣充電被放電*該 讀取作業便被完成》 第20圖顯示上述寫出作業與讀取作業之時機園。在該 寫出作業中,於該寫出週期之第一週期C1中,鐵電電容器 3與36之殘餘介質極化的預置被實施•在第二週期C2中, 資料被寫出至記憶體格1內且該等預先決定的值被寫出至 基準記憶體格3 5-1,35-2與3 5-3內。在第三週期C3中’ 寄生電容器Cp內之電氣充電被放電,且寫出作業被完成。 在讀取週期之第四週期C4中,被寫出之資料由記憶體 格1被讀取且預先決定的資料由基準記憶體格35-1’ 35-2 與35-3被譖取。在第五週期C5中,殘餘介質極化被預置。 在第六週期C6中,數位值被再寫出至記憶體格1中,且該 等預先決定的值亦被寫出至基準記憶體格35-1,35-2與35-3 -30- 本紙張尺度通用中國國家揉準(CNS ) A4C#· ( 210X297公釐) 裝 In -in ^ mu I In ^ (請先閲讀背面之注意事\〕填寫本頁) ) 4255 4 8 A7 B7 五、發明説明( 27 經濟部中央橾準局真工消費合作社印装 中*在此週期於記憶體格1之再寫出係藉由使用被編碼器 39恢復的數位值被實施•在第七週期C7中•儲存於寄生 電容器Cp中之電氣充電被放電且該再寫出作業被完成。 在上述組配的鐵電記憶體裝置中,對應於被DA轉換器 21所轉換之四個數位值的寫出類比電壓WO * Wl,W2與W3 的任何之一被施加至記憶體格1之鐵電電容器3,且值 PwO,Pwl,Pw2與Pw3任何之一的殘餘介質極化會發生》 進而言之,回應於電氣充電AQwG(或AQw卜Δ(}»2,AQvir3) 而變化的位元線路BL之電壓被AD轉換電路23偵測並被恢 復為該原始數位值,莫中電氣充電係由殘餘介質極化值 PwO(或Pwl,Pw2,Pwi)被獲得。因此,其可能在鐵電電容 器3儲存四個數位值且讀取被儲存之資料。 此外,AD轉換電路23包含基準記憶體格35-1,35-2 與3 5-3。因此,該原始數位值可藉由比較由殘餘介質極化 值Prl,Pr2與Pr3被獲得之基準讀取類比電壓與在記憶體 格1中由殘餘介質極化值PwO,Pwl,Pw2與Pw3任何之一 獲得之讀取類比電壓而確定地被恢復。 在本發明之鐵電記憶體裝置中,AD轉換電路23包含 DA轉換器3卜1,31-2與3卜3,比較器37-1’37-2與37-3, 及編碼器39»因此,DA轉換器31-1,31-2與31-3可在基 準記憶體格35-1,35-2與35-3中寫出基準寫出類比電壓 計1,Wr2與Wr3,其與寫出類比電壓WO,Wl,W2與W3不 同。其結果為,比較器37-1,37-2與37-3可比較被基準 記憶體格35-1,3 5-2與35-3被獲得之基準讀取類比電壓 -3卜 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 請 先 閲 讀 背 面 之 注 裝 訂 線 經濟部中央標準局貝工消費合作社印袋 A7 ___B7__ 五、發明説明(。。) 28 與由記憶體格1被獲得之讀取類比電麽,且編碼器39可恢 復該原始數位值》 因此,藉由使用三個DA轉換器31-1 ’31-2與31-3與 三個基準記憶體格35-1,35-2與35-3,其數目(在此情形 為3)比輸入數位值的數目(在此情形為4)小1’係為殘餘 介質極化值PwO,Pwl,Pw2與Pw3之中間值的殘餘介質極 化值Prl,Pr2與Pr3可被獲得•進而言之,藉由使用三個 比較器37-1,37-2與37-3,其數目(在此情形為3)比輸 入數位值的數目(在此情形為4)小1,對應於電氣充電Δ QwO(或AQwl,△Qw〗)之讀取類比電壓可與在基準位 元線路BLrl,BLr2與’BLr3中被產生之基準讀取類比電壓 比較。 此外,由DA轉換器31-1,31-2與31-3輸出之基準寫 出類比電壓Wrl,Wr2與Wr3被設定為寫出類比電壓WO, tfl,W2與W3之中間值,其可被寫出至記憶體格1中*因 此|基準讀取類比電壓與讀取類比電壓間的差在讀取資料 之際可為大的,且該等基準讀取類比電壓與讀取類比電壓 之比較因而可確定地被實施。 記值體格1與基準記憶體格3 5-1,35-2與35-3具有 相同的大小與形狀。因此,在記憶體格1中之鐵電電容器3 的特徵與在基準記憶體格35-1,35-2與35-3中之鐵電電 容器36者相同•因之,在寫出資料之際,寫出類比電壓ffO, ffl,ff2與W3的任何之一與對應於基準寫出類比電壓Wrl, Wr2與1fr3的預先決定之殘餘介質極化值可分別被設定至 -32- 本紙伕尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ---------1疼-- (請先閲讀背面之注意事浐寫本頁)
、1T 線 4255 48 Α7 Β7 經濟部中央標準局員工消费合作杜印製 五、發明説明(29 ) 記憶體格1與基準記憶體格35-1,35-2與35-3。在讀取 資料之際,基準讀取類比電壓Wrl,Wr2與Wr3可以相當大 之精確度與讀取類比電壓被比較· 位元線路BL與基準位元線路BLr卜BLr2與BLr3之負 載電容相同。因此,適當地反映鐵電電容器3與36之殘餘 介質極化值的讀取類比電壓與基準讀取類比電壓可被獲 得,且讀取類比電壓與基準諏取聲比電壓之比較可以相當 大的精確度被實k· 位元線路BL與基準位元線路BLrl,BLr2與BLr3經由 NMOS 4與25被接地(GV),且這些線路之電壓可被預置信 號INT設定為0V。因.此,藉由造成句線路WLr走高及藉由 造成板線路PL與基準板線路PLr變成VCC,鐵電電容器3 與36之殘餘介質極化值可被預置為一預先決定的值(_Pr)。 其結果為|鐵電電容器3與36之殘餘介質極化值在寫 出作業前永遠可被設定為相同值,且起始或先前的殘餘介 質極化的影響未被觀察到。 位元線路BL與基準位元線路BLrl,BLr2與BLr3之電 壓可被預置信號I NT設定為0V。因此,藉由造成句線路WL 與基準句線路WLr變成高且板線路PL與基準板線路PLr為 0V,在鐵電電容盏3與36之寄生電容器Cp中的電氣充電可 被紐電,且適當的資料可被讀取而不會被寄生電容器Cp之 電氣充電影響· 其結果為,藉由在寫出作業後或讀取作業前將寄生電容 器Cp之電氣充電放電,儲存於寄生電容器Cp之電氣充電 -33- ----------^II (請先ΚΓ讀背Φ--之注意事r 寫本頁)
1T 線 本紙張尺度適用中國國家揉準(CNS )八4%格(2Η)Χ297公釐) 經濟部中央標準局貝工消费合作社印製 ’—4255 4 8 , A7 _ B7_._ 五、發明説明(3〇 ) 在資料寫出之際可於讀取作業之前被放電•因此,僅有對 應於鐵電電容器3與36之殘餘介質極化的電氣充電可被獲 得作為讀取類比電壓與基準讀取類比電壓。 顯示被編碼器39所恢復之數位值的輸出資料Dout 1 與Dout 2的線路經由選擇開關2 7b與27a被連接於DA轉 換器21之输入接頭21b與21a·因此,再寫出資料至記憶 體格1中可藉由使用被恢復的原姶數位值而非使用由記憶 體格1被讀取之讀取類比電壓而確定地被實施· 第21圖顯示本發明之鐵電記憶雔裝置之第二實施例 的編碼器43。 除了編碼器43夕> 之組配與第一實施例相同* 在此實施例中,編碼器43使用錯誤信號用於输出錯誤 資訊。編碼器43在回應於輸入接頭LI,L2與L3之值依據 第2表所顯示的真值表輸出資料信號Dout 1與Dout 2及 錯誤信號· 第2表 輸入 數位值 輸 入 輸 出 L3 L2 L1 Q2(Dout2) Q1(Doutl) 錯誤 3 1 1 1 1 1 0 2 0 1 1 1 0 1 0 0 1 0 1 0 0 0 0 0 0 其他組合 未定義 未定義 1 換言之,當輸入接頭LI,L2與L3之輸入值不對應於 該輸入數位值時,編碼器43造成Error信號成為高位準。 -34- 本紙張尺度適用中國國家樣準(CNS ) A4*L格(2丨0X297公釐) ! 裝 訂 線 (請先«讀背面之注意事寫本贾) ) A7 B7 31 五、發明説明( 例如,當輸入至輸入接頭U,L2與L3之值因基準記憶體 格35-1,35-2與35-3之品質降低或故障而不對應於被寫 出之數位值時,Error信號變成高位準。 因此,藉由使用另一個電路來監測Error信號下,在 該裝置之錯誤可被偵測· 在該第一實施例中,藉由使用2位元输入資料用於在 該記憶體格中儲存四個值之組配已被解釋•然而,本發明 並不受限於此實施例。例如•藉由使用3位元輸入資料用 於在該記憶體格中儲存八個值之組配也可被採用。替選的 是,其中四個值毎一個被儲存在二個記憶體格之組配亦為 可能的 在上面之第一實施例中,在寫出作業完成後將寄生電 容器Cp之電氣充電加以放電的例子已被解釋*然而,本發 明並不受限於此一實施例。例如,該放電可在讀取作業開 始之際被實施。* 在上面之第一實施例中,製作一記憶體晶片之例已被 解釋。然而,本發明並不受限於此一實施例。例如,該鐵 記憶體可在一系統LSI中由一模組組成· (請先聞讀背面之注$1^0^寫本頁 裝· —線 Λ 經濟部中央樣準局—工消費合作社印装 元件標 號對照 表 元件編號 譯 名 元件編號 譯 1 記憶體格 5 電晶體 3 鐵電電容器 5a 傳送電極 3a 電極 5b 傳送電極 3b 電極 5c 閘電極 -35- 名 本纸張尺度適用中圉國家標準(CNS ) Α4規格(210X297公釐)

Claims (1)

  1. 經濟部中央標準局貝工消費合作社印製 (:8 D8 六、申請專利範圍 1. —種鐵電記億體,包含: 一記憶體格包括一鐵電電容器; 一 DA轉換器用於施加對應於三個以上之數位值的任 何之一的寫出類比電壓至該鐵電電容器之一電極,以造 成殘餘介質極化在該電容器內發生;以及 —AD轉換電路用於根據回應於該電容器之殘餘介質 極化所獲得之讀取類比電壓恢復為該原始數位值。 2. 如申請專利範圍第1項所述之鐵電記憶體,其中該AD轉 換電路包含: 數個基準記憶體格,其每一個包括一鐵電電容器; —DA轉換單元用於施加不同於該寫出類比電壓之 一基準寫出類比電Μ至在每一個基準記憶體格中之電容 器的一電極,以造成一殘餘介質極化在該電容器內發 生; —比較單元用於比較回應於該殘餘介質極化值所獲 得之基準讀取類比電壓與該讅取類比電壓;以及 —恢復單元用於根據該比較單元之比較結果來恢復 為該原.始數位值》 3. 如申請專利範圍第2項所述之鐵電記憶體,其中: 該DA轉換單元將毎一基準寫出類比電壓設定為介 於每一個寫出類比電壓間的一中間值。 4. 如申請專利範圍第2項所述之鐵電記憶體,其中·· 該記憶體格與該等基準記憶體格以相同的大小與形 狀被形成。 -37 - 本紙張尺度通用中國國家標準(CNS ) Α4規格(210 X 297公釐) {請先閣讀背面之注意事項再填寫本頁) 裝 訂 經濟部央揉準局®:工消費合作社印裝 R Γ: - : B8 ' ' C8 D8 _ 六、申請專利範圍 5. 如申請專利範圍第2項所述之鐵電記憶體,其中: 該DA轉換器被一位元線路連接至該記憶體格,且在 AD轉換電路中之DA轉換單元被具有與該位元線路有相同 電容之基準位元線路接連至該等基準記憶體格。 6. 如申請專利範圍第2項所述之鐵電記憶體,其中: 當該原始數位值無法根據該比較單元之比較結果被 恢復時,該恢復單元輸出錯誤資訊· 7. 如申請專利範圍第2項所述之鐵電記憶體,進一步包 含: 一極化預置電路用於將該鐵電電容器之殘餘介質極 化值設定為一預先決定之值。 8. 如申請專利範圍第々項所述之鐵電記憶體,其中: 該極化預置電路在一寫出作業之前設定該殘餘介質 極化值。 9. 如申請專利範圍第7項所述之鐵電記億體,進一步包 含: 一放電電路用於將儲存於該鐵電電容器之寄生電容 器內的充電加以放電。 10. 如申請專利範圍第9項所述之鐵電記憶體,其中: 該放電電路在一寫出作業後或在一讀取作業前將儲 存於該寄生電容器內的充電加以放電》 11. 如申請專利範圍第1項所述之鐵電記憶體,其中: 在該記憶體格內之再寫出資料之作業藉由輸入該被 恢復後之原始數位值至該DA轉換器而被實施》 -38 - 本紙張尺度適用中國國家梯準(CNS) A4规格(2丨OX297公釐) (請先閲讀背面之注意事項再填寫本頁)
TW088107227A 1998-11-11 1999-05-04 Ferroelectric memory devcie TW425548B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32057598A JP3875416B2 (ja) 1998-11-11 1998-11-11 強誘電体記憶装置

Publications (1)

Publication Number Publication Date
TW425548B true TW425548B (en) 2001-03-11

Family

ID=18122970

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088107227A TW425548B (en) 1998-11-11 1999-05-04 Ferroelectric memory devcie

Country Status (6)

Country Link
US (1) US6084795A (zh)
EP (1) EP1001429B1 (zh)
JP (1) JP3875416B2 (zh)
KR (1) KR100336720B1 (zh)
DE (1) DE69925797T2 (zh)
TW (1) TW425548B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6314014B1 (en) * 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
JP2001351373A (ja) * 2000-06-07 2001-12-21 Matsushita Electric Ind Co Ltd 半導体記憶装置およびそれを用いた半導体集積装置
NO312698B1 (no) * 2000-07-07 2002-06-17 Thin Film Electronics Asa Fremgangsmåte til å utföre skrive- og leseoperasjoner i en passiv matriseminne og apparat for å utföre fremgangsmåten
JP4040243B2 (ja) * 2000-09-08 2008-01-30 株式会社東芝 強誘電体メモリ
JP3693002B2 (ja) * 2001-10-31 2005-09-07 ソニー株式会社 強誘電体型不揮発性半導体メモリから構成されたデジタル−アナログ変換器、及び、デジタルデータをアナログデータに変換する方法
KR100451763B1 (ko) * 2001-11-19 2004-10-08 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치 및 그 구동방법
KR100487417B1 (ko) * 2001-12-13 2005-05-03 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치 및 그를 이용한멀티플-비트 데이타의 라이트 및 리드 방법
US6704218B2 (en) * 2002-04-02 2004-03-09 Agilent Technologies, Inc. FeRAM with a single access/multiple-comparison operation
KR100487920B1 (ko) 2002-09-06 2005-05-06 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치
US7102908B2 (en) * 2003-08-29 2006-09-05 Infineon Technologies Ag Reliable ferro fuse cell
KR100520584B1 (ko) * 2003-10-13 2005-10-10 주식회사 하이닉스반도체 불휘발성 강유전체 메모리를 이용한 데이타 제어 장치
US8760907B2 (en) * 2010-11-30 2014-06-24 Radiant Technologies, Inc. Analog memories utilizing ferroelectric capacitors
CN106716539B (zh) * 2014-09-26 2020-11-17 拉迪安特技术公司 利用铁电电容器的cmos模拟存储器
US10049713B2 (en) * 2016-08-24 2018-08-14 Micron Technology, Inc. Full bias sensing in a memory array
US10748597B1 (en) * 2019-04-19 2020-08-18 Xerox Corporation Method and system for writing to and reading from a memory device
US11664074B2 (en) 2021-06-02 2023-05-30 Micron Technology, Inc. Programming intermediate state to store data in self-selecting memory cells
US11694747B2 (en) * 2021-06-03 2023-07-04 Micron Technology, Inc. Self-selecting memory cells configured to store more than one bit per memory cell

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993022770A1 (en) * 1992-05-01 1993-11-11 Motorola, Inc. Method and apparatus for storage of digital information
JPH06150683A (ja) * 1992-11-02 1994-05-31 Matsushita Electric Ind Co Ltd 画像録画再生装置
JP2921812B2 (ja) * 1992-12-24 1999-07-19 シャープ株式会社 不揮発性半導体記憶装置
US5487030A (en) * 1994-08-26 1996-01-23 Hughes Aircraft Company Ferroelectric interruptible read memory
JP3186485B2 (ja) * 1995-01-04 2001-07-11 日本電気株式会社 強誘電体メモリ装置およびその動作制御方法
US5592410A (en) * 1995-04-10 1997-01-07 Ramtron International Corporation Circuit and method for reducing a compensation of a ferroelectric capacitor by multiple pulsing of the plate line following a write operation
US5640030A (en) * 1995-05-05 1997-06-17 International Business Machines Corporation Double dense ferroelectric capacitor cell memory
US5638318A (en) * 1995-09-11 1997-06-10 Micron Technology, Inc. Ferroelectric memory using ferroelectric reference cells
JPH10312691A (ja) * 1997-05-12 1998-11-24 Sony Corp 強誘電体記憶装置

Also Published As

Publication number Publication date
EP1001429B1 (en) 2005-06-15
DE69925797T2 (de) 2005-11-03
JP3875416B2 (ja) 2007-01-31
KR100336720B1 (ko) 2002-05-13
DE69925797D1 (de) 2005-07-21
KR20000034852A (ko) 2000-06-26
JP2000149584A (ja) 2000-05-30
US6084795A (en) 2000-07-04
EP1001429A1 (en) 2000-05-17

Similar Documents

Publication Publication Date Title
TW425548B (en) Ferroelectric memory devcie
TW389909B (en) Nonvolatile semiconductor memory device and its usage
TW385445B (en) A semiconductor memory device
KR100292661B1 (ko) 플래쉬메모리용비트맵주소지정체계
US6493251B2 (en) Ferroelectric memory device
US6657883B2 (en) Semiconductor memory device
US6370058B1 (en) Non-volatile semiconductor memory device and system LSI including the same
US7397687B2 (en) Ferroelectric memory device having ferroelectric capacitor
EP0708968A1 (en) Non-volatile memory
JP4350222B2 (ja) 強誘電体メモリ装置の動作方法
US6246602B1 (en) Ferroelectric storage device
JPH10312691A (ja) 強誘電体記憶装置
TW293906B (zh)
TW385451B (en) Multi-bits storage memory IC and method for accessing its storage data
US6671199B2 (en) Data storage method for semiconductor integrated circuit, semiconductor integrated circuit, semiconductor device equipped with many of the semiconductor integrated circuits, and electronic apparatus using the semiconductor device
JP3717097B2 (ja) 強誘電体メモリ
US6046928A (en) Non-volatile semiconductor memory device
JP3040700B2 (ja) ラマー・ドラブ効果を利用する非破壊読取り強誘電メモリセル
US6580634B2 (en) Data memory device
TW379325B (en) Semiconductor memory
JP3770717B2 (ja) 強誘電体記憶装置および強誘電体記憶素子のくせ付け矯正方法
JP3467353B2 (ja) データ記憶装置
TW399211B (en) The multiple stage sensor device applied to flash memory
US6038161A (en) Ferroelectric memory
JPH04228191A (ja) 半導体集積回路

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees