JP3040700B2 - ラマー・ドラブ効果を利用する非破壊読取り強誘電メモリセル - Google Patents
ラマー・ドラブ効果を利用する非破壊読取り強誘電メモリセルInfo
- Publication number
- JP3040700B2 JP3040700B2 JP7219282A JP21928295A JP3040700B2 JP 3040700 B2 JP3040700 B2 JP 3040700B2 JP 7219282 A JP7219282 A JP 7219282A JP 21928295 A JP21928295 A JP 21928295A JP 3040700 B2 JP3040700 B2 JP 3040700B2
- Authority
- JP
- Japan
- Prior art keywords
- state
- capacitance
- zero
- polarity
- ferroelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はランダムアクセスメ
モリ、特に記憶情報を損失せずに読取り期間中に中断さ
れることができるこのようなメモリに関する。
モリ、特に記憶情報を損失せずに読取り期間中に中断さ
れることができるこのようなメモリに関する。
【０００２】
【従来の技術】多数の軍用および民間システムは非揮発
性であり破壊事故によるデータ損失に対して耐久性のあ
るランダムアクセスメモリにおけるデータ記憶能力と必
要とする。非揮発性メモリはパワーがある期間オフに切
換えられるときでさえも記憶データを保持する。このよ
うな非揮発性メモリはデータが記憶されるときメモリ素
子で生じる物理的変化に基づくことが多く、この物理的
変化はパワーの失われた時に反転またはランダム化され
ない。
性であり破壊事故によるデータ損失に対して耐久性のあ
るランダムアクセスメモリにおけるデータ記憶能力と必
要とする。非揮発性メモリはパワーがある期間オフに切
換えられるときでさえも記憶データを保持する。このよ
うな非揮発性メモリはデータが記憶されるときメモリ素
子で生じる物理的変化に基づくことが多く、この物理的
変化はパワーの失われた時に反転またはランダム化され
ない。
【０００３】強誘電材料は非揮発性メモリで使用される
ために開発に成功している。強誘電材料はその物理的状
態が、磁界が与えられる強磁性材料が受ける変化と類似
した方法で電界の供給で変化する。強誘電材料は物理的
状態が磁界でなく電圧の供給により制御されることがで
きる利点を有し、測定可能な物理的状態はパワーの失わ
れた後にも保持され、小さい寸法のメモリ素子はマイク
ロ電子製造技術により構成されることができ、メモリ素
子の消費するパワーは少なくなる。
ために開発に成功している。強誘電材料はその物理的状
態が、磁界が与えられる強磁性材料が受ける変化と類似
した方法で電界の供給で変化する。強誘電材料は物理的
状態が磁界でなく電圧の供給により制御されることがで
きる利点を有し、測定可能な物理的状態はパワーの失わ
れた後にも保持され、小さい寸法のメモリ素子はマイク
ロ電子製造技術により構成されることができ、メモリ素
子の消費するパワーは少なくなる。
【０００４】ランダムアクセスメモリは破壊的読取り
（ＤＲＯ）と非破壊的読取り（ＮＤＲＯ）として区分さ
れることができる。破壊的読取りメモリではメモリ装置
の物理的状態は読取りの時に変更され、従ってさらに別
の動作が行われなければメモリに対する記憶されたデー
タ値は失われる。この情報損失を防ぐため、記憶された
値は各読取り後に回復されなければならず、従って記憶
されたデータは次の読取りに有効である。データの回復
（リフレッシュ）がなければ、一度だけデータを読取る
ことが可能である。
（ＤＲＯ）と非破壊的読取り（ＮＤＲＯ）として区分さ
れることができる。破壊的読取りメモリではメモリ装置
の物理的状態は読取りの時に変更され、従ってさらに別
の動作が行われなければメモリに対する記憶されたデー
タ値は失われる。この情報損失を防ぐため、記憶された
値は各読取り後に回復されなければならず、従って記憶
されたデータは次の読取りに有効である。データの回復
（リフレッシュ）がなければ、一度だけデータを読取る
ことが可能である。
【０００５】多くの応用では、回復は読取り／回復サイ
クルの規則的な部分として確実に行われることができる
ことが想定される。破壊的読取りメモリはそれ故このよ
うな状態で使用されてもよい。しかしながら、他の応用
では読取りが達成される瞬間と回復が通常行われる瞬間
との間の短時間中にシステムが破壊を受けるのでこのよ
うな想定はできない。このような破壊は例えば民間用シ
ステムにおける停電と、軍用システムが受ける核事故等
のために生じる。
クルの規則的な部分として確実に行われることができる
ことが想定される。破壊的読取りメモリはそれ故このよ
うな状態で使用されてもよい。しかしながら、他の応用
では読取りが達成される瞬間と回復が通常行われる瞬間
との間の短時間中にシステムが破壊を受けるのでこのよ
うな想定はできない。このような破壊は例えば民間用シ
ステムにおける停電と、軍用システムが受ける核事故等
のために生じる。
【０００６】
【発明が解決しようとする課題】今日まで、強誘電破壊
読取りメモリが開発され、適用されている。ある応用に
便利であるが、このようなメモリはシステムが破壊事故
の効果に耐久性でなければならない場合、価値が限定さ
れる。非破壊的読取り（ＮＤＲＯ）の強誘電メモリはメ
モリ状態が長いパワーの停止時間を通じて保持されなけ
ればならず、メモリの読取り中に生じた短時間の多数の
破壊を通じて安定でなければならない状態の応用があ
る。いくつかの非破壊的読取りメモリの方法が提案され
ている。しかしながら、データをリフレッシュせずに多
数回任意に読取られる意味では本当に非破壊的であるメ
モリは得られていない。
読取りメモリが開発され、適用されている。ある応用に
便利であるが、このようなメモリはシステムが破壊事故
の効果に耐久性でなければならない場合、価値が限定さ
れる。非破壊的読取り（ＮＤＲＯ）の強誘電メモリはメ
モリ状態が長いパワーの停止時間を通じて保持されなけ
ればならず、メモリの読取り中に生じた短時間の多数の
破壊を通じて安定でなければならない状態の応用があ
る。いくつかの非破壊的読取りメモリの方法が提案され
ている。しかしながら、データをリフレッシュせずに多
数回任意に読取られる意味では本当に非破壊的であるメ
モリは得られていない。
【０００７】
【課題を解決するための手段】本発明のメモリ装置は、
第１および第２の２つの異なる値のゼロ電界キャパシタ
ンス状態をとることが可能な強誘電体で構成された絶縁
体を有する強誘電キャパシタと、第１の時間において強
誘電キャパシタに第１のゼロ電界キャパシタンス状態を
書込み、第２の時間において強誘電キャパシタに第２の
ゼロ電界キャパシタンス状態を書込む書込む書込み手段
と、強誘電キャパシタのキャパシタンスを読取る読取り
回路とを具備し、第１および第２のキャパシタンス状態
は異なった記憶データ値を表しており、強誘電キャパシ
タの絶縁体を構成している強誘電体は、一方の極性の分
極飽和された状態から同じ極性の充電経路で記第１およ
び第２のゼロ電界キャパシタンス状態に到達することの
できる材料で構成され、第１のゼロ電界キャパシタンス
状態は、分極飽和された状態から充電経路を通ってゼロ
電界にされたときに到達するゼロ電界キャパシタンス状
態であり、第２のゼロ電界キャパシタンス状態はこの充
電経路を同じ極性でさらに進んで反対方向の極性の分極
飽和となる前の状態でゼロ電界にすることにより得られ
る部分的分極解除のゼロ電界キャパシタンス状態である
ことを特徴とする。
第１および第２の２つの異なる値のゼロ電界キャパシタ
ンス状態をとることが可能な強誘電体で構成された絶縁
体を有する強誘電キャパシタと、第１の時間において強
誘電キャパシタに第１のゼロ電界キャパシタンス状態を
書込み、第２の時間において強誘電キャパシタに第２の
ゼロ電界キャパシタンス状態を書込む書込む書込み手段
と、強誘電キャパシタのキャパシタンスを読取る読取り
回路とを具備し、第１および第２のキャパシタンス状態
は異なった記憶データ値を表しており、強誘電キャパシ
タの絶縁体を構成している強誘電体は、一方の極性の分
極飽和された状態から同じ極性の充電経路で記第１およ
び第２のゼロ電界キャパシタンス状態に到達することの
できる材料で構成され、第１のゼロ電界キャパシタンス
状態は、分極飽和された状態から充電経路を通ってゼロ
電界にされたときに到達するゼロ電界キャパシタンス状
態であり、第２のゼロ電界キャパシタンス状態はこの充
電経路を同じ極性でさらに進んで反対方向の極性の分極
飽和となる前の状態でゼロ電界にすることにより得られ
る部分的分極解除のゼロ電界キャパシタンス状態である
ことを特徴とする。
【０００８】本発明のメモリは多数回の読取り後でも有
用な読取り信号を提供することが可能であり、また、リ
フレッシュ動作なしに読取り可能であり、読取りから生
じるデータ損失に対して安定である。したがって、真の
非破壊的読取りの可能なメモリを提供することができ
る。また、本発明のメモリは維持電力ーをほとんど使用
せず、コンパクトであり、放射線による損傷に対して頑
強である。本発明のメモリはマイクロ電子製造技術を使
用して製造されることができる。安定である形で与えら
れる。
用な読取り信号を提供することが可能であり、また、リ
フレッシュ動作なしに読取り可能であり、読取りから生
じるデータ損失に対して安定である。したがって、真の
非破壊的読取りの可能なメモリを提供することができ
る。また、本発明のメモリは維持電力ーをほとんど使用
せず、コンパクトであり、放射線による損傷に対して頑
強である。本発明のメモリはマイクロ電子製造技術を使
用して製造されることができる。安定である形で与えら
れる。
【０００９】メモリ装置は１個または２個の強誘電キャ
パシタを使用し、これらが２個であるならば並列に配置
される。メモリ装置は２つの異なった分極状態を強誘電
キャパシタに書込む手段を含み、異なった分極状態は異
なった記憶データ値を表している。強誘電キャパシタの
電荷状態を切換えず、ＤＣバイアス電界を強誘電キャパ
シタに供給せずに強誘電キャパシタのキャパシタンスを
読取る手段が設けられる。単一の強誘電性キャパシタの
みがメモリ装置で使用されるならば、２個のゼロ電界キ
ャパシタンスは互いに弁別されるようにその絶対値が認
識されなければならない。２つの強誘電キャパシタが使
用されるならば、情報は相対的キャパシタンス値として
記憶されることができる。大きなメモリアレイで形成さ
れる個々の強誘電キャパシタ特性に変化がある可能性が
あるために後者が好ましい。
パシタを使用し、これらが２個であるならば並列に配置
される。メモリ装置は２つの異なった分極状態を強誘電
キャパシタに書込む手段を含み、異なった分極状態は異
なった記憶データ値を表している。強誘電キャパシタの
電荷状態を切換えず、ＤＣバイアス電界を強誘電キャパ
シタに供給せずに強誘電キャパシタのキャパシタンスを
読取る手段が設けられる。単一の強誘電性キャパシタの
みがメモリ装置で使用されるならば、２個のゼロ電界キ
ャパシタンスは互いに弁別されるようにその絶対値が認
識されなければならない。２つの強誘電キャパシタが使
用されるならば、情報は相対的キャパシタンス値として
記憶されることができる。大きなメモリアレイで形成さ
れる個々の強誘電キャパシタ特性に変化がある可能性が
あるために後者が好ましい。
【００１０】強誘電キャパシタの分極状態として情報を
蓄積することはメモリを非揮発性にする。強誘電分極状
態は入力電界の供給下のみで変化し、従って記憶された
情報はパワー停止の場合に失われない。記憶データが読
取られるとき、キャパシタンスのみが計測され、電荷ま
たは分極状態の切換えはない。従って、データは強誘電
キャパシタまたは記憶データの状態を変更せずに所望の
回数だけメモリ装置から読取られる。それ故、メモリは
いつでもパワー停止によりまたは読取り／書込みサイク
ル期間の破壊によるデータ損失を生じない。
蓄積することはメモリを非揮発性にする。強誘電分極状
態は入力電界の供給下のみで変化し、従って記憶された
情報はパワー停止の場合に失われない。記憶データが読
取られるとき、キャパシタンスのみが計測され、電荷ま
たは分極状態の切換えはない。従って、データは強誘電
キャパシタまたは記憶データの状態を変更せずに所望の
回数だけメモリ装置から読取られる。それ故、メモリは
いつでもパワー停止によりまたは読取り／書込みサイク
ル期間の破壊によるデータ損失を生じない。
【００１１】本発明はランダムアクセスメモリの技術を
発展させている。本発明のメモリは非揮発性であり、真
の記憶データが読取られるときに生じる破壊に耐久性で
ある非破壊記憶装置と読取りを使用する。
発展させている。本発明のメモリは非揮発性であり、真
の記憶データが読取られるときに生じる破壊に耐久性で
ある非破壊記憶装置と読取りを使用する。
【００１２】
【発明の実施の形態】本発明はラマー・ドラブ効果とい
う名称のある種の強誘電材料で見られる新たに観察され
た現象の利用に基づいている。図１は強誘電キャパシタ
の絶縁体として本発明で使用される強誘電材料のキャパ
シタンス−電圧特性を示している。有効なキャパシタン
ス特性は材料に電界を供給する期間の材料の性質を説明
することにより、良好に理解されるであろう。説明を通
して、ラマー・ドラブ効果を示す好ましい強誘電材料を
構成する“Ｙ１”材料を参照する。これらの参照は本発
明の効果とその応用を限定するためのものではなく値お
よび特性の例示として行うものである。
う名称のある種の強誘電材料で見られる新たに観察され
た現象の利用に基づいている。図１は強誘電キャパシタ
の絶縁体として本発明で使用される強誘電材料のキャパ
シタンス−電圧特性を示している。有効なキャパシタン
ス特性は材料に電界を供給する期間の材料の性質を説明
することにより、良好に理解されるであろう。説明を通
して、ラマー・ドラブ効果を示す好ましい強誘電材料を
構成する“Ｙ１”材料を参照する。これらの参照は本発
明の効果とその応用を限定するためのものではなく値お
よび特性の例示として行うものである。
【００１３】図１はラマー・ドラブ効果を示す材料、こ
の場合ではＹ１材料のキャパシタンス−電圧特性のグラ
フである。保持（coercive）電圧の少なくとも約６倍の
負の電圧またはＹ１材料の場合約−３ボルト以上の電圧
が強誘電材料を横切って供給されるとき、強誘電材料の
キャパシタンスは曲線20に従って左側の十分に分極され
た状態22に到達する。電界が除去されたとき、キャパシ
タンスは曲線24に従って右側へ変化し、第１のゼロ電界
キャパシタンス26に到達する。従って、第１の方向の飽
和された分極状態の発生は第１のゼロ電界キャパシタン
ス26を生じる。
の場合ではＹ１材料のキャパシタンス−電圧特性のグラ
フである。保持（coercive）電圧の少なくとも約６倍の
負の電圧またはＹ１材料の場合約−３ボルト以上の電圧
が強誘電材料を横切って供給されるとき、強誘電材料の
キャパシタンスは曲線20に従って左側の十分に分極され
た状態22に到達する。電界が除去されたとき、キャパシ
タンスは曲線24に従って右側へ変化し、第１のゼロ電界
キャパシタンス26に到達する。従って、第１の方向の飽
和された分極状態の発生は第１のゼロ電界キャパシタン
ス26を生じる。
【００１４】電圧が次に強誘電材料を横切って反対方向
に供給されるとき、即ち図の正の電圧が供給されると
き、キャパシタンスは曲線28で示されているように曲線
24の延長に従う。正の電圧が増加するとき、強誘電材料
の分極状態は十分に飽和された分極状態から部分的に分
極された状態に変化する。しかしながら本発明の方法で
は供給される正の電圧は分極状態を十分に飽和するのに
必要とされる電圧よりも少なく、好ましくは図１の符号
30で示されているように保持電圧とほぼ等しい。
に供給されるとき、即ち図の正の電圧が供給されると
き、キャパシタンスは曲線28で示されているように曲線
24の延長に従う。正の電圧が増加するとき、強誘電材料
の分極状態は十分に飽和された分極状態から部分的に分
極された状態に変化する。しかしながら本発明の方法で
は供給される正の電圧は分極状態を十分に飽和するのに
必要とされる電圧よりも少なく、好ましくは図１の符号
30で示されているように保持電圧とほぼ等しい。
【００１５】電圧が曲線32に沿ってゼロに戻るとき、キ
ャパシタンスは第２のゼロ電界キャパシタンス34として
測定される。第２のゼロ電界キャパシタンス34は比較的
小さいが定めることができ、測定可能なキャパシタンス
差（デルタＣ）であることにより、第１のゼロ電界キャ
パシタンス26と異なっている。キャパシタンス差は典型
的にキャパシタンス値の約１０％程度であり、供給され
た電圧と無関係である。
ャパシタンスは第２のゼロ電界キャパシタンス34として
測定される。第２のゼロ電界キャパシタンス34は比較的
小さいが定めることができ、測定可能なキャパシタンス
差（デルタＣ）であることにより、第１のゼロ電界キャ
パシタンス26と異なっている。キャパシタンス差は典型
的にキャパシタンス値の約１０％程度であり、供給され
た電圧と無関係である。
【００１６】それ故、メモリ装置は２進データビットの
１つの計測（例えば“０”状態）を記録するように第１
のゼロ電界状態26を設定するためおよび、他の時間に２
進データビットの他の計測（例えば“１”状態）を記録
するように第２のゼロ電界状態34を設定するため単一の
強誘電キャパシタに対する書込みに基づいている。デー
タは一般的な方法でキャパシタンス値を感知することに
よりメモリ装置から読取られる。分極状態を変化しない
ように好ましくキャパシタンスの計測が行われるなら
ば、データビットはメモリ装置のリフレッシュを必要と
せずに所望の回数だけメモリから読取られることができ
る。後述する理由のため、実用的な応用では、反対の状
態が２つの強誘電キャパシタに交互に書込まれ、データ
読取り期間中に差動キャパシタンスが計測されるよう
に、並列に配置された２つの強誘電キャパシタを使用す
ることが好ましい。２つの強誘電キャパシタを使用する
このメモリ装置は、単一の強誘電キャパシタを使用する
メモリ装置と同一の物理的原理で強誘電材料に関して前
述したように動作する。
１つの計測（例えば“０”状態）を記録するように第１
のゼロ電界状態26を設定するためおよび、他の時間に２
進データビットの他の計測（例えば“１”状態）を記録
するように第２のゼロ電界状態34を設定するため単一の
強誘電キャパシタに対する書込みに基づいている。デー
タは一般的な方法でキャパシタンス値を感知することに
よりメモリ装置から読取られる。分極状態を変化しない
ように好ましくキャパシタンスの計測が行われるなら
ば、データビットはメモリ装置のリフレッシュを必要と
せずに所望の回数だけメモリから読取られることができ
る。後述する理由のため、実用的な応用では、反対の状
態が２つの強誘電キャパシタに交互に書込まれ、データ
読取り期間中に差動キャパシタンスが計測されるよう
に、並列に配置された２つの強誘電キャパシタを使用す
ることが好ましい。２つの強誘電キャパシタを使用する
このメモリ装置は、単一の強誘電キャパシタを使用する
メモリ装置と同一の物理的原理で強誘電材料に関して前
述したように動作する。
【００１７】図２は供給電界により十分に飽和された分
極状態に駆動されるときの一般的な強誘電材料のキャパ
シタンス特性を比較のため示している。強誘電材料が負
の電圧（曲線の左端の範囲）で十分に飽和され、ゼロ電
界状態に戻るならば、ゼロ電界キャパシタンス36が観察
される。強誘電材料がその後、正の電圧で十分に飽和
（曲線の右端の範囲）され、ゼロ電界状態に戻るなら
ば、同一のゼロ電界キャパシタンス36が観察される。即
ち、十分に分極を飽和することにより発生されるゼロ電
界キャパシタンスはそれ自身データ指示装置として使用
されることができない。
極状態に駆動されるときの一般的な強誘電材料のキャパ
シタンス特性を比較のため示している。強誘電材料が負
の電圧（曲線の左端の範囲）で十分に飽和され、ゼロ電
界状態に戻るならば、ゼロ電界キャパシタンス36が観察
される。強誘電材料がその後、正の電圧で十分に飽和
（曲線の右端の範囲）され、ゼロ電界状態に戻るなら
ば、同一のゼロ電界キャパシタンス36が観察される。即
ち、十分に分極を飽和することにより発生されるゼロ電
界キャパシタンスはそれ自身データ指示装置として使用
されることができない。
【００１８】Ｙ１として知られている強誘電材料は図１
に関して説明した差動ゼロ電界キャパシタンスを示して
いる。好ましいＹ１強誘電材料は既知の積層超格子強誘
電材料であり、これはシメトリックス社（Symetrix Cor
poration）から市場で入手可能であり、例えばＰＣＴ公
開のWO93/12542、WO93/12538、WO93/10627明細書に記載
されている。Ｙ１は一般的に以下の組成である。
に関して説明した差動ゼロ電界キャパシタンスを示して
いる。好ましいＹ１強誘電材料は既知の積層超格子強誘
電材料であり、これはシメトリックス社（Symetrix Cor
poration）から市場で入手可能であり、例えばＰＣＴ公
開のWO93/12542、WO93/12538、WO93/10627明細書に記載
されている。Ｙ１は一般的に以下の組成である。
【００１９】 （Ａ１w1）+a1 （Ａ２w2）+a2 …（Ａｊwj）+aj （Ｓ１x1）+s1 （Ｓ２x2）+s2 …（Ｓｋxk）+sk （Ｂ１y1）+b1 （Ｂ２y2）+b2 …（Ｂｌy1）+b1 （Ｑz ）-2 ここでＡ１、Ａ２、…Ａｊはペロブスカイト（perovski
te）状構造のＡサイト元素であり、Ｓ１、Ｓ２、…Ｓｋ
は超格子発生元素であり、Ｂ１、Ｂ２、…Ｂｌはペロブ
スカイト状の構造のＢサイト元素であり、Ｑは陰イオン
であり、上付き符号は各元素の原子価を示し、下付き符
号はペロブスカイト状構造のユニットセルの元素の平均
原子数を示しており、少なくともw1とy1はゼロではな
い。Ａサイト元素の例はストロンチウム、カルシウム、
バリウム、ビスマス、カドミウム、鉛を含んでおり、Ｂ
サイト元素の例はチタニウム、タンタル、ハフニウム、
タングステン、ニオブ、ジルコニウムを含んでおり、超
格子発生元素の例はビスマス、スカンジウム、イットリ
ウム、ランタン、アンチモン、クロム、タリウムを含ん
でおり、陰イオンの例は酸素、塩素、フッ素を含んでい
る。
te）状構造のＡサイト元素であり、Ｓ１、Ｓ２、…Ｓｋ
は超格子発生元素であり、Ｂ１、Ｂ２、…Ｂｌはペロブ
スカイト状の構造のＢサイト元素であり、Ｑは陰イオン
であり、上付き符号は各元素の原子価を示し、下付き符
号はペロブスカイト状構造のユニットセルの元素の平均
原子数を示しており、少なくともw1とy1はゼロではな
い。Ａサイト元素の例はストロンチウム、カルシウム、
バリウム、ビスマス、カドミウム、鉛を含んでおり、Ｂ
サイト元素の例はチタニウム、タンタル、ハフニウム、
タングステン、ニオブ、ジルコニウムを含んでおり、超
格子発生元素の例はビスマス、スカンジウム、イットリ
ウム、ランタン、アンチモン、クロム、タリウムを含ん
でおり、陰イオンの例は酸素、塩素、フッ素を含んでい
る。
【００２０】Ｙ１のような積層超格子の強誘電材料は分
極特性の疲労に対して高い抵抗性を有する。多数の他の
強誘電材料は強誘電メモリ装置で必要とされるタイプの
多数の状態の切換え後、分極特性の劣化を示す。Ｙ１の
ような材料は疲労に基づいた劣化をそれほど受けない。
極特性の疲労に対して高い抵抗性を有する。多数の他の
強誘電材料は強誘電メモリ装置で必要とされるタイプの
多数の状態の切換え後、分極特性の劣化を示す。Ｙ１の
ような材料は疲労に基づいた劣化をそれほど受けない。
【００２１】図３は強誘電体が２つのゼロ電界キャパシ
タンス状態を有することのできる単一の強誘電キャパシ
タ52を有する基本的形態のメモリ装置50を示している。
強誘電キャパシタ52の第１の端子は可変電圧源54に接続
されている。第２の端子は強誘電キャパシタ52を十分に
飽和する程度の高さの電圧を有する飽和のためのバイア
ス電圧源56と、接地58と、測定キャパシタ60とに切換え
て接続することができる。また電圧計62が強誘電キャパ
シタ52の第２の端子に接続されている。
タンス状態を有することのできる単一の強誘電キャパシ
タ52を有する基本的形態のメモリ装置50を示している。
強誘電キャパシタ52の第１の端子は可変電圧源54に接続
されている。第２の端子は強誘電キャパシタ52を十分に
飽和する程度の高さの電圧を有する飽和のためのバイア
ス電圧源56と、接地58と、測定キャパシタ60とに切換え
て接続することができる。また電圧計62が強誘電キャパ
シタ52の第２の端子に接続されている。
【００２２】負の方向で強誘電キャパシタ52を十分に飽
和分極するように強誘電キャパシタ52の第２の端子をバ
イアス電圧源56に接続し、その後強誘電キャパシタの第
２の端子を切換えて接地58に接続した状態でデータがメ
モリ装置50に書込まれる。電圧パルスは可変電圧源54に
より発生される。強誘電キャパシタ52が例えば“０”デ
ータビットを記録するために図１の26の第１のゼロ電界
キャパシタンス状態に維持されるときには、可変電圧源
54により発生される電圧パルスはゼロ電圧である。強誘
電キャパシタが例えば“１”データビットを記録するた
めに図１の30の第２のゼロ電界キャパシタンス状態に維
持されるときには、電圧パルスは図１で符号30で示され
ている正の電圧を有し、好ましくはほぼ強誘電キャパシ
タの保持電圧に等しい。典型的なＹ１材料の場合、負の
飽和分極電圧は−４ボルトであり符号30で示されている
正の電圧は約０．５ボルトである。
和分極するように強誘電キャパシタ52の第２の端子をバ
イアス電圧源56に接続し、その後強誘電キャパシタの第
２の端子を切換えて接地58に接続した状態でデータがメ
モリ装置50に書込まれる。電圧パルスは可変電圧源54に
より発生される。強誘電キャパシタ52が例えば“０”デ
ータビットを記録するために図１の26の第１のゼロ電界
キャパシタンス状態に維持されるときには、可変電圧源
54により発生される電圧パルスはゼロ電圧である。強誘
電キャパシタが例えば“１”データビットを記録するた
めに図１の30の第２のゼロ電界キャパシタンス状態に維
持されるときには、電圧パルスは図１で符号30で示され
ている正の電圧を有し、好ましくはほぼ強誘電キャパシ
タの保持電圧に等しい。典型的なＹ１材料の場合、負の
飽和分極電圧は−４ボルトであり符号30で示されている
正の電圧は約０．５ボルトである。
【００２３】次に、データの読取りについて説明する。
データは強誘電キャパシタ52のキャパシタンス値を計測
する方法を使用して読取られる。読取りは強誘電キャパ
シタ中の電荷の切換えを使用しないような方法で行われ
ることが好ましい。それは電荷の切換えはデータを読取
りのための中断の数を減少させるからである。読取り方
法は強誘電キャパシタへのＤＣバイアス電圧の供給を使
用しないように行われることが好ましい。それはＤＣバ
イアス電圧を与えるために付加的な回路を必要とするか
らであり、ＤＣバイアス電圧は電荷の切換えを行わせる
ために通常使用されるものであるからである。
データは強誘電キャパシタ52のキャパシタンス値を計測
する方法を使用して読取られる。読取りは強誘電キャパ
シタ中の電荷の切換えを使用しないような方法で行われ
ることが好ましい。それは電荷の切換えはデータを読取
りのための中断の数を減少させるからである。読取り方
法は強誘電キャパシタへのＤＣバイアス電圧の供給を使
用しないように行われることが好ましい。それはＤＣバ
イアス電圧を与えるために付加的な回路を必要とするか
らであり、ＤＣバイアス電圧は電荷の切換えを行わせる
ために通常使用されるものであるからである。
【００２４】図３に示されたメモリ装置50では、データ
の読取りのために強誘電キャパシタ52の第２の端子は接
地58に接続した状態から切換えられて測定キャパシタ60
の接地と反対側の端子に接続され、典型的に約１ボルト
の小さい読取り電圧パルスが電圧源54から強誘電キャパ
シタ52の第１の端子に供給され、電圧計62を使用して強
誘電キャパシタ52の第２の端子の電圧を計測することに
よって強誘電キャパシタ52からデータが読取られる。強
誘電キャパシタ52のキャパシタンスが大きいほど強誘電
キャパシタ52の第２の端子の測定された電圧が大きくな
る。読取り回路の論理装置64は、読取りパルスにより生
成された電圧計62で測定された測定電圧に基づいたキャ
パシタンス値とデータビットの記憶に使用されている第
１のゼロ電界キャパシタンス状態と第２のゼロ電界キャ
パシタンス状態の基準となる値を使用して測定された測
定電圧に基づいたキャパシタンス値が第１のゼロ電界キ
ャパシタンス状態と第２のゼロ電界キャパシタンス状態
のいずれを表しているかを決定してメモリ装置50に記憶
されているデータの０，１を識別する。
の読取りのために強誘電キャパシタ52の第２の端子は接
地58に接続した状態から切換えられて測定キャパシタ60
の接地と反対側の端子に接続され、典型的に約１ボルト
の小さい読取り電圧パルスが電圧源54から強誘電キャパ
シタ52の第１の端子に供給され、電圧計62を使用して強
誘電キャパシタ52の第２の端子の電圧を計測することに
よって強誘電キャパシタ52からデータが読取られる。強
誘電キャパシタ52のキャパシタンスが大きいほど強誘電
キャパシタ52の第２の端子の測定された電圧が大きくな
る。読取り回路の論理装置64は、読取りパルスにより生
成された電圧計62で測定された測定電圧に基づいたキャ
パシタンス値とデータビットの記憶に使用されている第
１のゼロ電界キャパシタンス状態と第２のゼロ電界キャ
パシタンス状態の基準となる値を使用して測定された測
定電圧に基づいたキャパシタンス値が第１のゼロ電界キ
ャパシタンス状態と第２のゼロ電界キャパシタンス状態
のいずれを表しているかを決定してメモリ装置50に記憶
されているデータの０，１を識別する。
【００２５】以上説明した図３に示されたメモリ装置50
は満足できる動作を行うものであるが、このメモリ装置
50では基準となる第１および第２の２つのゼロ電界キャ
パシタンスの絶対値がある程度の正確性で知られなけれ
ばならない。これらの値は誘電体材料と強誘電キャパシ
タの形状に基づいて決定されることができる。しかしな
がら、大きなメモリアレイでは、個々の強誘電キャパシ
タ間の変動がかなり大きいので、異なった多数の強誘電
キャパシタの中にはそのキャパシタの第１と第２のゼロ
電界キャパシタンス値が基準となる第１と第２のゼロ電
界キャパシタンス値と異なり、そのために測定されたキ
ャパシタンス値を誤ったゼロ電界キャパシタンス値と判
断する可能性がある。また基準となる第１と第２のゼロ
電界キャパシタンス値は強誘電キャパシタの温度による
影響についても考慮しなければならない。
は満足できる動作を行うものであるが、このメモリ装置
50では基準となる第１および第２の２つのゼロ電界キャ
パシタンスの絶対値がある程度の正確性で知られなけれ
ばならない。これらの値は誘電体材料と強誘電キャパシ
タの形状に基づいて決定されることができる。しかしな
がら、大きなメモリアレイでは、個々の強誘電キャパシ
タ間の変動がかなり大きいので、異なった多数の強誘電
キャパシタの中にはそのキャパシタの第１と第２のゼロ
電界キャパシタンス値が基準となる第１と第２のゼロ電
界キャパシタンス値と異なり、そのために測定されたキ
ャパシタンス値を誤ったゼロ電界キャパシタンス値と判
断する可能性がある。また基準となる第１と第２のゼロ
電界キャパシタンス値は強誘電キャパシタの温度による
影響についても考慮しなければならない。
【００２６】この問題を克服するため、２個のキャパシ
タのメモリ装置を構成する既知の技術が使用されること
ができる。２個のキャパシタのメモリ装置は情報が２個
のキャパシタのキャパシタンスの計測（即ち正または負
の差）として記憶されることを可能にし、従ってキャパ
シタのキャパシタンスの絶対値が知られる必要はない。
タのメモリ装置を構成する既知の技術が使用されること
ができる。２個のキャパシタのメモリ装置は情報が２個
のキャパシタのキャパシタンスの計測（即ち正または負
の差）として記憶されることを可能にし、従ってキャパ
シタのキャパシタンスの絶対値が知られる必要はない。
【００２７】図４で示されているメモリ装置70の実施例
を参照すると、第１の強誘電キャパシタ72と第２の強誘
電キャパシタ74の第１の端子は並列に可変電圧源76に接
続されている。強誘電キャパシタ72と74の第２の端子は
図３の飽和電圧源56および接地58と同一機能を有する書
込み／接地源78に接続されている。第２の端子はキャパ
シタンスまたは差動キャパシタンス測定装置にも接続さ
れている。この場合、第２の端子は各測定キャパシタ8
0,82 を通って接地に接続され、また差動電圧計84に接
続される。差動電圧計84にはキャパシタンス状態の読取
りがこれらの状態を変えることができないことを確実に
するため隔離用バッファが設けられている。読取り論理
装置86は計測されたキャパシタンス差の相対的大きさを
感知する。これらの素子は次に説明する点を除いて図３
の実施例に関連して説明したのと同一方法で動作する。
を参照すると、第１の強誘電キャパシタ72と第２の強誘
電キャパシタ74の第１の端子は並列に可変電圧源76に接
続されている。強誘電キャパシタ72と74の第２の端子は
図３の飽和電圧源56および接地58と同一機能を有する書
込み／接地源78に接続されている。第２の端子はキャパ
シタンスまたは差動キャパシタンス測定装置にも接続さ
れている。この場合、第２の端子は各測定キャパシタ8
0,82 を通って接地に接続され、また差動電圧計84に接
続される。差動電圧計84にはキャパシタンス状態の読取
りがこれらの状態を変えることができないことを確実に
するため隔離用バッファが設けられている。読取り論理
装置86は計測されたキャパシタンス差の相対的大きさを
感知する。これらの素子は次に説明する点を除いて図３
の実施例に関連して説明したのと同一方法で動作する。
【００２８】動作において、第１の強誘電キャパシタ72
は一方のゼロ電界キャパシタンス状態に駆動され、第２
の強誘電キャパシタ74は他方のゼロ電界キャパシタンス
状態に駆動される。例えば“１”を書込むために、第１
の強誘電キャパシタ72は低いゼロ電界キャパシタンスに
駆動され、第２の強誘電キャパシタ74は高いゼロ電界キ
ャパシタンスに駆動される。この例では“０”を書込む
ため第１の強誘電キャパシタは高いゼロ電界キャパシタ
ンスに駆動され、第２の強誘電キャパシタは低いゼロ電
界キャパシタンスに駆動される。データは２つのうち高
い方のキャパシタのキャパシタンスを決定することによ
り読取られ、キャパシタンスの絶対値を設定する必要は
ない。
は一方のゼロ電界キャパシタンス状態に駆動され、第２
の強誘電キャパシタ74は他方のゼロ電界キャパシタンス
状態に駆動される。例えば“１”を書込むために、第１
の強誘電キャパシタ72は低いゼロ電界キャパシタンスに
駆動され、第２の強誘電キャパシタ74は高いゼロ電界キ
ャパシタンスに駆動される。この例では“０”を書込む
ため第１の強誘電キャパシタは高いゼロ電界キャパシタ
ンスに駆動され、第２の強誘電キャパシタは低いゼロ電
界キャパシタンスに駆動される。データは２つのうち高
い方のキャパシタのキャパシタンスを決定することによ
り読取られ、キャパシタンスの絶対値を設定する必要は
ない。
【００２９】メモリ装置70はまたキャパシタ72,74 の一
方のみが強誘電キャパシタであり他方が一般的な線形キ
ャパシタである場合にも動作可能である。
方のみが強誘電キャパシタであり他方が一般的な線形キ
ャパシタである場合にも動作可能である。
【００３０】ラマー・ドラブ効果はＹ１材料で示されて
いる。設定後１秒で測定したとき、約３．４２ｐｆ（ピ
コファラド）の第１のゼロ電界キャパシタンスを有する
強誘電キャパシタが構成された。キャパシタは設定後１
秒で測定した時、約３．７７ｐｆの第２の零電界キャパ
シタンスを有していた。キャパシタンス差の安定性はゼ
ロ電界キャパシタンス状態を設定し、キャパシタンスを
測定し、強誘電キャパシタが期間中に無変化であること
を可能にし、キャパシタンスを再度測定することにより
決定される。キャパシタンス値は時間にわたって僅かに
変化するが、１０4 秒まで延長された測定から、これら
が十分に安定であり、ゼロ電界キャパシタンス状態のキ
ャパシタンス差が約１０12秒まで本来の差の２５％に落
下しないことが確認された。安定で長期間のメモリの基
礎であるラマー・ドラブの有効性はそれ故証明された。
いる。設定後１秒で測定したとき、約３．４２ｐｆ（ピ
コファラド）の第１のゼロ電界キャパシタンスを有する
強誘電キャパシタが構成された。キャパシタは設定後１
秒で測定した時、約３．７７ｐｆの第２の零電界キャパ
シタンスを有していた。キャパシタンス差の安定性はゼ
ロ電界キャパシタンス状態を設定し、キャパシタンスを
測定し、強誘電キャパシタが期間中に無変化であること
を可能にし、キャパシタンスを再度測定することにより
決定される。キャパシタンス値は時間にわたって僅かに
変化するが、１０4 秒まで延長された測定から、これら
が十分に安定であり、ゼロ電界キャパシタンス状態のキ
ャパシタンス差が約１０12秒まで本来の差の２５％に落
下しないことが確認された。安定で長期間のメモリの基
礎であるラマー・ドラブの有効性はそれ故証明された。
【００３１】図４で示されたメモリ装置の変形は前述し
た線形キャパシタにより強誘電キャパシタ74が置換され
ている点を除いて同様に構成された。絶縁体材料として
Ｙ１を使用する強誘電キャパシタは０．１８マイクロメ
ートルの厚さであり横方向の寸法が１００×１００マイ
クロメートルである。データビットは適切に記憶され、
前述の方法により読取られる。メモリ装置が真の非破壊
的読取りを有するか否かを決定するために１０5 のシミ
ュレートした読取りパルスが記憶データをリフレッシュ
せずに供給され、記憶データは再度適切に読取られる。
リフレッシュせずに１０5 回の読取り後に測定されたキ
ャパシタンスの劣化は認められなかった。
た線形キャパシタにより強誘電キャパシタ74が置換され
ている点を除いて同様に構成された。絶縁体材料として
Ｙ１を使用する強誘電キャパシタは０．１８マイクロメ
ートルの厚さであり横方向の寸法が１００×１００マイ
クロメートルである。データビットは適切に記憶され、
前述の方法により読取られる。メモリ装置が真の非破壊
的読取りを有するか否かを決定するために１０5 のシミ
ュレートした読取りパルスが記憶データをリフレッシュ
せずに供給され、記憶データは再度適切に読取られる。
リフレッシュせずに１０5 回の読取り後に測定されたキ
ャパシタンスの劣化は認められなかった。
【００３２】図５はラマー・ドラブ効果を示す強誘電キ
ャパシタを使用した別のタイプのメモリ装置90を示して
いる。第１の強誘電キャパシタ92と第２の強誘電キャパ
シタ94は電圧源96と直列に接続され、データ記憶セルと
して動作する。線形の第１の感知キャパシタ98と線形の
第２の感知キャパシタ100 は同一の電圧源96と直列に接
続され、基準セルとして動作する。感知増幅器102 は２
つの直列アレイの間に接続され、第１の入力104 は強誘
電キャパシタ92,94 と接続するラインと接続され、第２
の入力106 は感知キャパシタ98,100と接続するラインと
接続される。情報は前述した方法と同一方法でラマー・
ドラブ効果により設定されるように２つの強誘電キャパ
シタ92,94 を異なったキャパシタンスに充電することに
より一般的にこのメモリ装置90に書込まれる。情報は２
つの強誘電キャパシタ92,94 のキャパシタンス測定によ
りこのメモリ装置から読取られる。
ャパシタを使用した別のタイプのメモリ装置90を示して
いる。第１の強誘電キャパシタ92と第２の強誘電キャパ
シタ94は電圧源96と直列に接続され、データ記憶セルと
して動作する。線形の第１の感知キャパシタ98と線形の
第２の感知キャパシタ100 は同一の電圧源96と直列に接
続され、基準セルとして動作する。感知増幅器102 は２
つの直列アレイの間に接続され、第１の入力104 は強誘
電キャパシタ92,94 と接続するラインと接続され、第２
の入力106 は感知キャパシタ98,100と接続するラインと
接続される。情報は前述した方法と同一方法でラマー・
ドラブ効果により設定されるように２つの強誘電キャパ
シタ92,94 を異なったキャパシタンスに充電することに
より一般的にこのメモリ装置90に書込まれる。情報は２
つの強誘電キャパシタ92,94 のキャパシタンス測定によ
りこのメモリ装置から読取られる。
【００３３】図６は本発明の方法を実施する好ましい方
法を示している。ラマー・ドラブ効果を示す強誘電キャ
パシタに基づくメモリセルが符号120 で示されたステッ
プにおいて与えられる。このメモリセルはここで説明す
るタイプのまたはこの物理的効果に基づく他のセルであ
る。第１のキャパシタンス状態は強誘電キャパシタンス
に書込まれ、セルには第２の強誘電キャパシタが存在
し、第２のメモリ状態は符号122 で示されたステップで
第２の強誘電キャパシタに書込まれる。データはその後
前述したように符号124 で示されたステップでキャパシ
タンス値の計測またはキャパシタンス差の計測によりセ
ルから読取られる。読取りは強誘電キャパシタの電荷状
態を切換えずＤＣバイアス電界を強誘電キャパシタに供
給せずに達成されることが好ましい。
法を示している。ラマー・ドラブ効果を示す強誘電キャ
パシタに基づくメモリセルが符号120 で示されたステッ
プにおいて与えられる。このメモリセルはここで説明す
るタイプのまたはこの物理的効果に基づく他のセルであ
る。第１のキャパシタンス状態は強誘電キャパシタンス
に書込まれ、セルには第２の強誘電キャパシタが存在
し、第２のメモリ状態は符号122 で示されたステップで
第２の強誘電キャパシタに書込まれる。データはその後
前述したように符号124 で示されたステップでキャパシ
タンス値の計測またはキャパシタンス差の計測によりセ
ルから読取られる。読取りは強誘電キャパシタの電荷状
態を切換えずＤＣバイアス電界を強誘電キャパシタに供
給せずに達成されることが好ましい。
【００３４】本発明は強誘電メモリに重要な発展を提供
する。ラマー・ドラブ効果の使用は真のＮＤＲＯメモリ
セルが構成されることを可能にする。メモリセルは種々
の方法で書込まれ読取られ、種々の変形が所望に性能を
改良するように行われることができる。本発明の特定の
実施例を例示の目的で詳細に説明したが、種々の変形お
よび強化が本発明の技術的範囲を逸脱することなく行わ
れよう。従って、本発明は特許請求の範囲によってのみ
限定される。
する。ラマー・ドラブ効果の使用は真のＮＤＲＯメモリ
セルが構成されることを可能にする。メモリセルは種々
の方法で書込まれ読取られ、種々の変形が所望に性能を
改良するように行われることができる。本発明の特定の
実施例を例示の目的で詳細に説明したが、種々の変形お
よび強化が本発明の技術的範囲を逸脱することなく行わ
れよう。従って、本発明は特許請求の範囲によってのみ
限定される。
【図１】本発明で使用されるＹ１強誘電材料のキャパシ
タンス−電圧のグラフ。
タンス−電圧のグラフ。
【図２】典型的な一般的強誘電材料のキャパシタンス−
電圧のグラフ。
電圧のグラフ。
【図３】単一の強誘電キャパシタを使用した基本メモリ
装置の概略図。
装置の概略図。
【図４】並列の２つの強誘電キャパシタまたは１つの強
誘電キャパシタと１つの線形キャパシタを使用した基本
メモリ装置の概略図。
誘電キャパシタと１つの線形キャパシタを使用した基本
メモリ装置の概略図。
【図５】直列の２つの強誘電キャパシタを使用した基本
メモリ装置の概略図。
メモリ装置の概略図。
【図６】本発明の実施方法のフロー図。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−198161（ＪＰ，Ａ) 特開 平２−301093（ＪＰ，Ａ) 特開 平５−198194（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G11C 11/40 - 11/409
Claims (10)
- 【請求項１】 第１および第２の２つの異なる値のゼロ
電界キャパシタンス状態をとることが可能な強誘電体で
構成された絶縁体を有する強誘電キャパシタと、第１の時間において前記強誘電キャパシタに前記第１の
ゼロ電界 キャパシタンス状態を書込み、第２の時間にお
いて前記強誘電キャパシタに前記第２のゼロ電界キャパ
シタンス状態を書込む書込む書込み手段と、 前記強誘電キャパシタのキャパシタンスを読取る読取り
回路とを具備し、 前記第１および第２のキャパシタンス状態は異なった記
憶データ値を表しており、 前記強誘電キャパシタの絶縁体を構成している強誘電体
は、一方の極性の分極飽和された状態から同じ極性の充
電経路で前記第１および第２のゼロ電界キャパシタンス
状態に到達することのできる材料で構成され、 前記第１のゼロ電界キャパシタンス状態は、分極飽和さ
れた状態から前記充電経路を通ってゼロ電界にされたと
きに到達するゼロ電界キャパシタンス状態であり、前記
第２のゼロ電界キャパシタンス状態はこの充電経路を同
じ極性でさらに進んで反対方向の極性の分極飽和となる
前の状態でゼロ電界にすることにより得られる部分的分
極解除のゼロ電界キャパシタンス状態 であることを特徴
とするメモリ装置。 - 【請求項２】 強誘電キャパシタと並列であり、強誘電
キャパシタの強誘電材料と同一の材料特性の強誘電材料
の絶縁体を有する第２の強誘電キャパシタをさらに具備
する請求項１記載のメモリ装置。 - 【請求項３】 強誘電キャパシタと並列である第２の線
形キャパシタをさらに含んでいる請求項１記載のメモリ
装置。 - 【請求項４】 メモリ装置が、強誘電キャパシタと並列
である第２のキャパシタをさらに具備し、前記書込み手
段は異なったキャパシタンス状態を強誘電キャパシタと
第２のキャパシタに書込む回路を含んでいる請求項１記
載のメモリ装置。 - 【請求項５】 読取り回路が第１のキャパシタと第２の
キャパシタのどちらが高いキャパシタンスを有するかを
決定する回路を含んでいる請求項２乃至４のいずれか１
項記載のメモリ装置。 - 【請求項６】 読取り回路が強誘電キャパシタのキャパ
シタンスと第２のキャパシタのキャパシタンスを決定す
るための回路を含んでいる請求項２乃至４のいずれか１
項記載のメモリ装置。 - 【請求項７】 前記強誘電体の強誘電材料は、 第１のゼロ電界キャパシタンスが第１の極性の供給電圧
によって得られた第１の極性の分極飽和状態から第１の
極性の供給電圧を０に減少させることによって得られ、 第２のゼロ電界キャパシタンスが、第１の供給電圧によ
って得られた第１の極性の分極飽和状態から第１の極性
の供給電圧を０に減少させ、さらに第１の極性の供給電
圧と反対の極性を有し第１の分極飽和極性と反対の第２
の極性の分極飽和状態にするには小さい大きさの第２の
電圧を供給して部分的に分極を解除することによって得
られる請求項１または２記載のメモリ装置。 - 【請求項８】 読取り回路が、強誘電キャパシタンスの
電荷状態を切換えない状態で、ＤＣバイアス電界を強誘
電キャパシタに供給することなく強誘電キャパシタのキ
ャパシタンス値を読取る回路を含んでいる請求項１乃至
７のいずれか１項記載のメモリ装置。 - 【請求項９】 強誘電材料が積層された超格子強誘電材
料を具備する請求項１、２、または７のいずれか１項記
載のメモリ装置。前記第１のゼロ電界キャパシタンス状
態は、分極飽和された状態から前記充電経路を通ってゼ
ロ電界にされたときに到達するゼロ電界キャパシタンス
状態であり、前記第２のゼロ電界キャパシタンス状態は
この充電経路を同じ極性でさらに進んで反対の極性の分
極飽和となる前の電界の状態でゼロ電界にすることによ
り得られる部分的分極のゼロ電界キャパシタンス状態で
あることを特徴とするメモリ装置。 - 【請求項１０】 第１および第２の２つの異なる値のゼ
ロ電界キャパシタンス状態をとることが可能な強誘電体
で構成された絶縁体を有する強誘電キャパシ タを使用す
るデータの記憶および再生方法において、前記強誘電キャパシタの絶縁体を構成している強誘電体
は、一方の極性の分極飽和された状態から同じ極性の充
電経路で前記第１および第２の ゼロ電界キャパシタンス
状態に到達することのできる材料で構成され、 第１のゼロ電界キャパシタンス状態と第２のゼロ電界キ
ャパシタンス状態の一方を強誘電キャパシタンスに書込
み、 第１のゼロ電界キャパシタンス状態は、第１の極性の供
給電圧によって得られた第１の極性の分極飽和状態から
第１の極性の供給電圧を０に減少させることによって書
込まれ、 第２のゼロ電界キャパシタンス状態は、第１の極性の供
給電圧によって得られた第１の極性の分極飽和状態から
第１の極性の供給電圧を０に減少させ、さらに第１の極
性の供給電圧と反対極性を有し第１の極性と反対の第２
の極性の分極飽和状態にするには小さい大きさの第２の
電圧を供給して部分的に分極を解除することによって書
込まれ、 強誘電キャパシタの書込まれたゼロ電界キャパシタンス
状態を読取るステップを有することを特徴とするデータ
の記憶および再生方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US296835 | 1994-08-26 | ||
| US08/296,835 US5729488A (en) | 1994-08-26 | 1994-08-26 | Non-destructive read ferroelectric memory cell utilizing the ramer-drab effect |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08212788A JPH08212788A (ja) | 1996-08-20 |
| JP3040700B2 true JP3040700B2 (ja) | 2000-05-15 |
Family
ID=23143779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7219282A Expired - Lifetime JP3040700B2 (ja) | 1994-08-26 | 1995-08-28 | ラマー・ドラブ効果を利用する非破壊読取り強誘電メモリセル |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5729488A (ja) |
| JP (1) | JP3040700B2 (ja) |
| KR (1) | KR100218133B1 (ja) |
| GB (1) | GB2292852B (ja) |
| TW (1) | TW283235B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW514918B (en) * | 2000-11-17 | 2002-12-21 | Macronix Int Co Ltd | Method and structure for sensing the polarity of ferro-electric capacitor in the ferro-electric memory |
| NO316580B1 (no) * | 2000-11-27 | 2004-02-23 | Thin Film Electronics Asa | Fremgangsmåte til ikke-destruktiv utlesing og apparat til bruk ved fremgangsmåten |
| US6842357B2 (en) * | 2002-04-23 | 2005-01-11 | Intel Corporation | Nondestructive sensing mechanism for polarized materials |
| US20040061990A1 (en) | 2002-09-26 | 2004-04-01 | Dougherty T. Kirk | Temperature-compensated ferroelectric capacitor device, and its fabrication |
| US6803794B2 (en) | 2003-02-26 | 2004-10-12 | Raytheon Company | Differential capacitance sense amplifier |
| US7102908B2 (en) | 2003-08-29 | 2006-09-05 | Infineon Technologies Ag | Reliable ferro fuse cell |
| US7821808B2 (en) * | 2009-01-30 | 2010-10-26 | Seagate Technology Llc | Multilayer ferroelectric data storage system with regenerative read |
| DE102011012738B3 (de) | 2011-02-24 | 2012-02-02 | Forschungszentrum Jülich GmbH | Verfahren zum nichtdestruktiven Auslesen resistiver Speicherelemente und Speicherelement |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE530121A (ja) * | 1953-07-03 | |||
| NL190978A (ja) * | 1953-10-01 | |||
| US3132326A (en) * | 1960-03-16 | 1964-05-05 | Control Data Corp | Ferroelectric data storage system and method |
| US3401377A (en) * | 1967-05-23 | 1968-09-10 | Bliss E W Co | Ceramic memory having a piezoelectric drive member |
| GB1283607A (en) * | 1969-05-23 | 1972-08-02 | Plessey Co Ltd | Improvements in and relating to optical switching arrangements |
| US4791611A (en) * | 1985-09-11 | 1988-12-13 | University Of Waterloo | VLSI dynamic memory |
| US4914740A (en) * | 1988-03-07 | 1990-04-03 | International Business Corporation | Charge amplifying trench memory cell |
| US4980734A (en) * | 1988-05-31 | 1990-12-25 | Texas Instruments Incorporated | Dynamic memory cell using silicon-on-insulator transistor with trench capacitor |
| DE4110407A1 (de) * | 1990-03-30 | 1991-10-02 | Toshiba Kawasaki Kk | Halbleiter-speicheranordnung |
| US5309390A (en) * | 1990-12-19 | 1994-05-03 | The Charles Stark Draper Laboratory, Inc. | Ferroelectric space charge capacitor memory |
| US5151877A (en) * | 1990-12-19 | 1992-09-29 | The Charles Stark Draper Lab., Inc. | Ferroelectric space charge capacitor memory system |
| US5218566A (en) * | 1991-08-15 | 1993-06-08 | National Semiconductor Corporation | Dynamic adjusting reference voltage for ferroelectric circuits |
| KR930015015A (ko) * | 1991-12-20 | 1993-07-23 | 윌리엄 이. 힐러 | 강유전성 캐패시터를 갖는 메모리 셀 |
| US5375085A (en) * | 1992-09-30 | 1994-12-20 | Texas Instruments Incorporated | Three-dimensional ferroelectric integrated circuit without insulation layer between memory layers |
| JP3222243B2 (ja) * | 1993-01-25 | 2001-10-22 | 株式会社日立製作所 | 半導体記憶装置とそれを用いた情報処理システム |
| US5432731A (en) * | 1993-03-08 | 1995-07-11 | Motorola, Inc. | Ferroelectric memory cell and method of sensing and writing the polarization state thereof |
| US5406510A (en) * | 1993-07-15 | 1995-04-11 | Symetrix Corporation | Non-volatile memory |
-
1994
- 1994-08-26 US US08/296,835 patent/US5729488A/en not_active Expired - Lifetime
-
1995
- 1995-08-08 GB GB9516273A patent/GB2292852B/en not_active Expired - Lifetime
- 1995-08-25 KR KR1019950026528A patent/KR100218133B1/ko not_active IP Right Cessation
- 1995-08-28 JP JP7219282A patent/JP3040700B2/ja not_active Expired - Lifetime
- 1995-09-12 TW TW084109603A patent/TW283235B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08212788A (ja) | 1996-08-20 |
| KR960008843A (ko) | 1996-03-22 |
| GB2292852A (en) | 1996-03-06 |
| KR100218133B1 (ko) | 1999-09-01 |
| GB2292852B (en) | 1998-08-05 |
| US5729488A (en) | 1998-03-17 |
| TW283235B (ja) | 1996-08-11 |
| GB9516273D0 (en) | 1995-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5031144A (en) | Ferroelectric memory with non-destructive readout including grid electrode between top and bottom electrodes | |
| JP2736072B2 (ja) | データ記憶回路および方法 | |
| US11309034B2 (en) | Memory cell arrangement and methods thereof | |
| KR930002470B1 (ko) | 전기적인 독출/기록동작이 가능한 불휘발성 반도체기억장치 및 그 정보독출방법 | |
| US5487030A (en) | Ferroelectric interruptible read memory | |
| JPH08180673A (ja) | 強誘電体メモリセル及びそのアクセス装置 | |
| US6496407B2 (en) | Ferroelectric memory | |
| US5341325A (en) | Ferroelectric memory device with crosstalk protection in reading/writing operation | |
| JP3040700B2 (ja) | ラマー・ドラブ効果を利用する非破壊読取り強誘電メモリセル | |
| US5805495A (en) | Ferroelectric semiconductor memory and accessing method therefor | |
| US5966318A (en) | Nondestructive readout memory utilizing ferroelectric capacitors isolated from bitlines by buffer amplifiers | |
| JP4033624B2 (ja) | 強誘電体メモリ | |
| US6661694B2 (en) | Configuration and method for increasing the retention time and the storage security in a ferroelectric or ferromagnetic semiconductor memory | |
| Kraus et al. | A 42.5 mm/sup 2/1 Mb nonvolatile ferroelectric memory utilizing advanced architecture for enhanced reliability | |
| US6574134B1 (en) | Non-volatile ferroelectric capacitor memory circuit having nondestructive read capability | |
| JP2989902B2 (ja) | 強誘電体メモリー | |
| US5677825A (en) | Ferroelectric capacitor with reduced imprint | |
| TW480483B (en) | Non-volatile ferroelectric capacitor memory and the sensing method thereof | |
| JP2006032526A (ja) | 強誘電体メモリ装置 | |
| US20240188304A1 (en) | Capacitive memory structure and method for reading-out a capacitive memory structure | |
| Dormans et al. | Pulse measurements on ferroelectric capacitors simulating memory switching | |
| Benedetto | Imprint induced failure modes in ferroelectric non-volatile memories | |
| JPH04141883A (ja) | 半導体メモリの書込み動作制御方法 | |
| JP2002518783A (ja) | 強誘電体メモリに対する書込みおよび読出し方法 | |
| JPH04336477A (ja) | 強誘電体メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080303 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090303 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140303 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |