JP2002518783A - 強誘電体メモリに対する書込みおよび読出し方法 - Google Patents
強誘電体メモリに対する書込みおよび読出し方法Info
- Publication number
- JP2002518783A JP2002518783A JP2000555254A JP2000555254A JP2002518783A JP 2002518783 A JP2002518783 A JP 2002518783A JP 2000555254 A JP2000555254 A JP 2000555254A JP 2000555254 A JP2000555254 A JP 2000555254A JP 2002518783 A JP2002518783 A JP 2002518783A
- Authority
- JP
- Japan
- Prior art keywords
- writing
- state
- negative
- positive
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
強誘電体メモリにおける、強誘電性の経時変化に基づくヒステリシス曲線の変化を、読出しおよび書込み時、メモリセルを不能動化する前に、相補性の状態の書込みおよび０Ｖへのコンデンサ電圧の低下を行うことによって減少させ、または防止する。
Description
【０００１】 本発明は、強誘電性のコンデンサを有し、このコンデンサ板間の材料がヒステ
リシス特性を有し、かつ不揮発性のメモリ特性が、外部から印加される電圧なし
でも持続される残留状態に基づいた不揮発性のメモリに対する書込みおよび読出
し方法に関する。記憶状態を読出すためには、外部からコンデンサに電圧を印加
し、かつ読出し増幅器により最初に記憶された状態に関係するシフトされた電荷
量を評価し、その際に情報の書戻しを必要とする破壊的読出しを行う。強誘電性
の材料としては、代表的はにＰＺＴ（鉛‐ジルコン‐チタン酸塩）、ＰＬＺＴ（
ランタンをドープされたＰＺＴ）、ＳＢＴ（ストロンチウム‐ビスマス‐タンタ
ル酸塩）またはＳＢＴＮ（ニオブをドープされたＳＢＴ）を用いる。このような
材料では、そのヒステリシス曲線が経時変化により変化する。このような強誘電
性の薄膜における測定により、記憶された状態を長い時間にわたって維持すると
、ヒステリシス曲線、即ち分極と印加された電圧との間の関係が変化することが
判っている。この効果は“アインプレーゲン（Einpraegen ）”または“イムプ
リント（Imprint ）”と呼ばれ、静的なイムプリントと動的なイムプリントとが
存在する。
リシス特性を有し、かつ不揮発性のメモリ特性が、外部から印加される電圧なし
でも持続される残留状態に基づいた不揮発性のメモリに対する書込みおよび読出
し方法に関する。記憶状態を読出すためには、外部からコンデンサに電圧を印加
し、かつ読出し増幅器により最初に記憶された状態に関係するシフトされた電荷
量を評価し、その際に情報の書戻しを必要とする破壊的読出しを行う。強誘電性
の材料としては、代表的はにＰＺＴ（鉛‐ジルコン‐チタン酸塩）、ＰＬＺＴ（
ランタンをドープされたＰＺＴ）、ＳＢＴ（ストロンチウム‐ビスマス‐タンタ
ル酸塩）またはＳＢＴＮ（ニオブをドープされたＳＢＴ）を用いる。このような
材料では、そのヒステリシス曲線が経時変化により変化する。このような強誘電
性の薄膜における測定により、記憶された状態を長い時間にわたって維持すると
、ヒステリシス曲線、即ち分極と印加された電圧との間の関係が変化することが
判っている。この効果は“アインプレーゲン（Einpraegen ）”または“イムプ
リント（Imprint ）”と呼ばれ、静的なイムプリントと動的なイムプリントとが
存在する。
【０００２】 静的なイムプリント時には電圧は全く変化しないか比較的長い時間をかけて変
化し、他方動的なイムプリント時には残留状態から飽和への、次いで再び同一の
残留状態への移行を生じ、このことは典型的に等しい情報の多数回の読出しおよ
び書戻し時に生ずる。メモリ状態の確実な検出、即ち読出し時の十分な電荷差を
達成するため、セルコンデンサを大きくすることもできるが、このことはチップ
面積の不利な増大に通ずる。
化し、他方動的なイムプリント時には残留状態から飽和への、次いで再び同一の
残留状態への移行を生じ、このことは典型的に等しい情報の多数回の読出しおよ
び書戻し時に生ずる。メモリ状態の確実な検出、即ち読出し時の十分な電荷差を
達成するため、セルコンデンサを大きくすることもできるが、このことはチップ
面積の不利な増大に通ずる。
【０００３】 ヨーロッパ特許出願第 0 767 464号明細書、米国特許第 5 262 982号明細書お
よびＩＥＥＥ論文集／ＶＬＳＩおよびコンピュータ周辺装置／ＶＬＳＩおよびマ
イクロエレクトロニクス、インテリジェント周辺装置およびそれらの相互接続ネ
ットワークでの応用、８．ないし１２．１９８９年５月、第１ないし２０ないし
１ないし２３頁から、強誘電性材料の特性の経時変化に基づく寿命の短縮を可能
な限り、例えば分極切換の回避により防止する強誘電体メモリおよびその読出し
方法は知られている。これは、メモリ状態の頻繁な切換わりによる経時変化にか
かわる問題であり、アインプレーグ効果時には、経時変化がある意味で“過度に
稀な”切換わりに基づいて生ずる。
よびＩＥＥＥ論文集／ＶＬＳＩおよびコンピュータ周辺装置／ＶＬＳＩおよびマ
イクロエレクトロニクス、インテリジェント周辺装置およびそれらの相互接続ネ
ットワークでの応用、８．ないし１２．１９８９年５月、第１ないし２０ないし
１ないし２３頁から、強誘電性材料の特性の経時変化に基づく寿命の短縮を可能
な限り、例えば分極切換の回避により防止する強誘電体メモリおよびその読出し
方法は知られている。これは、メモリ状態の頻繁な切換わりによる経時変化にか
かわる問題であり、アインプレーグ効果時には、経時変化がある意味で“過度に
稀な”切換わりに基づいて生ずる。
【０００４】 本発明の課題は、チップ面積は不変に保ち、強誘電性の材料の経時的な特性変
化（イムプリント）にも係らず、記憶されている情報の確実な読出しが長い時間
にわたって可能である書込み方法または読出し方法を提供することである。
化（イムプリント）にも係らず、記憶されている情報の確実な読出しが長い時間
にわたって可能である書込み方法または読出し方法を提供することである。
【０００５】 この課題は、本発明によれば、書込み方法に関しては請求項１の特徴により、
また読出し方法に関しては請求項３の特徴により解決される。従属請求項はこの
本発明による方法の好ましい実施例に関するものである。
また読出し方法に関しては請求項３の特徴により解決される。従属請求項はこの
本発明による方法の好ましい実施例に関するものである。
【０００６】 本発明は本質的に、書込みまたは読出しサイクル中に、常にヒステリシス曲線
の全ての状態を通過するようにすることにより、動的なイムプリントを防止また
は少なくとも減少させることにある。
の全ての状態を通過するようにすることにより、動的なイムプリントを防止また
は少なくとも減少させることにある。
【０００７】 以下、本発明の実施例を図面より一層詳細に説明する。
【０００８】 図１はメモリセルコンデンサの強誘電性の誘電体におけるヒステリシス曲線で
あり、外部から印加される電圧ＵFを横軸にとって、分極Ｐを示している。電圧
ＵF＝０時の正の残留値には符号Ａを、また電圧ＵF＝０時の負の残留値には符号
Ｄを付してある。正の飽和値には符号Ｂを、また負の飽和値には符号Ｃを付して
ある。切換わらない移行ＮＳは例えば点ＡとＢとの間で、また切換わる移行Ｓは
例えば点ＤとＢとの間で行われ、この場合、切換わらない移行時には切換わる移
行時よりも小さい電荷量がシフトされる。さらに図１中には、優勢に正の分極値
が生ずる限りヒステリシス曲線が負の電圧値の方向にシフトされること、また優
勢に負の分極値が生ずる限りヒステリシス曲線が正の電圧値の方向にシフトされ
ることを示している。このことは、メモリモジュールの経時変化の増大と共に、
読出し増幅器により評価される信号が減少すること、または極端な場合には読出
される信号の誤評価に通じることを意味する。もう１つの問題は、抗電圧、即ち
ヒステリシスが極性０を示す電圧が、イムプリントによりシフトすることである
。強誘電性の材料を十分に飽和状態にドライブするには、印加電圧を抗電圧を特
定の倍数だけ、例えば２倍に高めなければならない。抗電圧の絶対値がイムプリ
ントにより大きく増大すると、低電圧応用時に、強誘電性のコンデンサに印加さ
れる電圧ＵFが材料を飽和状態にドライブするのにもはや十分でなくなる。この
ことは、特定の残留状態ＡまたはＤを、もはや確実にメモリコンデンサの中に書
込めないことを意味し、このことは同じくコンデンサの読出し時の誤評価に通じ
る。
あり、外部から印加される電圧ＵFを横軸にとって、分極Ｐを示している。電圧
ＵF＝０時の正の残留値には符号Ａを、また電圧ＵF＝０時の負の残留値には符号
Ｄを付してある。正の飽和値には符号Ｂを、また負の飽和値には符号Ｃを付して
ある。切換わらない移行ＮＳは例えば点ＡとＢとの間で、また切換わる移行Ｓは
例えば点ＤとＢとの間で行われ、この場合、切換わらない移行時には切換わる移
行時よりも小さい電荷量がシフトされる。さらに図１中には、優勢に正の分極値
が生ずる限りヒステリシス曲線が負の電圧値の方向にシフトされること、また優
勢に負の分極値が生ずる限りヒステリシス曲線が正の電圧値の方向にシフトされ
ることを示している。このことは、メモリモジュールの経時変化の増大と共に、
読出し増幅器により評価される信号が減少すること、または極端な場合には読出
される信号の誤評価に通じることを意味する。もう１つの問題は、抗電圧、即ち
ヒステリシスが極性０を示す電圧が、イムプリントによりシフトすることである
。強誘電性の材料を十分に飽和状態にドライブするには、印加電圧を抗電圧を特
定の倍数だけ、例えば２倍に高めなければならない。抗電圧の絶対値がイムプリ
ントにより大きく増大すると、低電圧応用時に、強誘電性のコンデンサに印加さ
れる電圧ＵFが材料を飽和状態にドライブするのにもはや十分でなくなる。この
ことは、特定の残留状態ＡまたはＤを、もはや確実にメモリコンデンサの中に書
込めないことを意味し、このことは同じくコンデンサの読出し時の誤評価に通じ
る。
【０００９】 図２Ａは任意の状態Ｘから出発し、状態Ａを本発明に従って書込んだ時の電圧
ＵFの時間的経過を示す。このとき、図１の記号に相応して、状態Ｃ、Ｄ、Ｂそ
して最後にＡを、状態Ｘから出発して順に占めていく。相応して、図２Ｂは状態
Ｄを書込むための電圧ＵFの時間的経過を示し、その時に任意の状態Ｘから出発
して状態Ｂ、Ａ、ＣそしてＤを順に占める。図１のダイアグラムに相応して、電
圧ＵFは状態Ｃでは負であり、状態Ｂでは正である。
ＵFの時間的経過を示す。このとき、図１の記号に相応して、状態Ｃ、Ｄ、Ｂそ
して最後にＡを、状態Ｘから出発して順に占めていく。相応して、図２Ｂは状態
Ｄを書込むための電圧ＵFの時間的経過を示し、その時に任意の状態Ｘから出発
して状態Ｂ、Ａ、ＣそしてＤを順に占める。図１のダイアグラムに相応して、電
圧ＵFは状態Ｃでは負であり、状態Ｂでは正である。
【００１０】 図２Ｃでは書込み方法を書込むべき状態と無関係に３つのセクションＩ〜ＩＩ
Ｉに分けており、その際にステップＩではイムプリントに関して材料経時変化を
除去するため相補性の情報の書込みを行い、第２のステップでは本来の情報の書
込みを行い、そして第３のステップでは、残留状態ＡまたはＤに到達するため、
また静的なイムプリントを回避するため、電圧ＵF＝０への復帰を行う。
Ｉに分けており、その際にステップＩではイムプリントに関して材料経時変化を
除去するため相補性の情報の書込みを行い、第２のステップでは本来の情報の書
込みを行い、そして第３のステップでは、残留状態ＡまたはＤに到達するため、
また静的なイムプリントを回避するため、電圧ＵF＝０への復帰を行う。
【００１１】 図３Ａは、情報Ａの読出しおよび書戻しのためのＵFの経過を示す。材料の状
態を読出すため、先ず正の飽和状態、即ち状態Ｂとし、そこで流れた電荷の評価
を読出し増幅器により行い、その際に状態Ａを、切換わらない移行ＮＳ時に流れ
る、切換わる移行Ｓ時よりも少ない電荷に基づいて、記憶された状態として認識
する。ここでイムプリントを除去するため、負の電圧ＵFによって状態Ｃを占め
る。出発状態Ａに再び書戻すため、正の電圧ＵFにより状態Ｂとし、この状態を
ＵFが０Ｖに低下した後終了させ、状態Ａとする。
態を読出すため、先ず正の飽和状態、即ち状態Ｂとし、そこで流れた電荷の評価
を読出し増幅器により行い、その際に状態Ａを、切換わらない移行ＮＳ時に流れ
る、切換わる移行Ｓ時よりも少ない電荷に基づいて、記憶された状態として認識
する。ここでイムプリントを除去するため、負の電圧ＵFによって状態Ｃを占め
る。出発状態Ａに再び書戻すため、正の電圧ＵFにより状態Ｂとし、この状態を
ＵFが０Ｖに低下した後終了させ、状態Ａとする。
【００１２】 図３Ｂは状態Ｄの読出しおよび書戻しのための電圧ＵFの時間的経過を示す。
セルコンデンサ中の材料の状態を読出すため、先ず正の飽和状態、即ち状態Ｂに
もたらし、その際に正の飽和は同時に材料中のイムプリントを除去する。なぜな
らば、正の飽和は先に記憶された負のレマネンス、即ち状態Ｄに対して相補性だ
からである。状態Ｂで、流れた電荷の評価を行い、その際に、切換わる移行Ｓ時
に流れる、切換わらない移行ＮＳ時よりも大きい電荷量に基づいて、状態Ｄを記
憶された状態として認識する。破壊された情報、即ち状態Ｄを再び書戻すため、
ＵFの負の値により状態Ｃを占め、この状態は０ＶへのＵFの低下後の状態Ｄにお
いて終わる。
セルコンデンサ中の材料の状態を読出すため、先ず正の飽和状態、即ち状態Ｂに
もたらし、その際に正の飽和は同時に材料中のイムプリントを除去する。なぜな
らば、正の飽和は先に記憶された負のレマネンス、即ち状態Ｄに対して相補性だ
からである。状態Ｂで、流れた電荷の評価を行い、その際に、切換わる移行Ｓ時
に流れる、切換わらない移行ＮＳ時よりも大きい電荷量に基づいて、状態Ｄを記
憶された状態として認識する。破壊された情報、即ち状態Ｄを再び書戻すため、
ＵFの負の値により状態Ｃを占め、この状態は０ＶへのＵFの低下後の状態Ｄにお
いて終わる。
【００１３】 両方の出発状態ＡおよびＤに対する読出し過程を有利な方法で等しく行えるよ
うに、図３Ｃ中に示す如く、情報の書戻しは負の飽和、即ち状態Ｃを経てサイク
ル周期だけ延ばされた全ての読出し過程を、両方の出発状態ＡおよびＤに対し、
図３Ｄ中に示すように、４つの等しい長さの時間にわたって継続する相続くセク
ションＩ…ＩＶに分ける。
うに、図３Ｃ中に示す如く、情報の書戻しは負の飽和、即ち状態Ｃを経てサイク
ル周期だけ延ばされた全ての読出し過程を、両方の出発状態ＡおよびＤに対し、
図３Ｄ中に示すように、４つの等しい長さの時間にわたって継続する相続くセク
ションＩ…ＩＶに分ける。
【００１４】 ステップＩで状態Ｂでの情報の読出しおよび評価を行い、その際、出発状態が
Ｄであった場合には、同時にイムプリントの除去を行う。ステップＩＩで、出発
状態がＡであった場合には、イムプリントを除去し、または出発状態がＢであっ
た場合には、情報を書戻す。ステップＩＶで両方の出発状態に対して、即ち情報
ＡまたはＤに対して、情報の書戻しを行う。最後にステップＩＶで、静的なイム
プリントを回避するため、強誘電性コンデンサにおける電圧のＵF＝０Ｖへの低
下を行う。
Ｄであった場合には、同時にイムプリントの除去を行う。ステップＩＩで、出発
状態がＡであった場合には、イムプリントを除去し、または出発状態がＢであっ
た場合には、情報を書戻す。ステップＩＶで両方の出発状態に対して、即ち情報
ＡまたはＤに対して、情報の書戻しを行う。最後にステップＩＶで、静的なイム
プリントを回避するため、強誘電性コンデンサにおける電圧のＵF＝０Ｖへの低
下を行う。
【００１５】 本発明による方法は正の飽和状態Ｂによってだけでなく、負の飽和状態Ｂによ
っても行える。その際、書込みおよび読出しのための電圧経過は単に他の極性を
有する。
っても行える。その際、書込みおよび読出しのための電圧経過は単に他の極性を
有する。
【００１６】 理想的な場合には、電圧ＵFの絶対値は状態Ｂおよび状態Ｃで等しい大きさで
あり、かつ動的なイムプリントの最大の減少または防止に通ずる。
あり、かつ動的なイムプリントの最大の減少または防止に通ずる。
【図１】 ヒステリシスダイアグラムおよびそのイムプリントによる変化を示す線図。
【図２】 本発明による書込み方法を説明するためのダイアグラム。
【図３】 本発明による読出し・書込み方法を説明するためのダイアグラム。
───────────────────────────────────────────────────── 【要約の続き】
Claims (4)
- 【請求項１】 強誘電体メモリに対する書込み方法において、それぞれ本来
の情報の書込み（ＩＩ）の前にそれに対して相補性の情報の書込み（Ｉ）を行う
ことを特徴とする強誘電体メモリに対する書込み方法。 - 【請求項２】 本来の情報の書込み（ＩＩ）の後に、追加的に零に等しい書
込み電圧（ＵF）によるもう一度の書込み（ＩＩＩ）を行うことを特徴とする請
求項１記載の書込み方法。 - 【請求項３】 強誘電体メモリに対する読出し方法において、第１の場合に
は、正／負の極性（Ａ）から出発して読出し電圧（ＵF）を、読出し電圧が先ず
正／負（Ｂ、Ｉ）であり、次いで負／正（Ｃ、ＩＩ）になり、また、それが最後
に読出し過程の終端で再び値（ＩＶ）零をとる前に、再び正／負（ＩＩＩ）にな
るように印加し、そして第２の場合には、負／正の極性（Ｄ）から出発して、零
に等しい読出し電圧（ＵF）時に読出し電圧を、先ず正／負（Ｂ、Ｉ）であり、
次いで、それが最後に読出し過程の終端で再び値（ＩＶ）零をとる前に、負／正
（Ｃ、ＩＩ、ＩＩＩ）であるように印加することを特徴とする強誘電体メモリに
対する読出し方法。 - 【請求項４】 第２の場合の読出し電圧（ＵF）を第１の場合よりも長く負
／正とすることにより、第１および第２の場合を等しい時間にわたり継続するこ
とを特徴とする請求項３記載の読出し方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19826827 | 1998-06-16 | ||
| DE19826827.0 | 1998-06-16 | ||
| PCT/DE1999/001689 WO1999066509A1 (de) | 1998-06-16 | 1999-06-09 | Schreib- und leseverfahren für einen ferroelektrischen speicher |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002518783A true JP2002518783A (ja) | 2002-06-25 |
Family
ID=7871065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000555254A Abandoned JP2002518783A (ja) | 1998-06-16 | 1999-06-09 | 強誘電体メモリに対する書込みおよび読出し方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6327173B2 (ja) |
| EP (1) | EP1088309B1 (ja) |
| JP (1) | JP2002518783A (ja) |
| DE (1) | DE59902768D1 (ja) |
| WO (1) | WO1999066509A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006107628A (ja) * | 2004-10-05 | 2006-04-20 | Seiko Epson Corp | 強誘電体メモリ装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6920060B2 (en) * | 2002-08-14 | 2005-07-19 | Intel Corporation | Memory device, circuits and methods for operating a memory device |
| JP4375572B2 (ja) * | 2006-10-02 | 2009-12-02 | セイコーエプソン株式会社 | 半導体記憶装置、データ記録装置、半導体記憶装置の制御方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5262982A (en) | 1991-07-18 | 1993-11-16 | National Semiconductor Corporation | Nondestructive reading of a ferroelectric capacitor |
| US5666305A (en) * | 1993-03-29 | 1997-09-09 | Olympus Optical Co., Ltd. | Method of driving ferroelectric gate transistor memory cell |
| JPH098247A (ja) * | 1995-06-15 | 1997-01-10 | Hitachi Ltd | 半導体記憶装置 |
| DE69630758T2 (de) | 1995-09-08 | 2004-05-27 | Fujitsu Ltd., Kawasaki | Ferroelektrischer Speicher und Datenleseverfahren von diesem Speicher |
| KR0184507B1 (ko) * | 1996-05-16 | 1999-04-15 | 김광호 | 임프린트 보상회로를 가지는 강유전체 커패시터 반도체 메모리 장치 |
| US6097624A (en) * | 1997-09-17 | 2000-08-01 | Samsung Electronics Co., Ltd. | Methods of operating ferroelectric memory devices having reconfigurable bit lines |
| US6118688A (en) * | 1997-06-05 | 2000-09-12 | Matsushita Electronics Corporation | Ferroelectric memory device and method for driving it |
| US6363002B1 (en) * | 1997-12-31 | 2002-03-26 | Texas Instruments Incorporated | Ferroelectric memory with bipolar drive pulses |
-
1999
- 1999-06-09 EP EP99938150A patent/EP1088309B1/de not_active Expired - Lifetime
- 1999-06-09 DE DE59902768T patent/DE59902768D1/de not_active Expired - Lifetime
- 1999-06-09 WO PCT/DE1999/001689 patent/WO1999066509A1/de active IP Right Grant
- 1999-06-09 JP JP2000555254A patent/JP2002518783A/ja not_active Abandoned
-
2000
- 2000-12-18 US US09/740,637 patent/US6327173B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006107628A (ja) * | 2004-10-05 | 2006-04-20 | Seiko Epson Corp | 強誘電体メモリ装置 |
| JP4524600B2 (ja) * | 2004-10-05 | 2010-08-18 | セイコーエプソン株式会社 | 強誘電体メモリ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1088309B1 (de) | 2002-09-18 |
| US6327173B2 (en) | 2001-12-04 |
| WO1999066509A1 (de) | 1999-12-23 |
| EP1088309A1 (de) | 2001-04-04 |
| US20010005326A1 (en) | 2001-06-28 |
| DE59902768D1 (de) | 2002-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6822890B2 (en) | Methods for storing data in non-volatile memories | |
| US5745403A (en) | System and method for mitigating imprint effect in ferroelectric random access memories utilizing a complementary data path | |
| JP3808828B2 (ja) | 受動マトリックス・メモリの検出装置及びそれに使用される読み出し方法 | |
| JP2003045174A (ja) | 半導体記憶装置 | |
| US6522570B1 (en) | System and method for inhibiting imprinting of capacitor structures of a memory | |
| JP2001338499A (ja) | 強誘電体型記憶装置およびそのテスト方法 | |
| US6639823B2 (en) | Ferroelectric memory device and method of driving the same | |
| JPH10241375A (ja) | 強誘電体記憶装置 | |
| JPH05298894A (ja) | 不揮発性メモリのデータ書込読出制御装置 | |
| JP2000268581A (ja) | Ｒｏｍデータを保持する強誘電体メモリ装置 | |
| JP3717097B2 (ja) | 強誘電体メモリ | |
| JP2002518783A (ja) | 強誘電体メモリに対する書込みおよび読出し方法 | |
| JP3040700B2 (ja) | ラマー・ドラブ効果を利用する非破壊読取り強誘電メモリセル | |
| US20020071303A1 (en) | Configuration and method for increasing the retention time and the storage security in a ferroelectric or ferromagnetic semiconductor memory | |
| JP3101296B2 (ja) | 半導体記憶装置 | |
| US20020008986A1 (en) | Data reading method and semiconductor memory device | |
| JP2006228291A (ja) | 不揮発性半導体記憶装置 | |
| US6795330B2 (en) | Method of reading and restoring data stored in a ferroelectric memory cell | |
| US7142445B2 (en) | Ferroelectric memory device, method of driving the same, and driver circuit | |
| US6870753B2 (en) | Ferroelectric memory | |
| JP2751882B2 (ja) | 強誘電体メモリ | |
| JP3467353B2 (ja) | データ記憶装置 | |
| JP3020297B2 (ja) | 半導体メモリ | |
| JP3770717B2 (ja) | 強誘電体記憶装置および強誘電体記憶素子のくせ付け矯正方法 | |
| JP3868660B2 (ja) | 半導体記憶装置及びその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060516 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20080425 |