JP2751882B2 - 強誘電体メモリ - Google Patents
強誘電体メモリInfo
- Publication number
- JP2751882B2 JP2751882B2 JP7203147A JP20314795A JP2751882B2 JP 2751882 B2 JP2751882 B2 JP 2751882B2 JP 7203147 A JP7203147 A JP 7203147A JP 20314795 A JP20314795 A JP 20314795A JP 2751882 B2 JP2751882 B2 JP 2751882B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- polarization
- read
- potential
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010287 polarization Effects 0.000 claims description 44
- 230000007423 decrease Effects 0.000 claims description 7
- 210000004027 cell Anatomy 0.000 claims 8
- 210000000352 storage cell Anatomy 0.000 claims 4
- 230000005684 electric field Effects 0.000 description 8
- 230000007257 malfunction Effects 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 102200091804 rs104894738 Human genes 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、強誘電体メモリに
関し、特にＰＺＴ、ＰＬＺＴ等の強誘電体の残留分極を
利用した不揮発性メモリに関する。
関し、特にＰＺＴ、ＰＬＺＴ等の強誘電体の残留分極を
利用した不揮発性メモリに関する。
【０００２】
【従来の技術】図２は強誘電体に印加する外部電界を横
軸に、強誘電体の自発分極を縦軸にとったものであり、
いわゆるヒステリシス特性を示している。つまり強誘電
体に外部電界を印加して分極を最大（Ｐmax ）にしたあ
と外部電界を取り去ると残留分極Ｐｒ0 になる。反対の
外部電界を印加して分極を反対の最大値（−Ｐmax ）に
した後外部電界を取り去ると残留分極−Ｐｒ0 になる。
軸に、強誘電体の自発分極を縦軸にとったものであり、
いわゆるヒステリシス特性を示している。つまり強誘電
体に外部電界を印加して分極を最大（Ｐmax ）にしたあ
と外部電界を取り去ると残留分極Ｐｒ0 になる。反対の
外部電界を印加して分極を反対の最大値（−Ｐmax ）に
した後外部電界を取り去ると残留分極−Ｐｒ0 になる。
【０００３】強誘電体不揮発性メモリ（ＦＲＡＭ）は、
二つの安定点であるＰｒ0 と−Ｐｒ0 をそれぞれ記憶デ
ータの１、０（または逆）に割り当てる。
二つの安定点であるＰｒ0 と−Ｐｒ0 をそれぞれ記憶デ
ータの１、０（または逆）に割り当てる。
【０００４】データを読み出すときは、メモリセル容量
が分極反転するか否かによって、ビット線に流れ出る電
荷量が異なることを利用して、記憶していたデータが１
か０かを判断する。
が分極反転するか否かによって、ビット線に流れ出る電
荷量が異なることを利用して、記憶していたデータが１
か０かを判断する。
【０００５】この際、分極反転する場合にはＰmax −
（−Ｐｒ0 ）の電荷が、分極反転しない場合にはＰmax
−Ｐｒ0 の電荷が流れ出る。差動型のセンスアンプを使
う場合には、ＤＲＡＭと同様に、データが０であるとき
のビット線の電位と、データが１であるときのビット線
の電位との間の電位をリファレンス電位として、その電
位と読み出すセルに接続されているビット線の電位とを
比較、増幅することにより、読み出したデータが０であ
るか、１であるかを判断している。
（−Ｐｒ0 ）の電荷が、分極反転しない場合にはＰmax
−Ｐｒ0 の電荷が流れ出る。差動型のセンスアンプを使
う場合には、ＤＲＡＭと同様に、データが０であるとき
のビット線の電位と、データが１であるときのビット線
の電位との間の電位をリファレンス電位として、その電
位と読み出すセルに接続されているビット線の電位とを
比較、増幅することにより、読み出したデータが０であ
るか、１であるかを判断している。
【０００６】そのリファレンス電位を作る方法としてダ
ミーセルを用いる方式がある。これは０を書き込んだセ
ルと１を書き込んだセルの両方を読み出して、その中間
の電位を発生させるものである。
ミーセルを用いる方式がある。これは０を書き込んだセ
ルと１を書き込んだセルの両方を読み出して、その中間
の電位を発生させるものである。
【０００７】
【発明が解決しようとする課題】ところが、強誘電体の
残留分極は、強誘電体の材料によっては、データを書き
込んでから数ミリ秒から１秒ぐらいまでの間に、初期値
よりも小さくなることが知られている。（残留分極の初
期減少）その様子を図２に矢印で示してある。残留分極
の初期減少によりＰｒ0 はＰｒに、−Ｐｒ0 は−Ｐｒに
それぞれ変化する。つまり外部電界を正に印加してから
取り去るとＰｒ0 からＰｒに、外部電界を負に印加して
から取り去ると−Ｐｒ0 から−Ｐｒに初期減少する。
残留分極は、強誘電体の材料によっては、データを書き
込んでから数ミリ秒から１秒ぐらいまでの間に、初期値
よりも小さくなることが知られている。（残留分極の初
期減少）その様子を図２に矢印で示してある。残留分極
の初期減少によりＰｒ0 はＰｒに、−Ｐｒ0 は−Ｐｒに
それぞれ変化する。つまり外部電界を正に印加してから
取り去るとＰｒ0 からＰｒに、外部電界を負に印加して
から取り去ると−Ｐｒ0 から−Ｐｒに初期減少する。
【０００８】図２に示したのは、残留分極の初期減少値
が正側と負側で異なる場合である。ダミーセルにより生
成されるリファレンス電位とセルの読み出しにより生じ
るビット線電位の様子を図３に示す。
が正側と負側で異なる場合である。ダミーセルにより生
成されるリファレンス電位とセルの読み出しにより生じ
るビット線電位の様子を図３に示す。
【０００９】２、３は読み出すセルの残留分極が初期減
少している場合の読み出し電位である。２は分極反転を
伴う場合を表し、３は伴わない場合を表す。また４、５
は読み出すセルの残留分極が初期減少していない場合の
読み出し電位で、４は分極反転を伴う場合、５は伴わな
い場合である。
少している場合の読み出し電位である。２は分極反転を
伴う場合を表し、３は伴わない場合を表す。また４、５
は読み出すセルの残留分極が初期減少していない場合の
読み出し電位で、４は分極反転を伴う場合、５は伴わな
い場合である。
【００１０】６、７はダミーセルによって生成されるリ
ファレンス電位で、６はダミーセルの残留分極が初期減
少していない場合、７はしている場合を表している。
ファレンス電位で、６はダミーセルの残留分極が初期減
少していない場合、７はしている場合を表している。
【００１１】ダミーセルの残留分極が初期減少していな
いもの６をリファレンス電位として使うと、読み出しセ
ルの残留分極が初期減少していないのであれば、リファ
レンス電位６は、読み出しセルの分極反転を伴う場合の
読み出し電位４と伴わない場合の読み出し電位５との間
に入る。
いもの６をリファレンス電位として使うと、読み出しセ
ルの残留分極が初期減少していないのであれば、リファ
レンス電位６は、読み出しセルの分極反転を伴う場合の
読み出し電位４と伴わない場合の読み出し電位５との間
に入る。
【００１２】しかし、読み出しセルの残留分極が初期減
少していると、分極反転を伴う場合の読み出し電位２と
伴わない場合の読み出し電位３が両方ともリファレンス
電位６より高くなってしまう。従って２、３を両方とも
分極反転していると判断してしまい誤動作の原因とな
る。
少していると、分極反転を伴う場合の読み出し電位２と
伴わない場合の読み出し電位３が両方ともリファレンス
電位６より高くなってしまう。従って２、３を両方とも
分極反転していると判断してしまい誤動作の原因とな
る。
【００１３】本発明の目的は、上述のような、読み出し
セルの残留分極の初期減少を原因とするデータ読み出し
の誤動作を防ぐことにある。
セルの残留分極の初期減少を原因とするデータ読み出し
の誤動作を防ぐことにある。
【００１４】
【課題を解決するための手段】本発明は、データを書き
込んでから残留分極が初期減少するまでの間は、そのダ
ミーセルにアクセスしなくても良いように、複数のダミ
ーセルを用意して、残留分極が初期減少しているセルを
ダミーセルとして使うことを特徴とする。それによりデ
ータ読み出しの誤動作を防ぐことができる。
込んでから残留分極が初期減少するまでの間は、そのダ
ミーセルにアクセスしなくても良いように、複数のダミ
ーセルを用意して、残留分極が初期減少しているセルを
ダミーセルとして使うことを特徴とする。それによりデ
ータ読み出しの誤動作を防ぐことができる。
【００１５】
【発明の実施の形態】図１（ａ）に示すように、データ
を書き込んでからメモリセル容量の残留分極が初期減少
するのに要する時間をｔ１とする。またある任意のセル
の情報を読み出してから、次に任意のセルの情報を読み
出すまでに要する最短の時間をｔ２とする。ｔ１／ｔ２
より大きい整数個（ここではｎ個とする）のダミーセル
を用意する。つまり図１（ｂ）に示すようにビット線１
３にダミーセルをｎ個並列に接続しておく。通常の差動
型センスアンプ１４を介して反対側にはメモリセル１１
が接続されたビット線１２がある。
を書き込んでからメモリセル容量の残留分極が初期減少
するのに要する時間をｔ１とする。またある任意のセル
の情報を読み出してから、次に任意のセルの情報を読み
出すまでに要する最短の時間をｔ２とする。ｔ１／ｔ２
より大きい整数個（ここではｎ個とする）のダミーセル
を用意する。つまり図１（ｂ）に示すようにビット線１
３にダミーセルをｎ個並列に接続しておく。通常の差動
型センスアンプ１４を介して反対側にはメモリセル１１
が接続されたビット線１２がある。
【００１６】ｎ個のダミーセルにそれぞれに１からｎま
で番号を付けるとすると、１番から順に２番，３番，・
・・，ｎ番とダミーセルを使う。ｋ番目のダミーセルを
用いる時刻からｋ＋１番目のダミーセルを使う時刻まで
には必ずｔ２以上の時間がかかる。すると一度ｋ番目の
ダミーセルを使ってから次にその同じダミーセルを使う
までには必ずｔ２×ｔ１／ｔ２以上すなわちｔ１以上の
時間がかかるので、その間にｋ番目のダミーセルの残留
分極は初期減少している。
で番号を付けるとすると、１番から順に２番，３番，・
・・，ｎ番とダミーセルを使う。ｋ番目のダミーセルを
用いる時刻からｋ＋１番目のダミーセルを使う時刻まで
には必ずｔ２以上の時間がかかる。すると一度ｋ番目の
ダミーセルを使ってから次にその同じダミーセルを使う
までには必ずｔ２×ｔ１／ｔ２以上すなわちｔ１以上の
時間がかかるので、その間にｋ番目のダミーセルの残留
分極は初期減少している。
【００１７】図３に示すように、リファレンス電位とし
て、ダミーセルの残留分極が初期減少しているもの７を
用いると、読み出しセルの残留分極が初期減少していな
い場合は、読み出しセルの分極反転を伴う場合の読み出
し電位４と、読み出しセルの分極反転を伴わない場合の
読み出し電位５との間にリファレンス電位７が入る。す
なわち電位４と電位５の間に電位７が入る。
て、ダミーセルの残留分極が初期減少しているもの７を
用いると、読み出しセルの残留分極が初期減少していな
い場合は、読み出しセルの分極反転を伴う場合の読み出
し電位４と、読み出しセルの分極反転を伴わない場合の
読み出し電位５との間にリファレンス電位７が入る。す
なわち電位４と電位５の間に電位７が入る。
【００１８】読み出しセルの残留分極が初期減少してい
る場合も、読み出しセルの分極反転を伴う場合の読み出
し電位２と、読み出しセルの分極反転を伴わない場合の
読み出し電位３との間にリファレンス電位７が入る。す
なわち電位２と電位３の間に電位７が入る。
る場合も、読み出しセルの分極反転を伴う場合の読み出
し電位２と、読み出しセルの分極反転を伴わない場合の
読み出し電位３との間にリファレンス電位７が入る。す
なわち電位２と電位３の間に電位７が入る。
【００１９】したがって、図１に示したように、リファ
レンスとして用いるビット線１３の電位を生成するため
に、残留分極が初期減少しているダミーセルを用い、メ
モリセル１１に接続されているビット線１２と、ビット
線１３とを通常の差動型センスアンプ１４に接続して読
み出しを行うことにより、読み出し誤動作を防ぐことが
できる。
レンスとして用いるビット線１３の電位を生成するため
に、残留分極が初期減少しているダミーセルを用い、メ
モリセル１１に接続されているビット線１２と、ビット
線１３とを通常の差動型センスアンプ１４に接続して読
み出しを行うことにより、読み出し誤動作を防ぐことが
できる。
【００２０】
【発明の効果】以上説明したように、適当な数のダミー
セルを用意することにより、必ずセル容量の残留分極が
初期減少した状態でダミーセルを用いることができ、デ
ータ読み出しの誤動作を防ぐことができる。
セルを用意することにより、必ずセル容量の残留分極が
初期減少した状態でダミーセルを用いることができ、デ
ータ読み出しの誤動作を防ぐことができる。
【図１】本発明の第１の実施例の説明図である。
【図２】従来技術を説明するためのヒステリシス特性図
である。
である。
【図３】従来技術を用いて誤動作が生じる状態および本
発明の効果を説明する図である。
発明の効果を説明する図である。
１ ダミーセル ２，３ 残留分極が初期減少しているセルからの読み出
し電位 ４，５ 残留分極が初期減少していないセルからの読み
出し電位 ６ 残留分極が初期減少していないダミーセルによるリ
ファレンス電位 ７ 残留分極が初期減少しているダミーセルによるリフ
ァレンス電位 １１ メモリセル １２ メモリセル１１に接続されたビット線 １３ ダミーセル１〜ｎに接続されたビット線 １４ 差動型センスアンプ
し電位 ４，５ 残留分極が初期減少していないセルからの読み
出し電位 ６ 残留分極が初期減少していないダミーセルによるリ
ファレンス電位 ７ 残留分極が初期減少しているダミーセルによるリフ
ァレンス電位 １１ メモリセル １２ メモリセル１１に接続されたビット線 １３ ダミーセル１〜ｎに接続されたビット線 １４ 差動型センスアンプ
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/788 29/792 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 27/10 451 G11C 14/00 H01L 21/8242 H01L 21/8247 H01L 27/108 H01L 29/788 H01L 29/792
Claims (2)
- 【請求項１】記憶セルとダミーセルを有し、ダミーセル
から読み出された１と０の中間の電位をリファレンスと
し、このリファレンスと記憶セルから読み出された電位
とを比較することで情報を読み出す強誘電体メモリにお
いて、一つの記憶セルが比較の対象とするダミーセルを
複数個用意し、書き込んでからメモリセル容量の残留分
極が初期減少した後のダミーセルを比較の対象として使
うことを特徴とする強誘電体メモリ。 - 【請求項２】書き込んでから残留分極が初期減少する時
間をｔ１、ある任意の記憶セルの情報を読み出してから
次に任意の記憶セルの情報を読み出すまでに要する最短
時間をｔ２としたとき、ｔ１／ｔ２より大きいｎ個（ｎ
は整数）のダミーセルを用意し、それぞれに１からｎま
で番号を付けたとすると１番から順に２番，３番，・・
・，ｎ番とダミーセルを使う請求項１に記載の強誘電体
メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7203147A JP2751882B2 (ja) | 1995-08-09 | 1995-08-09 | 強誘電体メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7203147A JP2751882B2 (ja) | 1995-08-09 | 1995-08-09 | 強誘電体メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0951081A JPH0951081A (ja) | 1997-02-18 |
| JP2751882B2 true JP2751882B2 (ja) | 1998-05-18 |
Family
ID=16469207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7203147A Expired - Fee Related JP2751882B2 (ja) | 1995-08-09 | 1995-08-09 | 強誘電体メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2751882B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8308040B2 (en) | 2007-06-22 | 2012-11-13 | Ethicon Endo-Surgery, Inc. | Surgical stapling instrument with an articulatable end effector |
| US9005230B2 (en) | 2008-09-23 | 2015-04-14 | Ethicon Endo-Surgery, Inc. | Motorized surgical instrument |
| US11141153B2 (en) | 2014-10-29 | 2021-10-12 | Cilag Gmbh International | Staple cartridges comprising driver arrangements |
-
1995
- 1995-08-09 JP JP7203147A patent/JP2751882B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0951081A (ja) | 1997-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5677865A (en) | Ferroelectric memory using reference charge circuit | |
| US6044008A (en) | Ferroelectric RAM device | |
| TW385445B (en) | A semiconductor memory device | |
| JP2004146048A (ja) | 不揮発性ｓｒａｍ | |
| US6341081B2 (en) | Circuit for driving nonvolatile ferroelectric memory | |
| US6208550B1 (en) | Ferroelectric memory device and method for operating thereof | |
| US6654274B2 (en) | Ferroelectric memory and method for driving the same | |
| JP2762971B2 (ja) | 半導体記憶装置及びデータのアクセス方法 | |
| JP3487753B2 (ja) | 半導体記憶装置 | |
| US5940316A (en) | Ferroelectric memory device using a ferroelectric material and method of reading data from the ferroelectric memory device | |
| US5835399A (en) | Imprint compensation circuit for use in ferroelectric semiconductor memory device | |
| JP2000268581A (ja) | Ｒｏｍデータを保持する強誘電体メモリ装置 | |
| JP3717097B2 (ja) | 強誘電体メモリ | |
| JP2751882B2 (ja) | 強誘電体メモリ | |
| KR100275336B1 (ko) | 강유전체 메모리 장치의 기준전압발생기 | |
| US6999335B2 (en) | Semiconductor memory device with improved memory retention | |
| US6487128B2 (en) | Integrated memory having memory cells and reference cells, and operating method for such a memory | |
| US6954370B2 (en) | Nonvolatile ferroelectric memory device | |
| KR19980087512A (ko) | 하나의 메모리셀에 다수비트의 정보를 저장할 수 있는 반도체 기억장치 | |
| JP3868660B2 (ja) | 半導体記憶装置及びその駆動方法 | |
| JP3741852B2 (ja) | データ記憶装置 | |
| EP0516548A2 (en) | A dynamic random access memory cell | |
| JP2828530B2 (ja) | 不揮発性記憶装置 | |
| JP3193972B2 (ja) | 半導体記憶装置 | |
| US7120043B2 (en) | FeRAM having single ended sensing architecture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980127 |
|
| LAPS | Cancellation because of no payment of annual fees |