KR0184507B1 - 임프린트 보상회로를 가지는 강유전체 커패시터 반도체 메모리 장치 - Google Patents

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야:

커패시터의 임프린트 현상을 보상하기 위한 임프린트 보상회로를 가지는 반도체 메모리 장치에 관한 것이다.

2. 발명이 해결하려고 하는 기술적 과제:

제조과정상의 결함에 의해 발생하는 강유전체 커패시터의 임프린트 현상을 자체회로 내에서 보상하여 정확한 데이터 센싱마진을 향상하기 위한 반도체 메모리 장치를 제공함에 있다.

3. 발명의 해결방법의 요지:

제1, 2전극을 가지는 강유전체 커패시터와 상기 커패시터의 제1전극과 비트라인간에 연결된 억세스 트랜지스터를 단위 메모리 셀로서 가지는 반도체 메모리 장치에 있어서, 기준에서 제1, 2 방향으로 임프린트된 상기 강유전체 커패시터를 정상적 분극 특성을 갖도록 보상하기 위해, 상기 제1전극에 미리 설정된 전압을 상기 메모리 장치의 라이트 경로를 통해 인가하거나, 상기 메모리 장치의 데이터 억세스가 금지된 상태에서 상기 제2전극에 펄스 형태의 신호를 인가하는 임프린트 보상회로를 가짐을 요지로 한다.

4. 발명의 중요한 용도:

강유전체 커패시터를 가지는 반도체 메모리 장치에 적합하다.

Description

임프린트보상회로를 가지는 강유전체 커패시터 반도체 메모리 장치

제1도는 통상의 정상적인 강유전체 커패시터의 히스테리시스 곡선을 보인 도면.

제2a, 2b도는 강유전체 커패시터의 오른쪽 및 왼쪽 임프린트현상을 각기 보인 도면.

제3도는 본 발명의 일 실시예에 따른 상기 임프린트현상을 보상하기 위한 반도체 메모리 장치의 블럭도.

제4도는 본 발명의 일 실시예에 따른 오른쪽 임프린트현상을 보상하기 위한 타이밍도.

제5도는 본 발명의 일 실시예에 따른 왼쪽 임프린트현상을 보상하기 위한 타이밍도.

본 발명은 강유전체를 커패시터로서 사용하는 반도체 메모리 장치에 관한 것으로, 특히 그 장치내에서 상기 커패시터의 임프린트현상을 보상하기 위한 임프린트보상회로를 가지는 반도체 메모리 장치에 관한 것이다.

일반적으로, 강유전체를 커패시터로서 사용하는 강유전체 반도체 메모리 장치는 불휘발 특성을 가지고 표준 램셀로 구성되며 또한, 두 개의 메탈 전극에 강유전체 물질(PZT)이 샌드위치된 작은 배터리를 가진다. 최근에, NEC는 1MBIt로 가장 큰 메모리 용량의 칩을 상기한 강유전체 커패시터를 이용하여 시작(試作)하였다. 그 불휘발 특성의 반도체 메모리 장치의 단위 메모리 셀은 1개의 모오스 전계효과 트랜지스터와 1개의 강유전체 커패시터로 구성한다. 상술한 형태의 반도체 메모리 장치에 대한 구조 설명은 발명자 Kazuhiro Hoshiba에 의해 1993년 2월 23일자로 특허 허여된 미합중국 특허 U.S.P. No. 5, 189, 594하에 제목 capacitor in a semiconductor intergrated circuit and non-volatile memory using same에 자세히 개시되어 있다. 이러한 강유전체 커패시터는 전계의 방향 또는 세기에 따라 그 전하량이 히스테리시스곡선을 따라 변화하는 특성을 가진다.

제1도는 통상의 정상적인 강유전체 커패시터의 히스테리시스 곡선을 보인 도면이다. 상기 강유전체 커패시터는 이러한 히스테리 곡선의 특성을 가진다. 즉, 전계를 가했을 경우에는 정점 0에서 a방향으로 곡선 형태로 포화될 때까지 분극량이 증가하고 그 포화상태에서 전계의 세기를 감소하면 정점으로 떨어지는 것이 아니라 b의 방향으로 분극량이 감소한다. 이러한 과정은 모두 열에너지로서 유전체중에서 소비된다. 이렇게 소비되는 에너지를 히스테리시스손이라 하기도 한다. 다시 말하자면, 이와 같이 상기 강유전체는 전계의 방향과 세기에 따라 그 전하량이 변화하고 이러한 전하량으로서 메모리 장치의 셀 데이터를 읽기 또는 라이트한다. 그러므로, 이 전하량의 크기는 데이터센싱에 큰 영향을 미치게 된다. 이 전하량은 강유전체 커패시터의 제조과정에서 예를 들면, 온도, 압력, 전기적 스트레스 등에 의해 결함이 발생되어 그 전하량의 크기가 보장되지 못하고 상기 히스테리시스 곡선이 왼쪽 또는 오른쪽으로 이동하는 일종의 임프린트(imprint)현상이 발생한다. 이러한 강유전체의 임프린트 현상은 메모리 장치내에 치명적인 동작불량을 초래한다.

제2도 (2a), (2b)는 강유전체 커패시터의 오른쪽 및 왼쪽 임프린트 현상을 각기 보인 도면이다. 제2도 (2a)는 오른쪽 임프린트 현상을 보인 것이고, 그 곡선이 오른쪽으로 이동함에 따라 영구분극 Pr이 상기한 제1도에 비해 상당히 줄어들었으며 보자력전압 Vc도 오른쪽으로 이동되어 있기 때문에 B지점에서 A지점으로 분극상태가 천이 했을 경우에는 제1도에 비해 큰 전압이 요구된다. 이와 반대로 A지점에서 B지점으로의 천이는 작은 전압으로도 이루어지기 때문에 작은 노이즈에도 A지점에서 C지점으로 천이가 발생하여 분극의 극성이 바뀌어진다. 이는 결국 데이터의 센싱에 영향을 주어 정상적인 데이터출력을 할 수 없는 문제점이 있다. 또한, 제2도 (2b)는 히스테리시스 곡선이 왼쪽으로 이동하는 임프린트 현상을 나타내고 있다. 이와 같은 현상도 상술한 바와 같은 동일한 이유로 하여 데이터의 손실로 인한 반도체 메모리 장치의 오동작을 유발하는 요인이 된다.

따라서, 상기한 바와 같은 문제점을 해소하기 위한 본 발명의 목적은 강유전체 커패시터의 임프린트 현상을 보상하기 위한 반도체 메모리 장치를 제공함에 있다.

본 발명의 다른 목적은 제조과정상의 결함에 의해 발생하는 강유전체 커패시터의 임프린트 현상을 자체회로 내에서 보상하여 정확한 데이터 센싱마진을 향상하기 위한 반도체 메모리 장치를 제공함에 있다.

상기한 바와 같은 목적을 달성하기 위한 본 발명의 기술적 사상은, 제1, 2전극을 가지는 강유전체 커패시터와 상기 커패시터의 제1전극과 비트라인간에 연결된 억세스 트랜지스터를 단위 메모리 셀로서 가지는 반도체 메모리 장치에 있어서, 기존에서 제1, 2 방향으로 임프린트된 상기 강유전체 커패시터를 정상적 분극 특성을 갖도록 보상하기 위해, 상기 제1전극에 미리 설정된 전압을 상기 메모리 장치의 라이트 경로를 통해 인가하거나, 상기 메모리 장치의 데이터 억세스가 금지된 상태에서 상기 제2전극에 펄스 형태의 신호를 인가하는 임프린트 보상회로를 가짐을 특징으로 한다.

이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.

제3도는 본 발명의 일 실시예에 따른 상기 임프린트 현상을 보상하기 위한 반도체 메모리 장치의 블럭도이다. 제3도를 참조하면, 다수의 패드 예를 들면, 칩인에이블버퍼 12에 인에이블신호를 제공하는 칩인에이블패드 2와, 어드레스입력패드 4, 라이트인에이블패드 6, 출력인에이블패드 8, 그리고, 원하는 데이터를 입출력하는 입출력패드 10으로 구성된다. 이러한 패드들은 외부에서 제공되는 전압을 각기 이에 접속된 회로부에 인가하는 역할을 한다. 한편, 강유전체를 커패시터로서 사용하는 강유전체 반도체 메모리 장치는 한쌍의 비트라인에 각각의 단위셀이 형성된다. 그 단위셀은 샌드위치 형태로 강유전성 물질을 가지는 강유전체 커패시터 38, 42와 억세스 트랜지스터 36, 40은 상기 강유전체 커패시터 38, 40의 일단에 접속되고 또한 드레인은 비트라인에 접속된다. 이러한 단위 셀들이 모인 셀어레이블럭 44a, 44b…가 비트라인을 통하여 제N블럭센스앰프 48, 50에 접속된다. 컬럼선택게이트 32, 34는 상기 셀어레이블럭 44a의 상단에 위치하고 라인 52로 전송되는 컬럼디코더 16의 출력신호에 따라 게이팅되어 비트라인을 지정한다. 센스앰프인에이블루 46은 상기한 블럭센스앰프 48, 50에 접속되며 특정 전압에 따라 변환된 출력신호를 제공하는 제1제어부 24에 접속된다. 이때, 제1제어부는 라이트인에이블패드 6에 접속되며 임프린트 현상 특히 왼쪽 임프린트 현상을 보상하기 위한 패드 6의 하이 전압을 감지하여 컬럼디코더 16으로 하여금 라인 52으로 컬럼선택게이트 32, 34를 턴오프시킨다. 이때, 비트라인에는 초기화상태인 로우레벨의 논리를 가지며 트랜지스터 36, 40과 커패시터 38, 42의 공통점에도 역시 로우레벨의 상태가 된다. 이와 동시에 펄스발생부 20은 상기 제1제어부 24의 모상모드 신호에 응답하여 칩인에이블패드 12의 칩인에이블 사이클 동안 한번 또는 그 이상의 펄스를 라인 56을 통하여 상기 커패시터의 타단에 제공한다. 이러한 보상모드동작 중에서 출력인에이블패드 8의 하이 전압으로 데이터 입출력 블럭 30의 동작을 정지시켜 출력패드 10은 하이임피던스 상태가 된다. 한편, 제2제어부 28은 출력인에이블패드 8에 접속되어 오른쪽 임프린트 현상을 보상하는 타이밍을 가지며 상술한 구성과 유사한 동작을 수행한다. 이에 대한 자세한 설명은 아래에 기재하는 동작 설명에서 후술된다. 상기 도면에서는 상세한 설명에 언급되지 않은 구체적인 회로의 블럭들과 같은 특정 사항들이 나타나 있는데 이는 본 발명의 전반적인 이해를 돕기 위해서 제공될 것일 뿐 이러한 특정 사항들 없이도 본 발명이 실시될 수 있음은 이 기술분야에서 통상의 지식을 가진 자에게는 자명하다할 것이다.

제4도는 본 발명의 일 실시예에 따른 오른쪽 임프린트 현상을 보상하기 위한 타이밍도이다. 제3도를 중심으로 하여 이에 대한 동작 설명을 제4도를 참조하여 설명한다. 칩인에이블이 된 상태에서 출력인에이블신호에 동작 전압보다 높은 전압이 인가되면 패드 8에 접속된 제2제어부 28에 의해 메모리 장치는 임프린트 보상모드로서 동작한다. 이때, 라이트인에이블신호가 로우 상태가 되어 데이터 입력패스는 정상적으로 동작하고 입출력 패드 10에서는 하이의 데이터가 입력된다. 오른쪽 보상모드에 의하여 메모리 셀 내의 강유전체 커패시터 38, 42의 한쪽 전극과 접속된 라인 56은 로우 상태를 유지하고 하이의 데이터가 라인 62를 통하여 강유전체 커패시터의 다른 전극으로 전달된다. 상기 칩인에이블신호가 하이 상태가 되면 메모리 장치는 동작을 멈추고 이때까지 한번의 펄스가 강유전체 커패시터 38, 42에 인가된다. 여기서 상기 한 번의 펄스는 회로의 구성에 따라 그 이상의 펄스도 인가할 수 있음을 유의해야 한다. 이와 같이 하여 칩인에이블신호를 사이클링함에 따라 여러 번의 펄스를 강유전체 커패시터에 인가할 수 있고 정상적인 동작모드에서 그 결과를 확인할 수 있다.

제5도는 본 발명의 일 실시예에 따른 왼쪽 임프린트 현상을 보상하기 위한 타이밍도이다. 제5도를 참조하면, 칩인에이블신호에 의해서 라이트인에이블신호에 동작 전압보다 높은 전압이 인가되면 이에 접속된 제1제어부 24에 의하여 메모리 장치는 왼쪽 임프린트 보상모드로 동작한다. 이때, 패드 8은 하이 상태로 되어 데이터 출력패스는 하이 임피던스로 된다. 이러한 왼쪽 임프린트 보상모드에 의해 라인 52의 신호는 컬럼선택게이트 32, 34을 턴오프시켜 비트라인 62를 최초의 로우 상태로 유지시켜 메모리 셀내의 강유전체 커패시터 38의 한쪽 전극을 로우 상태로 유지한다. 또한, 제1제어부 24의 출력은 상기 센스앰프인에이블부46과 접속되어 그 인에이블신호를 로우 상태로 유지하기 때문에 블럭센스앰프 48, 50은 동작하지 않는다. 이와 동시에 펄스 발생부 20에서 발생된 펄스 (라인 56의 유기되는 신호)가 셀어레이블럭의 강유전체 커패시터 38, 42의 한쪽 전국에 일정수로 인가되어 상술한 왼쪽 임프린트 보상과 동일한 방법으로 오른쪽 임프린트가 보상된다.

본 명세서에서 펄스라 함은 강유전체의 분극상태를 변화시키지 않는 방향이며 그 펄스는 외부뿐만 아니라 내부에서 발생할 수 있음을 유의해야 한다. 또한, 한 사이클의 칩인에이블신호를 예로 들었지만 회로의 구현상 그 한 사이클 동안 한번 또는 다수의 펄스가 상기 강유전체 커패시터의 전극 중 하나에 인가될 수 있음을 유의해야 한다. 즉, 상기한 본 발명은 도면을 중심으로 예를 들어 한정되었지만, 그 동일한 것은 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 변화와 변형이 가능함이 본 분야의 숙련된 자에게 있어 명백할 것이다. 따라서, 본 발명의 범위는 설명된 실시예에 국한되어 정하여져서는 안되며 후술하는 특허청구 범위의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 정해져야 한다.

Claims (6)

1. 제1, 2전극을 가지는 강유전체 커패시터와 상기 커패시터의 제1전극과 비트라인간에 연결된 억세스 트랜지스터를 단위메모리 셀로서 가지는 반도체 메모리 장치에 있어서; 기준에서 제1, 2방향으로 임프린트된 상기 강유전체 커패시터를 정상적 분극 특성을 갖도록 보상하기 위해, 상기 제1전극에 미리 설정된 전압을 상기 메모리 장치의 라이트 경로를 통해 인가하거나, 상기 메모리 장치의 데이터 억세스가 금지된 상태에서 상기 제2전극에 펄스 형태의 신호를 인가하는 임프린트 보상회로를 가짐을 특징으로 하는 반도체 메모리 장치.
2. 제1항에 있어서; 상기 임프린트 보상회로는, 상기 제2전극이 고정된 레벨의 기준전압이 인가되는 상태에서 상기 제1방향으로의 보상을 위해, 라이트 인에이블패드로 인가되는 전압을 검출하여 컬럼디코더를 제어하여 상기 비트라인에 제공된 라이트용 데이터의 전압레벨을 상기 제1전극에 제공되게 하는 제1제어부와, 상기 제1전극이 고정된 레벨의 기준 전압이 인가되는 상태에서 상기 제2방향으로의 보상을 위해, 출력인에이블 패드로 인가되는 전압을 검출하여 펄스발생부를 제어함에 의해 상기 제2전극에 상기 펄스 형태의 전압신호가 제공되게 하는 제2제어부를 적어도 구비함을 특징으로 하는 반도체 메모리 장치.
3. 제1항 또는 제2항에 있어서; 상기 제1방향이 강유전체 커패시터의 분극 특성을 오른쪽으로 보상하는 방향일 경우 상기 제2방향은 왼쪽으로 보상하는 방향임을 특징으로 하는 반도체 메모리 장치.
4. 제1항에 있어서; 상기 펄스는 상기 강유전체 커패시터의 분극상태를 변화시키지 않는 방향의 펄스임을 특징으로 하는 반도체 메모리 장치.
5. 제1항에 있어서; 상기 제1, 2제어부는 외부의 패드와 접속되어 그 패드에 인가되는 전압을 감지하여 변환된 출력을 제공하는 것을 특징으로 하는 반도체 메모리 장치.
6. 2개의 전극을 갖는 강유전체 커패시터와, 2개의 전극중 하나의 전극에 접속되어 상기 강유전체 커패시터에 데이터를 억세스하는 트랜지스터를 가지며 상기 커패시터의 분극이 제1방향 또는 제2방향의 임프린트 현상을 보상하기 위한 반도체 메모리 장치에 있어서; 미리 설정된 내부 또는 외부 전압의 입력에 응답하여, 상기 2개의 전극중 하나의 전극에 미리 설정된 수의 펄스를 공급함과 동시에 또 다른 전극에는 소정레벨을 유지하기 위한 임프린트 보상회로를 구비함을 특징으로 하는 반도체 메모리 장치.