TWI508099B - 工作時脈切換方法、記憶體控制器與記憶體儲存裝置 - Google Patents

工作時脈切換方法、記憶體控制器與記憶體儲存裝置 Download PDF

Info

Publication number
TWI508099B
TWI508099B TW102103177A TW102103177A TWI508099B TW I508099 B TWI508099 B TW I508099B TW 102103177 A TW102103177 A TW 102103177A TW 102103177 A TW102103177 A TW 102103177A TW I508099 B TWI508099 B TW I508099B
Authority
TW
Taiwan
Prior art keywords
memory
set value
storage device
operating frequency
rewritable non
Prior art date
Application number
TW102103177A
Other languages
English (en)
Other versions
TW201430854A (zh
Inventor
Po Ting Chen
Shih Kung Lin
Teng Chun Hsu
Original Assignee
Phison Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phison Electronics Corp filed Critical Phison Electronics Corp
Priority to TW102103177A priority Critical patent/TWI508099B/zh
Priority to US13/802,818 priority patent/US9424177B2/en
Publication of TW201430854A publication Critical patent/TW201430854A/zh
Application granted granted Critical
Publication of TWI508099B publication Critical patent/TWI508099B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

工作時脈切換方法、記憶體控制器與記憶體儲存裝置
本發明是有關於一種用於記憶體儲存裝置的工作時脈切換方法以及記憶體控制器與記憶體儲存裝置。
數位相機、手機與MP3在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體(rewritable non-volatile memory)具有資料非揮發性、省電、體積小、無機械結構、讀寫速度快等特性，最適於可攜式電子產品，例如筆記型電腦。隨身碟就是一種以快閃記憶體作為儲存媒體的記憶體儲存裝置。因此，近年快閃記憶體產業成為電子產業中相當熱門的一環。
在運作上，記憶體儲存裝置內的元件(例如，記憶體控制器、可複寫式非揮發性記憶體)，會根據所設定的工作時脈來運作。一般來說，當記憶體儲存裝置於較高時脈頻率下運作時，其效能會較好，但此時所產生的熱也較高。特別是，記憶體儲存裝 置在高溫下可能會不穩定。因此，如何調整記憶體儲存裝置的工作時脈，以能夠在高速的存取下避免因高溫所產生的不穩定，是此領域技術人員所關注的議題。
本發明提供一種工作時脈切換方法、記憶體控制器與記憶體儲存裝置，其能夠進行高速存取並且避免高溫可能產生的不穩定。
本發明範例實施例提出一種工作時脈切換方法，其用於一記憶體儲存裝置，此記憶體儲存裝置具有記憶體控制器與可複寫式非揮發性記憶體模組，並且此記憶體控制器與可複寫式非揮發性記憶體模組根據工作時脈來運作。本工作頻率切換方法包括：在此記憶體儲存裝置的運作模式進入初始狀態時，將此工作時脈的值設定為第一工作頻率；並且在記憶體儲存裝置的運作模式處於初始狀態下，判斷連續存取此可複寫式非揮發性記憶體模組的第一連續存取時間是否大於第一設定值。本工作頻率切換方法也包括：倘若第一連續存取時間大於第一設定值時，將此工作時脈的值重新設定為第二工作頻率，以切換此記憶體儲存裝置的運作模式為省電狀態。本工作頻率切換方法更包括：在該記憶體儲存裝置的運作模式處於省電狀態下，將此工作時脈的值重新設定為第一工作頻率，以將記憶體儲存裝置的運作模式切換為一般狀態，其中第一工作頻率大於第二工作頻率。
在本發明的一範例實施例中，上述的在記憶體儲存裝置的運作模式處於省電狀態下，將工作時脈的值重新設定為第一工作頻率，以將記憶體儲存裝置的運作模式切換為一般狀態的步驟包括：在記憶體儲存裝置的運作模式處於省電狀態下，判斷連續未存取可複寫式非揮發性記憶體模組的連續未存取時間是否大於第二設定值；以及倘若此連續未存取時間大於第二設定值時，將工作時脈的值重新設定為第一工作頻率，以將記憶體儲存裝置的運作模式切換為一般狀態。
在本發明的一範例實施例中，上述的在記憶體儲存裝置的運作模式處於省電狀態下，將工作時脈的值重新設定為第一工作頻率，以將記憶體儲存裝置的運作模式切換為一般狀態的步驟包括：計數記憶體儲存裝置的運作模式處於該省電狀態的運作時間；判斷此運作時間是否等於預設時間；以及倘若此運作時間等於該預設時間時，將此工作時脈的值重新設定為第一工作頻率，以將記憶體儲存裝置的運作模式切換為一般狀態。
在本發明的一範例實施例中，上述的工作時脈切換方法更包括：在記憶體儲存裝置的運作模式處於一般狀態下，判斷連續存取可複寫式非揮發性記憶體模組的第二連續存取時間是否大於第三設定值；以及倘若此第二連續存取時間大於第三設定值時，將工作時脈的值重新設定為第二工作頻率，以將記憶體儲存裝置的運作模式切換為省電狀態。
在本發明的一範例實施例中，上述的工作時脈切換方法 更包括：偵測可複寫式非揮發性記憶體模組的類型；以及根據可複寫式非揮發性記憶體模組的類型設定上述第一工作頻率、第二工作頻率、第一設定值、第二設定值與第三設定值。
在本發明的一範例實施例中，上述的工作時脈切換方法更包括：配置時脈資料庫以記錄對應可複寫式非揮發性記憶體模組的類型的第一工作頻率、第二工作頻率、第一設定值、第二設定值與第三設定值。並且，上述根據可複寫式非揮發性記憶體模組的類型設定第一工作頻率、第二工作頻率、第一設定值、第二設定值與第三設定值的步驟包括：根據可複寫式非揮發性記憶體模組的類型查詢此時脈資料庫以設定第一工作頻率、第二工作頻率、第一設定值、第二設定值與第三設定值。
在本發明的一範例實施例中，上述的工作時脈切換方法更包括：將此時脈資料庫儲存於可複寫式非揮發性記憶體模組中。
本發明範例實施例提出一種記憶體控制器，其配置在記憶體裝置中。此記憶體控制器包括主機介面、記憶體介面、電源管理電路與記憶體管理電路。主機介面用以耦接至主機系統。記憶體介面用以耦接至可複寫式非揮發性記憶體模組。記憶體管理電路耦接至主機介面、記憶體介面與電源管理電路，並且用以在記憶體儲存裝置的運作模式進入初始狀態時，指示電源管理電路將工作時脈的值設定為第一工作頻率。此外，記憶體管理電路更用以在記憶體儲存裝置的運作模式處於初始狀態下，判斷連續存取此可複寫式非揮發性記憶體模組的第一連續存取時間是否大於 第一設定值。倘若第一連續存取時間大於第一設定值時，記憶體管理電路指示電源管理電路將工作時脈的值重新設定為第二工作頻率，以將記憶體儲存裝置的運作模式切換為省電狀態。再者，記憶體管理電路更用以在記憶體儲存裝置的運作模式處於省電狀態下，指示電源管理電路將該工作時脈的值重新設定為第一工作頻率，以將記憶體儲存裝置的運作模式切換為一般狀態，其中第一工作頻率大於第二工作頻率。
在本發明的一實施例中，在上述記憶體儲存裝置的運作模式處於省電狀態下，將工作時脈的值重新設定為第一工作頻率，以將記憶體儲存裝置的運作模式切換為該一般狀態的運作中，記憶體管理電路是在記憶體儲存裝置的運作模式處於省電狀態下，判斷連續未存取可複寫式非揮發性記憶體模組的連續未存取時間是否大於第二設定值。倘若連續未存取時間大於第二設定值時，記憶體管理電路指示電源管理電路將工作時脈的值重新設定為第一工作頻率，以將記憶體儲存裝置的運作模式切換為一般狀態。
在本發明的一實施例中，在記憶體儲存裝置的運作模式處於省電狀態下，將工作時脈的值重新設定為第一工作頻率，以將記憶體儲存裝置的運作模式切換為一般狀態的運作中，記憶體管理電路是計數記憶體儲存裝置的運作模式處於該省電狀態的運作時間並且判斷運作時間是否等於一預設時間。倘若此運作時間等於預設時間時，記憶體管理電路指示電源管理電路將工作時脈 的值重新設定為第一工作頻率，以將記憶體儲存裝置的運作模式切換為一般狀態。
在本發明的一實施例中，上述記憶體管理電路更用以在記憶體儲存裝置的運作模式處於一般狀態下，判斷連續存取可複寫式非揮發性記憶體模組的第二連續存取時間是否大於第三設定值。倘若第二連續存取時間大於第三設定值時，記憶體管理電路指示電源管理電路將該工作時脈的值重新設定為第二工作頻率，以將記憶體儲存裝置的運作模式切換為省電狀態。
在本發明的一實施例中，上述記憶體管理電路更用以偵測可複寫式非揮發性記憶體模組的類型，並且根據可複寫式非揮發性記憶體模組的類型設定上述第一工作頻率、第二工作頻率、第一設定值、第二設定值與第三設定值。
在本發明的一實施例中，上述的記憶體管理電路更用以根據可複寫式非揮發性記憶體模組的類型查詢時脈資料庫以設定上述第一工作頻率、第二工作頻率、第一設定值、第二設定值與第三設定值，其中此時脈資料庫被配置以記錄對應此可複寫式非揮發性記憶體模組的類型的第一工作頻率、第二工作頻率、第一設定值、第二設定值與第三設定值。
在本發明的一實施例中，上述記憶體管理電路更用以將此時脈資料庫儲存於可複寫式非揮發性記憶體模組中。
本發明範例實施例提出一種記憶體儲存裝置，其包括連接器、可複寫式非揮發性記憶體模組與記憶體控制器。連接器用 以耦接至主機系統，記憶體控制器耦接至連接器與可複寫式非揮發性記憶體模組並且此可複寫式非揮發性記憶體模組與記憶體控制器根據工作時脈來運作。在此，記憶體控制器用以在運作模式進入初始狀態時將工作時脈的值設定為第一工作頻率。此外，記憶體控制器更用以在此運作模式處於初始狀態下，判斷連續存取上述可複寫式非揮發性記憶體模組的第一連續存取時間是否大於第一設定值。倘若此第一連續存取時間大於第一設定值時，記憶體控制器將工作時脈的值重新設定為第二工作頻率，以將運作模式切換為省電狀態。另外，記憶體控制器更用以在運作模式處於省電狀態下，將工作時脈的值重新設定為第一工作頻率，以將運作模式切換為一般狀態，其中第一工作頻率大於第二工作頻率。
在本發明的一實施例中，上述在運作模式處於省電狀態下，將工作時脈的值重新設定為第一工作頻率，以將運作模式切換為一般狀態的運作中，記憶體控制器是在運作模式處於該省電狀態下，判斷連續未存取可複寫式非揮發性記憶體模組的連續未存取時間是否大於一第二設定值。倘若連續未存取時間大於第二設定值時，記憶體控制器將工作時脈的值重新設定為第一工作頻率，以切換上述運作模式為一般狀態。
在本發明的一實施例中，上述在運作模式處於省電狀態下，將工作時脈的值重新設定為第一工作頻率，以將運作模式切換為一般狀態的運作中，記憶體控制器是計數此運作模式處於該省電狀態的運作時間並且判斷此運作時間是否等於預設時間。倘 若此運作時間等於預設時間時，記憶體控制器將工作時脈的值重新設定為第一工作頻率，以將運作模式切換為一般狀態。
在本發明的一實施例中，上述記憶體控制器更用以在運作模式處於一般狀態下，判斷連續存取可複寫式非揮發性記憶體模組的第二連續存取時間是否大於第三設定值。倘若第二連續存取時間大於第三設定值時，記憶體控制器將工作時脈的值重新設定為第二工作頻率，以切換此運作模式切換為省電狀態。
在本發明的一實施例中，上述的記憶體控制器更用以偵測可複寫式非揮發性記憶體模組的類型，並且根據可複寫式非揮發性記憶體模組的類型設定上述第一工作頻率、第二工作頻率、第一設定值、第二設定值與第三設定值。
在本發明的一實施例中，上述記憶體控制器更用以根據可複寫式非揮發性記憶體模組的類型查詢時脈資料庫以設定上述第一工作頻率、第二工作頻率、第一設定值、第二設定值與第三設定值，其中此時脈資料庫被配置以記錄對應此可複寫式非揮發性記憶體模組的類型的第一工作頻率、第二工作頻率、第一設定值、第二設定值與第三設定值。
在本發明的一實施例中，上述記憶體控制器更用以將此時脈資料庫儲存於可複寫式非揮發性記憶體模組中。
基於上述，本發明範例實施例的工作時脈切換方法、記憶體控制器與記憶體儲存裝置能夠在較高工作時脈下以高速來存取資料並且避免可能因高溫所產生的不穩定。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
1000‧‧‧主機系統
1100‧‧‧電腦
1102‧‧‧微處理器
1104‧‧‧隨機存取記憶體
1106‧‧‧輸入/輸出裝置
1108‧‧‧系統匯流排
1110‧‧‧資料傳輸介面
1202‧‧‧滑鼠
1204‧‧‧鍵盤
1206‧‧‧顯示器
1252‧‧‧印表機
1256‧‧‧隨身碟
1214‧‧‧記憶卡
1216‧‧‧固態硬碟
1310‧‧‧數位相機
1312‧‧‧SD卡
1314‧‧‧MMC卡
1316‧‧‧記憶棒
1318‧‧‧CF卡
1320‧‧‧嵌入式儲存裝置
100‧‧‧記憶體儲存裝置
102‧‧‧連接器
104‧‧‧記憶體控制器
106‧‧‧可複寫式非揮發性記憶體模組
304(0)~304(R)‧‧‧實體抹除單元
202‧‧‧記憶體管理電路
206‧‧‧記憶體介面
208‧‧‧電源管理電路
210‧‧‧緩衝記憶體
212‧‧‧錯誤檢查與校正電路
601‧‧‧初始狀態
603‧‧‧省電狀態
605‧‧‧一般狀態
S701、S703、S705、S707、S709、S711、S713、S715、S717、S719‧‧‧工作時脈切換方法的步驟
S801、S803、S805、S807、S809、S811、S813、S815、S817、S819‧‧‧工作時脈切換方法的步驟
圖1是根據一範例實施例所繪示的主機系統與記憶體儲存裝置。
圖2是根據一範例實施例所繪示的電腦、輸入/輸出裝置與記憶體儲存裝置的示意圖。
圖3是根據一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。
圖4是跟根據一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。
圖5是根據一範例實施例所繪示之記憶體控制器的概要方塊圖。
圖6是根據一範例實施例所繪示之狀態機的示意圖。
圖7是根據本發明一範例實施例所繪示的工作時脈切換方法的流程圖。
圖8是根據本發明一範例實施例所繪示的工作時脈切換方法的流程圖。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1是根據一範例實施例所繪示的主機系統與記憶體儲存裝置。
請參照圖1，主機系統1000一般包括電腦1100與輸入/輸出(input/output,I/O)裝置1106。電腦1100包括微處理器1102、隨機存取記憶體(random access memory,RAM)1104、系統匯流排1108與資料傳輸介面1110。輸入/輸出裝置1106包括如圖2的滑鼠1202、鍵盤1204、顯示器1206與印表機1252。必須瞭解的是，圖2所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可更包括其他裝置。
在本發明實施例中，記憶體儲存裝置100是透過資料傳輸介面1110與主機系統1000的其他元件耦接。藉由微處理器1102、隨機存取記憶體1104與輸入/輸出裝置1106的運作可將資料寫入至記憶體儲存裝置100或從記憶體儲存裝置100中讀取資料。例如，記憶體儲存裝置100可以是如圖2所示的隨身碟1256、記憶卡1214或固態硬碟(Solid State Drive,SSD)1216等的可複寫式非揮發性記憶體儲存裝置。
一般而言，主機系統1000為可實質地與記憶體儲存裝置100配合以儲存資料的任意系統。雖然在本範例實施例中，主機系 統1000是以電腦系統來作說明，然而，在本發明另一範例實施例中主機系統1000可以是數位相機、攝影機、通信裝置、音訊播放器或視訊播放器等系統。例如，在主機系統為數位相機(攝影機)1310時，可複寫式非揮發性記憶體儲存裝置則為其所使用的SD卡1312、MMC卡1314、記憶棒(memory stick)1316、CF卡1318或嵌入式儲存裝置1320(如圖3所示)。嵌入式儲存裝置1320包括嵌入式多媒體卡(Embedded MMC,eMMC)。值得一提的是，嵌入式多媒體卡是直接耦接於主機系統的基板上。
圖4是跟根據一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。
請參照圖4，記憶體儲存裝置100包括連接器102、記憶體控制器104與可複寫式非揮發性記憶體模組106。
在本範例實施例中，連接器102是相容於通用序列匯流排(Universal Serial Bus,USB)標準。然而，必須瞭解的是，本發明不限於此，連接器102亦可以是符合並列先進附件(Parallel Advanced Technology Attachment,PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers,IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express,PCI Express)標準、序列先進附件(Serial Advanced Technology Attachment,SATA)標準、安全數位(Secure Digital,SD)介面標準、超高速一代(Ultra High Speed-I,UHS-I)介面標準、超高速二代(Ultra High Speed-II,UHS-II)介面標準、記憶棒(Memory Stick,MS)介面標準、多媒體儲存卡(Multi Media Card,MMC)介面標準、崁入式多媒體儲存卡(Embedded Multimedia Card,eMMC)介面標準、通用快閃記憶體(Universal Flash Storage,UFS)介面標準、小型快閃(Compact Flash,CF)介面標準、整合式驅動電子介面(Integrated Device Electronics,IDE)標準或其他適合的標準。
記憶體控制器104用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並且根據主機系統1000的指令在可複寫式非揮發性記憶體模組106中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組106是耦接至記憶體控制器104，並且用以儲存主機系統1000所寫入之資料。可複寫式非揮發性記憶體模組106具有實體抹除單元304(0)~304(R)。例如，實體抹除單元304(0)~304(R)可屬於同一個記憶體晶粒(die)或者屬於不同的記憶體晶粒。每一實體抹除單元分別具有複數個實體程式化單元，並且屬於同一個實體抹除單元之實體程式化單元可被獨立地寫入且被同時地抹除。例如，每一實體抹除單元是由128個實體程式化單元所組成。然而，必須瞭解的是，本發明不限於此，每一實體抹除單元亦可由64個實體程式化單元、256個實體程式化單元或其他任意個實體程式化單元所組成。
更詳細來說，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料 的最小單元。每一實體程式化單元通常包括資料位元區與冗餘位元區。資料位元區包含多個實體存取位址用以儲存使用者的資料，而冗餘位元區用以儲存系統的資料(例如，控制資訊與錯誤更正碼)。在本範例實施例中，每一個實體程式化單元的資料位元區中會包含4個實體存取位址，且一個實體存取位址的大小為512位元組(byte)。然而，在其他範例實施例中，資料位元區中也可包含數目更多或更少的實體存取位址，本發明並不限制實體存取位址的大小以及個數。例如，在一範例實施例中，實體抹除單元為實體區塊，並且實體程式化單元為實體頁面或實體扇區，但本發明不以此為限。
在本範例實施例中，可複寫式非揮發性記憶體模組106為多階記憶胞(Multi Level Cell,MLC)NAND型快閃記憶體模組，即一個記憶胞中可儲存至少2個位元資料。然而，本發明不限於此，可複寫式非揮發性記憶體模組106亦可是複數階記憶胞(Trinary Level Cell，TLC)NAND型快閃記憶體模組、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
圖5是根據一範例實施例所繪示之記憶體控制器的概要方塊圖。必須瞭解的是，圖5所示之記憶體控制器的結構僅為一範例，本發明不以此為限。
請參照圖5，記憶體控制器104包括記憶體管理電路202、主機介面204、記憶體介面206與電源管理電路208。
記憶體管理電路202用以控制記憶體控制器104的整體 運作。具體來說，記憶體管理電路202具有多個控制指令，並且在記憶體儲存裝置100運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。
在本範例實施例中，記憶體管理電路202的控制指令是以韌體型式來實作。例如，記憶體管理電路202具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置100運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組106的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路202具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有驅動碼，並且當記憶體控制器104被致能時，微處理器單元會先執行此驅動碼段來將儲存於可複寫式非揮發性記憶體模組106中之控制指令載入至記憶體管理電路202的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
此外，在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路202包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶 體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。其中，記憶胞管理電路用以管理可複寫式非揮發性記憶體模組106的實體抹除單元；記憶體寫入電路用以對可複寫式非揮發性記憶體模組106下達寫入指令以將資料寫入至可複寫式非揮發性記憶體模組106中；記憶體讀取電路用以對可複寫式非揮發性記憶體模組106下達讀取指令以從可複寫式非揮發性記憶體模組106中讀取資料；記憶體抹除電路用以對可複寫式非揮發性記憶體模組106下達抹除指令以將資料從可複寫式非揮發性記憶體模組106中抹除；而資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組106的資料以及從可複寫式非揮發性記憶體模組106中讀取的資料。
主機介面204是耦接至記憶體管理電路202並且用以接收與識別主機系統1000所傳送的指令與資料。也就是說，主機系統1000所傳送的指令與資料會透過主機介面204來傳送至記憶體管理電路202。在本範例實施例中，主機介面204是相容於USB標準。然而，必須瞭解的是本發明不限於此，主機介面204亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、SATA標準、SD標準、UHS-I介面標準、UHS-II介面標準、MS標準、MMC標準、eMMC介面標準、UFS介面標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面206是耦接至記憶體管理電路202並且用以存取可複寫式非揮發性記憶體模組106。也就是說，欲寫入至可複 寫式非揮發性記憶體模組106的資料會經由記憶體介面206轉換為可複寫式非揮發性記憶體模組106所能接受的格式。
電源管理電路208是耦接至記憶體管理電路202並且用以控制記憶體儲存裝置100的電源。例如，電源管理電路208包括鎖相迴路(未繪示)，用以產生用於記憶體控制器104與可複寫式非揮發性記憶體模組106的工作時脈。也就是說，可複寫式非揮發性記憶體控制器104與記憶體模組106會依據鎖相迴路所產生的工作時脈來作動。
在本發明一範例實施例中，記憶體控制器104還包括緩衝記憶體210以及錯誤檢查與校正電路212。
緩衝記憶體210是耦接至記憶體管理電路202並且用以暫存來自於主機系統1000的資料與指令或來自於可複寫式非揮發性記憶體模組106的資料。
錯誤檢查與校正電路212是耦接至記憶體管理電路202並且用以執行錯誤檢查與校正程序以確保資料的正確性。具體來說，當記憶體管理電路202從主機系統1000中接收到寫入指令時，錯誤檢查與校正電路212會為對應此寫入指令的資料產生對應的錯誤檢查與校正碼(Error Checking and Correcting Code,ECC Code)，並且記憶體管理電路202會將對應此寫入指令的資料與對應的錯誤檢查與校正碼寫入至可複寫式非揮發性記憶體模組106中。之後，當記憶體管理電路202從可複寫式非揮發性記憶體模組106中讀取資料時會同時讀取此資料對應的錯誤檢查與校正 碼，並且錯誤檢查與校正電路212會依據此錯誤檢查與校正碼對所讀取的資料執行錯誤檢查與校正程序。
在本範例實施例中，記憶體控制器104(記憶體管理電路202)會根據主機系統1000的存取行為來動態地指示電源管理電路208來調整用於記憶體控制器104與可複寫式非揮發性記憶體模組106的工作時脈。
具體來說，在本範例實施例中，當記憶體儲存裝置100上電時，記憶體控制器104(或，記憶體管理電路202)會根據可複寫式非揮發性記憶體模組106的類型將工作時脈的值設定為對應之正常工作頻率(以下稱為第一工作頻率)，由此進入初始狀態。例如，電源管理電路208會根據記憶體管理電路202的指示將工作時脈設定為第一工作頻率。也就是說，此時，記憶體儲存裝置100的運作模式是處於初始狀態。
特別是，在記憶體儲存裝置100的運作模式處於初始狀態下，記憶體控制器104(或，記憶體管理電路202)會監控可複寫式非揮發性記憶體模組106是否持續被讀寫。例如，在本範例實施例中，記憶體控制器104(或，記憶體管理電路202)會判斷主機系統1000是否連續下達讀取指令或寫入指令，並且當主機系統1000連續下達讀取指令或寫入指令時，表示複寫式非揮發性記憶體模組106會被連續地讀寫以完成此些連續下達的讀取指令或寫入指令。
必須了解的是，根據主機系統1000下達指令的態樣來識 別可複寫式非揮發性記憶體模組106是否持續被讀寫，僅為一個範例，並且本發明不限於此。例如，在本發明另一範例實施例中，記憶體控制器104(或，記憶體管理電路202)亦可根據可複寫式非揮發性記憶體模組106的閒置/忙碌狀態來識別可複寫式非揮發性記憶體模組106是否持續進行讀寫運作。例如，記憶體控制器104(或，記憶體管理電路202)可計算在一段時間內，可複寫式非揮發性記憶體模組106處於忙碌狀態的比率是否超過一預定比率(例如，90%)，並且當可複寫式非揮發性記憶體模組106處於忙碌狀態的比率超過此預定比率時識別可複寫式非揮發性記憶體模組106被連續地讀寫。
在可複寫式非揮發性記憶體模組106連續被讀寫而運作下，記憶體儲存裝置100的溫度會因此而快速上升。特別是，此持續高溫會造成記憶體儲存裝置100的不穩定。在本範例實施例中，記憶體控制器104(或，記憶體管理電路202)會判斷對可複寫式非揮發性記憶體模組106連續進行讀寫的時間(以下稱為第一連續存取時間)是否大於一預設值(以下稱為第一設定值，例如，30秒)。倘若此第一連續存取時間大於第一設定值時，記憶體控制器104(例如，電源管理電路208會根據記憶體管理電路202的指示)將工作時脈的值設定為較低的工作頻率(以下稱為第二工作頻率)，由此進入省電狀態。也就是說，此時，記憶體儲存裝置100的運作模式會被切換為省電狀態。由於第二工作頻率小於第一工作頻率，因此，當記憶體儲存裝置100的運作模式處於省 電狀態下，記憶體儲存裝置100的運作所產生的熱能會較少，以致於記憶體儲存裝置100的溫度不會再升高。
在本範例實施例中，在記憶體儲存裝置100的運作模式是處於省電狀態下，記憶體控制器104(例如，電源管理電路208會根據記憶體管理電路202的指示)在適當時機將工作時脈的值重新設定為第一工作頻率，以避免記憶體儲存裝置100持續以低效能方式運作。在此，當工作時脈的值重新設定為第一工作頻率時，記憶體儲存裝置100的運作模式會被切換為一般狀態。
具體來說，在記憶體儲存裝置100的運作模式處於省電狀態下，記憶體控制器104(或，記憶體管理電路202)會監控可複寫式非揮發性記憶體模組106是否持續未被讀寫。例如，在本範例實施例中，記憶體控制器104(或，記憶體管理電路202)會判斷主機系統1000是否持續未下達讀取指令或寫入指令，並且當主機系統1000持續未下達讀取指令或寫入指令時，表示複寫式非揮發性記憶體模組106連續未進行讀寫運作。
必須了解的是，根據主機系統1000下達指令的態樣來識別可複寫式非揮發性記憶體模組106是否持續未被讀寫，僅為一個範例，並且本發明不限於此。例如，在本發明另一範例實施例中，記憶體控制器104(或，記憶體管理電路202)亦可根據可複寫式非揮發性記憶體模組106的閒置/忙碌狀態來識別可複寫式非揮發性記憶體模組106是否持續未被讀寫。例如，記憶體控制器104(或，記憶體管理電路202)可計算在一段時間內，可複寫式 非揮發性記憶體模組106處於閒置狀態的比率是否超過一預定比率(例如，90%)，並且當可複寫式非揮發性記憶體模組106處於閒置狀態的比率超過此預定比率時識別可複寫式非揮發性記憶體模組106連續未被讀寫。
當可複寫式非揮發性記憶體模組106連續未被讀寫時，記憶體控制器104(或，記憶體管理電路202)會判斷可複寫式非揮發性記憶體模組106未進行讀寫的持續時間(以下稱為未連續存取時間)是否大於一預設值(以下稱為第二設定值，例如，20分鐘)。倘若此未連續存取時間大於第二設定值時，記憶體控制器104(例如，電源管理電路208會根據記憶體管理電路202的指示)將工作時脈的值重新設定為第一工作頻率，由此進入一般狀態。也就是說，此時，記憶體儲存裝置100的運作模式被切換為一般狀態，由此以高效能方式運作。具體來說，由於記憶體儲存裝置100的運作模式已處於省電狀態並且可複寫式非揮發性記憶體模組106連續未被讀寫一段時間，因此，記憶體儲存裝置100的溫度已適當下降，因此，工作時脈的值可再重新被設定為第一工作頻率，以進行高效存取。
必須了解的是，根據未連續存取時間來決定是否將工作時脈重新設定為第一工作頻率僅為一範例，並且本發明不限於此。例如，在另一範例實施例中，記憶體控制器104(或，記憶體管理電路202)會在切換為省電狀態時開始計數一時間(以下稱為運作時間)，並且當進入省電狀態的運作時間達到一預設時間時， 記憶體控制器104(例如，電源管理電路208會根據記憶體管理電路202的指示)將工作時脈的值重新設定為第一工作頻率，由此進入一般狀態。也就是說，工作時脈在被設定為第二工作頻率一段時間後就會再重新被設定回第一工作頻率。
在記憶體儲存裝置100的運作模式處於一般狀態下，記憶體控制器104(或，記憶體管理電路202)會監控可複寫式非揮發性記憶體模組106是否持續被讀寫，並且當可複寫式非揮發性記憶體模組106持續被讀寫時，判斷對可複寫式非揮發性記憶體模組106連續進行讀寫的時間(以下稱為第二連續存取時間)是否大於一預設值(以下稱為第三設定值，例如，30秒)。倘若此第二連續存取時間大於第三設定值時，記憶體控制器104(例如，電源管理電路208會根據記憶體管理電路202的指示)將工作時脈的值再設定為第二工作頻率，以進入省電狀態，由此使記憶體儲存裝置100的溫度不會再升高。
為了能夠識別記憶體儲存裝置100的運作模式，在本發明一範例實施例中，記憶體控制器104(或，記憶體管理電路202)會配置有一狀態機(state machine)並且根據工作時脈來更新此狀態機的狀態。
圖6是根據一範例實施例所繪示之狀態機的示意圖。
請參照圖6，當記憶體儲存裝置100上電時，記憶體控制器104會運作於第一工作頻率下並且狀態機會處於初始狀態601。之後，倘若在初始狀態下可複寫式非揮發性記憶體模組106 持續被讀寫的時間超過第一設定值時，記憶體控制器104會將工作時脈設定為第二工作頻率並且狀態機會處於省電狀態603。然後，倘若在省電狀態下可複寫式非揮發性記憶體模組106持續未被讀寫的時間超過第二設定值時，記憶體控制器104會將工作時脈設定為第一工作頻率並且狀態機會處於一般狀態605。再者，倘若在一般狀態下可複寫式非揮發性記憶體模組106持續被讀寫的時間超過第三設定值時，記憶體控制器104會將工作時脈再設定為第二工作頻率並且狀態機會處於省電狀態603。基此，記憶體儲存裝置100的運作模式會根據可複寫式非揮發性記憶體模組106的存取頻率在省電狀態603與一般狀態605之間切換，由此能夠在進行高速存取下，同時防止記憶體儲存裝置100因高溫而不穩定。也就是說，在本範例實施例的記憶體儲存裝置100是在無需配置溫度感測器下，能夠避免記憶體儲存裝置100因高溫而產生不穩定。
值得一提的是，在本範例實施例中，第一工作頻率、第二工作頻率、第一設定值、第二設定值與第三設定值是根據一時脈資料庫內的資訊所決定。具體來說，時脈資料庫會被設置以儲存對應各類型之可複寫式非揮發性記憶體模組的時脈設定參數。例如，此些時脈設定參數包括：在初始狀態中會造成溫度升到一限定溫度的連續讀寫時間、在省電狀態中會可使溫度下降至一適當溫度的連續未讀寫時間、在一般狀態中會造成溫度升到一限定溫度的連續讀寫時間、正常工作頻率與較低工作頻率。例如，記 憶體控制器104(或記憶體管理電路202)會偵測可複寫式非揮發性記憶體模組106的類型，並且根據時脈資料庫中的記錄以適當值來設定上述第一工作頻率、第二工作頻率、第一設定值、第二設定值與第三設定值。例如，在初始狀態中會造成溫度升到一限定溫度的連續讀寫時間會被用來作為第一設定值；在省電狀態中會可使溫度下降至一適當溫度的連續未讀寫時間會被用來作為第二設定值；在一般狀態中會造成溫度升到一限定溫度的連續讀寫時間會被用來為第三設定值；正常工作頻率會被用來作為第一工作頻率；並且較低工作頻率會被用來作為第二工作頻率。
例如，此時脈資料庫可設置於開卡機台中，並且當記憶體儲存裝置100進行開卡時，記憶體控制器104(或記憶體管理電路202)會偵測可複寫式非揮發性記憶體模組106的類型，並且從開卡機台中載入適當的值來對第一工作頻率、第二工作頻率、第一設定值、第二設定值與第三設定值進行設定。
此外，在另一範例實施例中，記憶體控制器104(或記憶體管理電路202)亦可將時脈資料庫儲存於可複寫式非揮發性記憶體模組106中(例如，系統區的實體抹除單元中)，並且每當記憶體儲存裝置100上電時，記憶體控制器104(或記憶體管理電路202)會根據可複寫式非揮發性記憶體模組106的類型從時脈資料庫載入對應的值來對第一工作頻率、第二工作頻率、第一設定值、第二設定值與第三設定值進行設定。特別是，在此範例實施例中，由於時脈資料庫是被儲存於可複寫式非揮發性記憶體模組106 中，因此時脈設定參數可根據使用者的需求而再動態地調整。
圖7是根據本發明一範例實施例所繪示的工作時脈切換方法的流程圖。
請參照圖7，在步驟S701中，記憶體控制器104(或記憶體管理電路202)會偵測可複寫式非揮發性記憶體模組106的類型。
在步驟S703中，記憶體控制器104(或記憶體管理電路202)會決定對應可複寫式非揮發性記憶體模組106的第一工作頻率(例如，正常工作頻率)與第二工作頻率(例如，較低工作頻率)。並且，在步驟S705中，記憶體控制器104(或記憶體管理電路202)會決定對應可複寫式非揮發性記憶體模組106的第一設定值、第二設定值與第三設定值。必須了解的是，儘管在本範例實施例中是以第一工作頻率與第二工作頻率來輪流作為工作時脈，但本發明不限於此。在本發明另一範例實施例中，更多不同之工作頻率可被設定，以用於更多不同的環境。類似地，儘管在本範例實施例中是以第一設定值、第二設定值與第三設定值來作為切換不同狀態的門檻值，但本發明不限於此。在本發明另一範例實施例中，更多不同之門檻值可被設定，以用於更多不同的狀態。
之後，在步驟S707中，在該記憶體儲存裝置的運作模式進入初始狀態時，記憶體控制器104(或記憶體管理電路202)會將該工作時脈的值設定為第一工作頻率。並且，在步驟S709中，記憶體控制器104(或記憶體管理電路202)會在記憶體儲存裝置 100的運作模式處於初始狀態下，判斷連續存取可複寫式非揮發性記憶體模組106的第一連續存取時間是否大於第一設定值。倘若第一連續存取時間非大於第一設定值時，則步驟S709會被反覆執行。
倘若第一連續存取時間大於第一設定值時，在步驟S711中，記憶體控制器104(或記憶體管理電路202)會將工作時脈的值重新設定為第二工作頻率，以切換記憶體儲存裝置100的運作模式為省電狀態。
之後，在步驟S713中，記憶體控制器104(或記憶體管理電路202)會在記憶體儲存裝置100的運作模式處於省電狀態下，判斷連續未存取可複寫式非揮發性記憶體模組106的連續未存取時間是否大於第二設定值。倘若連續未存取可複寫式非揮發性記憶體模組106的連續未存取時間非大於第二設定值時，則步驟S713會被反覆執行。
倘若連續未存取可複寫式非揮發性記憶體模組106的連續未存取時間大於第二設定值時，在步驟S715中，記憶體控制器104(或記憶體管理電路202)會將工作時脈的值重新設定為第一工作頻率，以將記憶體儲存裝置的運作模式切換為一般狀態。
之後，在步驟S717中，記憶體控制器104(或記憶體管理電路202)會在記憶體儲存裝置100的運作模式處於一般狀態下，判斷連續存取可複寫式非揮發性記憶體模組106的第二連續存取時間是否大於第三設定值。倘若第二連續存取時間非大於第 三設定值時，則步驟S717會被反覆執行。
倘若第二連續存取時間大於第三設定值時，在步驟S719中，記憶體控制器104(或記憶體管理電路202)會將工作時脈的值重新設定為第二工作頻率，以將記憶體儲存裝置的運作模式切換為省電狀態。
基此，圖7所述的流程會在步驟S713、S715、S717、S719之間運作直到記憶體儲存裝置100關機為止。
圖8是根據本發明一範例實施例所繪示的工作時脈切換方法的流程圖。
請參照圖8，在步驟S801中，記憶體控制器104(或記憶體管理電路202)會偵測可複寫式非揮發性記憶體模組106的類型。
在步驟S803中，記憶體控制器104(或記憶體管理電路202)會決定對應可複寫式非揮發性記憶體模組106的第一工作頻率(例如，正常工作頻率)與第二工作頻率(例如，較低工作頻率)。並且，在步驟S805中，記憶體控制器104(或記憶體管理電路202)會決定對應可複寫式非揮發性記憶體模組106的第一設定值、第二設定值與第三設定值。
之後，在步驟5807中，在該記憶體儲存裝置的運作模式進入初始狀態時，記憶體控制器104(或記憶體管理電路202)會將該工作時脈的值設定為第一工作頻率。並且，在步驟S809中，記憶體控制器104(或記憶體管理電路202)會在記憶體儲存裝置 100的運作模式處於初始狀態下，判斷連續存取可複寫式非揮發性記憶體模組106的第一連續存取時間是否大於第一設定值。倘若第一連續存取時間非大於第一設定值時，則步驟S809會被反覆執行。
倘若第一連續存取時間大於第一設定值時，在步驟S811中，記憶體控制器104(或記憶體管理電路202)會將工作時脈的值重新設定為第二工作頻率，以切換記憶體儲存裝置100的運作模式為省電狀態。
之後，在步驟S813中，記憶體控制器104(或記憶體管理電路202)會計算記憶體儲存裝置100的運作模式處於省電狀態的運作時間並判斷此運作時間是否大於第二設定值。倘若此運作時間非大於第二設定值時，則步驟S813會被反覆執行。
倘若此運作時間大於第二設定值時，在步驟S815中，記憶體控制器104(或記憶體管理電路202)會將工作時脈的值重新設定為第一工作頻率，以將記憶體儲存裝置的運作模式切換為一般狀態。
之後，在步驟S817中，記憶體控制器104(或記憶體管理電路202)會在記憶體儲存裝置100的運作模式處於一般狀態下，判斷連續存取可複寫式非揮發性記憶體模組106的第二連續存取時間是否大於第三設定值。倘若第二連續存取時間非大於第三設定值時，則步驟S817會被反覆執行。
倘若第二連續存取時間大於第三設定值時，在步驟S819 中，記憶體控制器104(或記憶體管理電路202)會將工作時脈的值重新設定為第二工作頻率，以將記憶體儲存裝置的運作模式切換為省電狀態。
基此，圖8所述的流程會在步驟S813、S815、S817、S819之間運作直到記憶體儲存裝置100關機為止。
綜上所述，本發明範例實施例的工作時脈切換方法、記憶體控制器與記憶體儲存裝置能夠根據可複寫式非揮發性記憶體模組被存取的態樣來動態地調整工作時脈，由此能夠以高速存取可複寫式非揮發性記憶體模組並且避免記憶體儲存裝置因高溫而不穩定。
S701、S703、S705、S707、S709、S711、S713、S715、S717、S719‧‧‧工作時脈切換方法的步驟

Claims (21)

  1. 一種工作時脈切換方法，用於一記憶體儲存裝置，該記憶體儲存裝置具有一記憶體控制器與一可複寫式非揮發性記憶體模組，並且該記憶體控制器與該可複寫式非揮發性記憶體模組根據一工作時脈來運作，該工作頻率切換方法包括：在該記憶體儲存裝置的一運作模式進入一初始狀態時，將該工作時脈的值設定為一第一工作頻率；在該記憶體儲存裝置的運作模式處於該初始狀態下，判斷連續存取該可複寫式非揮發性記憶體模組的一第一連續存取時間是否大於一第一設定值；倘若該第一連續存取時間大於該第一設定值時，將該工作時脈的值重新設定為一第二工作頻率，以將該記憶體儲存裝置的運作模式切換為一省電狀態；以及在該記憶體儲存裝置的運作模式處於該省電狀態下，將該工作時脈的值重新設定為該第一工作頻率，以將該記憶體儲存裝置的運作模式切換為一一般狀態，其中該第一工作頻率大於該第二工作頻率。
  2. 如申請專利範圍第1項所述的工作時脈切換方法，其中上述在該記憶體儲存裝置的運作模式處於該省電狀態下，將該工作時脈的值重新設定為該第一工作頻率，以將該記憶體儲存裝置的運作模式切換為該一般狀態的步驟包括：在該記憶體儲存裝置的運作模式處於該省電狀態下，判斷連 續未存取該可複寫式非揮發性記憶體模組的一連續未存取時間是否大於一第二設定值；以及倘若該連續未存取時間大於該第二設定值時，將該工作時脈的值重新設定為該第一工作頻率，以將該記憶體儲存裝置的運作模式切換為該一般狀態。
  3. 如申請專利範圍第1項所述的工作時脈切換方法，其中上述在該記憶體儲存裝置的運作模式處於該省電狀態下，將該工作時脈的值重新設定為該第一工作頻率，以將該記憶體儲存裝置的運作模式切換為該一般狀態的步驟包括：計數該記憶體儲存裝置的運作模式處於該省電狀態的一運作時間；判斷該運作時間是否等於一預設時間；以及倘若該運作時間等於該預設時間時，將該工作時脈的值重新設定為該第一工作頻率，以將該記憶體儲存裝置的運作模式切換為該一般狀態。
  4. 如申請專利範圍第2項所述的工作時脈切換方法，更包括：在該記憶體儲存裝置的運作模式處於該一般狀態下，判斷連續存取該可複寫式非揮發性記憶體模組的一第二連續存取時間是否大於一第三設定值；以及倘若該第二連續存取時間大於該第三設定值時，將該工作時脈的值重新設定為該第二工作頻率，以將該記憶體儲存裝置的運作模式切換為該省電狀態。
  5. 如申請專利範圍第4項所述的工作時脈切換方法，更包括：偵測該可複寫式非揮發性記憶體模組的一類型；以及根據該可複寫式非揮發性記憶體模組的類型設定該第一工作頻率、該第二工作頻率、該第一設定值、該第二設定值與該第三設定值。
  6. 如申請專利範圍第5項所述的工作時脈切換方法，更包括：配置一時脈資料庫以記錄對應該可複寫式非揮發性記憶體模組的類型的該第一工作頻率、該第二工作頻率、該第一設定值、該第二設定值與該第三設定值，其中上述根據該可複寫式非揮發性記憶體模組的類型設定該第一工作頻率、該第二工作頻率、該第一設定值、該第二設定值與該第三設定值的步驟包括：根據該可複寫式非揮發性記憶體模組的類型查詢該時脈資料庫以設定該第一工作頻率、該第二工作頻率、該第一設定值、該第二設定值與該第三設定值。
  7. 如申請專利範圍第6項所述的工作時脈切換方法，更包括：將該時脈資料庫儲存於該可複寫式非揮發性記憶體模組中。
  8. 一種記憶體控制器，配置在一記憶體裝置中，該記憶體控制器包括：一主機介面，用以耦接至一主機系統；一記憶體介面，用以耦接至一可複寫式非揮發性記憶體模組；一電源管理電路；以及 一記憶體管理電路，耦接至該主機介面、該記憶體介面與該電源管理電路，並且用以在該記憶體儲存裝置的一運作模式進入一初始狀態時，指示該電源管理電路將該工作時脈的值設定為一第一工作頻率，其中該記憶體管理電路更用以在該記憶體儲存裝置的運作模式處於該初始狀態下，判斷連續存取該可複寫式非揮發性記憶體模組的一第一連續存取時間是否大於一第一設定值，其中倘若該第一連續存取時間大於該第一設定值時，該記憶體管理電路指示該電源管理電路將該工作時脈的值重新設定為一第二工作頻率，以將該記憶體儲存裝置的運作模式切換為一省電狀態，其中該記憶體管理電路更用以在該記憶體儲存裝置的運作模式處於該省電狀態下，指示該電源管理電路將該工作時脈的值重新設定為該第一工作頻率，以將該記憶體儲存裝置的運作模式切換為一一般狀態，其中該第一工作頻率大於該第二工作頻率。
  9. 如申請專利範圍第8項所述的記憶體控制器，其中在上述該記憶體儲存裝置的運作模式處於該省電狀態下，將該工作時脈的值重新設定為該第一工作頻率，以將該記憶體儲存裝置的運作模式切換為該一般狀態的運作中，該記憶體管理電路是在該記憶體儲存裝置的運作模式處於該省電狀態下，判斷連續未存取該可複寫式非揮發性記憶體模組的一連續未存取時間是否大於一第二 設定值，其中倘若該連續未存取時間大於該第二設定值時，該記憶體管理電路指示該電源管理電路將該工作時脈的值重新設定為該第一工作頻率，以將該記憶體儲存裝置的運作模式切換為該一般狀態。
  10. 如申請專利範圍第8項所述的記憶體控制器，其中上述在該記憶體儲存裝置的運作模式處於該省電狀態下，將該工作時脈的值重新設定為該第一工作頻率，以將該記憶體儲存裝置的運作模式切換為該一般狀態的運作中，該記憶體管理電路是計數該記憶體儲存裝置的運作模式處於該省電狀態的一運作時間並且判斷該運作時間是否等於一預設時間，其中倘若該運作時間等於該預設時間時，該記憶體管理電路指示該電源管理電路將該工作時脈的值重新設定為該第一工作頻率，以將該記憶體儲存裝置的運作模式切換為該一般狀態。
  11. 如申請專利範圍第9項所述的記憶體控制器，其中該記憶體管理電路更用以在該記憶體儲存裝置的運作模式處於該一般狀態下，判斷連續存取該可複寫式非揮發性記憶體模組的一第二連續存取時間是否大於一第三設定值，其中倘若該第二連續存取時間大於該第三設定值時，該記憶體管理電路指示該電源管理電路將該工作時脈的值重新設定為該第二工作頻率，以將該記憶體儲存裝置的運作模式切換為該省電狀態。
  12. 如申請專利範圍第11項所述的記憶體控制器，其中該記憶體管理電路更用以偵測該可複寫式非揮發性記憶體模組的一類型，並且根據該可複寫式非揮發性記憶體模組的類型設定該第一工作頻率、該第二工作頻率、該第一設定值、該第二設定值與該第三設定值。
  13. 如申請專利範圍第12項所述的記憶體控制器，其中該記憶體管理電路更用以根據該可複寫式非揮發性記憶體模組的類型查詢一時脈資料庫以設定該第一工作頻率、該第二工作頻率、該第一設定值、該第二設定值與該第三設定值，其中該時脈資料庫被配置以記錄對應該可複寫式非揮發性記憶體模組的類型的該第一工作頻率、該第二工作頻率、該第一設定值、該第二設定值與該第三設定值。
  14. 如申請專利範圍第13項所述的記憶體控制器，其中該記憶體管理電路更用以將該時脈資料庫儲存於該可複寫式非揮發性記憶體模組中。
  15. 一種記憶體儲存裝置，包括：一連接器，用以耦接至一主機系統；一可複寫式非揮發性記憶體模組；以及一記憶體控制器，耦接至該連接器與該可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組與該記憶體控制器根據一工作時脈來運作，其中該記憶體控制器用以在一運作模式進入一初始狀態時將 該工作時脈的值設定為一第一工作頻率，其中該記憶體控制器更用以在該運作模式處於該初始狀態下，判斷連續存取該可複寫式非揮發性記憶體模組的一第一連續存取時間是否大於一第一設定值，其中倘若該第一連續存取時間大於該第一設定值時，該記憶體控制器將該工作時脈的值重新設定為一第二工作頻率，以將該運作模式切換為一省電狀態，其中該記憶體控制器更用以在該運作模式處於該省電狀態下，將該工作時脈的值重新設定為該第一工作頻率，以將該運作模式切換為一一般狀態，其中該第一工作頻率大於該第二工作頻率。
  16. 如申請專利範圍第15項所述的記憶體儲存裝置，其中在上述該運作模式處於該省電狀態下，將該工作時脈的值重新設定為該第一工作頻率，以將該運作模式切換為該一般狀態的運作中，該記憶體控制器是在該運作模式處於該省電狀態下，判斷連續未存取該可複寫式非揮發性記憶體模組的一連續未存取時間是否大於一第二設定值，其中倘若該連續未存取時間大於該第二設定值時，該記憶體控制器將該工作時脈的值重新設定為該第一工作頻率，以將該運作模式切換為該一般狀態。
  17. 如申請專利範圍第15項所述的記憶體儲存裝置，其中上述在該運作模式處於該省電狀態下，將該工作時脈的值重新設定 為該第一工作頻率，以將該運作模式切換為該一般狀態的運作中，該記憶體控制器是計數該運作模式處於該省電狀態的一運作時間並且判斷該運作時間是否等於一預設時間，其中倘若該運作時間等於該預設時間時，該記憶體控制器將該工作時脈的值重新設定為該第一工作頻率，以將該運作模式切換為該一般狀態。
  18. 如申請專利範圍第16項所述的記憶體儲存裝置，其中該記憶體控制器更用以在該運作模式處於該一般狀態下，判斷連續存取該可複寫式非揮發性記憶體模組的一第二連續存取時間是否大於一第三設定值，其中倘若該第二連續存取時間大於該第三設定值時，該記憶體控制器將該工作時脈的值重新設定為該第二工作頻率，以將該運作模式切換為該省電狀態。
  19. 如申請專利範圍第18項所述的記憶體儲存裝置，其中該記憶體控制器更用以偵測該可複寫式非揮發性記憶體模組的一類型，並且根據該可複寫式非揮發性記憶體模組的類型設定該第一工作頻率、該第二工作頻率、該第一設定值、該第二設定值與該第三設定值。
  20. 如申請專利範圍第19項所述的記憶體儲存裝置，其中該記憶體控制器更用以根據該可複寫式非揮發性記憶體模組的類型查詢一時脈資料庫以設定該第一工作頻率、該第二工作頻率、該第一設定值、該第二設定值與該第三設定值，其中該時脈資料庫 被配置以記錄對應該可複寫式非揮發性記憶體模組的類型的該第一工作頻率、該第二工作頻率、該第一設定值、該第二設定值與該第三設定值。
  21. 如申請專利範圍第20項所述的記憶體儲存裝置，其中該記憶體控制器更用以將該時脈資料庫儲存於該可複寫式非揮發性記憶體模組中。
TW102103177A 2013-01-28 2013-01-28 工作時脈切換方法、記憶體控制器與記憶體儲存裝置 TWI508099B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102103177A TWI508099B (zh) 2013-01-28 2013-01-28 工作時脈切換方法、記憶體控制器與記憶體儲存裝置
US13/802,818 US9424177B2 (en) 2013-01-28 2013-03-14 Clock switching method, memory controller and memory storage apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102103177A TWI508099B (zh) 2013-01-28 2013-01-28 工作時脈切換方法、記憶體控制器與記憶體儲存裝置

Publications (2)

Publication Number Publication Date
TW201430854A TW201430854A (zh) 2014-08-01
TWI508099B true TWI508099B (zh) 2015-11-11

Family

ID=51224306

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102103177A TWI508099B (zh) 2013-01-28 2013-01-28 工作時脈切換方法、記憶體控制器與記憶體儲存裝置

Country Status (2)

Country Link
US (1) US9424177B2 (zh)
TW (1) TWI508099B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI527058B (zh) * 2013-11-01 2016-03-21 群聯電子股份有限公司 記憶體控制方法、記憶體儲存裝置與記憶體控制電路單元
US20150160689A1 (en) * 2013-12-10 2015-06-11 Memory Technologies Llc Configuration of external clock signal for a storage module
KR102465162B1 (ko) 2017-05-26 2022-11-10 에스케이하이닉스 주식회사 반도체 장치, 그를 포함하는 반도체 시스템 및 그 반도체 시스템의 동작 방법
US10204667B1 (en) 2017-08-01 2019-02-12 Micron Technology, Inc. Methods of determining host clock frequency for run time optimization of memory and memory devices employing the same
KR20200091679A (ko) * 2019-01-23 2020-07-31 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
TWI690844B (zh) * 2019-02-01 2020-04-11 新唐科技股份有限公司 電子裝置及裝置喚醒方法
JP2020144783A (ja) * 2019-03-08 2020-09-10 キヤノン株式会社 情報処理装置、その電力供給方法およびプログラム
US11550711B2 (en) * 2019-09-09 2023-01-10 Micron Technology, Inc. Dynamically adjusted garbage collection workload
US20220100428A1 (en) * 2020-09-25 2022-03-31 Micron Technology, Inc. Frequency monitoring for memory devices
US20230205433A1 (en) * 2021-12-29 2023-06-29 Advanced Micro Devices, Inc. Reducing power consumption associated with frequency transitioning in a memory interface

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030063512A1 (en) * 2000-04-11 2003-04-03 Hiroyuki Takahashi Semiconductor storage device
US20050283572A1 (en) * 2004-06-16 2005-12-22 Yuzo Ishihara Semiconductor integrated circuit and power-saving control method thereof
US20060187226A1 (en) * 2005-02-24 2006-08-24 Ati Technologies Inc. Dynamic memory clock switching circuit and method for adjusting power consumption
US20070268777A1 (en) * 2006-05-17 2007-11-22 Qimonda Ag Integrated Semiconductor Memory Device with Clock Generation
US20090147393A1 (en) * 2007-12-07 2009-06-11 Kazuo Hakamata Storage apparatus with power usage control function and power usage control method in storage apparatus
US20100325469A1 (en) * 2007-12-13 2010-12-23 Ryo Yokoyama Clock control device, clock control method, clock control program and integrated circuit
US20100332884A1 (en) * 2009-06-25 2010-12-30 Fujitsu Limited Storage control apparatus and method
US20110283063A1 (en) * 2010-05-11 2011-11-17 Masumi Takiyanagi Disk array device, a disk array device control method and a disk array device control program
TW201207621A (en) * 2010-08-12 2012-02-16 Phison Electronics Corp Method for dispatching and transmitting data stream, memory controller and memory storage apparatus
US20120159055A1 (en) * 2007-12-21 2012-06-21 Hakjune Oh Non-volatile semiconductor memory device with power saving feature

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6393498B1 (en) * 1999-03-02 2002-05-21 Mentor Arc Inc. System for reducing processor workloads with memory remapping techniques
US6662278B1 (en) 2000-09-22 2003-12-09 Intel Corporation Adaptive throttling of memory acceses, such as throttling RDRAM accesses in a real-time system
DE10323861A1 (de) * 2003-05-26 2004-12-30 Infineon Technologies Ag Integrierte Schaltung und Verfahren zum Betreiben der integrierten Schaltung, insbesondere zum Versetzen derselben in einen Stromsparmodus
US7233538B1 (en) * 2004-08-02 2007-06-19 Sun Microsystems, Inc. Variable memory refresh rate for DRAM
US7360106B2 (en) * 2004-08-05 2008-04-15 Matsushita Electric Industrial Co., Ltd. Power-saving processing unit, power-saving processing method and program record medium
US8164368B2 (en) * 2005-04-19 2012-04-24 Micron Technology, Inc. Power savings mode for memory systems
US7516293B2 (en) * 2006-09-08 2009-04-07 International Business Machines Corporation Increased performance using mixed memory types
CN101578614A (zh) 2007-01-30 2009-11-11 松下电器产业株式会社 非易失性存储装置、非易失性存储系统及存取装置
US9122286B2 (en) * 2011-12-01 2015-09-01 Panasonic Intellectual Property Management Co., Ltd. Integrated circuit apparatus, three-dimensional integrated circuit, three-dimensional processor device, and process scheduler, with configuration taking account of heat

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030063512A1 (en) * 2000-04-11 2003-04-03 Hiroyuki Takahashi Semiconductor storage device
US20050283572A1 (en) * 2004-06-16 2005-12-22 Yuzo Ishihara Semiconductor integrated circuit and power-saving control method thereof
US20060187226A1 (en) * 2005-02-24 2006-08-24 Ati Technologies Inc. Dynamic memory clock switching circuit and method for adjusting power consumption
US20070268777A1 (en) * 2006-05-17 2007-11-22 Qimonda Ag Integrated Semiconductor Memory Device with Clock Generation
US20090147393A1 (en) * 2007-12-07 2009-06-11 Kazuo Hakamata Storage apparatus with power usage control function and power usage control method in storage apparatus
US20100325469A1 (en) * 2007-12-13 2010-12-23 Ryo Yokoyama Clock control device, clock control method, clock control program and integrated circuit
US20120110366A1 (en) * 2007-12-13 2012-05-03 Ryo Yokoyama Clock control device, clock control method, clock control program and integrated circuit
US20120159055A1 (en) * 2007-12-21 2012-06-21 Hakjune Oh Non-volatile semiconductor memory device with power saving feature
US20100332884A1 (en) * 2009-06-25 2010-12-30 Fujitsu Limited Storage control apparatus and method
US20110283063A1 (en) * 2010-05-11 2011-11-17 Masumi Takiyanagi Disk array device, a disk array device control method and a disk array device control program
TW201207621A (en) * 2010-08-12 2012-02-16 Phison Electronics Corp Method for dispatching and transmitting data stream, memory controller and memory storage apparatus

Also Published As

Publication number Publication date
US20140215130A1 (en) 2014-07-31
US9424177B2 (en) 2016-08-23
TW201430854A (zh) 2014-08-01

Similar Documents

Publication Publication Date Title
TWI508099B (zh) 工作時脈切換方法、記憶體控制器與記憶體儲存裝置
TWI595492B (zh) 資料傳輸方法、記憶體控制電路單元與記憶體儲存裝置
TWI622923B (zh) 整理指令處理方法、記憶體控制電路單元與記憶體儲存裝置
TWI524183B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
TWI498732B (zh) 資料傳輸方法、記憶體控制電路單元與記憶體儲存裝置
CN107179877B (zh) 数据传输方法、存储器控制电路单元与存储器存储装置
TWI489466B (zh) 記憶體抹除方法、記憶體控制器與記憶體儲存裝置
US10620874B2 (en) Memory management method, memory control circuit unit and memory storage apparatus
TWI656531B (zh) 平均磨損方法、記憶體控制電路單元與記憶體儲存裝置
US10528264B2 (en) Storage device and data processing system including the same
CN104898982A (zh) 数据传输方法、存储器控制电路单元与存储器储存装置
TWI607309B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI486765B (zh) 記憶體管理方法、記憶體控制器與記憶體儲存裝置
US9324444B2 (en) Data storage device
TWI658361B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI644210B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
CN106325764B (zh) 存储器管理方法、存储器控制电路单元与存储器存储装置
TWI526818B (zh) 休眠模式啓動方法、記憶體控制電路單元及儲存裝置
TWI534814B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
TW201643721A (zh) 緩衝記憶體存取方法、記憶體控制器與記憶體儲存裝置
TWI553477B (zh) 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置
TWI494944B (zh) 記憶體模組偵測方法、記憶體控制電路單元及儲存裝置
TW202001584A (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI554036B (zh) 資料取樣電路模組、資料取樣方法及記憶體儲存裝置
TWI467578B (zh) 錯誤處理方法、記憶體儲存裝置與記憶體控制電路單元