TWI489466B - 記憶體抹除方法、記憶體控制器與記憶體儲存裝置 - Google Patents

記憶體抹除方法、記憶體控制器與記憶體儲存裝置 Download PDF

Info

Publication number
TWI489466B
TWI489466B TW100120949A TW100120949A TWI489466B TW I489466 B TWI489466 B TW I489466B TW 100120949 A TW100120949 A TW 100120949A TW 100120949 A TW100120949 A TW 100120949A TW I489466 B TWI489466 B TW I489466B
Authority
TW
Taiwan
Prior art keywords
memory
physical block
physical
erase
area
Prior art date
Application number
TW100120949A
Other languages
English (en)
Other versions
TW201250695A (en
Inventor
Wei-Chen Teo
Original Assignee
Phison Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phison Electronics Corp filed Critical Phison Electronics Corp
Priority to TW100120949A priority Critical patent/TWI489466B/zh
Priority to US13/213,107 priority patent/US9460004B2/en
Publication of TW201250695A publication Critical patent/TW201250695A/zh
Application granted granted Critical
Publication of TWI489466B publication Critical patent/TWI489466B/zh
Priority to US15/229,125 priority patent/US9519436B1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control

Description

記憶體抹除方法、記憶體控制器與記憶體儲存裝置
本發明是有關於一種記憶體抹除方法，且特別是有關於一種有效地對儲存無效資料之記憶體胞執行抹除指令的記憶體抹除方法及使用此方法的記憶體控制器與記憶體儲存裝置。
數位相機、手機與MP3在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體(rewritable non-volatile memory)具有資料非揮發性、省電、體積小、無機械結構、讀寫速度快等特性，最適於可攜式電子產品，例如筆記型電腦。固態硬碟就是一種以快閃記憶體作為儲存媒體的儲存裝置。因此，近年快閃記憶體產業成為電子產業中相當熱門的一環。
可複寫式非揮發性記憶體模組的記憶體子模組具有多個實體區塊，且每一實體區塊具有多個實體頁面(physical page)，其中在實體區塊中寫入資料時必須依據實體頁面的順序依序地寫入資料。此外，已被寫入資料之實體頁面必需先被抹除後才能再次用於寫入資料。特別是，實體區塊為抹除之最小單位，並且實體頁面為程式化(亦稱寫入)的最小單元。因此，在快閃記憶體模組的管理中，實體區塊會被區分為資料區(data area)與閒置區(free area)。
資料區的實體區塊(亦稱為資料實體區塊)是已儲存資料並且已被映射至邏輯單元的實體區塊。具體來說，記憶體儲存裝置的記憶體管理電路會將主機系統欲寫入之邏輯存取位址轉換為邏輯區塊的邏輯頁面，將欲寫入之資料寫入至某一個實體區塊的實體頁面並且將此邏輯單元的邏輯頁面映射至此實體區塊的實體頁面。也就是說，在可複寫式非揮發性記憶體模組的管理上，資料區的實體區塊是被視為已被使用之實體區塊(例如，已儲存主機系統所寫入的資料)。例如，記憶體管理電路會使用邏輯區塊-實體區塊映射表來記載邏輯區塊與資料區的實體區塊的映射關係，其中邏輯區塊中的邏輯頁面是依序的對應所映射之實體區塊的實體頁面。
閒置區的實體區塊(亦稱為閒置實體區塊)是用以輪替資料區中的實體區塊。具體來說，如上所述，已寫入資料的實體區塊必須被抹除後才可再次用於寫入資料，因此，閒置區的實體區塊是被設計用於寫入更新資料以替換原先映射邏輯區塊的實體區塊。
也就是說，在可複寫式非揮發性記憶體模組的管理上，資料區與閒置區的實體區塊的實體頁面是以輪替方式來映射邏輯區塊的邏輯頁面，以儲存主機系統所寫入的資料。特別是，在記憶體儲存裝置的運作過程中，可能會因為異常斷電而造成寫入失敗並且使得閒置區的實體區塊存有不完整的資料。因此，在目前之設計中，記憶體儲存裝置之記憶體控制器會在電源啟動時對閒置區的實體區塊執行抹除指令，以確保閒置區中的實體區塊皆已被抹除，由此避免造成重複程式化(double programming)的錯誤。
然而，隨著可複寫式非揮發性記憶體模組的容量越來越大，對閒置區中所有實體區塊執行抹除指令的時間亦越來越長。因此，使用者在啟動記憶體儲存裝置之後，仍須等待相當長的時間才能存取記憶體儲存裝置。
本發明提供一種記憶體抹除方法與記憶體控制器，其能夠有效地縮短記憶體儲存裝置在電源啟動後進入待命的時間。
本發明提供一種記憶體儲存裝置，其能夠在電源啟動後快速地進入待命狀態。
本發明的一範例實施例提供一種記憶體抹除方法，用於記憶體儲存裝置的可複寫式非揮發性記憶體模組，其中此可複寫式非揮發性記憶體模組具有多個實體區塊。本記憶體抹除方法包括將這些實體區塊邏輯地至少分組為資料區與閒置區；以及在記憶體儲存裝置被電源啟動(power on)之後為閒置區的每一實體區塊配置一抹除標記並且初始地將每一抹除標記設定為未抹除狀態。
在本發明之一實施例中，上述之記憶體抹除方法更包括：當從閒置區的實體區塊之中提取第一實體區塊時，判斷第一實體區塊的抹除標記是否被設定為未抹除狀態；以及當第一實體區塊的抹除標記被設定為未抹除狀態時，對第一實體區塊執行抹除指令並且將第一實體區塊的抹除標記重新設定為已抹除狀態。
在本發明之一實施例中，上述之記憶體抹除方法更包括：判斷在預定時間之後是否未接收到來自於主機系統的任何指令；以及倘若在此預定時間之後未接收到來自於主機系統的任何指令時，則對閒置區的實體區塊之中的二第一實體區塊執行抹除指令並且將第二實體區塊的抹除標記重新設定為已抹除狀態。
在本發明之一實施例中，上述之記憶體抹除方法更包括：將閒置區之實體區塊的抹除標記儲存在記憶體儲存裝置的緩衝記憶體中。
本發明的一範例實施例提供一種記憶體抹除方法，用於記憶體儲存裝置的可複寫式非揮發性記憶體模組，其中可複寫式非揮發性記憶體模組具有多個實體區塊。本記憶體抹除方法包括將這些實體區塊邏輯地至少分組為資料區與閒置區。本記憶體抹除方法也包括根據閒置區的實體區塊建立一鍊結(link)清單並且將鍊結清單儲存在可複寫式非揮發性記憶體模組中，其中閒置區的實體區塊是根據一排列順序被紀錄在鍊結清單中。本記憶體抹除方法更包括在記憶體儲存裝置被電源啟動之後，根據此鍊結清單與預定數目從閒置區的該些實體區塊之中選擇多個第三實體區塊並且分別地對此些第三實體區塊執行抹除指令，其中第三實體區塊為排列在鍊結清單中的最前面並且第三實體區塊的數目為上述預定數目。
在本發明之一實施例中，上述之記憶體抹除方法更包括：當欲使用閒置區的實體區塊時，根據鍊結清單依序地提取閒置區的實體區塊。
在本發明之一實施例中，上述之記憶體抹除方法更包括：當將資料區的實體區塊之中的第四實體區塊關聯至閒置區時，對第四實體區塊執行抹除指令並且將第四實體區塊記錄在鍊結清單中的最後面。
本發明的一範例實施例提供一種記憶體控制器，用以控制可複寫式非揮發性記憶體模組，其中此可複寫式非揮發性記憶體模組具有多個實體區塊。本記憶體控制器包括主機介面、記憶體介面與記憶體管理電路。主機介面用以耦接至主機系統。記憶體介面用以耦接至此可複寫式非揮發性記憶體模組。記憶體管理電路耦接至此主機介面與記憶體介面，並且用以將這些實體區塊邏輯地至少分組為資料區與閒置區。此外，在記憶體管理電路被電源啟動之後，記憶體管理電路為閒置區的每一實體區塊配置抹除標記並且初始地將每一抹除標記設定為未抹除狀態。
在本發明之一實施例中，當從閒置區的實體區塊之中提取第一實體區塊時，則上述之記憶體管理電路會判斷第一實體區塊的抹除標記是否被設定為未抹除狀態。並且，當第一實體區塊的抹除標記被設定為未抹除狀態時，上述之記憶體管理電路會對第一實體區塊執行抹除指令並且將第一實體區塊的抹除標記重新設定為已抹除狀態。
在本發明之一實施例中，上述之記憶體管理電路判斷在預定時間之後是否未接收到來自於主機系統的任何指令。並且，倘若在預定時間之後未接收到來自於主機系統的任何指令時，則上述之記憶體管理電路對閒置區的實體區塊之中的第二實體區塊執行抹除指令並且將第二實體區塊的抹除標記重新設定為已抹除狀態。
在本發明之一實施例中，上述之記憶體控制器更包括一緩衝記憶體，其中上述之記憶體管理電路將閒置區的實體區塊的抹除標記儲存在此緩衝記憶體中。
本發明的一範例實施例提供一種記憶體控制器，用以控制可複寫式非揮發性記憶體模組，其中此可複寫式非揮發性記憶體模組具有多個實體區塊。本記憶體控制器包括主機介面、記憶體介面與記憶體管理電路。主機介面用以耦接至主機系統。記憶體介面用以耦接至此可複寫式非揮發性記憶體模組。記憶體管理電路耦接至此主機介面與記憶體介面，並且用以將這些實體區塊邏輯地至少分組為資料區與閒置區。此外，記憶體管理電路根據閒置區的實體區塊建立鍊結(link)清單並且將此鍊結清單儲存在可複寫式非揮發性記憶體模組中，其中閒置區的實體區塊是根據一排列順序被紀錄在鍊結清單中。再者，在記憶體管理電路被電源啟動之後，記憶體管理電路根據鍊結清單與預定數目從閒置區的實體區塊之中選擇多個第三實體區塊並且分別地對此些第三實體區塊執行抹除指令，其中第三實體區塊為排列在鍊結清單中的最前面並且第三實體區塊的數目為上述預定數目。
在本發明之一實施例中，當欲使用閒置區的實體區塊時，記憶體管理電路根據鍊結清單依序地提取閒置區的實體區塊。
在本發明之一實施例中，當記憶體管理電路將資料區的實體區塊之中的第四實體區塊關聯至閒置區時，上述之記憶體管理電路會對第四實體區塊執行抹除指令並且將第四實體區塊記錄在鍊結清單中的最後面。
本發明的一範例實施例提供一種記憶體儲存裝置，其包括連接器、可複寫式非揮發性記憶體模組與記憶體控制器。連接器用以耦接至主機系統。可複寫式非揮發性記憶體模組具有多個實體區塊。記憶體控制器耦接至可複寫式非揮發性記憶體模組，並且用以將這些實體區塊邏輯地至少分組為資料區與閒置區。此外，記憶體控制器被電源啟動之後，記憶體控制器為閒置區的每一實體區塊配置抹除標記並且初始地將每一抹除標記設定為未抹除狀態。
在本發明之一實施例中，當從閒置區的實體區塊之中提取第一實體區塊時，上述之記憶體控制器會判斷第一實體區塊的抹除標記是否被設定為未抹除狀態。並且，當第一實體區塊的抹除標記被設定為未抹除狀態時，上述之記憶體控制器會對第一實體區塊執行抹除指令並且將第一實體區塊的抹除標記重新設定為已抹除狀態。
在本發明之一實施例中，上述之記憶體控制器判斷在預定時間之後是否未接收到來自於主機系統的任何指令。並且，倘若在預定時間之後未接收到來自於主機系統的任何指令時，上述之記憶體控制器對閒置區的實體區塊之中的第二實體區塊執行抹除指令並且將第二實體區塊的抹除標記重新設定為已抹除狀態。
在本發明之一實施例中，上述之記憶體控制器將閒置區的實體區塊的抹除標記儲存在緩衝記憶體中。
本發明的一範例實施例提供一種記憶體儲存裝置，其包括連接器、可複寫式非揮發性記憶體模組與記憶體控制器。連接器用以耦接至主機系統。可複寫式非揮發性記憶體模組具有多個實體區塊。記憶體控制器耦接至可複寫式非揮發性記憶體模組，並且用以將這些實體區塊邏輯地至少分組為資料區與閒置區。此外，記憶體控制器根據閒置區的實體區塊建立鍊結清單並且將此鍊結清單儲存在可複寫式非揮發性記憶體模組中，其中閒置區的實體區塊是根據一排列順序被紀錄在鍊結清單中。此外，在記憶體控制器被電源啟動之後，記憶體控制器根據鍊結清單與預定數目從閒置區的實體區塊之中選擇多個第三實體區塊並且分別地對此些第三實體區塊執行抹除指令，其中第三實體區塊為排列在鍊結清單中的最前面並且第三實體區塊的數目為上述預定數目。
在本發明之一實施例中，當欲使用閒置區的實體區塊時，上述之記憶體控制器根據鍊結清單依序地提取閒置區的實體區塊。
在本發明之一實施例中，當將資料區的實體區塊之中的第四實體區塊關聯至閒置區時，上述之記憶體控制器會對第四實體區塊執行抹除指令並且將第四實體區塊記錄在鍊結清單中的最後面。
基於上述，本發明範例實施例的記憶體抹除方法、記憶體控制器與記憶體儲存裝置能夠有效地縮短在電源啟動之後進入待命狀態的時間並且有效地避免重複程式化(double programming)的錯誤。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
本發明所提出的記憶體抹除方法是在電源啟動(power on)時，僅先對閒置區的實體區塊進行標記後就令記憶體儲存裝置進入待命狀態或者僅對閒置區中的部分實體區塊執行抹除指令後就令記憶體儲存裝置進入待命狀態，由此避免應對大量實體區塊執行抹除指令而延遲記憶體儲存裝置的啟動。為了能夠更清楚地瞭解本發明，以下以數個範例實施例來進行說明。
[第一範例實施例]
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1A是根據第一範例實施例所繪示的主機系統與記憶體儲存裝置。
請參照圖1A，主機系統1000一般包括電腦1100與輸入/輸出(input/output,I/O)裝置1106。電腦1100包括微處理器1102、隨機存取記憶體(random access memory,RAM)1104、系統匯流排1108與資料傳輸介面1110。輸入/輸出裝置1106包括如圖1B的滑鼠1202、鍵盤1204、顯示器1206與印表機1208。必須瞭解的是，圖1B所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可更包括其他裝置。
在本發明實施例中，記憶體儲存裝置100是透過資料傳輸介面1110與主機系統1000的其他元件耦接。藉由微處理器1102、隨機存取記憶體1104與輸入/輸出裝置1106的運作可將資料寫入至記憶體儲存裝置100或從記憶體儲存裝置100中讀取資料。例如，記憶體儲存裝置100可以是如圖1B所示的隨身碟1212、記憶卡1214或固態硬碟(Solid State Drive,SSD)1216等的可複寫式非揮發性記憶體儲存裝置。
一般而言，主機系統1000可實質地為可與記憶體儲存裝置100配合以儲存資料的任意系統。雖然在本範例實施例中，主機系統1000是以電腦系統來作說明，然而，在本發明另一範例實施例中主機系統1000可以是數位相機、攝影機、通信裝置、音訊播放器或視訊播放器等系統。例如，在主機系統為數位相機(攝影機)1310時，可複寫式非揮發性記憶體儲存裝置則為其所使用的SD卡1312、MMC卡1314、記憶棒(memory stick)1316、CF卡1318或嵌入式儲存裝置1320(如圖1C所示)。嵌入式儲存裝置1320包括嵌入式多媒體卡(Embedded MMC,eMMC)。值得一提的是，嵌入式多媒體卡是直接耦接於主機系統的基板上。
圖2是根據第一範例實施例所繪示之記憶體儲存裝置的概要方塊圖。
請參照圖2，記憶體儲存裝置100包括連接器102、記憶體控制器104與可複寫式非揮發性記憶體模組106。
在本範例實施例中，連接器102是相容於序列先進附件(Serial Advanced Technology Attachment,SATA)標準。然而，必須瞭解的是，本發明不限於此，連接器102亦可以是符合電氣和電子工程師協會(Institute of Electrical and Electronic Engineers,IEEE) 1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express,PCI Express)標準、平行先進附件(Parallel Advanced Technology Attachment，PATA)標準、通用序列匯流排(Universal Serial Bus,USB)標準、安全數位(Secure Digital,SD)介面標準、記憶棒(Memory Stick,MS)介面標準、多媒體儲存卡(Multi Media Card,MMC)介面標準、小型快閃(Compact Flash,CF)介面標準、整合式驅動電子介面(Integrated Device Electronics,IDE)標準或其他適合的標準。
記憶體控制器104用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並且根據主機系統1000的指令在可複寫式非揮發性記憶體模組106中進行資料的寫入、讀取、抹除與合併等運作。
可複寫式非揮發性記憶體模組106是耦接至記憶體控制器104，並且具有多個實體區塊以儲存主機系統1000所寫入之資料。在本範例實施例中，每一實體區塊分別具有複數個實體頁面，其中屬於同一個實體區塊之實體頁面可被獨立地寫入且被同時地抹除。例如，每一實體區塊是由128個實體頁面所組成，並且每一實體頁面的容量為4千位元組(Kilobyte,KB)。然而，必須瞭解的是，本發明不限於此，每一實體區塊是可由64個實體頁面、256個實體頁面或其他任意個實體頁面所組成。
更詳細來說，實體區塊為抹除之最小單位。亦即，每一實體區塊含有最小數目之一併被抹除之記憶胞。實體頁面為程式化的最小單元。即，實體頁面為寫入資料的最小單元。然而，必須瞭解的是，在本發明另一範例實施例中，寫入資料的最小單位亦可以是實體扇區或其他大小。每一實體頁面通常包括資料位元區與冗餘位元區。資料位元區用以儲存使用者的資料，而冗餘位元區用以儲存系統的資料(例如，錯誤檢查與校正碼)。
在本範例實施例中，可複寫式非揮發性記憶體模組106為多階記憶胞(Multi Level Cell,MLC)NAND快閃記憶體模組。然而，本發明不限於此，可複寫式非揮發性記憶體模組106亦可是單階記憶胞(Single Level Cell,SLC)NAND快閃記憶體模組、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
圖3是根據第一範例實施例所繪示之記憶體控制器的概要方塊圖。
請參照圖3，記憶體控制器104包括記憶體管理電路202、主機介面204與記憶體介面206。
記憶體管理電路202用以控制記憶體控制器104的整體運作。具體來說，記憶體管理電路202具有多個控制指令，並且在記憶體儲存裝置100運作時，此些控制指令會被執行以在可複寫式非揮發性記憶體模組106上進行資料的寫入、讀取、抹除等運作。
在本範例實施例中，記憶體管理電路202的控制指令是以韌體型式來實作。例如，記憶體管理電路202具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置100運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組106的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路202具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有驅動碼段，並且當記憶體控制器104被致能時，微處理器單元會先執行此驅動碼段來將儲存於可複寫式非揮發性記憶體模組106中之控制指令載入至記憶體管理電路202的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。此外，在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以一硬體型式來實作。
主機介面204是耦接至記憶體管理電路202並且用以接收與識別主機系統1000所傳送的指令與資料。也就是說，主機系統1000所傳送的指令與資料會透過主機介面204來傳送至記憶體管理電路202。在本範例實施例中，主機介面204是相容於SATA標準。然而，必須瞭解的是本發明不限於此，主機介面204亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、SD標準、MS標準、MMC標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面206是耦接至記憶體管理電路202並且用以存取可複寫式非揮發性記憶體模組106。也就是說，欲寫入至可複寫式非揮發性記憶體模組106的資料會經由記憶體介面206轉換為可複寫式非揮發性記憶體模組106所能接受的格式。
在本發明一範例實施例中，記憶體控制器104還包括緩衝記憶體252。緩衝記憶體252是耦接至記憶體管理電路202並且用以暫存來自於主機系統1000的資料與指令或來自於可複寫式非揮發性記憶體模組106的資料。
在本發明一範例實施例中，記憶體控制器104還包括電源管理電路254。電源管理電路254是耦接至記憶體管理電路202並且用以控制記憶體儲存裝置100的電源。
在本發明一範例實施例中，記憶體控制器104還包括錯誤檢查與校正電路256。錯誤檢查與校正電路256是耦接至記憶體管理電路202並且用以執行錯誤檢查與校正程序以確保資料的正確性。具體來說，當記憶體管理電路202從主機系統1000中接收到寫入指令時，錯誤檢查與校正電路256會為對應此寫入指令的資料產生對應的錯誤檢查與校正碼(Error Checking and Correcting Code,ECC Code)，並且記憶體管理電路202會將對應此寫入指令的資料與對應的錯誤檢查與校正碼寫入至可複寫式非揮發性記憶體模組106中。之後，當記憶體管理電路202從可複寫式非揮發性記憶體模組106中讀取資料時會同時讀取此資料對應的錯誤檢查與校正碼，並且錯誤檢查與校正電路256會依據此錯誤檢查與校正碼對所讀取的資料執行錯誤檢查與校正程序。
圖4A與圖4B是根據第一範例實施例所繪示管理可複寫式非揮發性記憶體模組之實體區塊的示意圖。
請參照圖4A，可複寫式非揮發性記憶體模組106具有實體區塊410(0)~410(N)，並且記憶體控制器104的記憶體管理電路202會將實體區塊410(0)~410-(N)邏輯地分組為資料區(data area)502、閒置區(free area)504、系統區(system area)506與取代區(replacement area)508。
邏輯上屬於資料區502與閒置區504的實體區塊是用以儲存來自於主機系統1000的資料。具體來說，資料區502的實體區塊(亦稱為資料實體區塊)是被視為已儲存資料的實體區塊，而閒置區504的實體區塊(亦稱為閒置實體區塊)是用以寫入新資料的實體區塊。例如，當從主機系統1000接收到寫入指令與欲寫入之資料時，記憶體管理電路202會從閒置區504中提取實體區塊作為日誌(log)實體區塊，並且將資料寫入至此日誌實體區塊中。再例如，當對某一邏輯區塊執行資料合併程序時，記憶體管理電路202會從閒置區504中提取實體區塊作為對應此邏輯區塊的新資料實體區塊來寫入資料，並且替換原先映射此邏輯區塊的資料實體區塊。特別是，在完成資料合併程序後，此些儲存無效資料的資料實體區塊或日誌實體區塊會被重新關聯(或回收)至閒置區504，以作為下次寫入新資料之用。
邏輯上屬於系統區506的實體區塊是用以記錄系統資料。例如，系統資料包括關於可複寫式非揮發性記憶體模組的製造商與型號、可複寫式非揮發性記憶體模組的實體區塊數、每一實體區塊的實體頁面數等。
邏輯上屬於取代區508中的實體區塊是用於壞實體區塊取代程序，以取代損壞的實體區塊。具體來說，倘若取代區508中仍存有正常之實體區塊並且資料區502的實體區塊損壞時，記憶體管理電路202會從取代區508中提取正常的實體區塊來更換損壞的實體區塊。
基於上述，在記憶體儲存裝置100的運作中，資料區502、閒置區504、系統區506與取代區508的實體區塊會動態地變動。例如，用以輪替儲存資料的實體區塊會變動地屬於資料區502或閒置區504。
值得一提的是，在本範例實施例中，記憶體管理電路202是以每一實體區塊為單位來進行管理。然而，本發明不限於此，在另一範例實施例中，記憶體管理電路202亦可將實體區塊分組為多個實體單元，並且以實體單元為單位來進行管理。例如，每一實體單元可由同一記憶體子模組或不同記憶體子模組中的至少一個實體區塊所組成。
請參照圖4B，記憶體管理電路202會配置邏輯區塊610(0)~610(H)以映射資料區502的實體區塊，其中每一邏輯區塊具有多個邏輯頁面並且此些邏輯頁面是依序地映射對應之資料實體區塊的實體頁面。例如，在記憶體儲存裝置100被格式化時，邏輯區塊610(0)~610(H)會初始地映射資料區502的實體區塊410(0)~410(F-1)。
在本發明範例實施例中，記憶體管理電路202會維護邏輯區塊-實體區塊映射表(logical block-physical block mapping table)以記錄邏輯區塊610(0)~610(H)與資料區502的實體區塊之間的映射關係。此外，由於主機系統1000是以邏輯存取位址(例如，扇區(Sector))為單位來存取資料，當主機系統1000存取資料時記憶體管理電路202會將對應記憶體儲存裝置100的邏輯存取位址710(0)~710(K)轉換成對應的邏輯頁面。例如，當主機系統1000欲存取某一邏輯存取位址時，記憶體管理電路202會將主機系統1000所存取的邏輯存取位址轉換為以對應的邏輯區塊與邏輯頁面所構成的多維位址，並且透過邏輯區塊-實體區塊映射表於對應的實體頁面中存取資料。
在本範例實施例中，在記憶體儲存裝置100被電源啟動(power on)之後，記憶體管理電路202會為閒置區504的每一實體區塊配置一抹除標記。
例如，當記憶體儲存裝置100被致能時，記憶體管理電路202會執行相關的初始化作業以使記憶體儲存裝置100進入可接收與處理來自於主機系統1000之指令的待命狀態。在執行此初始化作業的期間，記憶體管理電路202會建立一閒置實體區塊抹除表(如圖5所示的閒置實體區塊抹除表600)以記錄對應閒置區504的每一實體區塊的抹除標記並且初始地將對應閒置區504的實體區塊的所有抹除標記設定為未抹除狀態。
特別是，在執行此初始化作業的期間，記憶體管理電路202不會對閒置區504的實體區塊執行抹除指令，由此縮短記憶體儲存裝置100進入可接收與處理來自於主機系統1000之指令的待命狀態所需的時間。
例如，在記憶體儲存裝置100進入可接收與處理來自於主機系統1000之指令的待命狀態之後，記憶體管理電路202既可根據主機系統1000之指令來存取可複寫式非揮發性記體模組106。特別是，當從提取閒置區504的實體區塊來寫入資料時，記憶體管理電路202會判斷對應所提取之實體區塊的抹除標記是否被設定為未抹除狀態。倘若對應所提取之實體區塊的抹除標記被設定為未抹除狀態時，記憶體管理電路202會在寫入資料至此實體區塊之前對此實體區塊執行抹除指令並且將對應此實體區塊的抹除標記重新設定為已抹除狀態。
例如，在閒置實體區塊抹除表600的抹除標記中，”0”表示未抹除狀態並且”1”表示已抹除狀態，但本發明不限於此。此外，在本範例實施例中，記憶體管理電路202僅會將閒置實體區塊抹除表600儲存在緩衝記憶體254中並且於記憶體儲存裝置100運作期間持續地更新此些抹除標記。也就是說，每當記憶體儲存裝置100電源啟動時，閒置實體區塊抹除表600會重新被建立並且在記憶體儲存裝置100的運作期間記憶體管理電路202會根據此些抹除標記來決定是否對閒置區504的實體區塊執行抹除指令。基此，本範例實施例的記憶體儲存裝置100及其記憶體控制器104可有效地縮短電源啟動時進入待命狀態所需的時間，同時亦可確保不會發生對因異常斷電而存有不完整資料之實體區塊，進行重複程式化的錯誤。
圖6是根據第一範例實施例所繪示的記憶體抹除方法的流程圖。
請參照圖6，在步驟S601中，記憶體管理電路202會將可複寫式非揮發性記憶體模組106的實體區塊邏輯地分組為資料區502、閒置區504、系統區506與取代區508。必須瞭解的是，儘管在本發明範例實施例中，實體區塊會被邏輯地分組為資料區502、閒置區504、系統區506與取代區508，然而，在本發明另一範例實例中，實體區塊可僅被分組為資料區502與閒置區504。
在步驟S603中，在記憶體儲存裝置100被電源啟動之後記憶體管理電路202會建立對應閒置區504的每一實體區塊的抹除標記並且初始地將每一抹除標記設定為未抹除狀態。
之後，在步驟S605中，記憶體管理電路202會判斷是否需要從閒置區504中提取實體區塊來執行來自於主機系統1000的指令。
倘若無需要從閒置區504中提取實體區塊時，則在步驟S607中，記憶體管理電路202會執行主機系統1000的指令。並且，之後，步驟S605會被執行。
倘若需要從閒置區504中提取實體區塊時，在步驟S609中，記憶體管理電路202會從閒置區504中提取實體區塊(以下稱為第一實體區塊)並且判斷第一實體區塊的抹除標記是否被設定為未抹除狀態。
倘若第一實體區塊的抹除標記未被設定為未抹除狀態時，則步驟S607會被執行。倘若第一實體區塊的抹除標記被設定為未抹除狀態時，則在步驟S611中，記憶體管理電路202會對第一實體區塊執行抹除指令並且將第一實體區塊的抹除標記重新設定為已抹除狀態。之後，步驟S607會被執行。
[第二範例實施例]
第二範例實施例與第一範例實施例的差異之處僅在於記憶體控制器104會在主機系統1000持續未下達任何指令時，開始對閒置區504的實體區塊執行抹除指令。基此，可更有效地縮短執行寫入指令的時間並且提升記憶體儲存裝置1000的效能。以下將利用第一範例實施例的圖示，僅對第二範例實施例與第一範例實施例的差異之處進行描述。
在第二範例實施例中，當記憶體儲存裝置100進入待命狀態並且持續未接收到來自主機系統1000的指令時，記憶體管理電路202會開始對閒置區504的實體區塊執行抹除指令並且將對應已抹除實體區塊的抹除標記重新設定為已抹除狀態。
例如，記憶體管理電路202包括一計時器(未繪示)並且每當記憶體儲存裝置100進入待命狀態時，此計時器會開始計時。倘若在計時器到達預定時間(例如，3秒鐘)之後，記憶體儲存裝置100仍未接收到任何來自於主機系統1000的指令時，記憶體管理電路202會從閒置區504中選擇實體區塊來進行抹除運作，直到接收到來自於主機系統1000的指令為止。也就是說，記憶體管理電路202會利用無需處理來自於主機系統1000的指令的期間，對閒置區504的實體區塊執行抹除指令並且將對應已抹除實體區塊的抹除標記重新設定為已抹除狀態。倘若在計時器到達預定時間之前或者在對閒置區504的實體區塊執行抹除指令期間記憶體儲存裝置100接收到來自於主機系統1000的指令時，記憶體管理電路202會執行此指令並且重置計時器(例如，將計時器歸零)。
圖7是根據第二範例實施例所繪示的記憶體抹除方法的流程圖。
請參照圖7，在步驟S701中，記憶體管理電路202會將可複寫式非揮發性記憶體模組106的實體區塊邏輯地分組為資料區502、閒置區504、系統區506與取代區508。必須瞭解的是，儘管在本發明範例實施例中，實體區塊會被邏輯地分組為資料區502、閒置區504、系統區506與取代區508，然而，在本發明另一範例實例中，實體區塊可僅被分組為資料區502與閒置區504。
在步驟S703中，在記憶體儲存裝置100被電源啟動之後記憶體管理電路202會建立對應閒置區504的每一實體區塊的抹除標記並且初始地將每一抹除標記設定為未抹除狀態。
之後，在步驟S705中，記憶體管理電路202會判斷是否在預定時間期間未接收到來自於主機系統1000的任何指令。
倘若在預定時間期間未接收到來自於主機系統1000的任何指令時，則在步驟S707中，記憶體管理電路202會對閒置區504中抹除標記為未抹除狀態的部分實體區塊(以下稱為第二實體區塊)執行抹除指令並且將第二實體區塊的抹除標記重新設定為已抹除狀態。
之後，在步驟S709中，記憶體管理電路202會判斷是否接收到來自於主機系統1000的任何指令。
倘若未接收到來自於主機系統1000的任何指令時，則步驟S707會被執行。倘若接收到來自於主機系統1000的指令時，在步驟S711中，記憶體管理電路202會判斷是否需要從閒置區504中提取實體區塊來執行此指令。
倘若無需要從閒置區504中提取實體區塊時，則在步驟S713中，記憶體管理電路202會執行主機系統1000的指令。並且，之後，步驟S707會被執行。倘若需要從閒置區504中提取實體區塊時，在步驟S715中，記憶體管理電路202會從閒置區504中提取實體區塊(以下稱為第一實體區塊)並且判斷第一實體區塊的抹除標記是否被設定為未抹除狀態。
倘若第一實體區塊的抹除標記未被設定為未抹除狀態時，則步驟S713會被執行。倘若第一實體區塊的抹除標記被設定為未抹除狀態時，則在步驟S717中，記憶體管理電路202會對第一實體區塊執行抹除指令並且將第一實體區塊的抹除標記重新設定為已抹除狀態。之後，步驟S713會被執行。
倘若在預定時間期間接收到來自於主機系統1000的任何指令時，則步驟S711會被執行。
[第三範例實施例]
第三範例實施例的硬體架構是類似於第一範例實施例的硬體架構，以下利用第一範例實施例的圖1A、圖2、圖3、圖4A與圖4B來說明第三範例實施例。
在本範例實施例中，記憶體控制器104的記憶體管理電路202會根據閒置區504的實體區塊來建立鍊結清單(link list)並且根據此鍊結清單來使用閒置區504的實體區塊。
圖8是根據第三範例實施例所繪示之鍊結清單的範例。
請參照圖8，在記憶體儲存裝置100初始化(例如，格式化)時，記憶體管理電路202會將閒置區504的實體區塊410(F)~410(S-1)以一排列順序串連起來。此時，鍊結清單800中所記錄之實體區塊皆為未儲存資料。
之後，當需從閒置區504中提取實體區塊時，記憶體管理電路202會根據鍊結清單800來提取實體區塊，其中排列在鍊結清單中最前面的實體區塊會先被提取。並且，當完成寫入時，所提取的實體區塊會從鍊結清單800中移除。此外，當將儲存無效資料之實體區塊(以下稱為第四實體區塊)回收至閒置區504時，記憶體管理電路202會對第四實體區塊執行抹除指令並且將第四實體區塊排在鍊結清單800的最後面。
值得一提的是，在本範例實施例中，每當記憶體儲存裝置100被電源啟動時，記憶體管理電路202僅會對排列在鍊結清單800中最前面之預定數目的實體區塊執行抹除指令，由此縮短記憶體儲存裝置100被電源啟動後進入待命狀態所需的時間。
具體來說，如上所述，記憶體儲存裝置100可能會因異常斷電而造成寫入失敗，並且正在被寫入之實體區塊可能會存有不完整的資料。在本範例實施例中，由於閒置區504的實體區塊是根據鍊結清單800來被提取，因此，只有排列鍊結清單800中最前面的數個實體區塊可能存有不完整資料。基此，在本範例實施例中，每當記憶體儲存裝置100被電源啟動時，記憶體管理電路202僅對排列在鍊結清單800中最前面的數個實體區塊執行抹除指令，即可避免重複程式化的錯誤。
在本範例實施例中，上述預定數目是根據記憶體管理電路202能夠同時處理之實體區塊的數目來設定。也就是說，當異常斷電時，此些同時處理之實體區塊的皆可能產生寫入錯誤而存有不完整的資料。例如，上述預定數目被設定為6，但本發明不限於此。
值得一提的是，在本範例實施例中，鍊結清單800會被儲存在可複寫式非揮發性記憶體模組106(例如，系統區506)中。當記憶體儲存裝置100被電源啟動時，記憶體管理電路202會將鍊結清單800載入至緩衝記憶體252，以利於更新。之後，當接收到電源關閉訊號時，記憶體管理電路202會將鍊結清單800回存至可複寫式非揮發性記憶體模組106中。
圖9是根據第三範例實施例所繪示的記憶體抹除方法的流程圖。
請參照圖9，在步驟S901中，記憶體管理電路202會將可複寫式非揮發性記憶體模組106的實體區塊邏輯地分組為資料區502、閒置區504、系統區506與取代區508。必須瞭解的是，儘管在本發明範例實施例中，實體區塊會被邏輯地分組為資料區502、閒置區504、系統區506與取代區508，然而，在本發明另一範例實例中，實體區塊可僅被分組為資料區502與閒置區504。
在步驟S903中，記憶體管理電路202會根據閒置區504的實體區塊建立鍊結清單800並且將鍊結清單800儲存在可複寫式非揮發性記憶體模組106中。
在步驟S905中，在記憶體儲存裝置100被電源啟動之後，記憶體管理電路202會根據鍊結清單800與預定數目從閒置區504的實體區塊之中選擇數個實體區塊(以下稱為數個第三實體區塊)並且分別地對數個第三實體區塊執行抹除指令。在此，數個第三實體區塊的數目是等於上述預定數目。
綜上所述，上述範例實施例的記憶體抹除方法、記憶體控制器與記憶體儲存裝置在電源啟動之後僅對閒置區的實體區塊進行標記，由此能夠有效地縮短在電源啟動之後進入待命狀態的時間。此外，上述範例實施例的記憶體抹除方法、記憶體控制器與記憶體儲存裝置在電源啟動之後僅對閒置區的部分實體區塊執行抹除指令，由此能夠有效地縮短在電源啟動之後進入待命狀態的時間。再者，上述範例實施例的記憶體抹除方法、記憶體控制器與記憶體儲存裝置能夠有效地避免重複程式化的錯誤。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1000．．．主機系統
1100．．．電腦
1102．．．微處理器
1104．．．隨機存取記憶體
1106．．．輸入/輸出裝置
1108．．．系統匯流排
1110．．．資料傳輸介面
1202．．．滑鼠
1204．．．鍵盤
1206．．．顯示器
1208．．．印表機
1212．．．隨身碟
1214．．．記憶卡
1216．．．固態硬碟
1310．．．數位相機
1312．．．SD卡
1314．．．MMC卡
1316．．．記憶棒
1318．．．CF卡
1320．．．嵌入式儲存裝置
100．．．記憶體儲存裝置
102．．．連接器
104．．．記憶體控制器
106．．．可複寫式非揮發性記憶體模組
202．．．記憶體管理電路
204．．．主機介面
206．．．記憶體介面
252．．．緩衝記憶體
254．．．電源管理電路
256．．．錯誤檢查與校正電路
502．．．資料區
504．．．閒置區
506．．．系統區
508．．．取代區
410(0)~410(N)．．．實體區塊
610(0)~610(H)．．．邏輯區塊
710(0)~710(K)．．．邏輯存取位址
600．．．閒置實體區塊抹除表
S601、S603、S605、S607、S609、S611．．．記憶體抹除方法的步驟
S701、S703、S705、S707、S709、S711、S713、S715、S717．．．記憶體抹除方法的步驟
800．．．鍊結清單
S901、S903、S905．．．記憶體抹除方法的步驟
圖1A是根據第一範例實施例所繪示的主機系統與記憶體儲存裝置。
圖1B是根據本發明範例實施例所繪示的電腦、輸入/輸出裝置與記憶體儲存裝置的示意圖。
圖1C是根據本發明另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。
圖2是根據第一範例實施例所繪示之記憶體儲存裝置的概要方塊圖。
圖3是根據第一範例實施例所繪示之記憶體控制器的概要方塊圖。
圖4A與圖4B是根據第一範例實施例所繪示管理可複寫式非揮發性記憶體模組之實體區塊的示意圖。
圖5是根據第一範例實施例所繪示之閒置實體區塊抹除表的範例。
圖6是根據第一範例實施例所繪示的記憶體抹除方法的流程圖。
圖7是根據第二範例實施例所繪示的記憶體抹除方法的流程圖。
圖8是根據第三範例實施例所繪示之鍊結清單的範例。
圖9是根據第三範例實施例所繪示的記憶體抹除方法的流程圖。
S601、S603、S605、S607、S609、S611．．．記憶體抹除方法的步驟

Claims (12)

  1. 一種記憶體抹除方法，用於一記憶體儲存裝置的一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組具有多個實體區塊，該記憶體抹除方法包括：將該些實體區塊邏輯地至少分組為一資料區與一閒置區；以及在該記憶體儲存裝置執行一初始化作業的期間為該閒置區的每一該些實體區塊配置一抹除標記並且初始地將每一該些抹除標記設定為一未抹除狀態，其中在該初始化作業之後，該記憶體儲存裝置進入可接收與處理來自於一主機系統之指令的一待命狀態。
  2. 如申請專利範圍第1項所述之記憶體抹除方法，更包括：當從該閒置區的該些實體區塊之中提取一第一實體區塊時，則判斷該第一實體區塊的該抹除標記是否被設定為該未抹除狀態；以及當該第一實體區塊的該抹除標記被設定為該未抹除狀態時，對該第一實體區塊執行一抹除指令並且將該第一實體區塊的該抹除標記重新設定為一已抹除狀態。
  3. 如申請專利範圍第1項所述之記憶體抹除方法，更包括：判斷在一預定時間期間是否未接收到來自於一主機系統的任何指令；以及倘若在該預定時間之後未接收到來自於該主機系統 的任何指令時，則對該閒置區的該些實體區塊之中的二第一實體區塊執行一抹除指令並且將該第二實體區塊的該抹除標記重新設定為一已抹除狀態。
  4. 如申請專利範圍第1項所述之記憶體抹除方法，更包括：將該閒置區的該些實體區塊的該些抹除標記儲存在該記憶體儲存裝置的一緩衝記憶體中。
  5. 一種記憶體控制器，用以控制一記憶體儲存裝置的一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組具有多個實體區塊，該記憶體控制器包括：一主機介面，用以耦接至一主機系統；一記憶體介面，用以耦接至該可複寫式非揮發性記憶體模組；一記憶體管理電路，耦接至該主機介面與該記憶體介面，並且用以將該些實體區塊邏輯地至少分組為一資料區與一閒置區；其中在該記憶體管理電路在執行一初始化作業的期間，該記憶體管理電路為該閒置區的每一該些實體區塊配置一抹除標記並且初始地將每一該些抹除標記設定為一未抹除狀態，其中在該初始化作業之後，該記憶體儲存裝置進入可接收與處理來自於該主機系統之指令的一待命狀態。
  6. 如申請專利範圍第5項所述之記憶體控制器，其中當從該閒置區的該些實體區塊之中提取一第一 實體區塊時，則該記憶體管理電路會判斷該第一實體區塊的該抹除標記是否被設定為該未抹除狀態，其中當該第一實體區塊的該抹除標記被設定為該未抹除狀態時，該記憶體管理電路會對該第一實體區塊執行一抹除指令並且將該第一實體區塊的該抹除標記重新設定為一已抹除狀態。
  7. 如申請專利範圍第5項所述之記憶體控制器，其中該記憶體管理電路判斷在一預定時間期間是否未接收到來自於該主機系統的任何指令，倘若在該預定時間之後未接收到來自於該主機系統的任何指令時，則該記憶體管理電路對該閒置區的該些實體區塊之中的一第二實體區塊執行一抹除指令並且將該第二實體區塊的該抹除標記重新設定為一已抹除狀態。
  8. 如申請專利範圍第5項所述之記憶體控制器，更包括一緩衝記憶體，其中該記憶體管理電路將該閒置區的該些實體區塊的該些抹除標記儲存在該緩衝記憶體中。
  9. 一種記憶體儲存裝置，包括：一連接器，用以耦接至一主機系統；一可複寫式非揮發性記憶體模組，具有多個實體區塊；以及一記憶體控制器，耦接至該可複寫式非揮發性記憶體模組，並且用以將該些實體區塊邏輯地至少分組為一資料區與一閒置區，其中在該記憶體控制器執行一初始化作業的期間，該 記憶體控制器為該閒置區的每一該些實體區塊配置一抹除標記並且初始地將每一該些抹除標記設定為一未抹除狀態，其中在該初始化作業之後，該記憶體儲存裝置進入可接收與處理來自於該主機系統之指令的一待命狀態。
  10. 如申請專利範圍第9項所述之記憶體儲存裝置，其中當從該閒置區的該些實體區塊之中提取一第一實體區塊時，則該記憶體控制器會判斷該第一實體區塊的該抹除標記是否被設定為該未抹除狀態，其中當該第一實體區塊的該抹除標記被設定為該未抹除狀態時，該記憶體控制器會對該第一實體區塊執行一抹除指令並且將該第一實體區塊的該抹除標記重新設定為一已抹除狀態。
  11. 如申請專利範圍第9項所述之記憶體儲存裝置，其中該記憶體控制器判斷在一預定時間期間是否未接收到來自於該主機系統的任何指令，倘若在該預定時間之後未接收到來自於該主機系統的任何指令時，則該記憶體控制器對該閒置區的該些實體區塊之中的一第二實體區塊執行一抹除指令並且將該第二實體區塊的該抹除標記重新設定為一已抹除狀態。
  12. 如申請專利範圍第9項所述之記憶體儲存裝置，其中該記憶體控制器將該閒置區的該些實體區塊的該些抹除標記儲存在一緩衝記憶體中。
TW100120949A 2011-06-15 2011-06-15 記憶體抹除方法、記憶體控制器與記憶體儲存裝置 TWI489466B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW100120949A TWI489466B (zh) 2011-06-15 2011-06-15 記憶體抹除方法、記憶體控制器與記憶體儲存裝置
US13/213,107 US9460004B2 (en) 2011-06-15 2011-08-19 Memory erasing method, memory controller, and memory storage apparatus
US15/229,125 US9519436B1 (en) 2011-06-15 2016-08-05 Memory erasing method, memory controller, and memory storage apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100120949A TWI489466B (zh) 2011-06-15 2011-06-15 記憶體抹除方法、記憶體控制器與記憶體儲存裝置

Publications (2)

Publication Number Publication Date
TW201250695A TW201250695A (en) 2012-12-16
TWI489466B true TWI489466B (zh) 2015-06-21

Family

ID=47354667

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100120949A TWI489466B (zh) 2011-06-15 2011-06-15 記憶體抹除方法、記憶體控制器與記憶體儲存裝置

Country Status (2)

Country Link
US (2) US9460004B2 (zh)
TW (1) TWI489466B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI459202B (zh) 2012-12-05 2014-11-01 Phison Electronics Corp 資料處理方法、記憶體控制器與記憶體儲存裝置
CN103870408B (zh) * 2012-12-18 2017-06-06 群联电子股份有限公司 数据处理方法、存储器控制器与存储器储存装置
US9400544B2 (en) 2013-04-02 2016-07-26 Apple Inc. Advanced fine-grained cache power management
US9396122B2 (en) 2013-04-19 2016-07-19 Apple Inc. Cache allocation scheme optimized for browsing applications
US9261939B2 (en) 2013-05-09 2016-02-16 Apple Inc. Memory power savings in idle display case
US9483397B2 (en) * 2013-07-16 2016-11-01 Intel Corporation Erase management in memory systems
TWI501243B (zh) * 2013-11-12 2015-09-21 Phison Electronics Corp 資料寫入方法、記憶體儲存裝置、記憶體控制電路單元
JP2019191910A (ja) * 2018-04-25 2019-10-31 パナソニックＩｐマネジメント株式会社 メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、及びメモリ制御方法
CN112068769B (zh) * 2020-07-28 2023-11-14 深圳市宏旺微电子有限公司 闪存设备双向链表管理方法和闪存存储设备
CN112052193B (zh) * 2020-09-28 2023-04-07 成都佰维存储科技有限公司 一种垃圾回收方法、装置、可读存储介质及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4924330A (en) * 1988-10-11 1990-05-08 Next, Inc. System and method for improving the performance of high-density data storage media
US5530938A (en) * 1992-02-05 1996-06-25 Seiko Instruments Inc. Non-volatile memory card device having flash EEPROM memory chips with designated spare memory chips and the method of rewriting data into the memory card device
US20090083474A1 (en) * 2007-09-21 2009-03-26 Thomas Cooke File allocation table management
CN101477492A (zh) * 2009-01-21 2009-07-08 华中科技大学 一种用于固态硬盘的循环重写闪存均衡方法
US20100199031A1 (en) * 2006-11-27 2010-08-05 Research In Motion Limited System and method for controlling access to a memory device of an electronic device
US7908423B2 (en) * 2007-07-25 2011-03-15 Silicon Motion, Inc. Memory apparatus, and method of averagely using blocks of a flash memory

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4924330A (en) * 1988-10-11 1990-05-08 Next, Inc. System and method for improving the performance of high-density data storage media
US5530938A (en) * 1992-02-05 1996-06-25 Seiko Instruments Inc. Non-volatile memory card device having flash EEPROM memory chips with designated spare memory chips and the method of rewriting data into the memory card device
US20100199031A1 (en) * 2006-11-27 2010-08-05 Research In Motion Limited System and method for controlling access to a memory device of an electronic device
US7908423B2 (en) * 2007-07-25 2011-03-15 Silicon Motion, Inc. Memory apparatus, and method of averagely using blocks of a flash memory
US20090083474A1 (en) * 2007-09-21 2009-03-26 Thomas Cooke File allocation table management
CN101477492A (zh) * 2009-01-21 2009-07-08 华中科技大学 一种用于固态硬盘的循环重写闪存均衡方法

Also Published As

Publication number Publication date
US9460004B2 (en) 2016-10-04
US20160342355A1 (en) 2016-11-24
US20120324145A1 (en) 2012-12-20
US9519436B1 (en) 2016-12-13
TW201250695A (en) 2012-12-16

Similar Documents

Publication Publication Date Title
TWI489466B (zh) 記憶體抹除方法、記憶體控制器與記憶體儲存裝置
US8386905B2 (en) Error correcting method, and memory controller and memory storage system using the same
TWI524183B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
TWI454911B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
US8589619B2 (en) Data writing method, memory controller, and memory storage apparatus
US8516184B2 (en) Data updating using mark count threshold in non-volatile memory
TWI592799B (zh) 映射表更新方法、記憶體控制電路單元及記憶體儲存裝置
US8423838B2 (en) Block management method, memory controller, and memory storage apparatus
TWI479505B (zh) 資料管理方法、記憶體控制器與記憶體儲存裝置
US9721669B2 (en) Data protection method, memory control circuit unit and memory storage apparatus
TWI438630B (zh) 用於非揮發性記憶體的資料合併方法、控制器與儲存裝置
TWI591482B (zh) 資料保護方法、記憶體控制電路單元及記憶體儲存裝置
US9063888B2 (en) Program code loading and accessing method, memory controller, and memory storage apparatus
TWI459198B (zh) 記憶體儲存裝置、其記憶體控制器與有效資料識別方法
TWI607309B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TW201740385A (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
TWI509615B (zh) 資料儲存方法、記憶體控制器與記憶體儲存裝置
US8943289B2 (en) Data moving method for flash memory module, and memory controller and memory storage apparatus using the same
TWI451247B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
US8738847B2 (en) Data writing method, and memory controller and memory storage apparatus using the same
TW201913384A (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TW201532053A (zh) 記憶體抹除方法、記憶體控制器與記憶體儲存裝置
CN104598167A (zh) 存储器抹除方法、存储器控制器与存储器储存装置
CN102855192A (zh) 存储器抹除方法、存储器控制器与存储器储存装置