TWI498732B - 資料傳輸方法、記憶體控制電路單元與記憶體儲存裝置 - Google Patents

資料傳輸方法、記憶體控制電路單元與記憶體儲存裝置 Download PDF

Info

Publication number
TWI498732B
TWI498732B TW103105718A TW103105718A TWI498732B TW I498732 B TWI498732 B TW I498732B TW 103105718 A TW103105718 A TW 103105718A TW 103105718 A TW103105718 A TW 103105718A TW I498732 B TWI498732 B TW I498732B
Authority
TW
Taiwan
Prior art keywords
value
threshold
temperature
equal
memory
Prior art date
Application number
TW103105718A
Other languages
English (en)
Other versions
TW201533571A (zh
Inventor
Chien Hua Chu
Original Assignee
Phison Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phison Electronics Corp filed Critical Phison Electronics Corp
Priority to TW103105718A priority Critical patent/TWI498732B/zh
Priority to US14/258,037 priority patent/US9324435B2/en
Application granted granted Critical
Publication of TW201533571A publication Critical patent/TW201533571A/zh
Publication of TWI498732B publication Critical patent/TWI498732B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Description

資料傳輸方法、記憶體控制電路單元與記憶體儲存裝置
本發明是有關於一種資料傳輸方法，且特別是有關於一種用於具有可複寫式非揮發性記憶體模組之記憶體儲存裝置的資料傳輸方法及使用此方法的記憶體控制電路單元與記憶體儲存裝置。
數位相機、手機與MP3在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體(rewritable non-volatile memory)具有資料非揮發性、省電、體積小、無機械結構、讀寫速度快等特性，因此，近年可複寫式非揮發性記憶體產業成為電子產業中相當熱門的一環。例如，以快閃記憶體作為儲存媒體的固態硬碟(Solid-state drive)已廣泛應用作為電腦主機的硬碟，以提升電腦的存取效能。
此外，由於當此類具有可複寫式非揮發性記憶體的記憶體儲存裝置處於高速運作時，例如，執行大量資料的寫入與讀取 時，需要消耗大量的能源並且產生大量的熱量，因此容易造成記憶體儲存裝置溫度過高，而使其存取效率降低亦或是造成其損毀。基此，在兼顧記憶體儲存裝置的存取效能與執行性能下，為了避免記憶體儲存裝置運作時所造成的系統過熱現象，維持系統產熱與散熱平衡即成為電腦系統工作效能不斷提升下，不可或缺的重要課題。
本發明提供一種資料傳輸方法、記憶體控制電路單元與記憶體儲存裝置，其能夠有效地減少功率消耗，進而使記憶體儲存裝置之熱的產生與散熱達到穩定狀態。
本發明的一範例實施例提出一種用於具有可複寫式非揮發性記憶體模組之記憶體儲存裝置的資料傳輸方法，本資料傳輸方法包括：(a)初始地設定第一門檻值與第一累加值；(b)每隔一第一預先定義時間，藉由將第一門檻值加上第一累加值以更新第一門檻值；(c)接收寫入資料；(d)偵測記憶體儲存裝置的溫度；(e)判斷記憶體儲存裝置的溫度是否大於或等於溫度門檻值，其中倘若記憶體儲存裝置的溫度非大於或等於溫度門檻值時，執行步驟(f)並且倘若記憶體儲存裝置的溫度大於或等於溫度門檻值時，執行步驟(g)；(f)將寫入資料寫入至可複寫式非揮發性記憶體模組；(g)判斷寫入資料的大小是否大於或等於第一門檻值，其中倘若寫入資料的大小非大於或等於第一門檻值時，執行步驟(h)並且倘若 寫入資料的大小大於或等於第一門檻值時，執行步驟(i)；(h)為將寫入資料寫入至可複寫式非揮發性記憶體模組並且藉由將第一門檻值減去寫入資料的大小以更新第一門檻值；以及(i)為不將寫入資料寫入至可複寫式非揮發性記憶體模組並且於第一預設時間之後重新執行步驟(g)。
在本發明的一範例實施例中，上述設定第一累加值的步驟包括：倘若此記憶體儲存裝置的溫度非大於或等於溫度門檻值時，以第一值來設定第一累加值；以及倘若記憶體儲存裝置的溫度大於或等於溫度門檻值時，以第二值來設定第一累加值。特別是，第一值大於第二值。
在本發明的一範例實施例中，上述每隔第一預先定義時間，初始地設定最大資料量值；藉由將第一門檻值加上第一累加值以更新第一門檻值的步驟包括：將第一門檻值加上第一累加值以獲得一更新值；倘若記憶體儲存裝置的溫度非大於或等於溫度門檻值時，以此更新值來更新第一門檻值；倘若記憶體儲存裝置的溫度大於或等於溫度門檻值時，判斷此更新值是否大於或等於最大資料量值；倘若此更新值非大於或等於最大資料量值時，以此更新值來更新第一門檻值；以及倘若此更新值大於或等於最大資料量值時，以最大資料量值來更新第一門檻值。
在本發明的一範例實施例中，當記憶體儲存裝置的溫度非大於或等於溫度門檻值時，第一門檻值是大於或等於最大資料量值。
在本發明的一範例實施例中，上述的資料傳輸方法更包括：(j)初始地設定第二門檻值與第二累加值；(k)每隔一第二預先定義時間，藉由將第二門檻值加上第二累加值以更新第二門檻值；(l)接收一讀取指令；(m)偵測記憶體儲存裝置的溫度；(n)判斷記憶體儲存裝置的溫度是否大於或等於溫度門檻值，其中倘若溫度非大於或等於溫度門檻值時，執行步驟(o)並且倘若溫度大於或等於溫度門檻值時，執行步驟(p)；(o)從可複寫式非揮發性記憶體模組讀取對應此讀取指令的讀取資料；以及(p)判斷欲從可複寫式非揮發性記憶體模組讀取的讀取資料的大小是否大於或等於第二門檻值，倘若讀取資料的大小非大於或等於第二門檻值時，執行步驟(q)並且倘若讀取資料的大小大於或等於第二門檻值時，執行步驟(r)；其中步驟(q)為從可複寫式非揮發性記憶體模組讀取對應此讀取指令的讀取資料並且藉由將第二門檻值減去讀取資料的大小以更新第二門檻值；以及步驟(r)為不從可複寫式非揮發性記憶體模組中讀取此讀取資料並且在第二預設時間之後重新執行步驟(p)。
在本發明的一範例實施例中，上述設定第二累加值的步驟包括：倘若此記憶體儲存裝置的溫度非大於或等於溫度門檻值時，以第三值來設定第二累加值；以及倘若記憶體儲存裝置的溫度大於或等於溫度門檻值時，以第四值來設定第二累加值。特別是，第三值大於第四值。
本發明一範例實施例提供一種記憶體控制電路單元，用 於控制記憶體儲存裝置的可複寫式非揮發性記憶體模組，此記憶體控制電路單元包括：用以耦接至主機系統的主機介面；用以耦接至可複寫式非揮發性記憶體模組的記憶體介面；以及耦接至主機介面與記憶體介面的記憶體管理電路。記憶體管理電路會初始地設定第一門檻值與第一累加值，並且每隔一預先定義時間，藉由將第一門檻值加上第一累加值以更新第一門檻值。其中記憶體管理電路更用以接收寫入資料；其中記憶體管理電路更用以偵測記憶體儲存裝置的溫度並且判斷記憶體儲存裝置的溫度是否大於或等於溫度門檻值；倘若記憶體儲存裝置的溫度非大於或等於溫度門檻值時，記憶體管理電路會發送一第一指令序列(command sequence)，此第一指令序列用以指示執行一資料寫入運作，以將寫入資料寫入至可複寫式非揮發性記憶體模組；倘若記憶體儲存裝置的溫度大於或等於溫度門檻值時，記憶體管理電路更用以執行第一資料量判斷運作，以判斷寫入資料的大小是否大於或等於第一門檻值；倘若寫入資料的大小非大於或等於第一門檻值時，記憶體管理電路會發送第一指令序列，此第一指令序列用以指示執行資料寫入運作，以將寫入資料寫入至可複寫式非揮發性記憶體模組並且藉由將第一門檻值減去寫入資料的大小以更新第一門檻值；倘若寫入資料的大小非大於或等於第一門檻值時，記憶體管理電路會執行暫停寫入運作，以不將寫入資料寫入至可複寫式非揮發性記憶體模組並且在一預設時間之後重新執行上述第一資料量判斷運作。
在本發明的一範例實施例中，上述在設定第一累加值的運作中，記憶體管理電路會偵測記憶體儲存裝置的溫度，並且判斷記憶體儲存裝置的溫度是否大於或等於溫度門檻值；倘若記憶體儲存裝置的溫度非大於或等於溫度門檻值時，記憶體管理電路會以第一值來設定第一累加值，以及倘若記憶體儲存裝置的溫度大於或等於溫度門檻值時，記憶體管理電路會以第二值來設定第一累加值，其中第一值大於第二值。
在本發明的一範例實施例中，上述每隔第一預先定義時間，藉由將第一門檻值加上第一累加值以更新第一門檻值的運作中，記憶體管理電路會初始地設定最大資料量值並且將第一門檻值加上第一累加值以獲得一更新值，其中倘若記憶體儲存裝置的溫度非大於或等於溫度門檻值時，記憶體管理電路會以更新值來更新第一門檻值，反之，倘若記憶體儲存裝置的溫度大於或等於溫度門檻值時，記憶體管理電路會判斷此更新值是否大於或等於最大資料量值；其中倘若此更新值非大於或等於最大資料量值時，記憶體管理電路會以此更新值來更新第一門檻值；以及倘若此更新值大於或等於最大資料量值時，記憶體管理電路會以最大資料量值來更新第一門檻值。
在本發明的一範例實施例中，當記憶體儲存裝置的溫度非大於或等於溫度門檻值時，第一門檻值是大於或等於最大資料量值。
在本發明的一範例實施例中，上述記憶體管理電路更用 以初始地設定第二門檻值與第二累加值，並且每隔第二預先定義時間，藉由將第二門檻值加上第二累加值以更新第二門檻值。其中記憶體管理電路更用以從主機系統接收一讀取指令以及偵測記憶體儲存裝置的溫度並且判斷記憶體儲存裝置的溫度是否大於或等於溫度門檻值；倘若記憶體儲存裝置的溫度非大於或等於溫度門檻值時，記憶體管理電路會發送第二指令序列，此第二指令序列用以指示執行資料讀取運作，以從可複寫式非揮發性記憶體模組讀取對應此讀取指令的讀取資料；倘若記憶體儲存裝置的溫度大於或等於溫度門檻值時，記憶體管理電路更用以執行第二資料量判斷運作，以判斷欲從可複寫式非揮發性記憶體模組讀取的讀取資料的大小是否大於或等於第二門檻值。倘若讀取資料的大小非大於或等於第二門檻值時，記憶體管理電路會發送第二指令序列，此第二指令序列用以指示執行資料讀取運作，以從可複寫式非揮發性記憶體模組讀取對應此讀取指令的讀取資料並且藉由將第二門檻值減去讀取資料的大小以更新第二門檻值，以及倘若讀取資料的大小大於或等於第二門檻值時，記憶體管理電路會執行暫停讀取運作，以不從可複寫式非揮發性記憶體模組中讀取此讀取資料並且在一第二預設時間之後重新執行上述第二資料量判斷運作。
在本發明的一範例實施例中，上述在設定第二累加值的運作中，記憶體管理電路會偵測記憶體儲存裝置的溫度，並且判斷記憶體儲存裝置的溫度是否大於或等於溫度門檻值；倘若記憶 體儲存裝置的溫度非大於或等於溫度門檻值時，記憶體管理電路會以第三值來設定第二累加值，以及倘若記憶體儲存裝置的溫度大於或等於溫度門檻值時，記憶體管理電路會以第四值來設定第二累加值，其中第三值大於第四值。
本發明的一範例實施例提供一種記憶體儲存裝置，其包括：用以耦接至主機系統的連接器、可複寫式非揮發性記憶體模組與記憶體控制電路單元。記憶體控制電路單元耦接至連接器與可複寫式非揮發性記憶體模組，並且初始地設定第一門檻值與第一累加值，並且每隔一預先定義時間，藉由將第一門檻值加上第一累加值以更新第一門檻值。記憶體控制電路單元更用以接收寫入資料以及偵測記憶體儲存裝置的溫度並且判斷記憶體儲存裝置的溫度是否大於或等於溫度門檻值；倘若記憶體儲存裝置的溫度非大於或等於溫度門檻值時，記憶體控制電路單元會發送第一指令序列，此第一指令序列用以指示執行資料寫入運作，以將寫入資料寫入至可複寫式非揮發性記憶體模組；倘若記憶體儲存裝置的溫度大於或等於溫度門檻值時，記憶體控制電路單元會執行第一資料量判斷運作，以判斷寫入資料的大小是否大於或等於第一門檻值；倘若寫入資料的大小非大於或等於第一門檻值時，記憶體控制電路單元會發送第一指令序列，此第一指令序列用以指示執行資料寫入運作，以將寫入資料寫入至可複寫式非揮發性記憶體模組並且藉由將第一門檻值減去寫入資料的大小以更新第一門檻值；以及倘若寫入資料的大小非大於或等於第一門檻值時，記 憶體控制電路單元執行一暫停寫入運作，以不將寫入資料寫入至可複寫式非揮發性記憶體模組並且在一預設時間之後重新執行上述第一資料量判斷運作。
在本發明的一範例實施例中，上述在設定第一累加值的運作中，倘若記憶體儲存裝置的溫度非大於或等於溫度門檻值時，記憶體控制電路單元會以第一值來設定第一累加值，以及倘若記憶體儲存裝置的溫度大於或等於溫度門檻值時，記憶體控制電路單元會以第二值來設定第一累加值。其中第一值大於第二值。
在本發明的一範例實施例中，上述每隔第一預先定義時間，藉由將第一門檻值加上第一累加值以更新第一門檻值的運作中，記憶體控制電路單元會初始地設定最大資料量值並且將第一門檻值加上第一累加值以獲得一更新值，其中倘若記憶體儲存裝置的溫度非大於或等於溫度門檻值時，記憶體控制電路單元會以更新值來更新第一門檻值；反之，倘若記憶體儲存裝置的溫度大於或等於溫度門檻值時，記憶體控制電路單元會判斷此更新值是否大於或等於最大資料量值；其中倘若此更新值非大於或等於最大資料量值時，記憶體控制電路單元會以此更新值來更新第一門檻值，以及倘若此更新值大於或等於最大資料量值時，記憶體控制電路單元會以最大資料量值來更新第一門檻值。
在本發明的一範例實施例中，上述記憶體儲存裝置的溫度非大於或等於溫度門檻值時，第一門檻值大於或等於最大資料量值。
在本發明的一範例實施例中，上述記憶體控制電路單元更用以初始地設定第二門檻值與第二累加值，並且每隔第二預先定義時間，藉由將第二門檻值加上第二累加值以更新第二門檻值。記憶體控制電路單元更用以從主機系統接收一讀取指令以及偵測記憶體儲存裝置的溫度並且判斷記憶體儲存裝置的溫度是否大於或等於溫度門檻值；倘若記憶體控制電路單元的溫度非大於或等於溫度門檻值時，記憶體控制電路單元會發送第二指令序列，此第二指令序列用以指示執行資料讀取運作，以從可複寫式非揮發性記憶體模組讀取對應此讀取指令的讀取資料；倘若記憶體儲存裝置的溫度大於或等於溫度門檻值時，記憶體控制電路單元會執行第二資料量判斷運作，以判斷欲從可複寫式非揮發性記憶體模組讀取的讀取資料的大小是否大於或等於第二門檻值，其中倘若讀取資料的大小非大於或等於第二門檻值時，記憶體控制電路單元會發送第二指令序列，此第二指令序列用以指示執行資料讀取運作，以從可複寫式非揮發性記憶體模組讀取對應此讀取指令的讀取資料並且藉由將第二門檻值減去讀取資料的大小以更新第二門檻值，以及倘若讀取資料的大小大於或等於第二門檻值時，記憶體控制電路單元會執行暫停讀取運作，以不從可複寫式非揮發性記憶體模組中讀取此讀取資料並且在第二預設時間之後重新執行上述第二資料量判斷運作。
在本發明的一範例實施例中，上述在設定第二累加值的運作中，倘若記憶體儲存裝置的溫度非大於或等於溫度門檻值 時，記憶體控制電路單元會以第三值來設定第二累加值，以及倘若記憶體儲存裝置的溫度大於或等於溫度門檻值時，記憶體控制電路單元會以第四值來設定第二累加值。其中第三值大於第四值。
基於上述，上述範例實施例的資料傳輸方法、記憶體控制電路單元與記憶體儲存裝置在記憶體儲存裝置之溫度上升至門檻時，可有效地控制資料存取的速率，進而減少功率的消耗，由此避免因不斷地存取大量資料而造成之記憶體儲存系統過熱的情況。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
1000‧‧‧主機系統
1100‧‧‧電腦
1102‧‧‧微處理器
1104‧‧‧隨機存取記憶體(RAM)
1106‧‧‧輸入/輸出裝置
1108‧‧‧系統匯流排
1110‧‧‧資料傳輸介面
1202‧‧‧滑鼠
1204‧‧‧鍵盤
1206‧‧‧顯示器
1208‧‧‧印表機
1212‧‧‧隨身碟
1214‧‧‧記憶卡
1216‧‧‧固態硬碟
1310‧‧‧數位相機
1312‧‧‧SD卡
1314‧‧‧MMC卡
1316‧‧‧記憶棒
1318‧‧‧CF卡
1320‧‧‧嵌入式儲存裝置
100‧‧‧記憶體儲存裝置
102‧‧‧連接介面單元
104‧‧‧記憶體控制電路單元
106‧‧‧可複寫式非揮發性記憶體模組
108(0)~108(R)‧‧‧實體抹除單元
202‧‧‧記憶體管理電路
204‧‧‧主機介面
206‧‧‧記憶體介面
208‧‧‧緩衝記憶體
210‧‧‧電源管理電路
212‧‧‧錯誤檢查與校正電路
S401、S403、S405、S407、S409、S411、S413、S415、S417‧‧‧寫入資料傳輸方法的步驟
S501、S503、S505、S507、S509、S511、S513、S515、S517‧‧‧讀取資料傳輸方法的步驟
S601、S603、S605、S607、S609、S611、S613、S615‧‧‧更新門檻值的步驟
S701、S703、S705、S707、S709、S711、S713、S715、S717、S719、S721、S723、S725‧‧‧動態更新累加值的寫入資料傳輸方法的步驟
S801、S803、S805、S807、S809、S811、S813、S815、S817、S819、S821、S823、S825‧‧‧動態更新累加值的讀取資料傳輸方法的步驟
圖1A是根據本發明第一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。
圖1B是根據本發明範例實施例所繪示的電腦、輸入/輸出裝置與記憶體儲存裝置的示意圖。
圖1C是根據本發明範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。
圖2是繪示圖1A所示的記憶體儲存裝置的概要方塊圖。
圖3是根據本發明第一範例實施例所繪示之記憶體控制電路單元的概要方塊圖。
圖4是根據本發明第一範例實施例所繪示之寫入資料傳輸方 法流程圖。
圖5是根據本發明第一範例實施例所繪示之讀取資料傳輸方法流程圖。
圖6是根據本發明第一範例實施例所繪示之更新門檻值之步驟的流程圖。
圖7是根據本發明第二範例實施例所繪示之動態更新累加值的寫入資料傳輸方法流程圖。
圖8是根據本發明第二範例實施例所繪示之動態更新累加值的讀取資料傳輸方法流程圖。
[第一範例實施例]
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1A是根據本發明第一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。
請參照圖1A，主機系統1000一般包括電腦1100與輸入/輸出(input/output,I/O)裝置1106。電腦1100包括微處理器1102、隨機存取記憶體(random access memory,RAM)1104、系統匯流排1108與資料傳輸介面1110。輸入/輸出裝置1106包括如圖1B的滑 鼠1202、鍵盤1204、顯示器1206與印表機1208。必須瞭解的是，圖1B所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可更包括其他裝置。
在本發明實施例中，記憶體儲存裝置100是透過資料傳輸介面1110與主機系統1000的其他元件電性連接。藉由微處理器1102、隨機存取記憶體1104與輸入/輸出裝置1106的運作可將資料寫入至記憶體儲存裝置100或從記憶體儲存裝置100中讀取資料。例如，記憶體儲存裝置100可以是如圖1B所示的隨身碟1212、記憶卡1214或固態硬碟(Solid State Drive,SSD)1216等的可複寫式非揮發性記憶體儲存裝置。
一般而言，主機系統1000為可實質地與記憶體儲存裝置100配合以儲存資料的任意系統。雖然在本範例實施例中，主機系統1000是以電腦系統來做說明，然而，在本發明另一範例實施例中主機系統1000可以是數位相機、攝影機、通信裝置、音訊播放器或視訊播放器等系統。例如，在主機系統為圖1C中的數位相機(攝影機)1310時，可複寫式非揮發性記憶體儲存裝置則為其所使用的SD卡1312、MMC卡1314、記憶棒(memory stick)1316、CF卡1318或嵌入式儲存裝置1320(如圖1C所示)。嵌入式儲存裝置1320包括嵌入式多媒體卡(Embedded MMC,eMMC)。值得一提的是，嵌入式多媒體卡是直接電性連接於主機系統的基板上。
圖2是繪示圖1A所示的記憶體儲存裝置的概要方塊圖。
請參照圖2，記憶體儲存裝置100包括連接介面單元 102、記憶體控制電路單元104與可複寫式非揮發性記憶體模組106。
在本範例實施例中，連接介面單元102是相容於序列先進附件(Serial Advanced Technology Attachment,SATA)標準。然而，必須瞭解的是，本發明不限於此，連接介面單元102亦可以是符合並列先進附件(Parallel Advanced Technology Attachment,PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers,IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express,PCI Express)標準、通用序列匯流排(Universal Serial Bus,USB)標準、超高速一代(Ultra High Speed-I,UHS-I)介面標準、超高速二代(Ultra High Speed-II,UHS-II)介面標準、安全數位(Secure Digital,SD)介面標準、記憶棒(Memory Stick,MS)介面標準、多媒體儲存卡(Multi Media Card,MMC)介面標準、小型快閃(Compact Flash,CF)介面標準、整合式驅動電子介面(Integrated Device Electronics,IDE)標準或其他適合的標準。在本範例實施例中，連接器可與記憶體控制電路單元封裝在一個晶片中，或佈設於一包含記憶體控制電路單元之晶片外。
記憶體控制電路單元104用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並且根據主機系統1000的指令在可複寫式非揮發性記憶體模組106中進行資料的寫入、讀取、抹除與合併等運作。
可複寫式非揮發性記憶體模組106是耦接至記憶體控制 電路單元104，並且用以儲存主機系統1000所寫入之資料。可複寫式非揮發性記憶體模組106具有實體抹除單元108(0)~108(R)。例如，實體抹除單元108(0)~108(R)可屬於同一個記憶體晶粒(die)或者屬於不同的記憶體晶粒。每一實體抹除單元分別具有複數個實體程式化單元，其中屬於同一個實體抹除單元之實體程式化單元可被獨立地寫入且被同時地抹除。此外，每一實體抹除單元可由64個實體程式化單元、256個實體程式化單元或其他任意個實體程式化單元所組成。
更詳細來說，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。每一實體程式化單元通常包括資料位元區與冗餘位元區。資料位元區包含多個實體存取位址用以儲存使用者的資料，而冗餘位元區用以儲存系統的資料(例如，控制資訊與錯誤更正碼)。在本範例實施例中，每一個實體程式化單元的資料位元區中會包含4個實體存取位址，且一個實體存取位址的大小為512位元組(byte)。然而，在其他範例實施例中，資料位元區中也可包含數目更多或更少的實體存取位址，本發明並不限制實體存取位址的大小以及個數。例如，在一範例實施例中，實體抹除單元為實體區塊，並且實體程式化單元為實體頁面或實體扇區，但本發明不以此為限。
在本範例實施例中，可複寫式非揮發性記憶體模組106 為多階記憶胞(Multi Level Cell，MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元資料的快閃記憶體模組)。然而，本發明不限於此，可複寫式非揮發性記憶體模組106亦可是單階記憶胞(Single Level Cell，SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元資料的快閃記憶體模組)、複數階記憶胞(Trinary Level Cell，TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元資料的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
圖3是根據本發明第一範例實施例所繪示之記憶體控制電路單元的概要方塊圖。
請參照圖3，記憶體控制電路單元104包括記憶體管理電路202、主機介面204與記憶體介面206。
記憶體管理電路202用以控制記憶體控制電路單元104的整體運作。具體來說，記憶體管理電路202具有多個控制指令，並且在記憶體儲存裝置100運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。
在本範例實施例中，記憶體管理電路202的控制指令是以韌體型式來實作。例如，記憶體管理電路202具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置100運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在本發明另一範例實施例中，記憶體管理電路202的控 制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組106的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路202具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有驅動碼，並且當記憶體控制電路單元104被致能時，微處理器單元會先執行此驅動碼段來將儲存於可複寫式非揮發性記憶體模組106中之控制指令載入至記憶體管理電路202的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
主機介面204是耦接至記憶體管理電路202並且用以耦接至連接介面單元102，以接收與識別主機系統1000所傳送的指令與資料。也就是說，主機系統1000所傳送的指令與資料會透過主機介面204來傳送至記憶體管理電路202。在本範例實施例中，主機介面204是相容於SATA標準。然而，必須瞭解的是本發明不限於此，主機介面204亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、UHS-I介面標準、UHS-II介面標準、SD標準、MS標準、MMC標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面206是耦接至記憶體管理電路202並且用以存取可複寫式非揮發性記憶體模組106。也就是說，欲寫入至可複寫式非揮發性記憶體模組106的資料會經由記憶體介面206轉換為可複寫式非揮發性記憶體模組106所能接受的格式。
在本發明一範例實施例中，記憶體控制電路單元104還包括緩衝記憶體208、電源管理電路210與錯誤檢查與校正電路212。
緩衝記憶體208是耦接至記憶體管理電路202並且用以暫存來自於主機系統1000的資料與指令或來自於可複寫式非揮發性記憶體模組106的資料。
電源管理電路210是耦接至記憶體管理電路202並且用以控制記憶體儲存裝置100的電源。
錯誤檢查與校正電路212是耦接至記憶體管理電路202並且用以執行錯誤檢查與校正程序以確保資料的正確性。具體來說，當記憶體管理電路202從主機系統1000中接收到寫入指令時，錯誤檢查與校正電路212會為對應此寫入指令的資料產生對應的錯誤檢查與校正碼(Error Checking and Correcting Code,ECC Code)，並且記憶體管理電路202會將對應此寫入指令的資料與對應的錯誤檢查與校正碼寫入至可複寫式非揮發性記憶體模組106中。之後，當記憶體管理電路202從可複寫式非揮發性記憶體模組106中讀取資料時會同時讀取此資料對應的錯誤檢查與校正碼，並且錯誤檢查與校正電路212會依據此錯誤檢查與校正碼對所讀取的資料執行錯誤檢查與校正程序。
請再參照圖2，記憶體控制電路單元104(或記憶體管理電路202)會初始地設定第一門檻值與第一累加值，並且每隔一預先定義時間(例如，1毫秒)將第一門檻值加上第一累加值以更新第一 門檻值。特別是，當接收到主機系統1000所傳送之欲寫入可複寫式非揮發性記憶體模組106的資料時，記憶體控制電路單元104(或記憶體管理電路202)會偵測記憶體儲存裝置100的溫度並且判斷記憶體儲存裝置100的溫度是否大於或等於溫度門檻值。倘若記憶體儲存裝置100的溫度非大於或等於溫度門檻值時，記憶體控制電路單元104(或記憶體管理電路202)會發送一指令序列(command sequence)，此指令序列用以指示將寫入資料寫入至可複寫式非揮發性記憶體模組，特別是，此指令序列可為一個或複數個指令。反之，倘若記憶體儲存裝置100的溫度大於或等於溫度門檻值時，記憶體控制電路單元104(或記憶體管理電路202)會執行第一資料量判斷運作，以判斷寫入資料的大小是否大於或等於所設定的第一門檻值。倘若寫入資料的大小非大於或等於第一門檻值時，記憶體控制電路單元104(或記憶體管理電路202)會發送一指令序列，此指令序列用以指示執行資料寫入運作，以將寫入資料寫入至可複寫式非揮發性記憶體模組106並且藉由將第一門檻值減去寫入資料的大小以更新第一門檻值。反之，當寫入資料的大小大於或等於第一門檻值時，記憶體控制電路單元104(或記憶體管理電路202)會執行暫停寫入運作，而不將寫入資料寫入至可複寫式非揮發性記憶體模組106並且在一第一預設時間之後(例如，1毫秒)重新執行上述判斷寫入資料的大小是否大於或等於第一門檻值的運作。
具體而言，透過上述之資料傳輸方法，可藉由限定資料 傳輸速率來減少功耗。例如，倘若欲將資料傳輸速率限制在100MB/s(相當於每1毫秒(ms)傳輸200個512位元組(Byte)的扇區資料)，以及假設記憶體控制電路單元104(或記憶體管理電路202)初始地設定第一門檻值為300以及第一累加值為200，並且記憶體控制電路單元104(或記憶體管理電路202)會每隔1毫秒將第一門檻值加上第一累加值以更新第一門檻值。當欲寫入可複寫式非揮發性記憶體模組106的資料為200個扇區資料時，記憶體控制電路單元104(或記憶體管理電路202)會判斷寫入資料的大小(200個扇區資料)非大於或等於所設定的第一門檻值(300)，而將200個扇區資料寫入至可複寫式非揮發性記憶體模組106並且藉由將第一門檻值減去寫入資料的大小以更新第一門檻值。此時，更新後的第一門檻值為100。倘若經過1毫秒後由於第一門檻值加上第一累加值，則第一門檻值會變成為300，同時記憶體控制電路單元104(或記憶體管理電路202)接收到的寫入資料為500個扇區資料時，則記憶體控制電路單元104(或記憶體管理電路202)判斷寫入資料的大小(500個扇區資料)大於或等於目前的第一門檻值(300)，因此會執行暫停寫入運作，而不將寫入資料寫入至可複寫式非揮發性記憶體模組106並且在1毫秒之後重新判斷寫入資料的大小是否大於或等於第一門檻值。由於記憶體控制電路單元104(或記憶體管理電路202)每隔1毫秒將第一門檻值加上第一累加值以更新第一門檻值，因此當重新判斷寫入資料的大小是否大於或等於第一門檻值時，更新的第一門檻值已成為500，此時記憶 體控制電路單元104(或記憶體管理電路202)會判斷寫入資料的大小(500個扇區資料)非大於或等於目前的第一門檻值(500)，而將寫入資料寫入至可複寫式非揮發性記憶體模組106且依照上述步驟更新第一門檻值，由此，可達到控制資料寫入速率維持在100MB/s。
值得一提的是，可複寫式非揮發性記憶體模組106的資料寫入運作與資料讀取運作所需消耗的功率不同，特別是，當執行資料讀取運作時，其輸出/輸入的動作較資料寫入運作多，因此相對的在資料讀取運作下，記憶體儲存裝置100的溫度上升的速度較快。因此，在一範例實施例中，為了使熱的產生與散熱達到穩定狀態，可藉由分別地對資料寫入運作與資料讀取運作設定不同的門檻值與累加值，來限定資料傳輸的速度。
記憶體控制電路單元104(或記憶體管理電路202)會初始地為資料讀取運作設定第二門檻值與第二累加值，並且每隔一第二預先定義時間(例如，1毫秒)將第二門檻值加上第二累加值以更新第二門檻值。當記憶體控制電路單元104(或記憶體管理電路202)從主機系統接收到一讀取指令，欲讀取可複寫式非揮發性記憶體模組106中的資料時，記憶體控制電路單元104(或記憶體管理電路202)會偵測記憶體儲存裝置100的溫度並且判斷記憶體儲存裝置100的溫度是否大於或等於溫度門檻值。倘若記憶體儲存裝置100的溫度非大於或等於溫度門檻值時，記憶體控制電路單元104(或記憶體管理電路202)會發送一指令序列(command sequence)，此指令序列用以指示從可複寫式非揮發性記憶體模組 讀取對應此讀取指令的讀取資料。反之，倘若記憶體儲存裝置100的溫度大於或等於溫度門檻值時，記憶體控制電路單元104(或記憶體管理電路202)會執行第二資料量判斷運作，以判斷欲從可複寫式非揮發性記憶體模組106讀取的讀取資料的大小是否大於或等於第二門檻值。倘若讀取資料的大小非大於或等於第二門檻值時，記憶體控制電路單元104(或記憶體管理電路202)會發送指令序列，此指令序列用以指示執行資料讀取運作，以從可複寫式非揮發性記憶體模組106讀取對應此讀取指令的讀取資料並且藉由將第二門檻值減去此讀取資料的大小以更新第二門檻值。反之，若讀取資料的大小大於或等於第二門檻值時，記憶體控制電路單元104(或記憶體管理電路202)會執行暫停讀取運作，而不從可複寫式非揮發性記憶體模組106中讀取此讀取資料並且在第二預設時間之後(例如，1毫秒)重新執行上述判斷讀取資料的大小是否大於或等於第二門檻值的第二資料量判斷運作。
具體而言，由於資料讀取運作時所需消耗的功率較資料寫入運作大，因此可將上述第二門檻值與第二累加值設成分別小於第一門檻值與第一累加值的數值。例如，當第一門檻值被設為300時，第二門檻值可被設為200，以及當第一累加值被設為200時，第二累加值可被設為100。
值得一提的是，由於當記憶體儲存裝置100運作時，例如，不斷地寫入與讀取大量的資料時，其需要消耗大量的能源並且產生大量的熱能，因此容易導致記憶體儲存裝置100過熱。在 本範例實施例中，記憶體控制電路單元104(或記憶體管理電路202)更用以偵測記憶體儲存裝置100的溫度且判斷記憶體儲存裝置100的溫度是否大於或等於溫度門檻值。當記憶體控制電路單元104(或記憶體管理電路202)判斷記憶體儲存裝置100的溫度大於或等於溫度門檻值時，亦即，記憶體儲存裝置100過熱時，才會執行上述第一資料量判斷運作或第二資料量判斷運作，並且根據此第一資料量判斷運作來執行資料寫入運作或暫停寫入運作以及根據第二資料量判斷運作來執行資料讀取運作或暫停讀取運作。
特別是，由於記憶體控制電路單元104(或記憶體管理電路202)會在每隔一預先定義時間(例如，1毫秒)將第一門檻值加上第一累加值以更新第一門檻值，因此為了在記憶體儲存裝置100的溫度超過溫度門檻值時，控制此第一門檻值維持在一定的範圍內，記憶體控制電路單元104(或記憶體管理電路202)會在更新第一門檻值之前計算一最大資料量值，並且將第一門檻值加上第一累加值獲得第一門檻值的更新值之後，偵測記憶體儲存裝置100的溫度並且判斷記憶體儲存裝置100的溫度是否大於或等於溫度門檻值；倘若記憶體儲存裝置100的溫度非大於或等於溫度門檻值時，記憶體控制電路單元104(或記憶體管理電路202)會以更新值來更新第一門檻值；特別是，倘若記憶體儲存裝置100的溫度大於或等於溫度門檻值時，記憶體控制電路單元104(或記憶體管理電路202)會判斷此更新值是否大於或等於所計算的最大資料量值。倘若更新值非大於或等於最大資料量值，則記憶體控制電路 單元104(或記憶體管理電路202)會以更新值來更新第一門檻值，反之，則以最大資料量值來更新第一門檻值。在此，最大資料量值為一系統預設值，然，本發明不限於此，最大資料量值亦可以根據可複寫式非揮發性記憶體模組106的執行性能來調整與設定。
圖4是根據本發明第一範例實施例所繪示之寫入資料傳輸方法的流程圖。
請參照圖4，在步驟S401中，記憶體控制電路單元104(或記憶體管理電路202)會初始地設定第一門檻值與第一累加值。並且，在步驟S403中，記憶體控制電路單元104(或記憶體管理電路202)會每隔一第一預先定義時間(例如，1毫秒)，藉由將第一門檻值加上第一累加值以更新第一門檻值。
在步驟S405中，記憶體控制電路單元104(或記憶體管理電路202)接收主機系統1000所傳送之欲寫入可複寫式非揮發性記憶體模組106的資料，並且在步驟S407中記憶體控制電路單元104(或記憶體管理電路202)會偵測記憶體儲存裝置100的溫度。
在步驟S409中，記憶體控制電路單元104(或記憶體管理電路202)會判斷所偵測之記憶體儲存裝置100的溫度是否大於或等於溫度門檻值。倘若記憶體儲存裝置100的溫度非大於或等於溫度門檻值，則在步驟S411中，記憶體控制電路單元104(或記憶體管理電路202)會執行一般的資料寫入運作，以將所接收的寫入資料寫入至可複寫式非揮發性記憶體模組106。反之，當記憶體儲存裝置100的溫度大於或等於溫度門檻值時，在步驟S413中，記 憶體控制電路單元104(或記憶體管理電路202)會執行資料量判斷運作。
在步驟S413中，記憶體控制電路單元104(或記憶體管理電路202)會判斷寫入資料的大小是否大於或等於第一門檻值。倘若寫入資料的大小非大於或等於第一門檻值時，則在步驟S415中，記憶體控制電路單元104(或記憶體管理電路202)會執行資料寫入運作，以將寫入資料寫入至可複寫式非揮發性記憶體模組106並且藉由將第一門檻值減去寫入資料的大小以更新第一門檻值。反之，當寫入資料的大小大於或等於第一門檻值時，則在步驟S417中，記憶體控制電路單元104(或記憶體管理電路202)會執行暫停寫入運作，而不將寫入資料寫入至可複寫式非揮發性記憶體模組106並且在第一預設時間之後(例如，1毫秒)重新執行步驟S413。
特別是，由於在步驟S403中，記憶體控制電路單元104(或記憶體管理電路202)會每隔一第一預先定義時間(例如，1毫秒)，藉由將第一門檻值加上第一累加值來更新第一門檻值，因此第一門檻值會不斷地變動，也就是說，在上述步驟S417中所執行的暫停寫入運作，會直到第一門檻值更新至相當於寫入資料的大小(亦即，寫入資料的大小非大於或等於第一門檻值)時，步驟S415才會被執行，由此控制資料寫入速度以減少功耗。
圖5是根據本發明第一範例實施例所繪示之讀取資料傳輸方法的流程圖。
請參照圖5，首先，在步驟S501中，記憶體控制電路單 元104(或記憶體管理電路202)會初始地設定第二門檻值與第二累加值。並且，在步驟S503中，記憶體控制電路單元104(或記憶體管理電路202)會每隔一第二預先定義時間(例如，1毫秒)，藉由將第二門檻值加上第二累加值以更新第二門檻值。
在步驟S505中，當記憶體控制電路單元104(或記憶體管理電路202)從主機系統1000接收一讀取指令，欲從可複寫式非揮發性記憶體模組106讀取資料時，會接著在步驟S507中，偵測記憶體儲存裝置100的溫度。
在步驟S509中，記憶體控制電路單元104(或記憶體管理電路202)會判斷所偵測之記憶體儲存裝置100的溫度是否大於或等於溫度門檻值。倘若記憶體儲存裝置100的溫度非大於或等於溫度門檻值，則在步驟S511中，記憶體控制電路單元104(或記憶體管理電路202)會執行一般的資料讀取運作，以從可複寫式非揮發性記憶體模組106讀取對應此讀取指令的讀取資料。反之，當記憶體儲存裝置100的溫度大於或等於溫度門檻值時，在步驟S513中，記憶體控制電路單元104(或記憶體管理電路202)會執行資料量判斷運作。
在步驟S513中，記憶體控制電路單元104(或記憶體管理電路202)會判斷欲從可複寫式非揮發性記憶體模組106讀取的讀取資料的大小是否大於或等於第二門檻值。倘若讀取資料的大小非大於或等於第二門檻值時，則在步驟S515中，記憶體控制電路單元104(或記憶體管理電路202)會執行資料讀取運作，以從可複 寫式非揮發性記憶體模組106讀取所欲讀取的資料並且藉由將第二門檻值減去讀取資料的大小以更新第二門檻值。反之，當寫入資料的大小大於或等於第二門檻值時，則在步驟S517中，記憶體控制電路單元104(或記憶體管理電路202)會執行暫停讀取運作，而不從可複寫式非揮發性記憶體模組106中讀取所欲讀取的資料並且在第二預設時間之後(例如，1毫秒)重新執行步驟S513。
特別是，由於在步驟S503中，記憶體控制電路單元104(或記憶體管理電路202)會每隔一第二預先定義時間(例如，1毫秒)，藉由將第二門檻值加上第二累加值來更新第二門檻值，因此第二門檻值會不斷地變動。也就是說，在上述步驟S517中所執行的暫停讀取運作，會直到第二門檻值更新至相當於讀取資料的大小(亦即，讀取資料的大小非大於或等於第二門檻值)時，步驟S515才會被執行，由此可控制資料讀取速度以減少功耗。
圖6是根據本發明第一範例實施例所繪示之更新門檻值之步驟的流程圖。
請參照圖6，在步驟S601中，記憶體控制電路單元104(或記憶體管理電路202)會初始地設定一最大資料量值，此最大資料量值為一系統預設值，然，本發明不限於此，最大資料量值亦可以根據可複寫式非揮發性記憶體模組106的執行性能來調整與設定。
由於在本範例實施例中記憶體控制電路單元104(或記憶體管理電路202)會不斷地每隔一預先定義時間將第一門檻值加 上第一累加值以更新第一門檻值，因此，在步驟S603中，記憶體控制電路單元104(或記憶體管理電路202)會先取得此第一門檻值加上第一累加值的更新值。
接著，在步驟S605中，記憶體控制電路單元104(或記憶體管理電路202)會偵測記憶體儲存裝置100的溫度，並且在步驟S607中，判斷記憶體儲存裝置100的溫度是否大於或等於溫度門檻值。特別是，倘若記憶體儲存裝置100的溫度大於或等於溫度門檻值時，記憶體控制電路單元104(或記憶體管理電路202)才會執行用以限制第一門檻值的步驟S609~S613。在步驟S609中，記憶體控制電路單元104(或記憶體管理電路202)會判斷此更新值是否大於或等於最大資料量值。倘若更新值大於或等於最大資料量值，則在步驟S611中，記憶體控制電路單元104(或記憶體管理電路202)會以最大資料量值來更新第一門檻值，反之，則在步驟S613中，記憶體控制電路單元104(或記憶體管理電路202)會以更新值來更新第一門檻值。由此在記憶體儲存裝置100的溫度上升至溫度門檻值的狀態下，記憶體控制電路單元104(或記憶體管理電路202)會控制此第一門檻值維持在一定的範圍內。值得一提的是，倘若記憶體儲存裝置100的溫度非大於或等於溫度門檻值時，記憶體控制電路單元104(或記憶體管理電路202)會以更新值來更新第一門檻值(步驟S615)，並不會以最大資料量值來限制第一門檻值，也就是說，當記憶體儲存裝置100的溫度非大於或等於溫度門檻值時，第一門檻值可大於或等於最大資料量值。
[第二範例實施例]
本發明第二範例實施例的記憶體儲存裝置與主機系統本質上是相同於第一範例實施例的記憶體儲存裝置與主機系統，其中差異在於第二範例實施例的第一累加值可依據記憶體儲存裝置的溫度的改變而被調整。以下將使用圖1A、圖2與圖3的裝置結構來描述第二範例實施例與第一範例實施例的差異部份。
在本範例實施例中，在設定第一累加值的運作中，記憶體控制電路單元104(或記憶體管理電路202)會偵測記憶體儲存裝置100的溫度，並且判斷記憶體儲存裝置100的溫度是否大於或等於溫度門檻值。倘若當記憶體儲存裝置100的溫度非大於或等於溫度門檻值時，記憶體控制電路單元104(或記憶體管理電路202)會以第一值來設定第一累加值。反之，當記憶體儲存裝置100的溫度大於或等於溫度門檻值時，則以第二值來設定第一累加值，其中第一值大於或等於第二值。具體而言，由於記憶體儲存裝置100的溫度未達到溫度門檻值時，記憶體控制電路單元104(或記憶體管理電路202)不會執行第一範例實施例所述用以限定資料傳輸速率的資料傳輸方法，因此可使用較大的第一值來設定第一累加值，以提升資料傳輸速率以及提升記憶體儲存裝置100的運作時的存取效能。
圖7是根據本發明第二範例實施例所繪示之動態更新累加值的寫入資料傳輸方法的流程圖。
請參照圖7，在步驟S701中，記憶體控制電路單元104(或 記憶體管理電路202)會初始地設定第一門檻值、第一值與第二值。其中第一值會被設為大於第二值的數值。
在步驟S703中，記憶體控制電路單元104(或記憶體管理電路202)會偵測記憶體儲存裝置100的溫度，並且在步驟S705中，判斷所偵測之記憶體儲存裝置100的溫度是否大於或等於溫度門檻值。倘若記憶體儲存裝置100的溫度大於或等於溫度門檻值，則在步驟S707中，記憶體控制電路單元104(或記憶體管理電路202)會以較小的第二值設定第一累加值，反之，當記憶體儲存裝置100的溫度非大於或等於溫度門檻值時，則在步驟S709中，記憶體控制電路單元104(或記憶體管理電路202)會以較大的第一值設定第一累加值。
接著，步驟S711到步驟S725是相同於第一範例實施例之圖4中的寫入資料傳輸方法的步驟S403到步驟S417，在此不再重複。特別是，當執行完步驟S719與步驟S723後會回到步驟S703，以執行動態的設定第一累加值的步驟S703到S709。
圖8是根據本發明第二範例實施例所繪示之動態更新累加值的讀取資料傳輸方法的流程圖。
請參照圖8，在步驟S801中，記憶體控制電路單元104(或記憶體管理電路202)會初始地設定第二門檻值、第三值與第四值。其中第三值會被設為大於第四值的數值。
在步驟S803中，記憶體控制電路單元104(或記憶體管理電路202)會偵測記憶體儲存裝置100的溫度，並且在步驟S805 中，判斷所偵測之記憶體儲存裝置100的溫度是否大於或等於溫度門檻值。倘若記憶體儲存裝置100的溫度大於或等於溫度門檻值，則在步驟S807中，記憶體控制電路單元104(或記憶體管理電路202)會以較小的第四值設定第二累加值，反之，當記憶體儲存裝置100的溫度非大於或等於溫度門檻值時，則在步驟S809中，記憶體控制電路單元104(或記憶體管理電路202)會以較大的第三值設定第二累加值。
接著，步驟S811到步驟S825是相同於第一範例實施例之圖5中的讀取資料傳輸方法的步驟S503到步驟S517，在此不再重複。特別是，當執行完步驟S819與步驟S823後會回到步驟S803，以執行調整第二累加值的步驟S803到步驟S809。
綜上所述，本發明範例實施例的資料傳輸方法、記憶體控制電路單元與記憶體儲存裝置會在記憶體儲存裝置之溫度達到門檻值時，藉由控制門檻值來限制資料傳輸速率，由此降低功率消耗，進而避免記憶體儲存裝置運作時快速且大量存取資料所造成的系統過熱現象。此外，在本範例實施例的資料傳輸方法、記憶體控制電路單元與記憶體儲存裝置可更依據記憶體儲存裝置的溫度動態的設定累加值，由此可在兼顧記憶體儲存裝置之熱的產生與散熱平衡狀態下，提升資料傳輸速率以及資料存取效能。
S401、S403、S405、S407、S409、S411、S413、S415、S417‧‧‧寫入資料傳輸方法的步驟

Claims (18)

  1. 一種資料傳輸方法，用於具有一可複寫式非揮發性記憶體模組的一記憶體儲存裝置，該資料傳輸方法包括：(a)初始地設定一第一門檻值與一第一累加值；(b)每隔一第一預先定義時間，藉由將該第一門檻值加上該第一累加值以更新該第一門檻值；(c)接收一寫入資料；(d)偵測該記憶體儲存裝置的一溫度；(e)判斷該記憶體儲存裝置的該溫度是否大於或等於一溫度門檻值，其中倘若該記憶體儲存裝置的該溫度非大於或等於該溫度門檻值時，執行步驟(f)並且倘若該記憶體儲存裝置的該溫度大於或等於該溫度門檻值時，執行步驟(g)；(f)將該寫入資料寫入至該可複寫式非揮發性記憶體模組；(g)判斷該寫入資料的大小是否大於或等於該第一門檻值，其中倘若該寫入資料的大小非大於或等於該第一門檻值時，執行步驟(h)並且倘若該寫入資料的大小大於或等於該第一門檻值時，執行步驟(i)；(h)將該寫入資料寫入至該可複寫式非揮發性記憶體模組並且藉由將該第一門檻值減去該寫入資料的大小以更新該第一門檻值；以及(i)不將該寫入資料寫入至該可複寫式非揮發性記憶體模組並且於一第一預設時間之後重新執行步驟(g)。
  2. 如申請專利範圍第1項所述之資料傳輸方法，其中上述設定該第一累加值的步驟包括：倘若該記憶體儲存裝置的該溫度非大於或等於該溫度門檻值時，以一第一值來設定該第一累加值；以及倘若該記憶體儲存裝置的該溫度大於或等於該溫度門檻值時，以一第二值來設定該第一累加值，其中該第一值大於該第二值。
  3. 如申請專利範圍第1項所述之資料傳輸方法，其中上述每隔該第一預先定義時間，藉由將該第一門檻值加上該第一累加值以更新該第一門檻值的步驟包括：初始地設定一最大資料量值；將該第一門檻值加上該第一累加值以獲得一更新值；倘若該記憶體儲存裝置的該溫度非大於或等於該溫度門檻值時，以該更新值來更新該第一門檻值；倘若該記憶體儲存裝置的該溫度大於或等於該溫度門檻值時，判斷該更新值是否大於或等於該最大資料量值；倘若該更新值非大於或等於該最大資料量值時，以該更新值來更新該第一門檻值；以及倘若該更新值大於或等於該最大資料量值時，以該最大資料量值來更新該第一門檻值。
  4. 如申請專利範圍第3項所述之資料傳輸方法，其中倘若該記憶體儲存裝置的該溫度非大於或等於該溫度門檻值時，該第一 門檻值是大於或等於該最大資料量值。
  5. 如申請專利範圍第1項所述之資料傳輸方法，更包括：(j)初始地設定一第二門檻值與一第二累加值；(k)每隔一第二預先定義時間，藉由將該第二門檻值加上該第二累加值以更新該第二門檻值；(l)接收一讀取指令；(m)偵測該記憶體儲存裝置的該溫度；(n)判斷該記憶體儲存裝置的該溫度是否大於或等於該溫度門檻值，其中倘若該溫度非大於或等於該溫度門檻值時，執行步驟(o)並且倘若該溫度大於或等於該溫度門檻值時，執行步驟(p)；(o)從該可複寫式非揮發性記憶體模組讀取對應該讀取指令的一讀取資料；(p)判斷欲從該可複寫式非揮發性記憶體模組讀取的該讀取資料的大小是否大於或等於該第二門檻值，其中倘若該讀取資料的大小非大於或等於該第二門檻值時，執行步驟(q)並且倘若該讀取資料的大小大於或等於該第二門檻值時，執行步驟(r)；(q)從該可複寫式非揮發性記憶體模組讀取對應該讀取指令的該讀取資料並且藉由將該第二門檻值減去該讀取資料的大小以更新該第二門檻值；以及(r)不從該可複寫式非揮發性記憶體模組中讀取該讀取資料並且在一第二預設時間之後重新執行步驟(p)。
  6. 如申請專利範圍第5項所述之資料傳輸方法，其中上述設 定該第二累加值的步驟包括：倘若該記憶體儲存裝置的該溫度非大於或等於該溫度門檻值時，以一第三值來設定該第二累加值；以及倘若該記憶體儲存裝置的該溫度大於或等於該溫度門檻值時，以一第四值來設定該第二累加值，其中該第三值大於該第四值。
  7. 一種記憶體控制電路單元，用於控制一記憶體儲存裝置的一可複寫式非揮發性記憶體模組，該記憶體控制電路單元包括：一主機介面，用以耦接至一主機系統；一記憶體介面，用以耦接至該可複寫式非揮發性記憶體模組；以及一記憶體管理電路，耦接至該主機介面與該記憶體介面，其中該記憶體管理電路初始地設定一第一門檻值與一第一累加值，並且每隔一預先定義時間，藉由將該第一門檻值加上該第一累加值以更新該第一門檻值，其中該記憶體管理電路更用以接收一寫入資料，其中該記憶體管理電路更用以偵測該記憶體儲存裝置的一溫度並且判斷該記憶體儲存裝置的該溫度是否大於或等於一溫度門檻值，其中倘若該記憶體儲存裝置的該溫度非大於或等於該溫度門檻值時，該記憶體管理電路用以發送一第一指令序列(command sequence)，該第一指令序列用以指示執行一資料寫入運作，以將 該寫入資料寫入至該可複寫式非揮發性記憶體模組，其中倘若該記憶體儲存裝置的該溫度大於或等於該溫度門檻值時，該記憶體管理電路更用以執行一第一資料量判斷運作，以判斷該寫入資料的大小是否大於或等於該第一門檻值，其中倘若該寫入資料的大小非大於或等於該第一門檻值時，該記憶體管理電路發送該第一指令序列，該第一指令序列用以指示執行該資料寫入運作，以將該寫入資料寫入至該可複寫式非揮發性記憶體模組並且藉由將該第一門檻值減去該寫入資料的大小以更新該第一門檻值，其中倘若該寫入資料的大小大於或等於該第一門檻值時，該記憶體管理電路執行一暫停寫入運作，不將該寫入資料寫入至該可複寫式非揮發性記憶體模組並且在一第一預設時間之後重新執行上述該第一資料量判斷運作。
  8. 如申請專利範圍第7項所述之記憶體控制電路單元，其中倘若該記憶體儲存裝置的該溫度非大於或等於該溫度門檻值時，該記憶體管理電路以一第一值來設定該第一累加值，其中倘若該記憶體儲存裝置的該溫度大於或等於該溫度門檻值時，該記憶體管理電路以一第二值來設定該第一累加值，其中該第一值大於該第二值。
  9. 如申請專利範圍第8項所述之記憶體控制電路單元，其中上述每隔該第一預先定義時間，藉由將該第一門檻值加上該第一累加值以更新該第一門檻值的運作中，該記憶體管理電路更用以 初始地設定一最大資料量值並且將該第一門檻值加上該第一累加值以獲得一更新值，其中倘若該記憶體儲存裝置的該溫度非大於或等於該溫度門檻值時，該記憶體管理電路以該更新值來更新該第一門檻值，其中倘若該記憶體儲存裝置的該溫度大於或等於該溫度門檻值時，該記憶體管理電路更用以判斷該更新值是否大於或等於該最大資料量值，其中倘若該更新值非大於或等於該最大資料量值時，該記憶體管理電路以該更新值來更新該第一門檻值，其中倘若該更新值大於或等於該最大資料量值時，該記憶體管理電路以該最大資料量值來更新該第一門檻值。
  10. 如申請專利範圍第9項所述之記憶體控制電路單元，其中倘若該記憶體儲存裝置的該溫度非大於或等於該溫度門檻值時，該第一門檻值是大於或等於該最大資料量值。
  11. 如申請專利範圍第7項所述之記憶體控制電路單元，其中該記憶體管理電路更用以初始地設定一第二門檻值與一第二累加值，並且每隔一第二預先定義時間，藉由將該第二門檻值加上該第二累加值以更新該第二門檻值，其中該記憶體管理電路更用以從該主機系統接收一讀取指令，其中該記憶體管理電路更用以偵測該記憶體儲存裝置的該溫度並且判斷該記憶體儲存裝置的該溫度是否大於或等於該溫度門 檻值，其中倘若該記憶體儲存裝置的該溫度非大於或等於該溫度門檻值時，該記憶體管理電路用以發送一第二指令序列，該第二指令序列用以指示執行一資料讀取運作，以從該可複寫式非揮發性記憶體模組讀取對應該讀取指令的一讀取資料，其中倘若該記憶體儲存裝置的該溫度大於或等於該溫度門檻值時，該記憶體管理電路更用以執行一第二資料量判斷運作，以判斷欲從該可複寫式非揮發性記憶體模組讀取的該讀取資料的大小是否大於或等於該第二門檻值，其中倘若該讀取資料的大小非大於或等於該第二門檻值時，該記憶體管理電路發送該第二指令序列，該第二指令序列用以指示執行該資料讀取運作，以從該可複寫式非揮發性記憶體模組讀取對應該讀取指令的該讀取資料並且藉由將該第二門檻值減去該讀取資料的大小以更新該第二門檻值，其中倘若該讀取資料的大小大於或等於該第二門檻值時，該記憶體管理電路執行一暫停讀取運作，不從該可複寫式非揮發性記憶體模組中讀取該讀取資料並且在一第二預設時間之後重新執行上述該第二資料量判斷運作。
  12. 如申請專利範圍第11項所述之記憶體控制電路單元，其中倘若該記憶體儲存裝置的該溫度非大於或等於該溫度門檻值時，該記憶體管理電路以一第三值來設定該第二累加值，其中倘若該記憶體儲存裝置的該溫度大於或等於該溫度門檻 值時，該記憶體管理電路以一第四值來設定該第二累加值，其中該第三值大於該第四值。
  13. 一種記憶體儲存裝置，包括：一連接器，用以耦接至一主機系統；一可複寫式非揮發性記憶體模組；以及一記憶體控制電路單元，耦接至該連接器與該可複寫式非揮發性記憶體模組，其中該記憶體控制電路單元初始地設定一第一門檻值與一第一累加值，並且每隔一預先定義時間，藉由將該第一門檻值加上該第一累加值以更新該第一門檻值，其中該記憶體控制電路單元更用以接收一寫入資料，其中該記憶體控制電路單元更用以偵測該記憶體儲存裝置的一溫度並且判斷該記憶體儲存裝置的該溫度是否大於或等於一溫度門檻值，其中倘若該記憶體儲存裝置的該溫度非大於或等於該溫度門檻值時，該記憶體控制電路單元用以發送一第一指令序列，該第一指令序列用以指示執行一資料寫入運作，以將該寫入資料寫入至該可複寫式非揮發性記憶體模組，其中倘若該記憶體儲存裝置的該溫度大於或等於該溫度門檻值時，該記憶體控制電路單元更用以執行一第一資料量判斷運作，以判斷該寫入資料的大小是否大於或等於該第一門檻值，其中倘若該寫入資料的大小非大於或等於該第一門檻值時， 該記憶體控制電路單元發送該第一指令序列，該第一指令序列用以指示執行該資料寫入運作，以將該寫入資料寫入至該可複寫式非揮發性記憶體模組並且藉由將該第一門檻值減去該寫入資料的大小以更新該第一門檻值，其中倘若該寫入資料的大小大於或等於該第一門檻值時，該記憶體控制電路單元執行一暫停寫入運作，不將該寫入資料寫入至該可複寫式非揮發性記憶體模組並且在一第一預設時間之後重新執行上述第一資料量判斷運作。
  14. 如申請專利範圍第13項所述之記憶體儲存裝置，其中倘若該記憶體儲存裝置的該溫度非大於或等於該溫度門檻值時，該記憶體控制電路單元以一第一值來設定該第一累加值，其中倘若該記憶體儲存裝置的該溫度大於或等於該溫度門檻值時，該記憶體控制電路單元以一第二值來設定該第一累加值，其中該第一值大於該第二值。
  15. 如申請專利範圍第14項所述之記憶體儲存裝置，其中上述每隔該第一預先定義時間，藉由將該第一門檻值加上該第一累加值以更新該第一門檻值的運作中，該記憶體控制電路單元更用以初始地設定一最大資料量值並且將該第一門檻值加上該第一累加值以獲得一更新值，其中倘若該記憶體儲存裝置的該溫度非大於或等於該溫度門檻值時，該記憶體控制電路單元以該更新值來更新該第一門檻值，其中倘若該記憶體儲存裝置的該溫度大於或等於該溫度門檻 值時，該記憶體控制電路單元更用以判斷該更新值是否大於或等於該最大資料量值，其中倘若該更新值非大於或等於該最大資料量值時，該記憶體控制電路單元以該更新值來更新該第一門檻值，其中倘若該更新值大於或等於該最大資料量值時，該記憶體控制電路單元以該最大資料量值來更新該第一門檻值。
  16. 如申請專利範圍第15項所述之記憶體儲存裝置，其中倘若該記憶體儲存裝置的該溫度非大於或等於該溫度門檻值時，該第一門檻值是大於或等於該最大資料量值。
  17. 如申請專利範圍第13項所述之記憶體儲存裝置，其中該記憶體控制電路單元更用以初始地設定一第二門檻值與一第二累加值，並且每隔一第二預先定義時間，藉由將該第二門檻值加上該第二累加值以更新該第二門檻值，其中該記憶體控制電路單元更用以從該主機系統接收一讀取指令，其中該記憶體控制電路單元更用以偵測該記憶體儲存裝置的該溫度並且判斷該記憶體儲存裝置的該溫度是否大於或等於該溫度門檻值，其中倘若該記憶體控制電路單元的該溫度非大於或等於該溫度門檻值時，該記憶體控制電路單元用以發送一第二指令序列，該第二指令序列用以指示執行一資料讀取運作，以從該可複寫式非揮發性記憶體模組讀取對應該讀取指令的一讀取資料， 其中倘若該記憶體儲存裝置的該溫度大於或等於該溫度門檻值時，該記憶體控制電路單元更用以執行一第二資料量判斷運作，以判斷欲從該可複寫式非揮發性記憶體模組讀取的該讀取資料的大小是否大於或等於該第二門檻值，其中倘若該讀取資料的大小非大於或等於該第二門檻值時，該記憶體控制電路單元發送該第二指令序列，該第二指令序列用以指示執行該資料讀取運作，以從該可複寫式非揮發性記憶體模組讀取對應該讀取指令的該讀取資料並且藉由將該第二門檻值減去該讀取資料的大小以更新該第二門檻值，其中倘若該讀取資料的大小大於或等於該第二門檻值時，該記憶體控制電路單元執行一暫停讀取運作，不從該可複寫式非揮發性記憶體模組中讀取該讀取資料並且在一第二預設時間之後重新執行上述該第二資料量判斷運作。
  18. 如申請專利範圍第17項所述之記憶體儲存裝置，其中倘若該記憶體儲存裝置的該溫度非大於或等於該溫度門檻值時，該記憶體控制電路單元以一第三值來設定該第二累加值，其中倘若該記憶體儲存裝置的該溫度大於或等於該溫度門檻值時，該記憶體控制電路單元以一第四值來設定該第二累加值，其中該第三值大於該第四值。
TW103105718A 2014-02-20 2014-02-20 資料傳輸方法、記憶體控制電路單元與記憶體儲存裝置 TWI498732B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103105718A TWI498732B (zh) 2014-02-20 2014-02-20 資料傳輸方法、記憶體控制電路單元與記憶體儲存裝置
US14/258,037 US9324435B2 (en) 2014-02-20 2014-04-22 Data transmitting method, memory control circuit unit and memory storage apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103105718A TWI498732B (zh) 2014-02-20 2014-02-20 資料傳輸方法、記憶體控制電路單元與記憶體儲存裝置

Publications (2)

Publication Number Publication Date
TW201533571A TW201533571A (zh) 2015-09-01
TWI498732B true TWI498732B (zh) 2015-09-01

Family

ID=53798670

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103105718A TWI498732B (zh) 2014-02-20 2014-02-20 資料傳輸方法、記憶體控制電路單元與記憶體儲存裝置

Country Status (2)

Country Link
US (1) US9324435B2 (zh)
TW (1) TWI498732B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106802850B (zh) * 2015-11-26 2019-11-12 瑞昱半导体股份有限公司 温度控制方法及使用其的输入输出装置
TWI596476B (zh) * 2015-11-27 2017-08-21 群聯電子股份有限公司 資料程式化方法、記憶體儲存裝置及記憶體控制電路單元
TWI591641B (zh) * 2016-02-19 2017-07-11 群聯電子股份有限公司 資料程式化方法、記憶體控制電路單元及記憶體儲存裝置
US10564900B2 (en) 2016-03-04 2020-02-18 Western Digital Technologies, Inc. Temperature variation compensation
US9996281B2 (en) * 2016-03-04 2018-06-12 Western Digital Technologies, Inc. Temperature variation compensation
US10331352B2 (en) 2016-06-06 2019-06-25 Toshiba Memory Corporation Dynamic processing of storage command based on internal operations of storage system
TWI661352B (zh) * 2016-09-22 2019-06-01 慧榮科技股份有限公司 資料儲存裝置及其資料寫入方法
TWI698796B (zh) * 2016-10-28 2020-07-11 宏碁股份有限公司 儲存系統及其電源管理方法
US10564856B2 (en) * 2017-07-06 2020-02-18 Alibaba Group Holding Limited Method and system for mitigating write amplification in a phase change memory-based storage device
TWI811640B (zh) * 2021-03-02 2023-08-11 宏碁股份有限公司 儲存裝置之溫度保護方法及其電腦程式產品
CN113760194B (zh) * 2021-09-09 2024-03-12 合肥兆芯电子有限公司 存储器温度控制方法及存储器温度控制系统
CN114296495B (zh) * 2021-11-30 2023-02-28 科华数据股份有限公司 温度控制方法、控制设备及温控系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5463767A (en) * 1992-02-24 1995-10-31 Nec Corporation Data transfer control unit with memory unit fault detection capability
US20080235486A1 (en) * 2007-03-20 2008-09-25 Micron Technology, Inc. Non-volatile memory devices, systems including same and associated methods
US20090248999A1 (en) * 2008-03-27 2009-10-01 Fujitsu Limited Memory control apparatus, memory control method and information processing system
US8606970B2 (en) * 2010-02-12 2013-12-10 Phison Electronics Corp. Data writing method for non-volatile memory, and controller and storage system using the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6233190B1 (en) * 1999-08-30 2001-05-15 Micron Technology, Inc. Method of storing a temperature threshold in an integrated circuit, method of modifying operation of dynamic random access memory in response to temperature, programmable temperature sensing circuit and memory integrated circuit
EP1850347A1 (en) * 2006-04-28 2007-10-31 Deutsche Thomson-Brandt Gmbh Method and device for writing to a flash memory
US8209504B2 (en) * 2007-01-30 2012-06-26 Panasonic Corporation Nonvolatile memory device, nonvolatile memory system, and access device having a variable read and write access rate
WO2009078006A2 (en) * 2007-12-18 2009-06-25 Densbits Technologies Ltd. Apparatus for coding at a plurality of rates in multi-level flash memory systems, and methods useful in conjunction therewith
US8473680B1 (en) * 2009-09-18 2013-06-25 Marvell International Ltd. Hotspot detection and caching for storage devices
US8984216B2 (en) * 2010-09-09 2015-03-17 Fusion-Io, Llc Apparatus, system, and method for managing lifetime of a storage device
US9240240B2 (en) * 2011-11-29 2016-01-19 Micron Technology, Inc. Apparatus having indications of memory cell density and methods of their determination and use
KR101391352B1 (ko) * 2011-12-19 2014-05-07 삼성전자주식회사 메모리 시스템 및 그것의 프로그램 방법
KR101939234B1 (ko) * 2012-07-23 2019-01-16 삼성전자 주식회사 메모리 장치, 메모리 시스템 및 상기 메모리 장치의 독출 전압의 제어 방법
US8902669B2 (en) * 2012-11-08 2014-12-02 SanDisk Technologies, Inc. Flash memory with data retention bias

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5463767A (en) * 1992-02-24 1995-10-31 Nec Corporation Data transfer control unit with memory unit fault detection capability
US20080235486A1 (en) * 2007-03-20 2008-09-25 Micron Technology, Inc. Non-volatile memory devices, systems including same and associated methods
US20090248999A1 (en) * 2008-03-27 2009-10-01 Fujitsu Limited Memory control apparatus, memory control method and information processing system
US8606970B2 (en) * 2010-02-12 2013-12-10 Phison Electronics Corp. Data writing method for non-volatile memory, and controller and storage system using the same

Also Published As

Publication number Publication date
TW201533571A (zh) 2015-09-01
US20150235706A1 (en) 2015-08-20
US9324435B2 (en) 2016-04-26

Similar Documents

Publication Publication Date Title
TWI498732B (zh) 資料傳輸方法、記憶體控制電路單元與記憶體儲存裝置
TWI595492B (zh) 資料傳輸方法、記憶體控制電路單元與記憶體儲存裝置
CN104898982B (zh) 数据传输方法、存储器控制电路单元与存储器储存装置
US8392649B2 (en) Memory storage device, controller, and method for responding to host write commands triggering data movement
TWI508099B (zh) 工作時脈切換方法、記憶體控制器與記憶體儲存裝置
TWI601060B (zh) 資料傳輸方法、記憶體儲存裝置及記憶體控制電路單元
US9280460B2 (en) Data writing method, memory control circuit unit and memory storage apparatus
CN107179877B (zh) 数据传输方法、存储器控制电路单元与存储器存储装置
US10620874B2 (en) Memory management method, memory control circuit unit and memory storage apparatus
US8775760B2 (en) Modifying a host interface setting for a non-volatile memory module
TW201327561A (zh) 橋接晶片組與資料儲存系統
TWI670716B (zh) 資料存取方法、記憶體儲存裝置與記憶體控制電路單元
TWI628666B (zh) 溫度控制方法、記憶體儲存裝置及記憶體控制電路單元
US10528264B2 (en) Storage device and data processing system including the same
TWI656531B (zh) 平均磨損方法、記憶體控制電路單元與記憶體儲存裝置
TWI658361B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI705331B (zh) 有效資料合併方法、記憶體控制電路單元與記憶體儲存裝置
TWI526818B (zh) 休眠模式啓動方法、記憶體控制電路單元及儲存裝置
TW201643721A (zh) 緩衝記憶體存取方法、記憶體控制器與記憶體儲存裝置
TWI494944B (zh) 記憶體模組偵測方法、記憶體控制電路單元及儲存裝置
TWI653632B (zh) 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置
TWI467578B (zh) 錯誤處理方法、記憶體儲存裝置與記憶體控制電路單元
TWI582594B (zh) 資料保護方法、記憶體儲存裝置及記憶體控制電路單元
TW202103005A (zh) 資料抹除方法、記憶體控制電路單元及記憶體儲存裝置
KR20150082930A (ko) 데이터 저장 장치 및 그것의 동작 방법