DE10206367C2 - Integrierter dynamischer Speicher mit Steuerungsschaltung zur Steuerung eines Refresh-Betriebs von Speicherzellen sowie Verfahren zum Betrieb eines solchen Speichers - Google Patents

Integrierter dynamischer Speicher mit Steuerungsschaltung zur Steuerung eines Refresh-Betriebs von Speicherzellen sowie Verfahren zum Betrieb eines solchen Speichers

Info

Publication number
DE10206367C2
DE10206367C2 DE10206367A DE10206367A DE10206367C2 DE 10206367 C2 DE10206367 C2 DE 10206367C2 DE 10206367 A DE10206367 A DE 10206367A DE 10206367 A DE10206367 A DE 10206367A DE 10206367 C2 DE10206367 C2 DE 10206367C2
Authority
DE
Germany
Prior art keywords
frequency
memory
circuit
refresh
control input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10206367A
Other languages
English (en)
Other versions
DE10206367A1 (de
Inventor
Jens Egerer
Robert Feurle
Thomas Borst
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10206367A priority Critical patent/DE10206367C2/de
Priority to US10/368,333 priority patent/US6768693B2/en
Publication of DE10206367A1 publication Critical patent/DE10206367A1/de
Application granted granted Critical
Publication of DE10206367C2 publication Critical patent/DE10206367C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2207/00Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22Control and timing of internal memory operations
    • G11C2207/2227Standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Description

Die vorliegende Erfindung betrifft einen integrierten dynami­ schen Speicher mit Speicherzellen und mit einer Steuerungs­ schaltung zur Steuerung eines Refresh-Betriebs der Speicher­ zellen, in dem die Speicherzellen mit einer Refresh-Frequenz einer Auffrischung ihres Speicherzelleninhaltes unterzogen werden.
Ein integrierter dynamischer Speicher in Form eines DRAM weist im allgemeinen ein Speicherzellenfeld auf, das Wortlei­ tungen und Bitleitungen umfaßt. Die Speicherzellen sind dabei in Kreuzungspunkten der Bitleitungen und Wortleitungen ange­ ordnet. Die Speicherzellen sind beispielsweise aus einem Speicherkondensator und einem Auswahltransistor aufgebaut, wobei der Auswahltransistor den jeweiligen Speicherkondensa­ tor mit einer der Bitleitungen verbindet. Steueranschlüsse der jeweiligen Auswahltransistoren sind zur Auswahl der Spei­ cherzellen jeweils mit einer der Wortleitungen verbunden. Durch eine aktivierte Wortleitung werden angeschlossene Aus­ wahltransistoren jeweils leitend geschaltet. Nach der Auswahl der betreffenden Wortleitung liegen an den entsprechenden Bitleitungen Datensignale der Speicherzellen entlang der aus­ gewählten Wortleitung an. Ein Datensignal einer ausgewählten Speicherzelle wird in einem Leseverstärker des Speicherzel­ lenfeldes bewertet und verstärkt. Bei einem Lesezugriff wer­ den die Datensignale ausgewählter Speicherzellen zur Weiter­ verarbeitung ausgelesen, bei einem Schreibzugriff werden zu schreibende Datensignale in die ausgewählten Speicherzellen eingeschrieben.
Bei integrierten dynamischen Speichern in Form von DRAMs ist in Betriebszeiten, in denen auf Speicherzellen nicht von außen zugegriffen wird, ein sogenannter Refresh-Betrieb notwen­ dig, um den Speicherzelleninhalt, der sich beispielsweise durch Leckströme des Speicherkondensators oder Auswahltransi­ stors verflüchtigen kann, aufzufrischen und somit dauerhaft zu erhalten. Im Refresh-Betrieb werden die bewerteten und verstärkten Datensignale von ausgewählten Speicherzellen di­ rekt in die betreffenden Speicherzellen zurückgeschrieben. Dies wird im allgemeinen durch eine Steuerungsschaltung ge­ steuert, durch die außerdem eine Refresh-Frequenz festgelegt wird, mit der eine jeweilige Auffrischung des Speicherzel­ leninhaltes erfolgt.
Die maximal erzielbare Haltezeit des Speicherzelleninhalts einer Speicherzelle (sogenannte Retention Time) ist aus­ schlaggebend für die Bestimmung der Zeitdauer, die zwischen zwei Refresh-Zyklen benötigt wird. Die Refresh-Frequenz kann dabei kleiner gewählt werden, je größer die maximal erzielba­ re Haltezeit des Speicherzelleninhaltes einer Speicherzelle und damit die mögliche Zeitdauer zwischen zwei Refresh-Zyklen ist. Vor allem in einem sogenannten Standby-Betrieb eines in­ tegrierten dynamischen Speichers wird die Stromaufnahme im wesentlichen durch den Refresh-Betrieb bestimmt. Die Strom­ aufnahme des Speichers steigt dabei mit zunehmender Refresh- Frequenz an.
In "HY5U2A6C(L)F 4Banks × 2M × 16 bits Synchronous DRAM", Da­ tenblatt der Firma Hynix, Rev. 01.08.2001, wird ein Low-Power SDRAM der Firma Hynix beschrieben, bei dem über das sogenann­ te Extended Mode Register ein spezieller Mode eines tempera­ turgesteuerten Self-Refreshes eingestellt werden kann. Hier­ bei wird ein Temperaturwert in das Extended Mode Register programmiert, anhand dessen die Refresh-Frequenz gespeichert wird.
In DE 195 02 557 C2 ist ein Speicher beschrieben, der eine temperaturabhängige Selbstrefresh-Steuerschaltung aufweist. Der Speicher weist hierzu einen On-Chip-Temperaturfühler mit einer zugeordneten Temperatursteuerung auf, die einen Fre­ quenzteiler einer Refresh-Steuerschaltung ansteuert.
Die Aufgabe der vorliegenden Erfindung ist es, einen inte­ grierten dynamischen Speicher anzugeben, durch den es ermög­ licht ist, daß sowohl Anwender des Speicherbausteins, die ei­ ne Temperatur extern messen können, als auch Anwender, die eine Temperatur nicht extern messen können beziehungsweise eine entsprechende Registerschaltung nicht programmieren kön­ nen, in beiden Fällen die notwendige Stromaufnahme optimieren und bei niedrigeren Temperaturen reduzieren können.
Weiterhin ist es Aufgabe der vorliegenden Erfindung, ein Ver­ fahren zum Betrieb eines derartigen integrierten dynamischen Speichers anzugeben.
Die Aufgabe betreffend den integrierten dynamischen Speicher wird gelöst durch einen integrierten dynamischen Speicher gemäß Patentanspruch 1. Die Aufgabe betreffend das Verfahren wird gelöst durch ein Verfahren gemäß Patentanspruch 5.
Der erfindungsgemäße integrierte dynamische Speicher weist neben einer Steuerungsschaltung zur Steuerung eines Refresh- Betriebs der Speicherzellen einen steuerbaren Frequenzgenera­ tor zur Einstellung der Refresh-Frequenz anhand eines Refe­ renzwerts auf. Dieser Frequenzgenerator weist einen Steuer­ eingang auf, über den die Refresh-Frequenz veränderbar ist. Ein Ausgang des Frequenzgenerators ist mit der Steuerungs­ schaltung verbunden. Weiterhin weist der erfindungsgemäße Speicher eine Temperatursensorschaltung zur Detektion einer Temperatur des Speichers und zur Ausgabe eines ersten Refe­ renzwertes sowie eine von extern beschreibbare Registerschal­ tung zur Ausgabe eines zweiten Referenzwertes auf. Die Tempe­ ratursensorschaltung und die von extern beschreibbare Regi­ sterschaltung sind mit dem Steuereingang des Frequenzgenera­ tors zur Einstellung der Refresh-Frequenz alternativ verbind­ bar.
Mit dem erfindungsgemäßen integrierten dynamischen Speicher kann der Effekt berücksichtigt werden, daß die Haltezeit des Speicherzelleninhaltes der Speicherzellen mit steigender Tem­ peratur abnimmt, da die in den Speicherzellen auftretenden Leckströme des Speicherkondensators und/oder des jeweiligen Auswahltransistors mit steigenden Temperaturen zunehmen. Dies kann für die Steuerung des Refresh-Betriebs der Speicherzel­ len berücksichtigt werden, indem die Refresh-Frequenz mit Hilfe der Temperatursensorschaltung oder der von extern be­ schreibbaren Schaltung abhängig von der Temperatur einge­ stellt wird. Es besteht die Möglichkeit, die Temperatur des Speichers selbst, detektiert von der Temperatursensorschal­ tung, in Form eines Referenzwertes zur Einstellung zu verwen­ den oder eine von extern bestimmte Temperatur, die beispiels­ weise einer Systemtemperatur entspricht und von extern in ei­ ner Registerschaltung in Form eines Referenzwertes program­ miert wird. Ein Temperatursensor in einem System, wie etwa einem Mobiltelefon oder ähnlichem, hat üblicherweise eine hö­ here Genauigkeit als ein auf dem Speicherchip implementierter Temperatursensor.
In beiden Fällen kann insbesondere im Standby-Betrieb die Stromaufnahme des Speichers optimiert werden und bei niedri­ geren Temperaturen auf einen Bruchteil des bei höheren Tempe­ raturen notwendigen Strombedarfs reduziert werden. Bei nied­ rigeren Temperaturen wird die Refresh-Frequenz entsprechend kleiner gewählt. Steigt dabei die Temperatur des Speichers oder des Systems im Betrieb an, so wird durch den Frequenzge­ nerator die Refresh-Frequenz erhöht.
Der Speicher wird erfindungsgemäß derart betrieben, daß im Falle eines Beschreibens der von extern beschreibbaren Schal­ tung der zweite Referenzwert dem Steuereingang des Frequenz­ generators zugeführt wird. Es wird also ein beispielsweise von einem angeschlossenen System oder Anwender gelieferter Referenzwert beziehungsweise Temperaturwert zur Einstellung der Refresh-Frequenz verwendet. In den anderen Fällen wird der erste Referenzwert der Temperatursensorschaltung dem Steuereingang des Frequenzgenerators zugeführt. Damit wird die Refresh-Frequenz abhängig von der Speichertemperatur ge­ steuert.
Dies kann dahingehend erweitert werden, daß der von extern programmierte Referenzwert verwendet wird, sobald einmal ein Referenzwert in die von extern beschreibbare Schaltung in Form einer Registerschaltung geschrieben wurde. Es wird in diesem Fall also der zweite Referenzwert dem Steuereingang des Frequenzgenerators zugeführt, sobald eine Programmierung der Registerschaltung durchgeführt wurde.
Mit der Erfindung können vorteilhaft auch Anwender des Spei­ cherbausteins, die eine Temperatur nicht messen können bezie­ hungsweise die Registerschaltung nicht programmieren können, dennoch die für einen Standby-Betrieb notwendige Stromaufnah­ me optimieren und bei niedrigeren Temperaturen reduzieren.
In einer Ausführungsform des erfindungsgemäßen integrierten dynamischen Speichers weist der Frequenzgenerator eine Oszil­ lator zur Lieferung eines Signals mit einer regelmäßigen Fre­ quenz sowie einen nachgeschalteten programmierbaren Frequenz­ teiler zur Teilung der Frequenz des Signals des Oszillators auf. Ein Ausgang des Frequenzteilers ist mit dem Ausgang des Frequenzgenerators verbunden. Der Oszillator liefert ein Si­ gnal mit einer temperaturunabhängigen und regelmäßigen Fre­ quenz. Die Oszillatorfrequenz wird über den nachgeschalteten Frequenzteiler auf den für die Refresh-Frequenz nötigen Wert herunter geteilt. Der Frequenzteiler wird dabei von der Tem­ peratursensorschaltung über den Steuereingang programmiert. Durch die Kombination eines temperaturunabhängigen Oszilla­ tors und des programmierbaren Frequenzteilers kann die Re­ fresh-Frequenz mit hoher Genauigkeit abhängig von der Spei­ chertemperatur eingestellt werden.
In einer Weiterbildung der Erfindung weist die Temperatursen­ sorschaltung einen Temperatursensor und einen nachgeschalte­ ten Analog-/Digital-Wandler zur Programmierung des Frequenz­ teilers auf. In einer Ausführungsform weist der Temperatur­ sensor beispielsweise eine Diode auf, wobei zur Detektion der Temperatur eine Spannung an der Diode abgegriffen wird.
Weitere vorteilhafte Aus- und Weiterbildungen der Erfindung sind in Unteransprüchen angegeben.
Die Erfindung wird im folgenden anhand der in der Zeichnung dargestellten Figuren, die Ausführungsbeispiele der Erfindung darstellen, näher erläutert. Es zeigen
Fig. 1 eine Ausführungsform eines dynamischen Speichers gemäß der Erfindung mit einem Frequenzgenerator in einer Verschaltung mit einer Temperatursensorschal­ tung und einer Registerschaltung,
Fig. 2 eine Ausführungsform eines dynamischen Speichers mit einer Steuerungsschaltung und einer mit der Steuerungsschaltung verbundenen Schaltung gemäß Fig. 1,
Fig. 3 ein Diagramm der Refresh-Periodendauer in Abhängig­ keit von der Temperatur des Speichers,
Fig. 4 eine Ausführungsform einer Temperatursensorschal­ tung.
In Fig. 2 ist ein Speicherzellenfeld 10 dargestellt, in dem Speicherzellen MC entlang von Wortleitungen WL und Bitleitun­ gen BL angeordnet sind. Die Speicherzellen MC sind in Kreu­ zungspunkten der Bitleitungen BL und Wortleitungen WL ange­ ordnet. Die Speicherzellen MC beinhalten jeweils einen nicht dargestellten Speicherkondensator, der über einen ebenfalls nicht dargestellten Auswahltransistor mit einer der Bitlei­ tungen BL verbunden ist. Zur Auswahl einer der Speicherzellen MC wird der jeweilige Auswahltransistor durch eine aktivierte Wortleitung WL leitend geschaltet, wodurch im Anschluß ein Auslesen oder Schreiben eines Datensignals der ausgewählten Speicherzelle erfolgen kann. Das Datensignal der ausgewählten Speicherzelle liegt an der betreffenden Bitleitung BL an und wird in einem ebenfalls nicht dargestellten Leseverstärker des Speicherzellenfeldes 10 bewertet und verstärkt.
Für einen Refresh-Vorgang werden die vom jeweiligen Lesever­ stärker bewerteten und verstärkten Datensignale direkt in die betreffenden Speicherzellen zurückgeschrieben. Zur Steuerung des Refresh-Betriebs der Speicherzellen ist eine Steuerungs­ schaltung 2 vorgesehen. Diese erzeugt ein Steuersignal SF2. Insbesondere durch die jeweils erforderliche Aktivierung von Leseverstärkern ist in einem Refresh-Betrieb des Speichers eine Stromaufnahme notwendig, die mit der Refresh-Frequenz korreliert. Im Interesse einer möglichst geringen Stromauf­ nahme ist es daher Ziel, daß die Zeitdauer zwischen zwei Re­ fresh-Zyklen möglichst groß ist, das heißt die Refresh- Frequenz möglichst klein ist. Dabei ist die maximal erzielba­ re Haltezeit des Speicherzelleninhaltes der Speicherzellen ausschlaggebend für die Bestimmung der Zeitdauer, die zwi­ schen zwei Refresh-Zyklen benötigt wird. Diese ist insbeson­ dere durch Leckströme im Speicherkondensator und/oder Aus­ wahltransistor beeinflußt, die mit zunehmenden Speichertempe­ raturen ansteigen.
Mit der Steuerungsschaltung 2 ist eine Schaltung 3 gemäß Fig. 1 verbunden. Der Frequenzgenerator 4 weist einen tempera­ turunabhängigen Oszillator 6 zur Lieferung eines Signals S(f) mit einer regelmäßigen Frequenz f auf. Dem Oszillator 6 ist ein programmierbarer Frequenzteiler 7 nachgeschaltet, durch den die Frequenz f des Signals S(f) teilbar ist. Der Ausgang des Frequenzteilers 7 ist mit dem Ausgang 42 des Frequenzge­ nerators 4 verbunden und liefert ein Steuersignal SF1 zur Weiterleitung an die Steuerschaltung 2 gemäß Fig. 2. Mit Hilfe des Signals SF1 wird die Refresh-Frequenz des Speichers eingestellt. Über einen Steuereingang 41 des Frequenzgenera­ tors 4 kann die Refresh-Frequenz verändert werden, indem der Teilerfaktor des Frequenzteilers 7 entsprechend verändert wird.
Der Speicher enthält ferner eine Schalteinheit 13, beispiels­ weise in Form eines Multiplexers, mit zwei Eingängen und ei­ nem Ausgang. Der Eingang S1 ist mit einer Temperatursensor­ schaltung 5 beziehungsweise mit deren Ausgang 51 zur Ausgabe eines Referenzwertes R1 verbunden, der einer Temperatur des Speichers entspricht. Der andere Eingang S0 ist mit einer Re­ gisterschaltung 11, der Ausgang A mit dem Steuereingang 41 des Frequenzgenerators 4 verbunden. Mit der Schalteinheit sind die Temperatursensorschaltung 5 und die Registerschal­ tung 11 mit dem Frequenzgenerators 4 alternativ verbindbar.
Die Registerschaltung 11 ist von extern beschreibbar und dient zur Speicherung und Ausgabe eines Referenzwertes R2, der beispielsweise einer von extern bestimmten Temperatur des Systems entspricht, in dem der Speicher implementiert ist. Dementsprechend kann ein Anwender beispielsweise über einen Memory Controller eine Temperaturinformation von außen in die Registerschaltung des Speichers, beispielsweise in Form eines sogenannten Extended Mode Registers, schreiben.
Der Speicher enthält weiterhin eine Kontrollschaltung 12, die den Inhalt der Registerschaltung 11 überprüft und die Schalt­ einheit 13 in Abhängigkeit des Überprüfungsergebnisses über einen Steuereingang C ansteuert. Ist kein Referenzwert in der Registerschaltung 11 programmiert oder ist ein Vorbelegungs­ wert (sogenannter Default-Wert) programmiert, so wird der vom Temperatursensor gemessene Referenzwert R1 verwendet. Dies kann in der Form implementiert werden, daß der vom Anwender programmierte Referenzwert R2 verwendet wird, sobald er ein­ mal einen Wert in das Register 11 geschrieben hat.
Mit der Temperatursensorschaltung 5 wird die Temperatur des Speichers detektiert. Die Temperatursensorschaltung 5 wird dabei durch einen Temperatursensor 8 und einen nachgeschalte­ ten Analog-/Digital-Wandler 9 gebildet. Dieser liefert den Referenzwert R1 in Form eines Multi-Bit-Signals mit wenigen Bits Auflösung, mit dem der Teilerfaktor des Frequenzteilers 7 programmiert wird. Auch die Registerschaltung 11 liefert den Referenzwert R2 in Form eines Multi-Bit-Signals mit weni­ gen Bits Auflösung, mit dem der Teilerfaktor des Frequenztei­ lers 7 programmierbar ist. Im Falle, daß die Registerschal­ tung 11 von extern programmiert wurde, wird der zweite Refe­ renzwert R2 dem Steuereingang 41 des Frequenzgenerators 4 zu­ geführt. Im übrigen wird der erste Referenzwert R1 dem Steu­ ereingang 41 des Frequenzgenerators 4 zugeführt.
Eine einfache Ausführungsform einer Temperatursensorschaltung 5 ist in Fig. 4 angedeutet. Dabei weist der Temperatursensor eine Diode D auf, die mit einem eingeprägten Strom I zwischen zwei Versorgungspotentialen V1 und V2 betrieben wird. Dabei wird eine abfallende Spannung an der Diode D abgegriffen, die einem Analog-/Digital-Wandler mit einem Verstärker V zuge­ führt wird. Die an der Diode D abfallende Spannung vermindert sich mit steigender Temperatur der Diode D. Diese Spannung wird anhand eines Referenzpotentials Vref im Verstärker V be­ wertet.
In Fig. 3 ist ein Diagramm der Refresh-Periodendauer in Ab­ hängigkeit von der Temperatur des Speichers dargestellt. Bei der Steuerung des Refresh-Betriebs des Speichers wird berück­ sichtigt, daß die Haltezeit der Speicherzellen, die sogenann­ te Retention Time, mit steigender Speichertemperatur expoten­ tiell abnimmt. Im Diagramm ist eine normierte Refresh- Periodendauer dargestellt. Mit dem Temperatursensor gemäß Fig. 1 wird der Teilerfaktor des Frequenzteilers 7 in Abhän­ gigkeit von der Temperatur derart eingestellt, daß die Re­ fresh-Periodendauer mit steigender Speichertemperatur an dis­ kreten Temperaturwerten jeweils halbiert wird und die Re­ fresh-Frequenz damit erhöht wird. Hierbei ist es auch mög­ lich, mehrere Abstufungen zu verwenden. Ebenso ist es mög­ lich, bei einem entsprechenden Frequenzteiler die Frequenz mit anderen Werten, beispielsweise nicht-binären Werten zu teilen. Mit einer Steuerung der Refresh-Periodendauer gemäß Fig. 3 ist es möglich, die für einen Standby-Betrieb notwen­ dige Stromaufnahme eines dynamischen Speichers zu optimieren und bei niedrigeren Temperaturen zu reduzieren.
Bezugszeichenliste
1
Speicher
2
Steuerungsschaltung
3
Schaltung
4
Frequenzgenerator
5
Temperatursensorschaltung
6
Oszillator
7
Frequenzteiler
8
Temperatursensor
9
A-/D-Wandler
10
Speicherzellenfeld
11
Registerschaltung
12
Kontrollschaltung
13
Schalteinheit
41
Steuereingang
42
Ausgang
51
Ausgang
S0, S1 Eingang
A Ausgang
C Steuereingang
R1, R2 Referenzwert
D Diode
V1, V2, Vref Potential
V Verstärker
I Strom
f Frequenz
S, SF1, SF2 Signal
WL Wortleitungen
BL Bitleitungen
MC Speicherzellen

Claims (7)

1. Integrierter dynamischer Speicher
mit Speicherzellen (MC),
mit einer Steuerungsschaltung (2) zur Steuerung eines Re­ fresh-Betriebs der Speicherzellen, in dem die Speicherzellen mit einer Refresh-Frequenz einer Auffrischung ihres Speicher­ zelleninhalts unterzogen werden,
mit einem steuerbaren Frequenzgenerator (4) zur Einstellung der Refresh-Frequenz anhand eines Referenzwerts (R1, R2) mit einem Steuereingang (41), über den die Refresh-Frequenz ver­ änderbar ist, und mit einem Ausgang (42), der mit der Steue­ rungsschaltung (2) verbunden ist,
mit einer Temperatursensorschaltung (5) zur Detektion einer Temperatur des Speichers und zur Ausgabe eines ersten Refe­ renzwertes (R1),
mit einer von extern beschreibbaren Registerschaltung (11) zur Ausgabe eines zweiten Referenzwertes (R2),
bei dem die Temperatursensorschaltung (5) und die von ex­ tern beschreibbare Registerschaltung (11) mit dem Steuerein­ gang (41) des Frequenzgenerators (4) zur Einstellung der Re­ fresh-Frequenz alternativ verbindbar sind.
2. Integrierter dynamischer Speicher nach Anspruch 1, dadurch gekennzeichnet, daß
der Speicher eine Schalteinheit (13) mit zwei Eingängen und einem Ausgang aufweist, wobei einer der Eingänge (S1) mit der Temperatursensorschaltung (5), der andere der Eingänge (S0) mit der Registerschaltung (11) und der Ausgang (A) mit dem Steuereingang (41) des Frequenzgenerators (4) verbunden ist,
der Speicher eine Kontrollschaltung (12) aufweist, die ei­ nen Inhalt der Registerschaltung (11) überprüft und die Schalteinheit (13) in Abhängigkeit des Überprüfungsergebnis­ ses über einen Steuereingang (C) der Schalteinheit ansteuert.
3. Integrierter dynamischer Speicher nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß
der Frequenzgenerator (4) einen Oszillator (6) zur Liefe­ rung eines Signals (S) mit einer regelmäßigen temperaturunab­ hängigen Frequenz (f) und einen nachgeschalteten, über den Steuereingang (41) programmierbaren Frequenzteiler (7) zur Teilung der Frequenz des Signals des Oszillators aufweist,
ein Ausgang des Frequenzteilers (7) mit dem Ausgang des Frequenzgenerators (4) verbunden ist.
4. Integrierter dynamischer Speicher nach Anspruch 3, dadurch gekennzeichnet, daß die Temperatursensorschaltung (5) einen Temperatursensor (8) und einen nachgeschalteten Analog-/Digital-Wandler (9) zur Programmierung des Frequenzteilers (7) aufweist.
5. Verfahren zum Betrieb eines integrierten dynamischer Spei­ chers nach einem der vorhergehenden Ansprüche,
bei dem im Falle eines Beschreibens der von extern be­ schreibbaren Registerschaltung (11) der zweite Referenzwert (R2) dem Steuereingang (41) des Frequenzgenerators (4) zuge­ führt wird,
bei dem sonst der erste Referenzwert (R1) dem Steuereingang (41) des Frequenzgenerators (4) zugeführt wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß der zweite Referenzwert (R2) dem Steuereingang (41) des Fre­ quenzgenerators (4) zugeführt wird, sobald eine Programmie­ rung der Registerschaltung (11) durchgeführt wurde.
7. Verfahren nach einem der Ansprüche 5 oder 6, dadurch gekennzeichnet, daß der erste und zweite Referenzwert (R1, R2) einer jeweiligen Temperatur entsprechen und durch den Frequenzgenerator (4) die Refresh-Frequenz für den Refresh-Betrieb mit ansteigender Temperatur erhöht wird.
DE10206367A 2002-02-15 2002-02-15 Integrierter dynamischer Speicher mit Steuerungsschaltung zur Steuerung eines Refresh-Betriebs von Speicherzellen sowie Verfahren zum Betrieb eines solchen Speichers Expired - Fee Related DE10206367C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10206367A DE10206367C2 (de) 2002-02-15 2002-02-15 Integrierter dynamischer Speicher mit Steuerungsschaltung zur Steuerung eines Refresh-Betriebs von Speicherzellen sowie Verfahren zum Betrieb eines solchen Speichers
US10/368,333 US6768693B2 (en) 2002-02-15 2003-02-18 Integrated dynamic memory with control circuit for controlling a refresh mode of memory cells, and method for driving the memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10206367A DE10206367C2 (de) 2002-02-15 2002-02-15 Integrierter dynamischer Speicher mit Steuerungsschaltung zur Steuerung eines Refresh-Betriebs von Speicherzellen sowie Verfahren zum Betrieb eines solchen Speichers

Publications (2)

Publication Number Publication Date
DE10206367A1 DE10206367A1 (de) 2003-09-04
DE10206367C2 true DE10206367C2 (de) 2003-12-11

Family

ID=27674676

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10206367A Expired - Fee Related DE10206367C2 (de) 2002-02-15 2002-02-15 Integrierter dynamischer Speicher mit Steuerungsschaltung zur Steuerung eines Refresh-Betriebs von Speicherzellen sowie Verfahren zum Betrieb eines solchen Speichers

Country Status (2)

Country Link
US (1) US6768693B2 (de)
DE (1) DE10206367C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10329370B3 (de) * 2003-06-30 2005-01-27 Infineon Technologies Ag Schaltung und Verfahren zum Auffrischen von Speicherzellen eines dynamischen Speichers
DE10329369A1 (de) * 2003-06-30 2005-02-10 Infineon Technologies Ag Schaltung und Verfahren zum Auffrischen von Speicherzellen eines dynamischen Speichers

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6513103B1 (en) * 1997-10-10 2003-01-28 Rambus Inc. Method and apparatus for adjusting the performance of a synchronous memory system
DE10313605B4 (de) * 2003-03-26 2009-03-19 Qimonda Ag Vorrichtung und Verfahren zum Steuern mehrerer Speicherbausteine
KR100550634B1 (ko) * 2003-10-31 2006-02-10 주식회사 하이닉스반도체 셀프리프레쉬 주기 발생 장치
US7009904B2 (en) * 2003-11-19 2006-03-07 Infineon Technologies Ag Back-bias voltage generator with temperature control
US7266031B2 (en) * 2003-11-19 2007-09-04 Infineon Technologies Ag Internal voltage generator with temperature control
US7123105B2 (en) * 2003-12-19 2006-10-17 Infineon Technologies North American Corporation Oscillator with temperature control
KR100610011B1 (ko) * 2004-07-29 2006-08-09 삼성전자주식회사 셀프 리프레쉬 주기 제어회로
US7305518B2 (en) * 2004-10-20 2007-12-04 Hewlett-Packard Development Company, L.P. Method and system for dynamically adjusting DRAM refresh rate
KR100655076B1 (ko) * 2005-01-20 2006-12-08 삼성전자주식회사 반도체 메모리 장치의 내부 온도 데이터 출력 방법 및그에 따른 내부 온도 데이터 출력회로
US7272063B1 (en) * 2006-03-21 2007-09-18 Infineon Technologies Ag Memory with a temperature sensor, dynamic memory and memory with a clock unit and method of sensing a temperature of a memory
US7886167B2 (en) * 2006-05-11 2011-02-08 Intel Corporation Load circuit supply voltage control
KR100832029B1 (ko) * 2006-09-28 2008-05-26 주식회사 하이닉스반도체 온도 정보 출력 장치 및 그를 갖는 반도체 소자
US9384152B2 (en) 2010-02-23 2016-07-05 Rambus Inc. Coordinating memory operations using memory-device generated reference signals
US9704557B2 (en) 2013-09-25 2017-07-11 Qualcomm Incorporated Method and apparatus for storing retention time profile information based on retention time and temperature
FR3055462B1 (fr) * 2016-09-01 2018-09-07 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif et procede de controle des cycles de rafraichissement des memoires non-volatiles
US20190378564A1 (en) * 2018-06-11 2019-12-12 Nanya Technology Corporation Memory device and operating method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19502557C2 (de) * 1994-04-21 2001-10-11 Gold Star Electronics Temperaturabhängige Selbstrefresh-Steuerschaltung für ein Speicherzellenfeld

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6504780B2 (en) * 1998-10-01 2003-01-07 Monolithic System Technology, Inc. Method and apparatus for completely hiding refresh operations in a dram device using clock division

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19502557C2 (de) * 1994-04-21 2001-10-11 Gold Star Electronics Temperaturabhängige Selbstrefresh-Steuerschaltung für ein Speicherzellenfeld

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HY5U2A6C(L)F 4Banks x 2M x 16bits Synchronous DRAM. Datenblatt der Firma Hynix, Rev. 0.1 Aug 2001 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10329370B3 (de) * 2003-06-30 2005-01-27 Infineon Technologies Ag Schaltung und Verfahren zum Auffrischen von Speicherzellen eines dynamischen Speichers
DE10329369A1 (de) * 2003-06-30 2005-02-10 Infineon Technologies Ag Schaltung und Verfahren zum Auffrischen von Speicherzellen eines dynamischen Speichers
US6999369B2 (en) 2003-06-30 2006-02-14 Infineon Technologies Ag Circuit and method for refreshing memory cells of a dynamic memory
US7123533B2 (en) 2003-06-30 2006-10-17 Infineon Technologies Ag Circuit and method for refreshing memory cells of a dynamic memory
DE10329369B4 (de) * 2003-06-30 2010-01-28 Qimonda Ag Schaltung und Verfahren zum Auffrischen von Speicherzellen eines dynamischen Speichers

Also Published As

Publication number Publication date
DE10206367A1 (de) 2003-09-04
US20030156483A1 (en) 2003-08-21
US6768693B2 (en) 2004-07-27

Similar Documents

Publication Publication Date Title
DE10206367C2 (de) Integrierter dynamischer Speicher mit Steuerungsschaltung zur Steuerung eines Refresh-Betriebs von Speicherzellen sowie Verfahren zum Betrieb eines solchen Speichers
DE19502557C2 (de) Temperaturabhängige Selbstrefresh-Steuerschaltung für ein Speicherzellenfeld
DE102007012177B4 (de) Speichervorrichtung, System mit einer Speichervorrichtung sowie Verfahren zum Bestimmen einer Temperatur einer Speichervorrichtung
DE10239515B4 (de) Halbleiterspeicher-Steuerverfahren und Halbleiterspeichervorrichtung
DE10228719B4 (de) Vorrichtung und System zur Einstellung der DRAM-Auffrisch-Zeitsteuerung
DE112006003406B4 (de) System und Verfahren zum Bereitstellen von Temperaturdaten von einer Speichervorrichtung mit einem Temperatursensor
DE102007038615B4 (de) Speicher mit Speicherbänken und Modusregistern, sowie Verfahren zum Betreiben eines solchen Speichers
DE69835794T2 (de) Halbleiterschaltung und steuerungsverfahren dazu
DE102006031346B4 (de) Selbstauffrischmodul für einen Speicherbaustein und Verfahren
DE19815887C2 (de) Halbleiterspeichereinrichtung mit einem Normalbetriebsmodus und einem Eigenauffrischungsmodus und einem reduzierten Stromverbrauch und stabilen Betrieb in einem Datenhaltezustand
DE69921215T2 (de) Ferroelektrische Speicheranordnung
DE10130752B4 (de) Halbleiterspeichervorrichtung mit Schaltung zur Erzeugung eines verstärkten Potentials und zugehöriges Steuerverfahren
DE10110157A1 (de) Halbleitervorrichtung mit verringertem Stromverbrauch im Standby-Zustand
DE4115082A1 (de) Halbleitereinrichtung mit spannungswandlerschaltung und verfahren zum betrieb derselben
DE102006004851B4 (de) Integrierter Halbleiterspeicher mit Erzeugung von Spannungen
DE102004016148A1 (de) Verfahren und System zur Herstellung von dynamischen Speichern (DRAM) mit reduziertem Strombedarf für die Selbstauffrischung
DE69925797T2 (de) Ferroelektrische Speicheranordnung
DE10321452B4 (de) Implementierung eines Temperatursensors zum Steuern von internen Chipspannungen
DE10021085C1 (de) Refresh-Ansteuerschaltung für einen DRAM
DE19860799A1 (de) Ferroelektische Speichervorrichtung und Verfahren zum Betreiben derselben
DE10159368A1 (de) Halbleiterspeichervorrichtung mit verringertem Leistungsverbrauch während der Auffrischoperation
DE10022698A1 (de) Halbleiterspeichereinrichtung
DE4309364A1 (de) Halbleiterspeichervorrichtung und Betriebsverfahren dafür
DE102006023173A1 (de) Integrierter Halbleiterspeicher mit Takterzeugung
DE19806999A1 (de) Halbleiterspeicherelement und Verfahren zum Ausgeben von in Speicherzellen gespeicherten Daten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee