DE102007038615B4

DE102007038615B4 - Speicher mit Speicherbänken und Modusregistern, sowie Verfahren zum Betreiben eines solchen Speichers

Info

Publication number: DE102007038615B4
Application number: DE102007038615.1A
Authority: DE
Inventors: Christoph Bilger; Markus Balb; Martin Brox; Thomas Hein; Peter Mayer; Michael Richter; Wolfgang Spirkl
Original assignee: Qimonda AG
Current assignee: Polaris Innovations Ltd
Priority date: 2006-08-31
Filing date: 2007-08-16
Publication date: 2014-05-28
Anticipated expiration: 2027-08-17
Also published as: DE102007038615A1; US20080056051A1

Abstract

Speicher mit mindestens zwei Speicherbänken (4; 12, 13, 14, 15), die jeweils Speicherzellen aufweisen, mindestens zwei Bankmodusregister (3; 43, 44, 45, 46), die jeweils einer Speicherbank zugeordnet sind und Daten und/oder Informationen über Betriebsmerkmale der zugeordneten Speicherbank speichern, und einem gemeinsamen Modusregister (2; 42), das Daten und/oder Informationen über Betriebsmerkmale, die für alle Speicherbänke gemeinsam gelten, speichert, wobei eine Steuerschaltung (41) beim Steuern des Betriebs der Speicherbänke (3; 12, 13, 14, 15) die Daten und/oder Informationen, die im gemeinsamen Modusregister (2; 42) gespeichert sind, und/oder die Daten und/oder Informationen, die im ersten und/oder zweiten Bankmodusregister (3; 43, 44, 45, 46) gespeichert sind, berücksichtigt.

Description

HINTERGRUND DER ERFINDUNG
Gebiet der Erfindung
Die vorliegende Erfindung betrifft im Allgemeinen mikroelektronische Bauelemente. Insbesondere betrifft die vorliegende Erfindung programmierbare Strukturen, die sich für verschiedene integrierte Schaltungsanwendungen, beispielsweise in Speichervorrichtungen, eignen.
Beschreibung des relevanten Stands der Technik
Speicher, insbesondere DRAM-Speicher (dynamic random access memory – dynamischer Speicher mit wahlfreiem Zugriff), umfassen eine Speichersteuereinheit, die Steuersignale empfängt. Die Speichersteuereinheit umfasst ein Modusregister, in dem ein Betriebsmodus gespeichert ist. Die Speichersteuereinheit steuert Speichervorgänge wie beispielsweise das Lesen von Daten, das Schreiben von Daten oder das Auffrischen von Daten gemäß den Steuersignalen und dem Betriebsmodus.
Daher wird ein Betriebsmodus zum Steuern des Speichers, der unterschiedliche Speicherbänke aufweisen kann, eingesetzt.
Aus der US 2006/0087902 A1 ist eine Speicheranordnung mit mehreren Speicherbänken bekannt. Um unnötige Refresh-Zyklen und damit eine unnötige Leistungsaufnahme zu vermeiden, wird den Speicherbänken je ein Bit in einem gemeinsamen Register zugeordnet, welches für jede Speicherbank Betriebsmerkmale über die Relevanz der gespeicherten Daten enthält. Unter Berücksichtigung dieser Information werden unbenötigte Speicherbereiche nicht aufgefrischt.
Aus der US 2006/0181957 A1 ist eine Speicheranordnung mit mehreren Speicherbänken bekannt, denen gemeinsam ein Modus-Register und ein erweitertes Modusregister sowie ein Temperatursensor zugeordnet sind, welche Informationen über gemeinsame Betriebsmerkmale speichern. Unter Berücksichtigung der Betriebsmerkmale soll ein optimaler Betrieb der Speicheranordnung ermöglicht werden.
ZUSAMMENFASSUNG DER ERFINDUNG
Die Erfindung wird mit einem Speicher gemäß Anspruch 1 oder dem Verfahren gemäß Anspruch 15 gelöst. Bevorzugte Weiterbildungen sind in den abhängigen Ansprüchen angegeben.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Um ein detailliertes Verständnis der oben erwähnten Merkmale der vorliegenden Erfindung zu ermöglichen, wird nachfolgend eine genauere Beschreibung der oben kurz zusammengefassten Erfindung unter Bezugnahme auf Ausführungsformen angegeben, von denen manche in den beigefügten Zeichnungen dargestellt sind. Es wird jedoch darauf hingewiesen, dass die beigefügten Zeichnungen lediglich typische Ausführungsformen der Erfindung darstellen und daher ihren Umfang nicht einschränken, da die Erfindung weitere, ebenso wirksame Ausführungsformen zulassen kann.
1 zeigt eine schematische Darstellung eines DRAM-Speichers;
2 zeigt eine genauere Darstellung eines DRAMs;
3 stellt eine Datengruppe zum Programmieren des Modusregisters dar; und
4 zeigt ein Flussdiagramm einer Ausführungsform eines Verfahrens, das Modusregister für unterschiedliche Speicherbänke einsetzt.
GENAUE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
Die vorliegende Erfindung kann im Hinblick auf verschiedene funktionale Bauelemente beschrieben werden. Dabei wird darauf hingewiesen, dass solche funktionalen Bauelemente durch eine beliebige Anzahl von Hardware- und Softwarebauelementen umgesetzt werden können, die zum Durchführen der spezifischen Funktionen dienen. Die vorliegende Erfindung kann beispielsweise verschiedene integrierte Bauelemente einsetzen, die verschiedene elektrische Vorrichtung aufweisen, wie z. B. Widerstände, Transistoren, Kondensatoren, Dioden und dergleichen, deren Funktionsweise sich für verschiedene vorgesehene Zwecke eignen kann. Darüber hinaus kann die vorliegende Erfindung in jeder beliebigen integrierten Schaltungsanwendung eingesetzt werden, in der eine wirkungsvolle umkehrbare Polarität erwünscht ist. Solche allgemeinen Anwendungen sind für den Fachmann im Lichte der vorliegenden Offenbarung ersichtlich und werden nicht detailliert beschrieben. Außerdem wird darauf hingewiesen, dass verschiedene Bauelemente in geeigneter Weise mit anderen Bauelementen innerhalb beispielhafter Schaltungen gekoppelt oder verbunden sein können, und dass solche Verbindungen und Kopplungen durch direktes Verbinden zwischen Bauelementen und durch Verbinden mittels anderer dazwischen angebrachter Bauelemente und Vorrichtungen realisiert werden können.
1 stellt in einer schematischen Zeichnung einen Speicher 1 mit einem gemeinsamen Modusregister 2 und mehreren Bankmodusregistern 3 dar. In dem gemeinsamen Modusregister 2 werden Daten und Informationen gespeichert, welche die Betriebsart des Speichers in Abhängigkeit von Steuersignalen bestimmen. Die Daten und/oder Informationen des gemeinsamen Modusregisters 2 können für alle Speicherbänke verwendet werden.
Die Bankmodusregister 3 umfassen Daten und/oder Informationen, welche die Betriebsart eines Teils des Speichers, z. B. einer festgelegten Speicherbank, bestimmen. Der Speicher kann mehrere Speicherbänke 4 aufweisen. Mit Hilfe dieser Ausführungsform ist es möglich, unterschiedliche Teile des Speichers, wie z. B. unterschiedliche Speicherbänke, mit unterschiedlichen Betriebsarten zu betreiben, obwohl dieselben Steuersignale an den Speicher 1 angelegt werden. In einer Ausführungsform ist für jede Speicherbank ein separates Bankmodusregister vorgesehen, wobei jedes Bankmodusregister Daten und/oder Informationen umfasst, die lediglich für die zugeordnete Speicherbank verwendet werden.
Auf diese Weise ist es möglich, die Speicherbänke separat zu betreiben, was gemäß einer Ausführungsform eine Energieüberwachung des Speichers verbessern kann.
Um den Energieverbrauch des Speichers zu reduzieren, können manche Speicherbänke 4 komplett gesperrt und die Energieversorgung abgeschaltet werden. Darüber hinaus können die unterschiedlichen Speicherbänke 4 mit unterschiedlichen Spannungen versorgt werden. Außerdem kann sich die Latenzzeit zum Zugreifen auf die Speicherzellen der Speicherbänke 4 für die unterschiedlichen Speicherbänke unterscheiden. Die Speicherbänke 4 mit kurzer Zugriffslatenzzeit verbrauchen mehr Energie als langsame Speicherbänke mit einer großen Zugriffslatenzzeit. Daher kann es von Vorteil sein, Daten, die für einen langsameren Verarbeitungsvorgang verwendet werden, in einer Speicherbank mit der verhältnismäßig höheren Zugriffslatenzzeit zu speichern und Daten, die für schnelle Betriebsvorgänge verwendet werden, in der Speicherbank mit einer verhältnismäßig kleineren Zugriffslatenzzeit zu speichern.
In einer weiteren Ausführungsform kann sich der Betrieb der Speicherbänke 4 um eine Speicherseitenlänge und eine Anzahl von Daten, die zum Auslesen von Daten aus dem Speicher der Speicherbank vorgeladen werden, unterscheiden. Ein starker Vorladebetrieb geht mit großen Speicherseitenlängen und hohem Energieverbrauch einher. Daher kann Energie eingespart werden, wenn manche Speicherbänke 4 mit kurzer Vorladezeit und kurzen Speicherseitenlängen betrieben werden. Beispielsweise kann beim Zugriff auf eine erste Speicherbank eine Speicherseitenlänge von 1 kByte mit geringem Energieverbrauch eingesetzt werden und auf eine weitere Speicherbank kann mit einer Seitenlänge von 4 kByte mit erhöhtem Energieverbrauch zugegriffen werden. In einer weiteren Ausführungsform kann außerdem eine Burstlänge zum Auslesen von Daten für die unterschiedlichen Speicherbänke jeweils anders sein.
In einer weiteren Ausführungsform kann eine Kombination der oben erwähnten Ausführungsform eingesetzt werden, um den Betrieb des Speichers zu verbessern, z. B. zur Verringerung des Energieverbrauchs.
2 zeigt eine Ausführungsform eines DRAM-Speichers 50 mit einer Steuereinheit 5 mit einem Signaleingang 6, der mit einem Adressregister 7, einer Auswahlschaltung 8, einer Lese/Schreibschaltung 9, einer Auffrischschaltung 10 und einer Energieversorgung 11 verbunden ist.
Der DRAM-Speicher umfasst außerdem vier Speicherbänke 12, 13, 14, 15 mit Speicherzellen 16, auf die mit Hilfe einer Wortleitung 17 und einer Bitleitung 18 zugegriffen werden kann.
Die Auswahlschaltung 8 ist über Auswahlleitungen mit jeder der Speicherbänke 12, 13, 14, 15 verbunden. Die Lese-/Schreibschaltung 9 ist über Signalleitungen 20 mit jeder der Speicherbänke 12, 13, 14, 15 verbunden. Darüber hinaus ist die Lese-/Schreibschaltung 9 mit einer Eingangs-/Ausgangsschaltung 21 verbunden.
Die Energieversorgung 11 versorgt die Speicherbänke 12, 13, 14, 15 über separate Stromleitungen 22 mit Spannung.
Die Steuereinheit 5 ist über eine erste Steuerleitung 23 mit der Energieversorgung 11, über eine zweite Steuerleitung 24 mit der Lese-/Schreibschaltung 9, über eine dritte Steuerleitung 25 mit der Auffrischschaltung 10 und über eine vierte Steuerleitung mit der Auswahlschaltung 8 verbunden.
Die Auswahlschaltung 8 ist über eine erste Auswahlleitung 27 mit der ersten Speicherbank 12, über eine zweite Auswahlleitung 28 mit der zweiten Speicherbank 13, über eine dritte Auswahlleitung 29 mit der dritten Speicherbank 14 und über eine vierte Auswahlleitung 30 mit der vierten Speicherbank 15 verbunden. Die Lese-/Schreibschaltung 9 ist über die erste Datenleitung 31 mit der ersten Speicherbank 12, über eine zweite Datenleitung 32 mit der zweiten Speicherbank 13, über eine dritte Datenleitung 33 mit der dritten Speicherbank 14 und über eine vierte Datenleitung 34 mit der vierten Speicherbank 15 verbunden.
Die Lese-/Schreibschaltung 9 ist über einen Datenpfad 35 mit der Eingangs-/Ausgangsschaltung 21 verbunden. Das Adressregister 7 umfasst einen Adresseingang 36 und eine Adressleitung 37, die mit der Steuereinheit 5 verbunden ist. Die Auffrischschaltung 10 ist über eine weitere Datenleitung 38 mit der Auswahlschaltung 8 und über eine zweite weitere Datenleitung 39 mit der Lese-/Schreibschaltung 9 verbunden.
Die Steuereinheit 5 umfasst eine Befehlsdecodierschaltung 40, die mit dem Signaleingang 6 verbunden ist. Außerdem umfasst die Steuereinheit 5 eine Steuerschaltung 41, die mit einem gemeinsamen Modusregister 42, einem ersten, einem zweiten, einem dritten und einem vierten Bankmodusregister 43, 44, 45, 46 verbunden ist. Das gemeinsame Modusregister 42 and die Bankmodusregister 43, 44, 45, 46 können mehrere Datenbits aufweisen, die unterschiedliche Betriebsmodi zum Betreiben des DRAM-Speichers bestimmen.
In dem gemeinsamen Modusregister 42 sind Betriebsmerkmale festgelegt, die allen Speicherbänken 12, 13, 14, 15 gemeinsam sind.
Das erste Bankmodusregister 43 umfasst Daten und/oder Informationen, die Betriebsmerkmale der ersten Speicherbank 12 bestimmen. Das zweite Bankmodusregister 44 umfasst Daten und/oder Informationen, die Betriebsmerkmale der zweiten Speicherbank 13 festlegen. Das dritte Bankmodusregister 45 umfasst Daten und/oder Informationen, die Betriebsmerkmale der dritten Speicherbank 14 bestimmen. Das vierte Bankmodusregister 46 umfasst Daten und/oder Informationen, die Betriebsmerkmale der vierten Speicherbank 15 festlegen.
Zur Steuerung des Betriebs der ersten, zweiten, dritten oder vierten Speicherbank 12, 13, 14, 15 berücksichtigt die Steuerschaltung 41 Daten, die im gemeinsamen Modusregister 42 gespeichert sind und/oder Daten, die im ersten und/oder zweiten und/oder dritten und/oder vierten Bankmodusregister 43, 44, 45, 46 gespeichert sind. Im Allgemeinen empfängt die Steuerschaltung 41 Steuerbefehle vom Befehlsdecoder 40. Der Befehlsdecoder 40 empfängt Eingangssignale über den Signaleingang 6 und evaluiert die Eingangssignale und erzeugt Steuerbefehle, die an die Steuerschaltung übertragen werden.
Daher ist es möglich, beispielsweise einen Lesevorgang oder einen Schreibvorgang oder einen Auffrischvorgang für die erste, die zweite, die dritte und die vierte Speicherbank 12, 13, 14, 15 unterschiedlich durchzuführen. Darüber hinaus berücksichtigt die Steuerschaltung 41 die Daten und/oder Informationen des gemeinsamen Modusregisters 42 und des ersten und/oder des zweiten und/oder des dritten und/oder des vierten Bankmodusregisters 43, 44, 45, 46, um die Energieversorgung 11 für die unterschiedlichen Speicherbänke unterschiedlich zu steuern.
Das gemeinsame Modusregister 42 und das erste, zweite, dritte und vierte Bankmodusregister 43, 44, 45, 46 können durch Daten programmiert werden, die über den Adresseingang 36 empfangen und vom Adressregister 7 zur Steuereinheit 5 übertragen werden. Daher kann es möglich sein, Daten des gemeinsamen Modusregisters 42 und die Daten der Bankmodusregister 43, 44, 45, 46 zu verändern.
In einer weiteren Ausführungsform werden die Daten des gemeinsamen Modusregisters 42 und die Daten der Bankmodusregister 43, 44, 45, 46 permanent gespeichert und werden eventuell während eines Betriebs des DRAM-Speichers 50 nicht verändert.
3 zeigt eine Programmdatengruppe 47, die vom Adressregister 7 empfangen wird. Die Programmdatengruppe 47 umfasst dreizehn Datenbits, welche die Betriebsmerkmale der Speichers bestimmen. Zusätzlich umfasst die Programmdatengruppe 47 ein erstes und ein zweites Aktivierungsbit BA1, BA0, welches bestimmt, ob eine Programmierung durch die die Programmdatengruppe 47 empfangende Steuerschaltung 41 durchgeführt werden soll. Darüber hinaus umfasst die Programmdatengruppe 47 Registerbits 48, die bestimmen, welches der Modusregister (d. h. das gemeinsame Modusregister 42, das erste, das zweite, das dritte oder das vierte Bankmodusregister 43, 44, 45, 46) mit Hilfe der Programmdatengruppe 47 programmiert werden kann. Wie in 3 gezeigt ist, beziehen sich das erste, das zweite und das dritte Datenbit A0, A1, A2 auf eine Burstlänge. Das vierte Datenbit A3 bezieht sich auf einen Bursttyp, das fünfte, das sechste und das siebte Datenbit A4, A5, A6 beziehen sich auf eine CAS-Latenzzeit, das achte bis zwölfte Datenbit A7 bis A12 beziehen sich auf einen Betriebsmodus.
In der dargestellten Ausführungsform kann der Bursttyp aus einem sequentiellen Burst und einem Verschränkungsburst ausgewählt werden, demzufolge auf die Daten der ersten, der zweiten, der dritten und der vierten Speicherbank in einer aufeinander folgenden Reihe bzw. durch ein Verschränkungsverfahren zugegriffen wird.
Die Burstlänge kann von dem ersten, dem zweiten und dem dritten Datenbit A0, A1, A2 der Programmdatengruppe wie gezeigt auf eine Länge von zwei, vier oder acht Datenbits angepasst werden. Je nach Ausführungsform können andere Burstlängen ausgewählt werden.
Die drei Datenbits A4, A5, A6, die sich auf die CAS-Latenz beziehen, können unterschiedliche Werte für die CAS-Latenz bestimmen. In der gezeigten Ausführungsform wird die CAS-Latenz aus 2 und 2,5 eines Arbeitszyklus ausgewählt. Der Betriebsmodus kann als normaler Betrieb ohne Rücksetzung einer DLL-Schaltung oder als normaler Betrieb mit Rücksetzung der DLL-Schaltung oder als anbieterspezifischer Testmodus bestimmt werden.
Die Datenbits, angefangen beim achten Datenbit A7 bis zum dreizehnten Datenbit A12, können zum Bestimmen unterschiedlicher Betriebsmodi für Speicherbänke verwendet werden. Beispielsweise kann festgelegt werden, dass die erste oder die zweite oder die dritte oder die vierte Speicherbaustein 12, 13, 14, 15 völlig deaktiviert und von der Energieversorgung 11 abgetrennt werden können. Darüber hinaus kann bestimmt werden, dass zum Speichern von Daten in einer Speicherbank ein Doppelzellenbetriebsmodus verwendet wird, d. h. dass zwei Speicherzellen zum Speichern von Daten in der Speicherbank verwendet werden können. Dieser Betrieb ist schneller und sicherer als das Speichern in einer Speicherzelle, und die Haltezeit wird erhöht. Darüber hinaus verringert ein Doppelzellenbetriebsmodus den Selbstauffrischungsstrom, der zum Wiederauffrischen des Speichers der Speicherelemente eingesetzt wird.
Darüber hinaus kann mit dem Betriebsmodus bestimmt werden, dass die unterschiedlichen Speicherbänke mit unterschiedlichen einzelnen Spannungspegeln versorgt werden. Daher ist es möglich, jede Speicherbank mit einem individuellen Spannungssatz zu versorgen.
Die unterschiedlichen Speicherbänke können mit unterschiedlichen CAS-Latenzzeiten betrieben werden, d. h. mit unterschiedlichen Zeiträumen zwischen zwei aufeinanderfolgenden Datenzugriffen. So können die DRAM-Speicher schnellere und langsamere Speicherbänke umfassen, wobei die Speicherbänke mit einer kürzeren Latenzzeit arbeiten, jedoch mehr Energie verbrauchen. Die langsameren Speicherbänke arbeiten mit einer längeren Latenzzeit, verbrauchen jedoch weniger Energie.
Lese- und Schreibzugriffe auf den DRAM-Speicher können Burstorientiert sein, wobei die Burstlänge programmierbar ist. Die Burstlänge bestimmt die maximale Anzahl an Spaltenpositionen, auf die durch einen vorgegebenen Lese- oder Schreibbefehl zugegriffen werden kann. Burstlängen von. zwei, vier oder acht Positionen stehen sowohl für aufeinander folgende Bursttypen, als auch für Verschränkungsbursts zur Verfügung. Daher kann es möglich sein, unterschiedliche Burstlängen für unterschiedliche Speicherbänke zu verwenden. Wenn ein Lese- oder Schreibbefehl ausgegeben wird, wird ein der Burstlänge entsprechender Spaltenblock auf effektive Weise ausgewählt. Alle Zugriffe für diesen Burst finden innerhalb dieses Blocks statt, was bedeutet, dass der Burst innerhalb des Blocks springt, wenn eine Bereichsgrenze erreicht wird. Zugriffe innerhalb eines vorgegebenen Bursts können entweder als aufeinander folgend oder verschränkt programmiert werden. Die Ordnung der Zugriffe innerhalb eines Bursts wird von der Burstlänge, dem Bursttyp und der ersten Spaltenadresse bestimmt.
Eine CAS-Latenz ist die Verzögerung in den Taktzyklen zwischen der Erfassung eines Lesebefehls und der Verfügbarkeit des ersten Bursts von Ausgangsdaten. Die Latenz kann auf unterschiedliche Werte programmiert werden, z. B. auf 2 oder 2,5 Takte. Wenn ein Lesebefehl an einer Taktflanke n erfasst wird und die Latenz m Takte beträgt, fällt die Verfügbarkeit der Daten nominell mit der Taktflanke n + m zusammen.
Der Betriebsmodus wird durch Empfangen einer Programmdatengruppe 47 mit dem ersten und dem zweiten Programmbit BA1 und BA0 mit einem Nullwert programmiert. Die Registerbits 48 der Programmdatengruppe 47 zeigen an, welches der Bankmodusregister programmiert werden soll. Das Programmieren kann sich auf einen Betriebsmodus, auf eine CAS-Latenz, einen Bursttyp, eine Burstlänge oder auf ein beliebiges anders Merkmal zum Betrieb einer Speicherbank 12, 13, 14, 15 beziehen.
Weitere Merkmale können sich auf eine Funktion beziehen, z. B. auf eine Aktivierung oder eine Deaktivierung einer Verzögerungsschleife (DLL) des Speichers, oder auf das Steuern einer Ausgangstreiberstärke. Die programmierten Daten werden in den Bankmodusregistern gespeichert, bis die Register abermals programmiert werden oder der Speicher Energie verliert. Im Normalbetrieb wird die DLL-Schaltung aktiviert. Die Aktivierung des DLLs ist während der Initialisierung beim Hochfahren erforderlich, und nach der Rückkehr zum Normalbetrieb nach Deaktivierung der DLL-Schaltung zur Fehlersuche oder Evaluation. Die DLL-Schaltung wird automatisch deaktiviert, wenn ein selbstauffrischender Betrieb eingegeben wird oder wird automatisch wieder aktiviert, wenn der selbstauffrischende Betrieb beendet wird. Jedes Mal, wenn die DLL-Schaltung aktiviert wird, müssen 200 Taktzyklen stattfinden, bevor ein Lesebefehl ausgegeben werden kann.
Eine normale Treiberstärke kann für alle Ausgänge programmiert werden. Eine Option für eine schwache Treiberunterstützung für eine leichte Belastung und/oder eine Punkt-zu-Punkt-Umgebung kann nützlich sein und für einzelne Speicherbänke programmiert werden.
Ein weiterer Betriebsmodus, der mit Hilfe von Daten des Bankmodusregisters programmiert werden kann, kann ein Auffrischbetrieb des Speichers sein. Der Auffrischbetrieb wird während des Normalbetriebs eines Speichers zum Auffrischen von Daten eingesetzt, die in den Speicherzellen 16 gespeichert sind. Merkmale des Auffrischbetriebs, die vom Bankmodusregister programmiert werden können, können das Zeitintervall zwischen zwei Auffrischzyklen und die Adressen von Speicherzellen sein, die aufgefrischt werden. Daher ermöglichen die Bankmodusregister eine verbesserte Effizienz beim Koordinieren und Schalten des Auffrischbetriebs. Außerdem kann ein selbstauffrischender Betrieb durchgeführt werden, um Daten im Speicher zu halten, auch wenn der verbleibende Speicher heruntergefahren wird. Im selbstauffrischenden Modus hält der Speicher Daten ohne externe Taktung. Der Befehl zur Selbstauffrischung wird als ein Autorefresh-Befehl initiiert, der mit einem Übergang des Taktaktivierungssignals CKE zu einem niedrigen Wert zusammenfällt. Die DLL-Schaltung wird bei Eingeben der Selbstauffrischung automatisch deaktiviert, und bei Beendigung der Selbstauffrischung automatisch reaktiviert.
Ein weiterer Betriebsmodus, der von den Bankmodusregistern für die unterschiedlichen Speicherbänke 12, 13, 14, 15 einzeln festgelegt werden kann, kann die Energieversorgung sein. In Abhängigkeit von den gespeicherten Daten im Bankmodusregister steuert die Steuereinheit 5 die Energieversorgung 11, um eine individuelle Energie an die erste, zweite, dritte und/oder vierte Speicherbank 12, 13, 14, 15 zu übermitteln.
Die Steuereinheit 5 überträgt die Programmdaten, die sich auf den Auffrischbetrieb beziehen, an die Auffrischschaltung 10, welche die gespeicherten Daten der ersten, zweiten, dritten und vierten Speicherbank 12, 13, 14, 15 einzeln gemäß den gespeicherten Daten der Bankmodusregister 43, 44, 45, 46 auffrischt.
4 zeigt eine schematische Darstellung eines Programmflusses, der während des Speicherbetriebs durchgeführt wird. Zu einem Programmpunkt 100 wird der Speicher 1 initialisiert und eine Energieversorgung 11 fängt an, Energie an den Speicher zu übertragen. Zu einem folgenden Programmpunkt 110 überprüft die Steuereinheit 5, ob neue Programmdaten vom Adressregister 7 erhalten wurden. Wurden neue Programmdaten erhalten, so überprüft die Steuerschaltung 41 die Programmdatengruppe 47 und programmiert das gemeinsame Modusregister 42 und/oder das erste, das zweite, das dritte und/oder das vierte Bankmodusregister 43, 44, 45, 46 in entsprechender Weise. Wurden keine neuen Programmdaten erhalten, werden die gespeicherten Daten des gemeinsamen Modusregisters 42 und des ersten, des zweiten, des dritten und des vierten Bankmodusregisters 43, 44, 45, 46 zum Betrieb der ersten, der zweiten, der dritten und der vierten Speicherbank 12, 13, 14, 15 verwendet.
Zu einem folgenden Programmpunkt 120 wird die Übertragung an die erste, die zweite, die dritte und die vierte Speicherbank 12, 13, 14, 15 gemäß den gespeicherten Daten des ersten, des zweiten, des dritten und des vierten Bankmodusregisters 43, 44, 45, 46 gesteuert. Je nach verwendeter Ausführungsform kann auch das gemeinsame Modusregister 42 berücksichtigt werden. Dies bedeutet, dass in Abhängigkeit von den gespeicherten Programmdaten die unterschiedlichen Speicherbänke mit unterschiedlichen Spannungspegeln und/oder Stromwerten versorgt werden können. Beispielsweise können die Speicherbänke einzeln abgeschaltet oder mit unterschiedlichen Spannungspegeln versorgt werden.
Zu einem folgenden Programmpunkt 130 empfängt die Steuereinheit 5 ein Taktaktivierungssignal CKE, ein Taktsignal CK, ein invertiertes Taktsignal CK , ein invertiertes Spaltensignal CS , ein invertiertes Schreibaktivierungssignal WE , ein invertiertes Spaltenzugriffssignal CAS , und ein invertiertes Reihenaktivierungssignal RAS . Die Signale werden vom Signaleingang 6 empfangen und zum Einschreiben und Auslesen von Daten aus oder in die Speicherbänke 12, 13, 14, 15 verwendet. Zusätzlich zu den Steuersignalen des Steuereingangs 6 berücksichtigt die Steuerschaltung 41 Daten, die im gemeinsamen Modusregister 42 und im ersten, zweiten, dritten und vierten Bankmodusregister 43, 44, 45, 46 gespeichert sind. Die Daten des Bankmodusregisters 43, 44, 45, 46 werden der individuellen ersten, zweiten, dritten und vierten Speicherbank 12, 13, 14, 15 einzeln zugewiesen. So ist es möglich, das Auslesen, Einschreiben, Wiederauffrischen und die Energieversorgung der unterschiedlichen Speicherbänke 12, 13, 14, 15 individuell zu betreiben. Das erste Bankmodusregister kann der ersten Speicherbank zugewiesen werden. Das zweite Bankmodusregister kann der zweiten Speicherbank zugewiesen werden. Das dritte Bankmodusregister kann dem dritten Speicher zugewiesen werden. Das vierte Bankmodusregister kann dem vierten Speicher zugewiesen werden.
So kann sich beispielsweise eine Latenzzeit für einen Spaltenzugriff, eine Anzahl von Daten für einen Vorladevorgang, eine Speicherseitenlänge für einen Vorladevorgang für jede der unterschiedlichen Speicherbänke 12, 13, 14, 15 unterscheiden.
Bezugszeichenliste

1: Speicher
2: gemeinsames Modusregister
3: Bankmodusregister
4: Speicherbank
5: Steuereinheit
50: DRAM-Speicher
6: Signaleingang
7: Adressregister
8: Auswahlschaltung
9: Lese-/Schreibschaltung
10: Auffrischschaltung
11: Energieversorgung
12: erste Speicherbänke
13: zweite Speicherbänke
14: dritte Speicherbänke
15: vierte Speicherbänke
16: Speicherzellen
17: Wortleitung
18: Bitleitung
20: Signalleitungen
21: Eingangs-/Ausgangsschaltung
22: Stromleitungen
23: erste Steuerleitung
24: zweite Steuerleitung
25: dritte Steuerleitung
26: vierte Steuerleitung
27: erste Auswahlleitung
28: zweite Auswahlleitung
29: dritte Auswahlleitung
30: vierte Auswahlleitung
31: erste Datenleitung
32: zweite Datenleitung
33: dritte Datenleitung
34: vierte Datenleitung
35: Datenpfad
36: Adresseingang
37: Adressleitung
38: weitere Datenleitung
39: zweite weitere Datenleitung
40: Befehlsdecodierschaltung
41: Steuerschaltung
42: gemeinsames Modusregister
43: erstes Bankmodusregister
44: zweites Bankmodusregister
45: drittes Bankmodusregister
46: viertes Bankmodusregister
47: Programmdatengruppe
48: Registerbits
100: erster Programmpunkt
110: zweiter Programmpunkt
120: dritter Programmpunkt
130: vierter Programmpunkt

Claims

Speicher mit mindestens zwei Speicherbänken (4; 12, 13, 14, 15), die jeweils Speicherzellen aufweisen, mindestens zwei Bankmodusregister (3; 43, 44, 45, 46), die jeweils einer Speicherbank zugeordnet sind und Daten und/oder Informationen über Betriebsmerkmale der zugeordneten Speicherbank speichern, und einem gemeinsamen Modusregister (2; 42), das Daten und/oder Informationen über Betriebsmerkmale, die für alle Speicherbänke gemeinsam gelten, speichert, wobei eine Steuerschaltung (41) beim Steuern des Betriebs der Speicherbänke (3; 12, 13, 14, 15) die Daten und/oder Informationen, die im gemeinsamen Modusregister (2; 42) gespeichert sind, und/oder die Daten und/oder Informationen, die im ersten und/oder zweiten Bankmodusregister (3; 43, 44, 45, 46) gespeichert sind, berücksichtigt.
Speicher nach Anspruch 1, wobei die Bankmodusregister (3; 43, 44, 45, 46) Informationen speichern, um eine Anzahl der Speicherbänke (4) zum Reduzieren des Energieverbrauch des Speichers komplett zu sperren.
Speicher nach Anspruch 1 oder 2, wobei die Bankmodusregister (3; 43, 44, 45, 46) Informationen über einen Wert einer Spannung, die an die zugeordnete Speicherbank angelegt wird, speichern.
Speicher nach einem der Ansprüche 1 bis 3, wobei die Bankmodusregister (3; 43, 44, 45, 46) Informationen über einen Spannungspegel eines Spannungsanschlusses der zugeordneten Speicherbank speichern.
Speicher nach einem der Ansprüche 1 bis 4, wobei die Bankmodusregister (3; 43, 44, 45, 46) Informationen über einen Betriebsmodus der Speicherzellen der zugeordneten Speicherbank speichern, wobei der Betriebsmodus der Speicherzellen festlegt, ob eine oder zwei Speicherzellen zum Speichern eines Datenworts in der zugeordneten Speicherbank verwendet werden.
Speicher nach einem der Ansprüche 1 bis 5, wobei die in den Bankmodusregistern (3; 43, 44, 45, 46) gespeicherten Daten und/oder Informationen eine Latenzzeit für einen Zugriff auf die Speicherzellen der zugeordneten Speicherbank bestimmen.
Speicher nach einem der Ansprüche 1 bis 6, wobei die in den Bankmodusregistern (3; 43, 44, 45, 46) gespeicherten Daten und/oder Informationen eine Anzahl von Daten eines Vorladevorgangs zum Auslesen von Daten aus der zugeordneten Speicherbank angeben.
Speicher nach einem der Ansprüche 1 bis 7, wobei die Bankmodusregister (3; 43, 44, 45, 46) Informationen über einen Energiemodus der zugeordnete Speicherbank speichern.
Speicher nach Anspruch 8, wobei die Informationen festlegen, ob sich die zugeordnete Speicherbank in einem ein- oder in einem ausgeschalteten Zustand befindet.
Speicher nach einem der Ansprüche 1 bis 9, wobei die in den Bankmodusregistern (3; 43, 44, 45, 46) gespeicherten Daten und/oder Informationen einen Auffrischbetrieb der zugeordneten Speicherbank bestimmen.
Speicher nach einem der Ansprüche 1 bis 10, wobei die in den Bankmodusregistern (3; 43, 44, 45, 46) gespeicherten Daten und/oder Informationen eine Seitenlänge eines Vorladevorgangs, mit dem Daten aus den Speicherzellen der zugeordneten Speicherbank ausgelesen werden, festlegen.
Speicher nach einem der Ansprüche 1 bis 11, wobei das gemeinsame Modusregister (2; 42) und die Bankmodusregister (3; 43, 44, 45, 46) durch Daten programmiert werden können, die über einen Adresseingang (36) empfangen werden.
Speicher nach einem der Ansprüche 1 bis 12, wobei vier Bankmodusregister (43, 44, 45, 46) und vier Speicherbänke (12, 13, 14, 15) vorgesehen sind.
Speicher nach einem der Ansprüche 1 bis 13, wobei der Speicher (1) ein DRAM-Speicher ist.
Verfahren zum Betrieb eines Speichers (1), der mindestens zwei Speicherbänken (4; 12, 13, 14, 15), mindestens zwei Bankmodusregister (3; 43, 44, 45, 46), die jeweils einer Speicherbank zugeordnet sind und Daten und/oder Informationen über Betriebsmerkmale der zugeordneten Speicherbank speichern, und ein gemeinsames Modusregister (2; 42), das Daten und/oder Informationen Betriebsmerkmale, die für alle Speicherbänke gemeinsam gelten, speichert, aufweist, wobei beim Steuern des Betriebs der Speicherbänke (3; 12, 13, 14, 15) die Daten und/oder Informationen, die im gemeinsamen Modusregister (2; 42) gespeichert sind, und/oder die Daten und/oder Informationen, die im ersten und/oder zweiten Bankmodusregister (3; 43, 44, 45, 46) gespeichert sind, berücksichtigt werden.
Verfahren nach Anspruch 15, wobei die Bankmodusregister (3; 43, 44, 45, 46) Informationen über einen Wert einer Spannung, die an die zugeordnete Speicherbank angelegt wird, speichern.
Verfahren nach Anspruch 15 oder 16, wobei die Bankmodusregister (3; 43, 44, 45, 46) Informationen über einen Spannungspegel eines Spannungsanschlusses der zugeordneten Speicherbank speichern.
Verfahren nach einem der Ansprüche 15 bis 17, wobei die Bankmodusregister (3; 43, 44, 45, 46) Informationen über einen Betriebsmodus der Speicherzellen der zugeordneten Speicherbank speichern, wobei der Betriebsmodus der Speicherzellen festlegt, ob eine oder zwei Speicherzellen zum Speichern eines Datenworts in der zugeordneten Speicherbank verwendet werden.
Verfahren nach einem der Ansprüche 15 bis 18, wobei die in den Bankmodusregistern (3; 43, 44, 45, 46) gespeicherten Daten und/oder Informationen eine Latenzzeit für einen Zugriff auf die Speicherzellen der zugeordneten Speicherbank bestimmen.
Verfahren nach einem der Ansprüche 15 bis 19, wobei die in den Bankmodusregistern (3; 43, 44, 45, 46) gespeicherten Daten und/oder Informationen eine Anzahl von Daten eines Vorladevorgangs zum Auslesen von Daten aus der zugeordneten Speicherbank angeben.
Verfahren nach einem der Ansprüche 15 bis 20, wobei die Bankmodusregister (3; 43, 44, 45, 46) Informationen über einen Energiemodus der zugeordnete Speicherbank speichern.
Verfahren nach Anspruch 21, wobei die Informationen festlegen, ob sich die zugeordnete Speicherbank in einem ein- oder in einem ausgeschalteten Zustand befindet.
Verfahren nach einem der Ansprüche 15 bis 22, wobei die in den Bankmodusregistern (3; 43, 44, 45, 46) gespeicherten Daten und/oder Informationen einen Auffrischbetrieb der zugeordneten Speicherbank bestimmen.
Verfahren nach einem der Ansprüche 15 bis 23, wobei die in den Bankmodusregistern (3; 43, 44, 45, 46) gespeicherten Daten und/oder Informationen eine Seitenlänge eines Vorladevorgangs, mit dem Daten aus den Speicherzellen der zugeordneten Speicherbank ausgelesen werden, festlegen.
Verfahren nach einem der Ansprüche 15 bis 24, wobei das gemeinsame Modusregister (2; 42) und die Bankmodusregister (3; 43, 44, 45, 46) durch Daten programmiert werden können, die über einen Adresseingang (36) empfangen werden.